KR20070060660A - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR20070060660A
KR20070060660A KR1020050120545A KR20050120545A KR20070060660A KR 20070060660 A KR20070060660 A KR 20070060660A KR 1020050120545 A KR1020050120545 A KR 1020050120545A KR 20050120545 A KR20050120545 A KR 20050120545A KR 20070060660 A KR20070060660 A KR 20070060660A
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
data
signal
crystal display
Prior art date
Application number
KR1020050120545A
Other languages
Korean (ko)
Inventor
박신용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050120545A priority Critical patent/KR20070060660A/en
Publication of KR20070060660A publication Critical patent/KR20070060660A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

An LCD(Liquid Crystal Display) is provided to reduce the number of driving parts by forming a liquid crystal display plate assembly having a horizon length longer than a vertical length, and arranging data lines in a horizontal direction and gate lines in a vertical direction. Gate lines(121) extend in a column direction on a substrate. Data lines extend in a row direction on the substrate and intersect the gate lines. A plurality of thin film transistors are connected to the gate lines and the data lines. A plurality of pixel electrodes(191) are connected to the thin film transistor. The pixel electrode includes a first side in parallel with the gate lines, and a second side neighboring the first side in parallel with the data lines. A length of the second side is longer than a length of the first side.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}Liquid crystal display {LIQUID CRYSTAL DISPLAY}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도.2 is an equivalent circuit diagram of one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치의 블록도.3 is a block diagram of a liquid crystal display according to another exemplary embodiment of the present invention.

도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도.4 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention.

도 5 및 도 6은 각각 도 3에 도시한 액정 표시 장치를 Ⅴ-Ⅴ 및 Ⅵ-Ⅵ 선을 따라 잘라 도시한 단면도.5 and 6 are cross-sectional views of the liquid crystal display of FIG. 3 taken along the lines V-V and VI-VI, respectively.

도 7a는 종래 기술에 따른 액정 표시 장치의 데이터 신호의 입력 순서를 도시하는 도면.7A is a diagram showing an input order of data signals of a liquid crystal display device according to the prior art.

도 7b는 본 발명의 한 실시예에 따른 액정 표시 장치의 행열 변환 방법을 설명하는 도면.7B is a view for explaining a matrix conversion method of a liquid crystal display according to an exemplary embodiment of the present invention.

도 7c는 본 발명의 한 실시예에서 재배열된 데이터 입력 순서를 도시하는 도시하는 도면.FIG. 7C illustrates a rearranged data input order in one embodiment of the present invention. FIG.

<도면 부호의 설명><Description of Drawing>

11, 21: 배향막 12, 22: 편광판11, 21: alignment film 12, 22: polarizing plate

81, 82: 접촉 보조 부재81, 82: contact auxiliary member

100: 트랜지스터 표시판 110, 210: 기판100: transistor display panel 110, 210: substrate

121: 게이트선 124: 게이트 전극121: gate line 124: gate electrode

140: 게이트 절연막 154: 반도체140: gate insulating film 154: semiconductor

163, 165: 저항성 접촉 부재 171: 데이터선163 and 165: ohmic contact 171: data line

173: 소스 전극 175: 드레인 전극173: source electrode 175: drain electrode

180: 보호막 181, 182, 185: 접촉 구멍180: protective film 181, 182, 185: contact hole

191: 화소 전극 200: 색필터 표시판191: pixel electrode 200: color filter display panel

220: 차광 부재 230: 색필터220: light blocking member 230: color filter

250: 덮개막 270: 공통 전극250: overcoat 270: common electrode

300: 액정 표시판 조립체 400, 400a, 400b: 게이트 구동부300: liquid crystal panel assembly 400, 400a, 400b: gate driver

500: 데이터 구동부 600: 신호 제어부500: data driver 600: signal controller

800: 계조 전압 생성부800: gray voltage generator

본 발명은 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자 들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.The liquid crystal display is one of the most widely used flat panel display devices, and includes two display panels on which an electric field generating electrode such as a pixel electrode and a common electrode are formed, and a liquid crystal layer interposed therebetween. The liquid crystal display generates an electric field in the liquid crystal layer by applying a voltage to the field generating electrode, thereby determining an orientation of the liquid crystal molecules of the liquid crystal layer and displaying an image by controlling polarization of incident light.

액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다. 게이트선은 게이트 구동 회로가 생성한 게이트 신호를 생성하며, 데이터선은 데이터 구동 회로가 생성한 데이터 전압을 전달하며, 스위칭 소자는 게이트 신호에 따라 데이터 전압을 화소 전극에 전달한다.The liquid crystal display also includes a switching element connected to each pixel electrode and a plurality of signal lines such as a gate line and a data line for controlling the switching element and applying a voltage to the pixel electrode. The gate line generates a gate signal generated by the gate driving circuit, the data line transfers the data voltage generated by the data driving circuit, and the switching element transfers the data voltage to the pixel electrode according to the gate signal.

이러한 게이트 구동 회로 및 데이터 구동 회로는 다수의 집적 회로 칩의 형태로 표시판에 직접 장착되거나 가요성 회로막 등에 장착되어 표시판에 부착되는데, 이러한 집적 회로 칩은 액정 표시 장치의 제조 비용에 높은 비율을 차지한다. 특히 데이터 구동 집적 회로 칩의 경우 게이트 구동 회로 칩에 비하여 그 가격이 매우 높기 때문에 고해상도, 대면적 액정 표시 장치의 경우 그 수효를 줄일 필요가 있다. 게이트 구동 회로의 경우 게이트선, 데이터선 및 스위칭 소자와 함께 표시판에 집적함으로써 그 가격을 줄일 수 있으나, 데이터 구동 회로는 그 구조가 다소 복잡하여 표시판에 집적하기 어려워 더욱 더 그 수효를 줄일 필요가 있다.The gate driving circuit and the data driving circuit are directly attached to the display panel in the form of a plurality of integrated circuit chips or attached to the display panel by being mounted on a flexible circuit film or the like, and such integrated circuit chips have a high ratio to the manufacturing cost of the liquid crystal display device. do. In particular, since the data driving integrated circuit chip is very expensive compared to the gate driving circuit chip, the number of high resolution, large area liquid crystal display devices needs to be reduced. In the case of the gate driving circuit, the cost can be reduced by integrating the gate line, the data line, and the switching element together with the display panel. However, the data driving circuit is more complicated in structure and difficult to integrate into the display panel. .

본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치에 설치되는 데이터 구동 회로 칩의 수효를 줄이는 것이다.An object of the present invention is to reduce the number of data driving circuit chips installed in the liquid crystal display device.

본 발명의 실시예에 따른 액정 표시 장치는 기판, 상기 기판 위에 열 방향으로 뻗어 있는 게이트선, 상기 기판 위에 행 방향으로 뻗어 있으며 상기 게이트선과 교차하는 데이터선, 상기 게이트선 및 상기 데이터선과 연결되어 있는 복수의 박막 트랜지스터, 그리고 상기 박막 트랜지스터와 연결되어 있는 복수의 화소 전극을 포함한다.A liquid crystal display according to an exemplary embodiment of the present invention includes a substrate, a gate line extending in a column direction on the substrate, a data line extending in a row direction on the substrate and crossing the gate line, and connected to the gate line and the data line. A plurality of thin film transistors and a plurality of pixel electrodes connected to the thin film transistors are included.

상기 화소 전극은 상기 게이트선과 평행한 제1변 및 상기 데이터선과 평행하며 상기 제1변과 이웃하는 제2변을 포함할 수 있다.The pixel electrode may include a first side parallel to the gate line and a second side parallel to the data line and adjacent to the first side.

상기 제2변의 길이는 상기 제1변의 길이보다 길 수 있다.The length of the second side may be longer than the length of the first side.

상기 제2변의 길이는 상기 제1변의 길이의 3배일 수 있다.The length of the second side may be three times the length of the first side.

상기 게이트선과 연결되어 있는 게이트 구동부를 더 포함하고, 상기 게이트 구동부는 상기 기판 위에 집적되어 있을 수 있다.The gate driver may further include a gate driver connected to the gate line, and the gate driver may be integrated on the substrate.

상기 게이트 구동부는 상기 데이터선의 길이 방향으로 형성되어 있을 수 있다.The gate driver may be formed in a length direction of the data line.

상기 게이트 구동부는 상기 게이트선 중 일부와 연결되어 있는 제1 게이트 구동 회로 및 상기 게이트선의 다른 일부와 연결되어 있는 제2 게이트 구동 회로를 포함할 수 있다.The gate driver may include a first gate driving circuit connected to a portion of the gate line and a second gate driving circuit connected to another portion of the gate line.

상기 제1 게이트 구동 회로와 상기 제2 게이트 구동 회로는 상기 기판의 반대 쪽에 위치할 수 있다.The first gate driving circuit and the second gate driving circuit may be located opposite to the substrate.

상기 데이터선과 연결되어 있는 데이터 구동부, 그리고 상기 데이터 구동부 및 상기 게이트 구동부를 제어하는 신호 제어부를 더 포함하고, 상기 신호 제어부는 입력 영상 신호의 행열을 변환하는 신호 재배열부를 포함할 수 있다.The apparatus may further include a data driver connected to the data line, and a signal controller configured to control the data driver and the gate driver, wherein the signal controller may include a signal rearrangement unit for converting an array of an input image signal.

상기 신호 재열부는 재배열된 영상 신호 한 프레임을 기억하는 메모리를 포 함할 수 있다.The signal reheater may include a memory that stores one frame of the rearranged image signal.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

그러면 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 설명한다.Next, a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 and 2.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이며, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram of one pixel of the liquid crystal display according to an exemplary embodiment of the present invention.

도 1 및 도 2를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300)와 이에 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.1 and 2, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel assembly 300, a gate driver 400, a data driver 500, and a data driver connected thereto. The gray voltage generator 800 connected to the 500 and a signal controller 600 for controlling the gray voltage generator 800 are included.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX1, PX2, PX3)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때, 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 둘 사이에 들어 있는 액정층(3)을 포함한다.The liquid crystal panel assembly 300 includes a plurality of display signal lines and a plurality of pixels PX1, PX2, and PX3 connected to the display signal lines and arranged in a substantially matrix form when viewed in an equivalent circuit. In contrast, in the structure shown in FIG. 2, the liquid crystal panel assembly 300 includes a lower and upper panel 100 and 200 facing each other and a liquid crystal layer 3 interposed therebetween.

신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 복수의 데이터선(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 열 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D1-Dm)은 대략 행 방향으로 뻗으며 서로가 거의 평행하다.The signal lines G 1 -G n and D 1 -D m are a plurality of gate lines G 1 -G n for transmitting a gate signal (also called a “scan signal”) and a plurality of data lines for transmitting a data signal ( D 1 -D m ). The gate lines G 1 -G n extend substantially in the column direction and are substantially parallel to each other, and the data lines D 1 -D m extend substantially in the row direction and are substantially parallel to each other.

각 화소(PX1, PX2, PX3)는 행 방향으로 긴 구조를 가지며, 예를 들면 게이트선(DL)과 데이터선(Dl)에 연결된 화소(PX1, PX2, PX3)는 신호선(GL, DL)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.Each of the pixels PX1, PX2, and PX3 has a long structure in the row direction. For example, the pixels PX1, PX2, and PX3 connected to the gate line DL and the data line DL are connected to the signal lines GL and DL. And a switching capacitor Q, a liquid crystal capacitor Clc, and a storage capacitor Cst connected thereto. Holding capacitor Cst can be omitted as needed.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다. 도 1을 참고하면 각 화소열은 두 개의 데이터선과 인접하며 그 화소열 내의 화소들(PX1, PX2, PX3)은 이들 두 데이터선에 번갈아 연결되어 있다. 다른 말로 하면, 각 화소열에서 인접한 화소(PX1, PX2, PX3)의 스위칭 소자(Q)는 서로 다른 데이터선(D1-Dm)에 연결되어 있다.The switching element Q is a three-terminal element of a thin film transistor or the like provided in the lower panel 100. The control terminal is connected to the gate line GL, and the input terminal is connected to the data line DL. The output terminal is connected to the liquid crystal capacitor Clc and the storage capacitor Cst. Referring to FIG. 1, each pixel column is adjacent to two data lines, and pixels PX1, PX2, and PX3 in the pixel column are alternately connected to these two data lines. In other words, the switching elements Q of the adjacent pixels PX1, PX2, and PX3 in each pixel column are connected to different data lines D 1 -D m .

액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.The liquid crystal capacitor Clc has two terminals, the pixel electrode 191 of the lower panel 100 and the common electrode 270 of the upper panel 200, and the liquid crystal layer 3 between the two electrodes 191 and 270 is a dielectric material. Function as. The pixel electrode 191 is connected to the switching element Q, and the common electrode 270 is formed on the front surface of the upper panel 200 and receives the common voltage Vcom. Unlike in FIG. 2, the common electrode 270 may be provided in the lower panel 100. In this case, at least one of the two electrodes 191 and 270 may be formed in a linear or bar shape.

액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.The storage capacitor Cst, which serves as an auxiliary part of the liquid crystal capacitor Clc, is formed by overlapping a separate signal line (not shown) and the pixel electrode 191 provided on the lower panel 100 with an insulator interposed therebetween. A predetermined voltage such as the common voltage Vcom is applied to the separate signal line. However, the storage capacitor Cst may be formed such that the pixel electrode 191 overlaps the front gate line directly above the insulator.

한편, 색 표시를 구현하기 위해서는 각 화소(PX1-PX3)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX1-PX3)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX1-PX3)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 형성할 수도 있다. 행 방향으로 인접한 화소(PX1-PX3)의 색필터(230)는 서로 연결되어 행 방향으로 길게 뻗어 있으며, 열 방향으로는 서로 다른 색을 나타내는 색필터(230)가 번갈아 배치되어 있다.On the other hand, in order to implement color display, each pixel PX1-PX3 displays one of the primary colors uniquely (spatial division) or each pixel PX1-PX3 alternately displays the primary colors over time. (Time division) so that the desired color is recognized by the spatial and temporal sum of these primary colors. Examples of the primary colors include three primary colors such as red, green, and blue. FIG. 2 shows that each pixel PX1-PX3 has a color filter 230 representing one of the primary colors in an area of the upper panel 200 corresponding to the pixel electrode 191 as an example of spatial division. have. Unlike FIG. 2, the color filter 230 may be formed above or below the pixel electrode 191 of the lower panel 100. The color filters 230 of the pixels PX1 to PX3 adjacent to each other in the row direction are connected to each other and extend in the row direction, and color filters 230 that display different colors are alternately arranged in the column direction.

앞으로는 각 색필터(230)가 적색, 녹색, 청색 중 어느 하나를 나타내는 것으로 가정하며, 적색 색필터(230)를 구비한 화소를 적색 화소, 녹색 색필터(230)를 구비한 화소를 녹색 화소, 청색 색필터(230)를 구비한 화소를 청색 화소라 한다. 적색 화소, 청색 화소, 녹색 화소는 열 방향으로 순서대로 번갈아 배열되어 있다.In the future, it is assumed that each color filter 230 represents any one of red, green, and blue, a pixel including the red color filter 230 is represented by a red pixel, a pixel including the green color filter 230 is represented by a green pixel, The pixel with the blue color filter 230 is called a blue pixel. The red pixels, the blue pixels, and the green pixels are alternately arranged in the column direction.

이와 같이 삼원색의 화소(PX1-PX3)는 영상 표시의 기본 단위인 하나의 도트(DT)를 이룬다.As such, the pixels PX1 to PX3 of the three primary colors form one dot DT, which is a basic unit of image display.

다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 복수의 계조 전압(또는 기준 계조 전압)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.Referring back to FIG. 1, the gray voltage generator 800 generates a plurality of gray voltages (or reference gray voltages) related to the transmittance of the pixel PX. One of the two sets has a positive value for the common voltage Vcom and the other set has a negative value.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호(Vg)를 게이트선에 인가한다.The gate driver 400 is connected to the gate line of the liquid crystal panel assembly 300 to apply a gate signal Vg formed by a combination of the gate on voltage Von and the gate off voltage Voff to the gate line.

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선과 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.The data driver 500 is connected to the data line of the liquid crystal panel assembly 300 and selects a gray voltage from the gray voltage generator 800 and applies the gray voltage to the data line as a data signal. However, when the gray voltage generator 800 provides only a predetermined number of reference gray voltages instead of providing all of the voltages for all grays, the data driver 500 divides the reference gray voltages to divide the gray voltages for all grays. Generate and select the data signal from it.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다. 신호 제어부(600)는 별도로 마련된 그래픽 카드에서 입력되는 영상 신호의 행열을 변환하는 신호 재배열부(610)를 포함한다. 신호 재배열부(610)의 동작에 대해서는 이후에 더욱 상세하게 설명한다.The signal controller 600 controls the gate driver 400, the data driver 500, and the like. The signal controller 600 includes a signal rearranger 610 for converting an array of video signals input from a graphics card. The operation of the signal rearrangement unit 610 will be described in more detail later.

이러한 구동 장치(400, 500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 또한, 구동 장치(400, 500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.Each of the driving devices 400, 500, 600, and 800 may be mounted directly on the liquid crystal panel assembly 300 in the form of at least one integrated circuit chip, or may be a flexible printed circuit film (not shown). It may be mounted on the liquid crystal panel assembly 300 in the form of a tape carrier package (TCP) or mounted on a separate printed circuit board (not shown). In addition, the driving devices 400, 500, 600, and 800 may be integrated into a single chip, in which case at least one of them or at least one circuit element constituting them may be outside the single chip.

그러면 도 3을 참고하여 본 발명의 다른 실시예에 따른 액정 표시 장치에 관하여 상세하게 설명한다.Next, a liquid crystal display according to another exemplary embodiment of the present invention will be described in detail with reference to FIG. 3.

도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치의 블록도이다.3 is a block diagram of a liquid crystal display according to another exemplary embodiment of the present invention.

도 3의 액정 표시 장치도 액정 표시판 조립체(liquid crystal panel assembly)(300)와 이에 연결된 게이트 구동부(400a, 400b) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.The liquid crystal display of FIG. 3 also has a liquid crystal panel assembly 300, gate drivers 400a and 400b connected thereto, a data driver 500, and a gray voltage generator 800 connected to the data driver 500. And a signal controller 600 for controlling them.

액정 표시판 조립체(300)에는 대략 열 방향으로 뻗은 게이트선(G1-Gn) 및 대략 행 방향으로 뻗은 데이터선(D1-Dm)이 형성되어 있으며, 각 게이트선(G1-Gn) 및 데이터선(D1-Dm) 사이에는 행 방향으로 긴 구조를 갖는 화소(PX1, PX2, PX3)가 형성되어 있다.The liquid crystal panel assembly 300 includes gate lines G 1 -G n extending in a substantially column direction and data lines D 1 -D m extending in a substantially row direction, and each gate line G 1 -G n. ) And the data lines D 1 -D m are formed with pixels PX1, PX2, and PX3 having a long structure in the row direction.

그러나 본 실시예에 따른 액정 표시 장치는 도 1의 액정 표시 장치와 달리, 게이트 구동부(400a, 400b)가 신호선(G1-Gn, D1-Dm) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적되어 있으며, 액정 표시판 조립체(300)의 위쪽과 아래쪽에 각각 위치하고 있다. 게이트 구동부(400a, 400b)는 홀수 번째 게이트선과 짝수 번째 게이트선에 번갈아 연결되어 있으며, 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다. 그러나 게이트 구동부(400a, 400b)는 조립체(300)의 어느 한 쪽에만 구비될 수도 있다.However, in the liquid crystal display according to the present exemplary embodiment, unlike the liquid crystal display of FIG. 1, the gate drivers 400a and 400b may have the signal lines G 1 -G n , D 1 -D m , and the thin film transistor switching element Q. The liquid crystal panel assembly 300 is integrated with the liquid crystal panel assembly 300 and positioned above and below the liquid crystal panel assembly 300, respectively. The gate drivers 400a and 400b are alternately connected to the odd-numbered gate lines and the even-numbered gate lines, and the gate signals G 1 -G n may include a gate signal formed by a combination of the gate-on voltage Von and the gate-off voltage Voff. ) Is applied. However, the gate drivers 400a and 400b may be provided only at either side of the assembly 300.

그러면, 이러한 액정 표시판 조립체(300)에 대하여 도 4 내지 도 6을 참고로 하여 상세하게 설명한다.Next, the liquid crystal panel assembly 300 will be described in detail with reference to FIGS. 4 to 6.

도 4는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도이며, 도 5 및 도 6은 각각 도 4에 도시한 액정 표시판 조립체를 Ⅴ-Ⅴ 및 Ⅵ-Ⅵ 선을 따라 잘라 도시한 단면도이다.4 is a layout view of a liquid crystal panel assembly according to an exemplary embodiment of the present invention, and FIGS. 5 and 6 are cross-sectional views of the liquid crystal panel assembly illustrated in FIG. 4 taken along the lines V-V and VI-VI, respectively.

도 4 내지 도 6를 참고하면, 본 발명의 한 실시예에 따른 액정 표시판 조립 체는 박막 트랜지스터 표시판(100), 공통 전극 표시판(200), 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.4 to 6, a liquid crystal panel assembly according to an exemplary embodiment of the present invention includes a thin film transistor array panel 100, a common electrode display panel 200, and a liquid crystal layer interposed between the two display panels 100 and 200. It includes (3).

먼저 박막 트랜지스터 표시판(100)에 대하여 설명한다.First, the thin film transistor array panel 100 will be described.

투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.A plurality of gate lines 121 are formed on an insulating substrate 110 made of transparent glass or plastic.

게이트선(121)은 게이트 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 또는 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 넓은 끝 부분(129)을 포함한다.The gate line 121 transmits a gate signal and mainly extends in the vertical direction. Each gate line 121 includes a plurality of gate electrodes 124 protruding upward or downward and a wide end portion 129 for connection with another layer or an external driving circuit.

게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부 막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The gate line 121 may be formed of aluminum-based metal such as aluminum (Al) or aluminum alloy, silver-based metal such as silver (Ag) or silver alloy, copper-based metal such as copper (Cu) or copper alloy, molybdenum (Mo) or molybdenum alloy, etc. It may be made of molybdenum-based metal, chromium (Cr), tantalum (Ta) and titanium (Ti). However, they may have a multilayer structure including two conductive films (not shown) having different physical properties. One of the conductive films is made of a metal having low resistivity, such as aluminum-based metal, silver-based metal, or copper-based metal, so as to reduce signal delay or voltage drop. In contrast, other conductive films are made of other materials, particularly materials having excellent physical, chemical, and electrical contact properties with indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metals, chromium, tantalum, and titanium. Good examples of such a combination include a chromium bottom film and an aluminum (alloy) top film and an aluminum (alloy) bottom film and a molybdenum (alloy) top film. However, the gate line 121 may be made of various other metals or conductors.

게이트선(121)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.The side surface of the gate line 121 is inclined with respect to the surface of the substrate 110, and the inclination angle is preferably about 30 ° to about 80 °.

게이트선(121) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiNx) or silicon oxide (SiOx) is formed on the gate line 121.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 섬형 반도체(154)가 형성되어 있다. 반도체(154)는 게이트 전극(124) 위에 위치한다.On the gate insulating layer 140, a plurality of island semiconductors 154 made of hydrogenated amorphous silicon (amorphous silicon is abbreviated as a-Si), polycrystalline silicon, or the like are formed. The semiconductor 154 is positioned over the gate electrode 124.

반도체(154) 위에는 복수의 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 배치되어 있다.A plurality of island type ohmic contacts 163 and 165 are formed on the semiconductor 154. The ohmic contacts 163 and 165 may be made of a material such as n + hydrogenated amorphous silicon in which n-type impurities such as phosphorus are heavily doped, or may be made of silicide. The ohmic contacts 163 and 165 are paired and disposed on the semiconductor 154.

반도체(154)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.Side surfaces of the semiconductor 154 and the ohmic contacts 163 and 165 are also inclined with respect to the surface of the substrate 110, and the inclination angle is about 30 ° to 80 °.

저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171), 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.A plurality of data lines 171 and a plurality of drain electrodes 175 are formed on the ohmic contacts 163 and 165 and the gate insulating layer 140.

데이터선(171)은 데이터 신호를 전달하며 주로 가로 방향으로 뻗어 게이트선 (121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.The data line 171 transmits a data signal and mainly extends in a horizontal direction to cross the gate line 121. Each data line 171 includes a plurality of source electrodes 173 extending toward the gate electrode 124 and an end portion 179 having a large area for connection with another layer or an external driving circuit. When the data driving circuit is integrated on the substrate 110, the data line 171 may be extended to be directly connected to the data driving circuit.

드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함하며, 막대형 끝 부분은 U자형으로 구부러진 소스 전극(173)으로 일부 둘러싸여 있다. 소스 전극(173)과 드레인 전극(175)은 대략 좌우 대칭이다.The drain electrode 175 is separated from the data line 171 and faces the source electrode 173 with respect to the gate electrode 124. Each drain electrode 175 includes one end portion having a large area and the other end portion having a rod shape, and the rod end portion is partially surrounded by the source electrode 173 bent in a U shape. The source electrode 173 and the drain electrode 175 are approximately symmetrical.

하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.One gate electrode 124, one source electrode 173, and one drain electrode 175 together with the semiconductor 154 form one thin film transistor (TFT), and a channel of the thin film transistor. ) Is formed in the semiconductor 154 between the source electrode 173 and the drain electrode 175.

데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들 어질 수 있다.The data line 171 and the drain electrode 175 are preferably made of a refractory metal such as molybdenum, chromium, tantalum, and titanium, or an alloy thereof, and include a refractory metal film (not shown) and a low resistance conductive film. It may have a multilayer structure including (not shown). Examples of the multilayer structure include a double layer of chromium or molybdenum (alloy) lower layer and an aluminum (alloy) upper layer, and a triple layer of molybdenum (alloy) lower layer and aluminum (alloy) interlayer and molybdenum (alloy) upper layer. However, the data line 171 and the drain electrode 175 may be made of various other metals or conductors.

데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.The side of the data line 171 and the drain electrode 175 may also be inclined at an inclination angle of about 30 ° to about 80 ° with respect to the surface of the substrate 110.

저항성 접촉 부재(163, 165)는 그 아래의 반도체(154)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.The ohmic contacts 163 and 165 exist only between the semiconductor 154 thereunder and the data line 171 and the drain electrode 175 thereon to lower the contact resistance therebetween. The semiconductor 154 includes portions exposed between the source electrode 173 and the drain electrode 175 and not covered by the data line 171 and the drain electrode 175.

데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소와 산화규소 따위의 무기 절연물로 만들어진다. 그러나 보호막(180)은 유기 절연물로 만들어질 수 있으며 표면이 평탄할 수 있다. 유기 절연물의 경우 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 보호막(180)은 또한 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다.A passivation layer 180 is formed on the data line 171, the drain electrode 175, and the exposed semiconductor 154. The passivation layer 180 is made of an inorganic insulator such as silicon nitride and silicon oxide. However, the passivation layer 180 may be made of an organic insulator and may have a flat surface. In the case of the organic insulator, it may have photosensitivity, and its dielectric constant is preferably about 4.0 or less. The passivation layer 180 may also have a double layer structure of the lower inorganic layer and the upper organic layer so as not to damage the exposed portion of the semiconductor 154 while maintaining excellent insulating properties of the organic layer.

보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.In the passivation layer 180, a plurality of contact holes 182 and 185 exposing the end portion 179 and the drain electrode 175 of the data line 171 are formed, respectively, and the passivation layer 180 and the gate insulating layer are formed. A plurality of contact holes 181 exposing the end portion 129 of the gate line 121 are formed at 140.

보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 부재(connection member)(81) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.A plurality of pixel electrodes 191, a plurality of connection members 81, and a plurality of contact assistants 82 are formed on the passivation layer 180. They may be made of a transparent conductive material such as ITO or IZO or a reflective metal such as aluminum, silver, chromium or an alloy thereof.

각 화소 전극(191)은 게이트선(121) 또는 데이터선(171)과 거의 평행한 네 개의 주 변을 가진다. 이 중 데이터선(171)과 평행한 두 개의 가로 변(191l)은 게이트선(171)과 평행한 두 개의 세로 변(191s) 길이보다 길며, 대략 3배이다.Each pixel electrode 191 has four peripheral sides substantially parallel to the gate line 121 or the data line 171. The two horizontal sides 191l parallel to the data line 171 are longer than the length of two vertical sides 191s parallel to the gate line 171 and are approximately three times as long.

이러한 화소 전극(191)이 행열로 배열된 액정 표시판 조립체는 전체 가로의 길이가 세로의 길이보다 길다. 따라서 가로 방향으로 데이터선(171)을 배열하고 세로 방향으로는 게이트선(121)을 배열하면 데이터선(171)의 전체 수효가 줄어들므로 데이터 구동부(500)용 집적 회로 칩의 수효를 줄여 재료비를 절감할 수 있다. 물론 게이트선(121)의 수효가 그만큼 늘긴 하지만 게이트 구동부(400, 400a, 400b)는 게이트선(121), 데이터선(171), 박막 트랜지스터 등과 함께 조립체(300)에 집적할 수 있으므로 게이트선(121) 수의 증가가 별로 문제되지 않는다. 또한 게이트 구동부(400a, 400b)가 집적 회로 칩의 형태로 장착되더라도, 게이트 구동부(400, 400a, 400b)용 집적 회로 칩의 가격이 상대적으로 싸기 때문에 데이터 구동부(500)용 집적 회로 칩의 수효를 줄이는 것이 더 유리하다.In the liquid crystal panel assembly in which the pixel electrodes 191 are arranged in a row, the entire horizontal length is longer than the vertical length. Therefore, if the data lines 171 are arranged in the horizontal direction and the gate lines 121 are arranged in the vertical direction, the total number of the data lines 171 is reduced, thereby reducing the number of integrated circuit chips for the data driver 500, thereby reducing the material cost. Can be saved. Of course, the number of gate lines 121 increases, but the gate drivers 400, 400a, and 400b may be integrated into the assembly 300 together with the gate lines 121, the data lines 171, the thin film transistors, and the like. 121) The increase in numbers does not matter much. In addition, even if the gate drivers 400a and 400b are mounted in the form of integrated circuit chips, the number of integrated circuit chips for the data driver 500 is reduced since the price of the integrated circuit chips for the gate drivers 400a and 400b is relatively low. It is more advantageous to reduce.

화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극(270)은 액정 축전기를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.The pixel electrode 191 is physically and electrically connected to the drain electrode 175 through the contact hole 185 and receives a data voltage from the drain electrode 175. The pixel electrode 191 to which the data voltage is applied generates an electric field together with the common electrode 270 of the common electrode display panel 200 to which the common voltage is applied, thereby liquid crystal of the liquid crystal layer 3 between the two electrodes 191 and 270. Determine the orientation of the molecule. The polarization of light passing through the liquid crystal layer 3 varies according to the direction of the liquid crystal molecules determined as described above. The pixel electrode 191 and the common electrode 270 form a liquid crystal capacitor to maintain an applied voltage even after the thin film transistor is turned off.

접촉 보조 부재(82)는 접촉 구멍(182)을 통하여 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.The contact auxiliary member 82 is connected to the end portion 179 of the data line 171 through the contact hole 182. The contact assisting member 82 compensates for and protects the adhesion between the end portion 179 of the data line 171 and the external device.

연결 부재(81)는 접촉 구멍(181)을 통하여 게이트선(121)의 끝 부분(129)과 연결된다. 연결 부재(81)는 게이트선(121)의 끝 부분(129)과 게이트 구동부(400a, 400b)를 연결한다. 게이트 구동부(400a, 400b)가 집적 회로 칩의 형태인 경우 연결 부재(81)는 접촉 보조 부재(82)와 유사한 모양 및 기능을 가질 수 있다.The connecting member 81 is connected to the end portion 129 of the gate line 121 through the contact hole 181. The connection member 81 connects the end portion 129 of the gate line 121 and the gate drivers 400a and 400b. When the gate drivers 400a and 400b are in the form of integrated circuit chips, the connection member 81 may have a shape and a function similar to those of the contact auxiliary member 82.

다음, 상부 표시판(200)에 대하여 설명한다.Next, the upper panel 200 will be described.

투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.A light blocking member 220 is formed on an insulating substrate 210 made of transparent glass, plastic, or the like. The light blocking member 220 is also called a black matrix and prevents light leakage.

기판(210) 및 차광 부재(220) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 행을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.A plurality of color filters 230 is also formed on the substrate 210 and the light blocking member 220. The color filter 230 is mostly present in an area surrounded by the light blocking member 220, and may extend long along the row of pixel electrodes 191. Each color filter 230 may display one of primary colors such as three primary colors of red, green, and blue.

색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 유기 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.An overcoat 250 is formed on the color filter 230 and the light blocking member 220. The overcoat 250 may be made of an organic insulator, and may prevent the color filter 230 from being exposed and provide a flat surface. The overcoat 250 may be omitted.

표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 도포되어 있으며 이들은 수직 배향막일 수 있다. 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(12, 22)가 구비되어 있는데, 두 편광자의 편광축은 평행 또는 직교할 수 있다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자 중 하나가 생략될 수 있다.Alignment layers 11 and 21 are coated on inner surfaces of the display panels 100 and 200, and they may be vertical alignment layers. Polarizers 12 and 22 are provided on the outer surfaces of the display panels 100 and 200, and polarization axes of the two polarizers may be parallel or orthogonal to each other. In the case of a reflective liquid crystal display, one of two polarizers may be omitted.

본 실시예에 따른 액정 표시 장치는 액정층(3)의 지연을 보상하기 위한 위상 지연막(retardation film)(도시하지 않음)을 더 포함할 수 있다. 액정 표시 장치는 또한 편광자(12, 22), 위상 지연막, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)(도시하지 않음)를 포함할 수 있다.The liquid crystal display according to the present exemplary embodiment may further include a phase retardation film (not shown) for compensating for the delay of the liquid crystal layer 3. The liquid crystal display may also include a polarizer 12 and 22, a phase retardation film, display panels 100 and 200, and a backlight unit (not shown) for supplying light to the liquid crystal layer 3.

액정층(3)은 양 또는 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자(31)는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 거의 평행 또는 수직을 이루도록 배향되어 있다.The liquid crystal layer 3 has positive or negative dielectric anisotropy, and the liquid crystal molecules 31 of the liquid crystal layer 3 have their long axes substantially parallel or perpendicular to the surfaces of the two display panels 100 and 200 in the absence of an electric field. Is oriented to achieve.

그러면 도 7a, 도 7b, 도 7c 및 앞서 설명한 도 1 내지 도 3을 참고하여 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.Next, an operation of the liquid crystal display will be described in detail with reference to FIGS. 7A, 7B, 7C, and FIGS. 1 to 3.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(=210), 256(=28) 또는 64(=26) 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.The signal controller 600 receives input image signals R, G, and B and an input control signal for controlling the display thereof from an external graphic controller (not shown). The input image signals R, G, and B contain luminance information of each pixel PX, and the luminance is a predetermined number, for example, 1024 (= 210), 256 (= 28) or 64 (= 26). It has two grays. Examples of the input control signal include a vertical sync signal Vsync, a horizontal sync signal Hsync, a main clock MCLK, and a data enable signal DE.

신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400a, 400b)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다. 신호 제어부(600)의 이러한 영상 신호 처리에는 도 1에 도시한 화소의 배치에 따라 입력 영상 신호(R, G, B)를 재배열하는 동작이 포함된다. 이러한 재배열의 동작은 다음에 상세 하게 설명한다.The signal controller 600 properly processes the input image signals R, G, and B according to operating conditions of the liquid crystal panel assembly 300 based on the input image signals R, G, and B and the input control signal, and controls the gate. After generating the signal CONT1 and the data control signal CONT2, the gate control signal CONT1 is sent to the gate drivers 400a and 400b, and the data control signal CONT2 and the processed image signal DAT are transmitted to the data driver. Export to 500. This image signal processing of the signal controller 600 includes an operation of rearranging the input image signals R, G, and B according to the arrangement of the pixels shown in FIG. The behavior of these rearrangements is described in detail later.

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.The gate control signal CONT1 includes a scan start signal STV indicating a scan start and at least one clock signal controlling an output period of the gate-on voltage Von. The gate control signal CONT1 may also further include an output enable signal OE that defines the duration of the gate-on voltage Von.

데이터 제어 신호(CONT2)는 한 행의 화소에 대한 디지털 영상 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 아날로그 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 아날로그 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호 의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.The data control signal CONT2 is a horizontal synchronization start signal STH indicating the start of transmission of the digital image signal DAT for one row of pixels and a load signal for applying an analog data signal to the data lines D 1 -D m . (LOAD) and data clock signal HCLK. The data control signal CONT2 is also an inverted signal that inverts the voltage polarity of the analog data signal relative to the common voltage Vcom (hereinafter referred to as "polarity of the data signal" by reducing the "voltage polarity of the data signal for the common voltage"). (RVS) may be further included.

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.According to the data control signal CONT2 from the signal controller 600, the data driver 500 receives the digital image signal DAT for one row of pixels, and the gray scale voltage corresponding to each digital image signal DAT. By converting the digital image signal DAT into an analog data signal, it is applied to the corresponding data lines D1-Dm.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D1-Dm)에 인가된 데이터 신호가 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.The gate driver 400 is connected to the gate lines G1 -Gn by applying the gate-on voltage Von to the gate lines G 1 -G n according to the gate control signal CONT1 from the signal controller 600. The switching element Q is turned on. Then, the data signal applied to the data lines D 1 -D m is applied to the pixel PX through the switching element Q turned on.

화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소(PX)는 영상 신호(DAT)의 계조가 나타내는 휘도를 표시한다.The difference between the voltage of the data signal applied to the pixel PX and the common voltage Vcom is shown as the charging voltage of the liquid crystal capacitor Clc, that is, the pixel voltage. The arrangement of the liquid crystal molecules varies depending on the magnitude of the pixel voltage, thereby changing the polarization of light passing through the liquid crystal layer 3. The change in polarization is represented by a change in the transmittance of light by a polarizer attached to the display panel assembly 300, whereby the pixel PX displays the luminance represented by the gray level of the image signal DAT.

1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하고 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.This process is repeated in units of one horizontal period (also referred to as "1H" and equal to one period of the horizontal sync signal Hsync and the data enable signal DE), thereby all the gate lines G 1 -G n. ), The gate-on voltage Von is sequentially applied, and a data signal is applied to all the pixels PX to display an image of one frame.

한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).When one frame ends, the state of the inversion signal RVS applied to the data driver 500 is controlled so that the next frame starts and the polarity of the data signal applied to each pixel PX is opposite to the polarity of the previous frame. "Invert frame"). In this case, the polarity of the data signal flowing through one data line is changed (eg, row inversion and point inversion) or the polarity of the data signal applied to one pixel row is different depending on the characteristics of the inversion signal RVS within one frame. (E.g. column inversion, point inversion).

도 1처럼, 각 화소열에서 인접한 화소(PX1, PX2, PX3)가 반대쪽의 데이터선과 연결되어 있는 경우, 데이터 구동부(500)가 열 반전의 형태로 인접한 데이터선에 극성이 반대인 데이터 전압을 인가하되 한 프레임 동안 극성을 바꾸지 않으면, 행 방향과 열 방향으로 서로 인접한 화소(PX1, PX2, PX3)의 화소 전압의 극성이 반대가 된다. 즉 화면에 나타나는 겉보기 반전(apparent inversion)의 형태가 점 반전이 된다.As illustrated in FIG. 1, when adjacent pixels PX1, PX2, and PX3 are connected to opposite data lines in each pixel column, the data driver 500 applies data voltages having opposite polarities to adjacent data lines in the form of column inversion. If the polarities are not changed during one frame, the polarities of the pixel voltages of the pixels PX1, PX2, and PX3 adjacent to each other in the row direction and the column direction are reversed. In other words, the form of apparent inversion on the screen is point inversion.

그러면 도 7a, 도 7b 도 7c를 참고하여 신호 재배열부(610)의 동작에 대하여더욱 상세하게 설명한다.Next, the operation of the signal rearrangement unit 610 will be described in more detail with reference to FIGS. 7A and 7B and 7C.

도 7a는 종래 기술에 따른 액정 표시 장치의 데이터 신호의 입력 순서를 도시하는 도면이고, 도 7b는 본 발명의 한 실시예에 따른 액정 표시 장치의 행렬 변환 방법을 설명하는 도면이며, 도 7c는 본 발명의 한 실시예에 따른 액정 표시 장치의 데이터 신호의 입력 순서를 도시하는 도면이다.FIG. 7A is a diagram illustrating an input order of data signals of a liquid crystal display according to the prior art, and FIG. 7B is a diagram illustrating a matrix conversion method of the liquid crystal display according to an exemplary embodiment of the present invention. FIG. 1 is a diagram illustrating an input order of data signals of a liquid crystal display according to an exemplary embodiment. FIG.

도 7a를 참고하면, 해상도가 4ㅧ3인 액정 표시판 조립체가 도시되어 있다. 종래의 기술에 따르면 행 방향으로는 게이트선(G1, G2, G3)이 형성되어 있고, 열 방향으로는 데이터선(D1…D12)가 형성되어 있으며 그 사이에는 소정 색상의 색필터를포함하는 화소(PX)가 포함되어 있다. 앞서 설명한 바와 같이 데이터선(D1-D12)로 인가되는 데이터 신호는 게이트 온 전압(Von)이 게이트선(G1-G3)에 인가하여 스위칭 소자를 턴온하면 데이터 신호가 화소(PX)에 인가된다. 이 때 액정 표시판 조립체 전체의 데이터 신호 입력은 도 7a의 각 화소(PX)위에 아라비아 숫자로 표시한 바와 같이 1, 2, 3, …, 34, 35, 36의 순서로 이루어 진다.Referring to FIG. 7A, a liquid crystal panel assembly having a resolution of 4 × 3 is illustrated. According to the prior art, the gate lines G1, G2, and G3 are formed in the row direction, and the data lines D1 ... D12 are formed in the column direction, and pixels including color filters having a predetermined color therebetween. (PX) is included. As described above, in the data signal applied to the data lines D1-D12, when the gate-on voltage Von is applied to the gate lines G1-G3 to turn on the switching element, the data signal is applied to the pixel PX. At this time, the data signal input of the entire liquid crystal panel assembly is indicated by 1, 2, 3,... As Arabic numerals on each pixel PX of FIG. 7A. , 34, 35, and 36 in that order.

이에 반하여 본 발명에 따른 액정 표시 장치는 도 7a와 같은 순서로 데이터 신호가 인가되면 도 7b에서 각 화소(PX)위에 표시된 아라비아 숫자를 기준으로 1, 2, 3, 13, 14, 15, 26, 27, 4, 5, 6, …, 34, 35, 36의 순서로 데이터 신호의 행렬을 재배열하여 별도로 마련한 메모리(도시하지 않음)에 저장한다. 재배열된 신호는 메모리에 저장된 후 출력 영상 신호로써 신호 제어부(600)로부터 데이터 구동부(500)로 인가된다.In contrast, when the data signals are applied in the same order as in FIG. 7A, the liquid crystal display according to the present invention is based on the Arabic numerals displayed on the pixels PX in FIG. 7B. 27, 4, 5, 6,... Matrices of the data signals are rearranged in the order of, 34, 35, 36, and stored in a separately prepared memory (not shown). The rearranged signals are stored in the memory and then applied to the data driver 500 from the signal controller 600 as output image signals.

그러면 도 7c에 도시한 바와 같이 본 발명에 따른 액정 표시 장치에서 데이터 신호의 순서가 재배열된다.Then, as illustrated in FIG. 7C, the order of the data signals is rearranged in the liquid crystal display according to the present invention.

이러한 동작을 수행하기 위하여 신호 재배열부(610)는 재배열된 데이터 신호의 한 프레임을 기억하는 메모리를 포함할 수 있다.In order to perform this operation, the signal rearranger 610 may include a memory that stores one frame of the rearranged data signals.

이와 같이 데이터 구동부의 수효를 줄일 수 있는 본 발명의 액정 표시 장치는 재배열된 한 프레임의 데이터 신호를 저장할 수 있는 메모리 하나만을 추가 설치함으로써 무리 없이 구동될 수 있다.As described above, the liquid crystal display of the present invention, which can reduce the number of data drivers, may be driven without installing a single memory for storing the rearranged data signals of one frame.

본 발명에 따르면, 데이터 구동부의 수표를 줄일 수 있어 비용을 절감할 수 있다.According to the present invention, it is possible to reduce the check of the data driver can reduce the cost.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims (10)

기판,Board, 상기 기판 위에 열 방향으로 뻗어 있는 게이트선,A gate line extending in the column direction on the substrate, 상기 기판 위에 행 방향으로 뻗어 있으며 상기 게이트선과 교차하는 데이터선,A data line extending in a row direction on the substrate and crossing the gate line; 상기 게이트선 및 상기 데이터선과 연결되어 있는 복수의 박막 트랜지스터, 그리고A plurality of thin film transistors connected to the gate line and the data line, and 상기 박막 트랜지스터와 연결되어 있는 복수의 화소 전극A plurality of pixel electrodes connected to the thin film transistors 을 포함하는 액정 표시 장치.Liquid crystal display comprising a. 제1항에서,In claim 1, 상기 화소 전극은 상기 게이트선과 평행한 제1변 및 상기 데이터선과 평행하며 상기 제1변과 이웃하는 제2변을 포함하는 액정 표시 장치.The pixel electrode includes a first side parallel to the gate line and a second side parallel to the data line and adjacent to the first side. 제2항에서,In claim 2, 상기 제2변의 길이는 상기 제1변의 길이보다 긴 액정 표시 장치.The length of the second side is longer than the length of the first side. 제3항에서,In claim 3, 상기 제2변의 길이는 상기 제1변의 길이의 3배인 액정 표시 장치.The length of the second side is three times the length of the first side. 제1항에서,In claim 1, 상기 게이트선과 연결되어 있는 게이트 구동부를 더 포함하고,Further comprising a gate driver connected to the gate line, 상기 게이트 구동부는 상기 기판 위에 집적되어 있는 액정 표시 장치.And the gate driver is integrated on the substrate. 제5항에서,In claim 5, 상기 게이트 구동부는 상기 데이터선의 길이 방향으로 형성되어 있는 액정 표시 장치.And the gate driver is formed in the longitudinal direction of the data line. 제5항에서,In claim 5, 상기 게이트 구동부는 상기 게이트선 중 일부와 연결되어 있는 제1 게이트 구동 회로 및 상기 게이트선의 다른 일부와 연결되어 있는 제2 게이트 구동 회로를 포함하는 액정 표시 장치.And the gate driver includes a first gate driver circuit connected to some of the gate lines and a second gate driver circuit connected to another part of the gate lines. 제7항에서,In claim 7, 상기 제1 게이트 구동 회로와 상기 제2 게이트 구동 회로는 상기 기판의 반대 쪽에 위치하는 액정 표시 장치.And the first gate driving circuit and the second gate driving circuit are on opposite sides of the substrate. 제1항에서,In claim 1, 상기 데이터선과 연결되어 있는 데이터 구동부, 그리고A data driver connected to the data line, and 상기 데이터 구동부 및 상기 게이트 구동부를 제어하는 신호 제어부를 더 포함하고,A signal controller for controlling the data driver and the gate driver; 상기 신호 제어부는 입력 영상 신호의 행렬을 변환하는 신호 재배열부를 포함하는 액정 표시 장치.The signal controller includes a signal rearrangement unit for converting the matrix of the input image signal. 제9항에서,In claim 9, 상기 신호 재열부는 재배열된 영상 신호 한 프레임을 기억하는 메모리를 포함하는 액정 표시 장치.And the signal reheater comprises a memory for storing one frame of the rearranged image signal.
KR1020050120545A 2005-12-09 2005-12-09 Liquid crystal display KR20070060660A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050120545A KR20070060660A (en) 2005-12-09 2005-12-09 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050120545A KR20070060660A (en) 2005-12-09 2005-12-09 Liquid crystal display

Publications (1)

Publication Number Publication Date
KR20070060660A true KR20070060660A (en) 2007-06-13

Family

ID=38356654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050120545A KR20070060660A (en) 2005-12-09 2005-12-09 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR20070060660A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8054272B2 (en) 2008-08-29 2011-11-08 Samsung Electronics Co., Ltd. Display apparatus
US8593385B2 (en) 2011-06-03 2013-11-26 Samsung Display Co., Ltd. Display device comprising color pixels connected to gate drivers and driving method thereof
KR101535810B1 (en) * 2009-01-14 2015-07-10 삼성디스플레이 주식회사 Liquid crystal display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8054272B2 (en) 2008-08-29 2011-11-08 Samsung Electronics Co., Ltd. Display apparatus
KR101535810B1 (en) * 2009-01-14 2015-07-10 삼성디스플레이 주식회사 Liquid crystal display
US8593385B2 (en) 2011-06-03 2013-11-26 Samsung Display Co., Ltd. Display device comprising color pixels connected to gate drivers and driving method thereof

Similar Documents

Publication Publication Date Title
KR101160839B1 (en) Liquid crystal display
KR101261607B1 (en) Liquid crystal display
US10026371B2 (en) Display device
USRE47431E1 (en) Liquid crystal display having a reduced number of data driving circuit chips
KR20080009889A (en) Liquid crystal display
KR101358827B1 (en) Liquid crystal display
US20070085797A1 (en) Thin film transistor array panel and liquid crystal display
KR20070040953A (en) Liquid crystal display
KR20070083039A (en) Driving apparatus of display device
KR20070060757A (en) Display device and driving apparatus thereof
US8711302B2 (en) Liquid crystal display
KR20070084825A (en) Liquid crystal display
KR20070060660A (en) Liquid crystal display
KR101272333B1 (en) LIQUID CRYSTAL DISPLAY and DRIVING MATHOD THEREOF
KR20070110966A (en) Liquid crystal display
KR20070060256A (en) Liquid crystal display
KR20070056600A (en) Liquid crystal display
KR20070063376A (en) Liquid crystal display
KR20070082146A (en) Thin film transistor array panel for liquid crystal display
KR20070073047A (en) Thin film transistor array panel
KR20080054030A (en) Liquid crystal display
KR20080054550A (en) Liquid crystal display

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination