KR20070059269A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20070059269A
KR20070059269A KR1020050117929A KR20050117929A KR20070059269A KR 20070059269 A KR20070059269 A KR 20070059269A KR 1020050117929 A KR1020050117929 A KR 1020050117929A KR 20050117929 A KR20050117929 A KR 20050117929A KR 20070059269 A KR20070059269 A KR 20070059269A
Authority
KR
South Korea
Prior art keywords
signal
gate
clock
frame
vertical start
Prior art date
Application number
KR1020050117929A
Other languages
English (en)
Inventor
문종원
여상재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050117929A priority Critical patent/KR20070059269A/ko
Publication of KR20070059269A publication Critical patent/KR20070059269A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/204—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames being organized in consecutive sub-frame groups
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

클록 신호에 대해 소정 클록 주기동안 지연되어 게이트 신호를 출력하는 게이트 구동 칩을 포함한 표시 장치 및 이의 구동 방법이 개시된다. 표시 장치는 다수의 게이트 라인과 데이터 라인이 교차하는 영역마다 화소 영역이 형성되어 영상을 표시하는 표시부, 게이트 라인에 게이트 신호를 제공하는 게이트 구동부 및 제어 신호에 응답하여 게이트 구동부의 구동을 제어하는 수직 개시 신호와 클록 신호를 출력하는 타이밍 제어부를 포함하고, 타이밍 제어부는 제i 프레임으로부터 소정 시간 경과 후 수직 개시 신호를 출력하며, 클록 신호를 수직 개시 신호의 출력시 소정 클록 주기동안 출력한 후 제i+1 프레임까지 지연시킨다. 클록 신호에 대해 소정 클록 주기동안 지연되어 게이트 신호를 출력하는 게이트 구동 칩을 사용 시 프레임 사이에서 데이터가 출력되지 않는 블랭크 구간의 길이 변화에 무관하게 원하는 영상을 표시할 수 있다.

Description

표시 장치 및 이의 구동 방법{DISPLAY DEVICE AND METHOD OF THE DRIVING}
도 1은 본 발명의 일 실시예에 의한 표시 장치를 개략적으로 도시한 블록도이다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 구동 방법을 설명하기 위한 순서도이다.
도 3은 본 발명의 일 실시예에 의한 표시 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 4는 일반적인 표시 장치의 게이트 구동부의 동작을 설명하기 위한 타이밍도이다.
도 5는 비교예에 의한 표시 장치의 게이트 구동부의 동작을 설명하기 위한 타이밍도이다.
도 6은 비교예에 의한 표시 장치의 타이밍 제어부의 동작을 설명하기 위한 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 표시 장치 110 : 표시부
120 : 타이밍 제어부 130 : 전원 공급부
140 : 데이터 구동부 150 : 게이트 구동부
본 발명은 표시 장치 및 이의 구동 방법에 관한 것으로서, 보다 상세하게는 입력되는 클록 신호에 대해 소정 클록 주기동안 지연되어 게이트 신호를 출력하는 게이트 구동 칩의 사용 시 프레임 사이에서 데이터가 출력되지 않는 시간의 변화에 무관하게 원하는 영상을 표시할 수 있는 표시 장치 및 이의 구동 방법에 관한 것이다.
일반적으로, 표시 장치는 정보 처리 장치에서 처리된 데이터를 사용자가 인식할 수 있도록 소정의 영상을 표시하는 장치로 정의할 수 있다. 이러한 표시 장치는 소형, 경량화, 고 해상도 및 풀 컬러의 구현등을 위해 평판 패널형 표시 장치가 널리 사용되고 있다.
이러한 평판 패널형 표시 장치로 전계의 세기에 따라 광 투과도가 변경되는 액정을 이용하여 영상을 표시하는 액정 표시 장치가 널리 사용되고 있다.
액정 표시 장치는 표시 유닛을 포함한다. 표시 유닛은 스위칭 소자인 박막 트랜지스터(Thin Film Transistor; TFT)가 형성된 제1 기판, 상기 제1 기판과 대향하여 액정층을 수용하는 제2 기판을 구비한 액정 표시 패널을 포함한다.
또한, 표시 유닛은 액정 표시 패널을 구동하기 위한 구동 신호들을 생성하는 소스 인쇄회로기판, 액정 표시 패널과 소스 인쇄회로기판을 전기적으로 연결하기 위한 데이터 테이프 캐리어 패키지(Tape Carrier Package; TCP) 및 상기 제1 기판 에 형성된 게이트 라인과 연결된 게이트 TCP를 포함한다.
소스 인쇄회로기판에는 상기 구동 신호들을 생성하기 위한 타이밍 제어부가 실장되고, 데이터 TCP에는 상기 제1 기판에 형성된 데이터 라인을 구동하기 위한 데이터 구동 칩이 실장되며, 상기 게이트 TCP에는 상기 게이트 라인을 구동하기 위한 게이트 구동 칩이 실장된다.
일반적으로, 도 4에 도시된 바와 같이, 상기 게이트 구동 칩은 상기 타이밍 제어부에서 출력되는 클록 신호(CKV)와 수직 개시 신호(STV)가 인가되면 바로 게이트 신호를 출력한다. 이와 함께, 상기 데이터 구동 칩은 상기 타이밍 제어부에서 출력되는 디지털 형태의 제1 데이터 신호(DATA1)를 아날로그 형태의 데이터 전압들(D1, D2,...)로 변환 및 출력하여 영상을 표시한다.
이러한 게이트 구동 칩은 제조사에 따라 게이트 신호의 출력 타이밍이 도 5에 도시된 바와 같이 수직 개시 신호(STV)가 인가된 후, 소정 클록 주기동안 지연된 후 게이트 신호가 출력되도록 제작되는 경우가 있다.
또한, 제조하고자 하는 표시 패널의 온도 환경등에 따라 상기한 바와 같이 소정 클록 주기동안 지연되어 게이트 신호를 출력하는 게이트 구동 칩을 사용해야 하는 경우가 있다.
이와 같이 수직 개시 신호(STV) 신호가 인가된 후 소정 클록 주기 예를 들어, 4 클록 주기 후에 게이트 신호를 출력하는 게이트 구동 칩을 사용하는 경우, 도 6에 도시된 바와 같이, 상기 타이밍 제어부는 제i 프레임과 제i+1 프레임 사이에서 데이터가 출력되지 않는 구간 즉, 블랭크(blank) 구간(PB) 및 데이터 출력 구 간의 길이를 미리 저장하고, 게이트 신호의 출력이 지연되는 시간을 고려하여 수직 개시 신호(STV)를 미리 게이트 구동 칩에 인가하는 방법을 사용하여 동작시키고 있다.
그러나, 상기한 방법으로 게이트 구동 칩을 구동시킬 경우, 타이밍 제어부에는 입력되는 데이터 인에이블 신호(DE) 등의 길이를 기초로 구간 길이가 고정(fix)된 블랭크 구간(PB) 및 다른 제어 신호들의 신호 구간의 길이를 저장한다. 따라서, 초기 동작 이후에 타이밍 제어부에 입력되는 데이터 인에이블 신호(DE)가 상이하거나 입력되는 신호 구간의 길이가 변동될 경우 변동 사항을 반영하지 못하게 되어 원하지 않는 비 동기된 데이터가 출력되는 문제점이 있다.
이러한 문제점을 해결하기 위해 데이터 인에이블 신호(DE)의 신호 구간의 길이를 저장하지 않는 방법을 사용하였을 경우 타이밍 제어부에 입력되는 데이터의 입력 시점을 알 수 없으므로 데이터가 입력되기 전에 수직 개시 신호(STV)를 출력하는 것이 불가능해지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 입력되는 클록 신호에 대해 소정 클록 주기동안 지연되어 게이트 신호를 출력하는 게이트 구동 칩을 사용함에도 프레임 사이의 데이터 출력 시점의 변화에 무관하게 원하는 영상을 표시할 수 있는 표시 장치를 제공하는데 있다.
본 발명의 다른 목적은 상기 표시 장치의 구동 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 일 실시예에 의한 표시 장치는 표시부, 게이트 구동부 및 타이밍 제어부를 포함한다. 표시부는 다수의 게이트 라인과 데이터 라인이 교차하는 영역마다 화소 영역이 형성되어 영상을 표시한다. 게이트 구동부는 게이트 라인에 게이트 신호를 제공한다. 타이밍 제어부는 제어 신호에 응답하여 상기 게이트 구동부의 구동을 제어하는 수직 개시 신호와 클록 신호를 출력한다.
또한, 타이밍 제어부는 제i 프레임으로부터 소정 시간 경과 후 상기 수직 개시 신호를 출력하며, 상기 클록 신호를 상기 수직 개시 신호의 출력 시 소정 클록 주기동안 출력한 후 제i+1 프레임까지 지연시킨다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 일 실시예에 의한 표시 장치의 구동 방법은 제어 신호 및 제1 클록 신호를 수신하는 단계, 상기 제어 신호에 응답하여 수직 개시 신호를 생성하는 단계, 상기 제1 클록 신호에 응답하여 제2 클록 신호를 생성하는 단계, 제i 프레임과 제i+1 프레임 사이에서 제어 신호가 지연 입력되는지 판단하는 단계, 판단 결과 상기 제어 신호가 지연 입력되는 경우, 제i 프레임으로부터 소정 시간 경과 후 수직 개시 신호를 출력하는 단계 및 상기 제2 클록 신호를 상기 수직 개시 신호의 출력 시 소정 클록 주기동안 출력한 후 상기 제i+1 프레임까지 지연시키는 단계를 포함한다.
이러한 표시 장치 및 표시 장치의 구동 방법에 의하면, 입력되는 클록 신호에 대해 소정 클록 주기동안 지연되어 게이트 신호를 출력하는 게이트 구동 칩의 사용 시 프레임 사이에서 데이터가 출력되지 않는 시간의 변화에 무관하게 원하는 영상을 표시할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 개략적으로 도시한 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 표시 장치(100)는 표시부(110), 타이밍 제어부(120), 전원 공급부(130), 데이터 구동부(140) 및 게이트 구동부(150)를 포함한다.
표시부(110)는 박막 트렌지스터(Thin Film Transistor; TFT) 어레이가 형성된 제1 기판(도시되지 않음), 상기 제1 기판과 대향 배치되는 제2 기판(도시되지 않음), 상기 제1 기판 및 제2 기판 사이에 개재되는 액정층(도시되지 않음)으로 이루어진다.
상기 제1 기판은 상기 TFT 어레이가 형성된 유리기판이다. 상기 TFT들의 소스 단자는 상기 제1 기판에 형성되는 데이터 라인들(DL1 ~ DLm)에 각각 연결되고, 게이트 단자는 게이트 라인들(GL1 ~ GLn)에 연결되며, 드레인 단자는 투명한 도전성 재질로 이루어진 화소 전극에 연결된다.
또한, 상기 제1 기판은 데이터 라인들(DL1 ~ DLm) 및 게이트 라인들(GL1 ~ GLn)에 의해 정의되는 다수의 화소를 구비하고, 상기 각 화소에는 상기 TFT, 액정 커패시터(도시되지 않음) 및 스토리지 커패시터(도시되지 않음)를 갖는다.
상기 제2 기판은 상기 제1 기판과 결합하여 상기 액정층을 수용하고, 상기 화소에 대응하여 레드(R), 그린(G) 및 블루(B)의 색 필터층을 갖도록 구성될 수 있다.
타이밍 제어부(120)는 표시 장치(100)의 전반적인 동작을 제어한다. 타이밍 제어부(120)는 외부 그래픽 컨트롤러와 같은 호스트 시스템(도시되지 않음)으로부터 R, G, B의 원시 데이터 신호(DATA_O), 제1 제어 신호(CNTL1) 및 제1 클록 신호(CLK1)를 인가받고, 표시부(110)에 영상을 표시하기 위한 제1 데이터 신호(DATA1), 제2 제어 신호(CNTL2), 제3 제어 신호(CNTL3) 및 제4 제어 신호(CNTL4)를 출력한다. 또한, 타이밍 제어부(120)는 제1 클록 신호(CLK1)에 응답하여 게이트 구동부(150)에 제공되는 제2 클록 신호(CLK2)를 더 출력한다.
구체적으로, 제1 제어 신호(CNTL1)는 수평 동기 신호(HSYNC), 수직 동기 신호(VSYNC) 및 데이터 인에이블 신호(DE)등을 포함한다. 제2 제어 신호(CNTL2)는 데이터 구동부(140)를 제어하는 수평 시작 신호(STH), 반전 신호(REV) 및 데이터 로드 신호(TP)등을 포함한다. 제3 제어 신호(CNTL3)는 게이트 구동부(150)를 제어하는 수직 개시 신호(STV) 및 출력 인에이블 신호(OE)등을 포함한다. 제4 제어 신호(CNTL4)는 전원 공급부(130)를 제어하는 반전 신호(REV) 및 클록 신호등을 포함한다.
또한, 타이밍 제어부(120)는 데이터 인에이블 신호(DE)가 소정 시간동안 입력되지 아니한 경우, 데이터 로드 신호(TP), 수직 개시 신호(STV) 및 제2 클록 신호(CLK2)가 출력되지 않도록 제어한다. 이에 관하여는 도 2와 도 3을 통하여 상세히 설명하기로 한다.
전원 공급부(130)는 제4 제어 신호(CNTL4)에 응답하여 표시부(110)로 제공되는 공통 전압(Vcom), 데이터 구동부(140)에 제공되는 아날로그 구동 전압(AVDD) 및 게이트 구동부에 제공되는 게이트 온/오프 전압(Von, Voff)을 출력한다.
데이터 구동부(140)는 계조 전압 발생부(도시되지 않음) 및 데이터 구동 회로(도시되지 않음)를 포함한다.
상기 계조 전압 발생부는 전원 공급부(140)에서 출력되는 아날로그 구동 전압(AVDD)이 인가되면, 이를 기준 전압으로 사용하여 감마 커브가 적용된 저항비를 갖는 분배 저항을 기초로 계조 레벨수에 대응하는 다수개의 기준 계조 전압을 출력한다.
상기 데이터 구동 회로는 상기 계조 전압 발생부에서 출력되는 상기 기준 계조 전압에 기초하여 계조 전압을 생성하며, 하나의 단일 칩으로 형성될 수 있다. 상기 데이터 구동 회로는 타이밍 제어부(120)에서 출력되는 디지털 형태의 제1 데이터 신호(DATA1)들을 상기 계조 전압에 기초하여 데이터 전압들(D1 ~ Dm)로 변환하고, 데이터 전압들(D1 ~ Dm)의 출력 타이밍을 제어하여 표시부(110)에 형성된 데이터 라인들(DL1 ~ DLm)에 순차적으로 출력한다.
이를 위해, 상기 데이터 구동 회로는 상기 기준 계조 전압을 감마 커브에 대응하여 분배하는 저항 스트링과 제1 데이터 신호(DATA1)를 데이터 전압(D1 ~ Dm)으로 변환하는 디지털-아날로그 변환기를 더 포함할 수 있다. 여기서, 특허청구범위에 사용된 데이터 신호는 데이터 전압(D1 ~ Dm)을 의미함으로 미리 밝혀둔다.
게이트 구동부(150)는 게이트 구동 회로를 포함한다. 상기 게이트 구동 회로 단일 칩으로 형성될 수 있고, 상기 제1 기판의 소정 영역에 실장될 수도 있으며, 상기 제1 기판과 연결되는 연성 회로 기판 상에 실장될 수도 있다.
또한, 게이트 구동부(150)는 타이밍 제어부(120)에서 출력되는 수직 개시 신호(STV)와 제2 클록 신호(CLK2)에 응답하여 게이트 신호들(G1 ~ Gn)을 표시부(110)의 게이트 라인들(GL1 ~ GLn)에 순차적으로 출력한다. 이 때, 게이트 구동부(150)는 수직 개시 신호(STV)와 제2 클록 신호(CLK2)가 인가된 후 게이트 신호들(G1 ~ Gn)을 소정 클록 주기동안 지연 출력한다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 구동 방법을 설명하기 위한 순서도이고, 도 3은 본 발명의 일 실시예에 의한 표시 장치의 구동 방법을 설명하기 위한 타이밍도이다.
본 발명의 일 실시예에 의한 표시 장치의 구동 방법은 제어 신호 및 제1 클록 신호를 수신하는 단계(S100), 상기 제어 신호에 응답하여 수직 개시 신호를 생성하는 단계(S110), 상기 제1 클록 신호에 응답하여 제2 클록 신호를 생성하는 단계(S120), 제i 프레임과 제i+1 프레임 사이에서 상기 제어 신호가 지연 입력되는지 판단하는 단계(S130), 판단 결과 상기 제어 신호가 지연 입력되는 경우, 상기 제i 프레임으로부터 소정 시간 경과 후 상기 수직 개시 신호를 출력하는 단계(S140) 및 상기 제2 클록 신호를 상기 수직 개시 신호의 출력 시 소정 클록 주기동안 출력한 후 상기 제i+1 프레임까지 지연시키는 단계(S150)를 포함한다.
도 1 내지 도 3을 참고하면, 단계 S100에서 타이밍 제어부(120)는 외부 호스트 시스템으로부터 데이터 인에이블 신호(DE)를 포함한 제1 제어 신호(CNTL1), 제1 클록 신호(CLK1) 및 원시 데이터 신호(DATA_O)를 수신한다.
단계 S110에서 타이밍 제어부(120)는 수신된 제1 제어 신호(CNTL1)와 제1 클록 신호(CLK1)에 응답하여 전원 공급부(130)를 구동하기 위한 제4 제어 신호(CNTL4)와 클록 신호를 생성하고, 데이터 구동부(140)를 구동하기 위한 데이터 로드 신호(TP)를 포함한 제2 제어 신호(CNTL2)를 생성 및 출력하며, 원시 데이터 신호(DATA_O)를 제1 데이터 신호(DATA1)로 변환 및 출력한다.
또한, 타이밍 제어부(120)는 제1 제어 신호(CNTL1) 및 제1 클록 신호(CLK1)에 응답하여 게이트 구동부(150)를 구동하기 위한 수직 개시 신호를 포함한 제3 제어 신호(CNTL3)를 생성 및 출력한다.
단계 S120에서 타이밍 제어부(120)는 제1 클록 신호(CLK1)에 응답하여 게이트 구동부(150)에 제공되는 제2 클록 신호(CLK2)를 생성 및 출력한다.
따라서, 단계 S120에서 전원 공급부(130), 데이터 구동부(140) 및 게이트 구동부(150)는 타이밍 제어부(120)에서 출력되는 제1 내지 제3 제어 신호(CNTL1 ~ CNTL3)에 의해 각각 구동되고, 제1 데이터 신호(DATA1)는 제i 프레임의 데이터 전압(..., i:j-1, i:j)으로 변환 및 출력되며, 동시에 대응하는 게이트 라인들(GL1 ~ GLn)이 활성화되어 표시부(110)에 제i 프레임의 영상이 표시된다.
단계 S130에서 타이밍 제어부(120)는 제i 프레임과 제i+1 프레임 사이에서 제어 신호, 구체적으로는 데이터 인에이블 신호(DE)의 입력 지연 여부를 판단한다.
단계 S140에서는 단계 S130에서 판단 결과 상기 데이터 인에이블 신호(DE)가 지연 입력되는 경우, 데이터 인에이블 신호(DE)가 인가되지 아니한 프레임 사이의 구간 즉, 데이터 전압이 출력되지 아니하는 블랭크(Blank) 구간(PB)에서 제i 프레임으로부터 소정 시간 경과한 후 제3 제어 신호, 구체적으로는 수직 개시 신호(STV)를 출력한다.
즉, 타이밍 제어부(120)는 데이터 인에이블 신호(DE)의 k 주기 구간동안 예를 들어, 제i 프레임에서 데이터 인에이블 신호(DE)의 2 주기 구간의 시간 동안 인가되지 아니한 경우, 블랭크 구간(BP)으로 인식하고, 제i 프레임에서 마지막 데이터 인에이블 신호(DE)가 출력된 후 2 주기 구간의 시간이 경과한 후 수직 개시 신호(STV)를 출력한다. 이 때, 제2 클록 신호(CLK2)는 제1 클록 신호(CLK1)에 응답하여 출력됨으로 게이트 구동부(150)에 계속 출력된다.
단계 S150에서 타이밍 제어부(120)는 단계 S130에서 출력되는 수직 개시 신호(STV)가 출력된 후 제2 클록 신호(CLK2)를 소정 클록 주기동안 출력한다. 예를 들어, 게이트 구동부(150)가 초기 구동 시 수직 개시 신호(STV)와 제2 클록 신호(CLK2)에 응답하여 게이트 신호들(G1 ~ Gn)을 출력하는데 있어서 4 클록 주기만큼 수직 개시 신호(STV) 및 제2 클록 신호(CLK2)에 대해 지연 출력하는 경우, 타이밍 제어부(120)는 제2 클록 신호(CLK2)를 수직 개시 신호(STV)가 출력된 이후 4 클록 주기동안 더 출력한 후 제2 클록 신호(CLK2)의 출력을 차단한다.
이에 따라, 블랭크 구간(PB)에서는 데이터 인에이블 신호(DE)가 인가되지 아니한 데이터 인에이블 신호(DE)의 2 구간 주기와 제2 클록 신호(CLK2)의 4 클록 주기의 합성 주기동안만 제2 클록 신호(CLK2)가 출력된다.
이 후, 타이밍 제어부(120)에 데이터 인에이블 신호(DE)가 인가되면, 타이밍 제어부는 제2 클록 신호(CLK2)와 데이터 로드 신호(TP)를 출력하여 게이트 구동부(150)와 데이터 구동부(140)를 활성화시켜 제i+1 프레임에서의 게이트 신호들(G1 ~ Gn)과 데이터 전압들(i+1:1, i+1:2, ...)을 출력한다.
즉, 게이트 구동부(150)에는 수직 개시 신호(STV)와 4 클록 주기의 제2 클록 신호(CLK2)가 입력된 상태이고, 타이밍 제어부(120)로부터 제2 클록 신호(CLK2)가 인가되면 게이트 구동부(150)는 바로 제i+1 프레임에서의 게이트 신호들(G1 ~ Gn)과 데이터 전압들(n:1, n:2,...)을 출력한다. 따라서, 제i+1 프레임이 시작될 때의 데이터 전압들(i+1:1, i+1:2,...)이 출력되는 시점에 맞추어서 제2 클록 신호(CLK2)를 출력하면 게이트 신호(G1 ~ Gn)는 게이트 구동부(150)에서 4 클록 주기 동안 지연되지 않고 출력될 수 있다.
타이밍 제어부(120)가 데이터 인에이블 신호(DE)의 인가 여부에 따라 제2 클록 신호(CLK2)의 출력과 수직 개시 신호(STV)의 출력 시점을 제어함으로써 블랭크 구간(PB)의 길이에 관계없이 제i+1 프레임에서 제2 클록 신호(CLK)가 출력되면 게이트 구동부(150)에서 지연 시간 없이 바로 게이트 신호(G1 ~ Gn)가 출력되어 제i+1 프레임의 영상이 표시된다.
상기와 같은 본 발명에 따르면, 표시 장치에 입력되는 클록 신호에 대해 소정 클록 주기동안 지연되어 게이트 신호를 출력하는 게이트 구동 칩의 사용 시 프레임 사이에서 데이터가 출력되지 않는 시간의 변화 또는 타이밍 제어부에 입력되는 신호 구간의 길이가 변동하는 경우에 변동 사항을 반영할 수 있어 변동 사항에 무관하게 원하는 영상을 표시할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 다수의 게이트 라인과 데이터 라인이 교차하는 영역마다 화소 영역이 형성되어 영상을 표시하는 표시부;
    상기 게이트 라인에 게이트 신호를 제공하는 게이트 구동부; 및
    제어 신호에 응답하여 상기 게이트 구동부의 구동을 제어하는 수직 개시 신호와 클록 신호를 출력하는 타이밍 제어부를 포함하고,
    상기 타이밍 제어부는,
    제i 프레임으로부터 소정 시간 경과 후 상기 수직 개시 신호를 출력하며, 상기 클록 신호를 상기 수직 개시 신호의 출력시 소정 클록 주기동안 출력한 후 제i+1 프레임까지 지연시키는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서, 상기 게이트 구동부는 상기 수직 개시 신호가 수신되면, 상기 소정 클록 주기 후 상기 게이트 신호를 출력하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서, 상기 소정 클록 주기는 4 클록 주기인 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 게이트 구동부는 지연된 클록 신호가 입력됨에 따라 상기 제i+1 프레임의 상기 게이트 신호를 출력하는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서, 상기 타이밍 제어부는 상기 제i 프레임으로부터 상기 제어 신호가 k(k는 자연수) 주기 동안 입력이 지연되는 경우 상기 수직 개시 신호를 출력하는 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서, 상기 제어 신호의 데이터 인에이블 신호인 것을 특징으로 하는 표시 장치.
  7. 제1항에 있어서, 상기 데이터 라인에 데이터 신호를 제공하는 데이터 구동부를 더 포함한 것을 특징으로 하는 표시 장치.
  8. 제어 신호 및 제1 클록 신호를 수신하는 단계;
    상기 제어 신호에 응답하여 수직 개시 신호를 생성하는 단계;
    상기 제1 클록 신호에 응답하여 제2 클록 신호를 생성하는 단계;
    제i 프레임과 제i+1 프레임 사이에서 상기 제어 신호가 지연 입력되는지 판단하는 단계;
    판단 결과 상기 제어 신호가 지연 입력되는 경우, 상기 제i 프레임으로부터 소정 시간 경과 후 상기 수직 개시 신호를 출력하는 단계; 및
    상기 제2 클록 신호를 상기 수직 개시 신호의 출력 시 소정 클록 주기동안 출력한 후 상기 제i+1 프레임까지 지연시키는 단계를 포함한 것을 특징으로 하는 표시 장치의 구동 방법.
  9. 제8항에 있어서, 상기 수직 개시 신호의 인가되면 소정 클록 주기 후 게이트 신호를 출력하는 것을 특징으로 하는 표시 장치의 구동 방법.
  10. 제8항에 있어서, 상기 소정 클록 주기는 4 클록 주기인 것을 특징으로 하는 표시 장치의 구동 방법.
  11. 제8항에 있어서, 지연된 클록 신호가 입력됨에 따라 상기 제i+1 프레임의 게이트 신호를 출력하는 것을 특징으로 하는 표시 장치의 구동 방법.
  12. 제8항에 있어서, 상기 제i 프레임으로부터 상기 제어 신호가 k(k는 자연수) 주기 동안 입력이 지연되는 경우 상기 수직 개시 신호를 출력하는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020050117929A 2005-12-06 2005-12-06 표시 장치 및 이의 구동 방법 KR20070059269A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050117929A KR20070059269A (ko) 2005-12-06 2005-12-06 표시 장치 및 이의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050117929A KR20070059269A (ko) 2005-12-06 2005-12-06 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
KR20070059269A true KR20070059269A (ko) 2007-06-12

Family

ID=38355605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050117929A KR20070059269A (ko) 2005-12-06 2005-12-06 표시 장치 및 이의 구동 방법

Country Status (1)

Country Link
KR (1) KR20070059269A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451738B1 (ko) * 2007-11-28 2014-10-16 엘지디스플레이 주식회사 액정표시장치의 구동 회로 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451738B1 (ko) * 2007-11-28 2014-10-16 엘지디스플레이 주식회사 액정표시장치의 구동 회로 및 방법

Similar Documents

Publication Publication Date Title
US20090201274A1 (en) Timing Signal Generating Circuit, Electronic Apparatus, Display Apparatus, Image-Reception Apparatus, and Driving Method
JP5319897B2 (ja) 表示装置とそれの駆動装置及び駆動方法
KR101798489B1 (ko) 감마전압 생성장치, 이를 포함하는 액정표시장치 및 액정표시장치의 구동방법
US8542177B2 (en) Data driving apparatus and display device comprising the same
KR20060097819A (ko) 쉬프트 레지스터 및 이를 구비한 표시 장치
US20080165099A1 (en) Lcds and methods for driving same
KR101661026B1 (ko) 표시장치
KR20060112155A (ko) 표시 패널과, 이를 구비한 표시 장치 및 이의 구동 방법
KR20140147300A (ko) 표시 장치 및 그 구동 방법
US20070195052A1 (en) Source driving apparatus, method of driving the same, display device having the same and method of driving the same
TW200629207A (en) Liquid crystal display and driving method thereof
KR20070028727A (ko) 표시 장치 및 이의 구동 장치
KR101194853B1 (ko) 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치
KR20080002564A (ko) 액정표시장치의 화소전압 왜곡 방지회로
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR20090007165A (ko) 액정표시장치의 응답속도 개선 장치 및 방법
KR20070059269A (ko) 표시 장치 및 이의 구동 방법
US20090040214A1 (en) Signal processor, liquid crystal display device including the same, and method of driving liquid crystal display device
US20080062210A1 (en) Driving device, display apparatus having the same and method of driving the display apparatus
KR101622641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101213924B1 (ko) 액정표시장치 및 그의 구동방법
KR102679391B1 (ko) 액정표시장치 및 그 구동방법
KR20060132201A (ko) 표시장치 및 이의 구동방법
KR20070078006A (ko) 액정 표시 장치의 게이트 구동부와 이를 이용한 게이트라인 구동 방법
KR101352936B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination