KR20070057400A - 세정액 및 이를 이용한 박막트랜지스터 기판의 제조방법 - Google Patents

세정액 및 이를 이용한 박막트랜지스터 기판의 제조방법 Download PDF

Info

Publication number
KR20070057400A
KR20070057400A KR1020050116816A KR20050116816A KR20070057400A KR 20070057400 A KR20070057400 A KR 20070057400A KR 1020050116816 A KR1020050116816 A KR 1020050116816A KR 20050116816 A KR20050116816 A KR 20050116816A KR 20070057400 A KR20070057400 A KR 20070057400A
Authority
KR
South Korea
Prior art keywords
active layer
thin film
film transistor
cleaning solution
substrate
Prior art date
Application number
KR1020050116816A
Other languages
English (en)
Inventor
문동원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050116816A priority Critical patent/KR20070057400A/ko
Publication of KR20070057400A publication Critical patent/KR20070057400A/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1316Methods for cleaning the liquid crystal cells, or components thereof, during manufacture: Materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 불순물의 재흡착을 방지함과 아울러 박막트랜지스터의 특성을 향상시킬 수 있는 세정액 및 이를 이용한 박막트랜지스터 기판의 제조 방법을 제공하는 것이다.
본 발명에 따른 박막트랜지스터 기판의 제조방법은 기판 상에 액티브층을 형성하는 단계와; 상기 액티브층이 형성된 기판을 HF2 -의 주식각이온으로 이루어진 세정액으로 세정하는 단계를 포함하는 것을 특징으로 한다.

Description

세정액 및 이를 이용한 박막트랜지스터 기판의 제조방법{CLEANING SOLVENT AND METHOD OF FABRICATING THIN FILM TRANSISTOR SUBSTRATE USING THE SAME}
도 1a 내지 도 1g는 본 발명의 제1 실시 예에 따른 박막트랜지스터 기판의 제조방법을 나타내는 단면도들이다.
도 2a 내지 도 2f는 본 발명의 제2 실시 예에 따른 박막트랜지스터 기판의 제조방법을 나타내는 단면도들이다.
< 도면의 주요부분에 대한 설명>
101 : 기판 106,206 : 게이트 전극
108,208 : 소스 전극 110,210 : 드레인 전극
112,212 : 게이트 절연막 114 : 액티브층
116 : 버퍼층 118,218 : 보호막
122,222 : 화소 전극 120,124S,124D,220 : 콘택홀
126 : 층간 절연막 214 : 활성층
216 : 오믹접촉층
본 발명은 세정액 및 이를 이용한 박막트랜지스터 기판의 제조방법에 관한 것으로, 특히 불순물의 재흡착을 방지함과 아울러 박막트랜지스터의 특성을 향상시킬 수 있는 세정액 및 이를 이용한 박막트랜지스터 기판의 제조 방법에 관한 것이다.
통상, 액정 표시 장치(Liquid Crystal Display; LCD)는 액정 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하게 된다.
이러한 액정 표시 장치는 액정을 사이에 두고 서로 대향하는 박막 트랜지스터 기판 및 칼러 필터 기판을 구비한다.
칼라 필터 기판은 빛샘 방지를 위한 블랙 매트릭스와, 칼러 구현을 위한 칼러 필터, 화소전극과 수직전계를 이루는 공통전극과, 그들 위에 액정 배향을 위해 도포된 상부 배향막을 포함한다.
박막 트랜지스터 기판은 서로 교차되게 형성된 게이트라인 및 데이터라인과, 그들의 교차부에 형성된 박막트랜지스터(Thin Film Transistor : TFT)와, 박막트랜지스터와 접속된 화소전극과, 그들 위에 액정 배향을 위해 도포된 하부 배향막을 포함한다.
박막 트랜지스터는 액정셀들 각각에 비디오 신호를 독립적으로 공급하기 위 한 스위치 소자이다. 이 박막트랜지스터의 액티브층으로는 아몰퍼스 실리콘(Amorphous Si) 또는 폴리 실리콘(Poly Si)이 이용된다. 이러한 액티브층과, 그 액티브층을 덮도록 형성된 박막 간의 계면에 미세한 파티클, 유기 및 금속 불순물 등이 존재할 때 박막트랜지스터의 특성이 저하된다.
이에 따라, 액티브층이 형성된 후 DI에 희석된 HF를 이용한 세정 공정을 통해 미세한 파티클, 유기 및 금속 불순물 등이 제거된다. 즉, 액티브층이 형성된 후 기판이 대기중에 노출된 경우 형성되는 자연산화막, 불순막과 결합된 박막이 세정 공정을 통해 제거된다. 세정 공정시 이용되는 HF는 강한 유리산(Free Acid)으로 반대 극성으로 대전된 이물질의 재부착이 용이해 박막트랜지스터의 이동도 및 문턱전압의 특성이 저하되는 문제점이 있다. 또한, 세정액에 포함된 HF는 시간이 경과됨에 따라 성분 함유랑 및 수분 함유량이 변화한다. 이에 따라, 세정액의 교환주기가 짧아지는 문제점과 아울러 세정 공정시 자연산화막과, 불순막과 결합된 박막의 에칭 레이트가 변화하는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 불순물의 재흡착을 방지함과 아울러 박막트랜지스터의 특성을 향상시킬 수 있는 세정액 및 이를 이용한 박막트랜지스터 기판의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 박막트랜지스터 기판의 제조방법은 기판 상에 액티브층을 형성하는 단계와; 상기 액티브층이 형성된 기판을 HF2 -의 주식각이온으로 이루어진 세정액으로 세정하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 세정액은 불화 암모늄과, 불화 수소와, 초순수로 이루어진 것을 특징으로 한다.
구체적으로 상기 세정액은 30~40%의 불화 암모늄(NH4F)과, 38~48%의 불화 수소(HF)와, 12~32%의 초순수(DI)로 이루어진 것을 특징으로 한다.
상기 액티브층의 제1 실시 예는 아몰퍼스 실리콘형 액티브층인 것을 특징으로 한다.
상기 액티브층의 제2 실시 예는 폴리 실리콘형 액티브층인 것을 특징으로 한다.
상기 기술적 과제를 위하여, 본 발명에 따른 세정액은 액티브층이 형성된 후 발생되는 불순물을 제거하기 위해 HF2 -의 주식각이온으로 이루어진 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시 예를 도 1a 내지 도 2f를 참조하여 상세히 설명하기로 한다.
도 1a 내지 도 1g는 본 발명의 제1 실시 예에 따른 박막트랜지스터 기판의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 하부 기판(101) 상에 버퍼막(116)이 형성되고, 그 위에 액티브층(114)이 형성된다.
버퍼막(116)은 하부 기판(101) 상에 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
액티브층(114)은 버퍼막(116) 상에 아몰퍼스-실리콘을 증착한 후 그 아몰퍼스-실리콘을 레이져로 결정화하여 폴리-실리콘이 되게 한 다음, 그 폴리-실리콘을 포토리소그래피 공정과 식각 공정으로 패터닝함으로써 형성된다.
도 1b를 참조하면, 액티브층(114)이 형성된 하부 기판(101)이 불화암모늄(NH4F), 불화 수소(HF), 초순수(Deionized water : DI)로 이루어진 세정액으로 세정된다.
세정 공정은 액티브층(114)이 형성된 하부 기판(101)이 대기중에 노출되는 경우 형성되는 자연산화막과, 불순막과 결합된 박막을 세정액을 이용하여 식각함으로써 이들을 제거하는 공정이다. 여기서, 불순물과 결합된 박막은 예를 들어 인이 도핑된 이산화실리콘(Phosphosilicates) 및 보론이 도핑된 이산화실리콘(Borophosphosilicates)으로 이루어진다. 또한, 세정 공정을 통해 세정된 액티브층(114)과 버퍼막(116)의 표면 개질은 친수성(Hydrophilic)에서 소수성(Hydrophobic)으로 변하게 되어 추후에 형성되는 게이트 절연막과의 접착력이 강화된다.
세정액은 30~40%의 불화 암모늄(NH4F)과, 38~48%의 불화 수소(HF)와, 12~32%의 초순수(DI)로 이루어진다. 불화 암모늄(NH4F)은 세정액의 PH를 3~5로 증가시켜 반대 극성으로 대전된 이물질이 세정공정 후 재부착되는 것을 방지한다.
이러한 세정액에 포함된 각 용액들이 반응하게 되면 HF+HF2 -+F-이 생성된다. HF와 HF2 -는 불화 암모늄(NH4F)과 불화 수소(HF)가 이온에 해리됨으로써 존재하는 F-이온과 H+이온이 해리 평형 반응을 일으킬때 해리되지 않은 이온들이다. 이 중 HF2 -는 자연 산화막과, 불순막과 결합된 박막을 제거하기 위한 주식각이온이다. 이러한 HF2 -이온의 계속적으로 형성됨으로써 HF 농도의 상승을 억제할 수 있어 식각 비율을 일정하게 유지할 수 있음과 아울러 세정액의 수명이 향상된다.
도 1c를 참조하면, 세정된 액티브층(114)이 형성된 버퍼막(116) 상에 게이트 절연막(112)이 형성되고, 그 위에 게이트 전극(106)이 형성된다.
게이트 절연막(112)은 액티브층(114)이 형성된 버퍼막(116) 상에 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
게이트 전극(106)은 게이트 절연막(112) 상에 게이트 금속층을 형성한 후, 그 게이트 금속층을 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 형성된다. 게이트 전극(106)은 게이트 라인과 접속된다.
그리고, 게이트 전극(106)을 마스크로 이용하여 액티브층(114)에 n+ 불순물을 주입하여 게이트 전극(106)과 비중첩된 액티브층(114)의 소스 영역(114S) 및 드레인 영역(114D)이 형성된다. 이러한 액티브층(114)의 소스 및 드레인 영역(114S, 114D)은 게이트 전극(106)과 중첩되는 채널 영역(114C)을 사이에 두고 마주하게 된다.
도 1d를 참조하면, 게이트 전극(106)이 형성된 게이트 절연막(112) 상에 층간 절연막(126)이 형성되고, 층간 절연막(126) 및 게이트 절연막(112)을 관통하는 소스 및 드레인 콘택홀(124S, 124D)이 형성된다.
층간 절연막(126)은 게이트 전극(106)이 형성된 게이트 절연막(112) 상에 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
이어서, 포토리소그래피 공정 및 식각 공정으로 층간 절연막(126) 및 게이트 절연막(112)을 관통하여 액티브층(114)의 소스 및 드레인 영역(114S, 114D)을 각각 노출시키는 소스 및 드레인 콘택홀(124S, 124D)이 형성된다.
도 1e를 참조하면, 층간 절연막(126) 상에 소스 전극(108) 및 드레인 전극(110)이 형성된다.
소스 전극(108) 및 드레인 전극(110)은 층간 절연막(126) 상에 소스/드레인 금속층을 형성한 후, 그 소스/드레인 금속층을 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 형성된다.
소스 전극(108) 및 드레인 전극(110)은 소스 및 드레인 콘택홀(124S, 124D) 각각을 통해 액티브층(114)의 소스 영역(114S) 및 드레인 영역(114D) 각각과 접속된다. 또한, 소스 전극(108)은 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과 접속된다. 드레인 전극(110)은 액티브층의 채널 영역(114C)을 사이에 두고 소스 전극(108)과 마주보도록 형성된다.
도 1f를 참조하면, 소스 및 드레인 전극(108,110)이 형성된 층간 절연막(126) 상에 보호막(118)이 형성되고, 그 보호막(118)을 관통하는 콘택홀(120)이 형성된다.
보호막(118)은 소스 및 드레인 전극(108,110)이 형성된 층간 절연막(126) 상에 무기 절연 물질 또는 포토 아크릴 등과 같은 유기 절연 물질이 전면 증착되어 형성된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 보호막(118)을 관통하는 콘택홀(120)이 형성된다. 콘택홀(120)은 보호막(118)을 관통하여 TFT(130)의 드레인 전극(110)을 노출시킨다.
도 1g를 참조하면, 보호막(118) 상에 화소 전극(122)이 형성된다.
화소 전극(122)은 보호막(118) 상에 ITO 등의 투명 도전막이 증착된 후, 그 투명 도전막이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 형성된다. 화소 전극(122)은 콘택홀(120)을 통해 TFT의 드레인 전극(110)과 접속된다.
도 2a 내지 도 2f는 본 발명의 제2 실시 예에 따른 박막트랜지스터 기판의 제조방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 하부 기판(101) 상에 게이트 전극(206)이 형성된다.
이를 위해, 하부기판(101) 상에 스퍼터링 등의 증착방법을 통해 게이트금속 막이 순차적으로 형성된다. 여기서, 게이트금속막은 Al, Ta, Mo, MoW, Cu, 이들의 합금 또는 이들을 포함하는 적어도 다층 구조로 형성된다. 이어서, 게이트 금속층이 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 게이트 전극(206)이 형성된다.
도 2b를 참조하면, 게이트 전극(206)이 형성된 하부기판(101) 상에 게이트절연막(212), 반도체 패턴(214,216)이 형성된다.
이를 위해, 게이트 전극(206)이 형성된 하부 기판(101) 상에 게이트 절연막, 제1 및 제2 반도체층이 순차적으로 적층된다. 게이트 절연막(212)으로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 이용된다. 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘이 이용되며, 제2 반도체층은 N형 또는 P형의 불순물이 도핑된 비정질실리콘이 이용된다.
그런 다음, 제1 및 제2 반도체층이 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 활성층(214) 및 오믹접촉층(216)을 포함하는 반도체 패턴이 형성된다.
도 2c를 참조하면, 반도체 패턴이 형성된 하부 기판(101)이 불화암모늄(NH4F), 불화 수소(HF), 초순수(Deionized water : DI)로 이루어진 세정액으로 세정된다.
세정 공정은 반도체 패턴이 형성된 하부 기판(101)이 대기중에 노출되는 경우 형성되는 자연산화막과 불순막과 결합된 박막을 세정액을 이용하여 식각함으로 써 이들을 제거하는 공정이다. 여기서, 불순물과 결합된 박막은 예를 들어 인이 도핑된 이산화실리콘(Phosphosilicates) 및 보론이 도핑된 이산화실리콘(Borophosphosilicates)으로 이루어진다. 또한, 세정 공정을 통해 세정된 반도체 패턴과 게이트 절연막(212)의 표면 개질은 친수성(Hydrophilic)에서 소수성(Hydrophobic)으로 변하게 되어 추후에 형성되는 소스 및 드레인 전극과의 접착력이 강화된다. 나아가, 소스 전극과 접속되는 데이터 라인과, 그 하부에 위치하는 반도체 패턴 또는 게이트 절연막과의 접착력이 강화됨으로써 데이터라인의 오픈 불량을 개선할 수 있다.
세정액은 30~40%의 불화 암모늄(NH4F)과, 38~48%의 불화 수소(HF)와, 12~32%의 초순수(DI)로 이루어진다. 불화 암모늄(NH4F)은 세정액의 PH를 3~5로 증가시켜 반대 극성으로 대전된 이물질이 세정공정 후 재부착되는 것을 방지한다.
이러한 세정액에 포함된 각 용액들이 반응하게 되면 HF+HF2 -+F-이 생성된다. 이 HF와 HF2 -는 불화 암모늄(NH4F)과 불화 수소(HF)가 이온에 해리됨으로써 존재하는 F-이온과 H+이온이 해리 평형 반응을 일으킬때 해리되지 않은 이온들이다. 이 중 HF2 -는 자연 산화막과, 불순막과 결합된 박막을 제거하기 위한 주식각이온이다. 이러한 HF2 -이온의 계속적으로 형성됨으로써 HF 농도의 상승을 억제할 수 있어 에칭 레이트를 일정하게 유지할 수 있음과 아울러 세정액의 수명이 향상된다.
도 2d를 참조하면, 반도체 패턴이 형성된 하부기판(101) 상에 소스 전극(208) 및 드레인 전극(210)이 형성된다.
이를 위해, 게이트 절연막(212)이 형성된 하부 기판(101) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 몰리브덴(Mo), 크롬(Cr), 탄탈(Ta), 텅스텐(W), 티타늄(Ti) 등으로 이루어진 데이터금속층이 형성된다. 이 데이터 금속층이 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 소스 및 드레인 전극(208,210)이 형성된다. 그런 다음, 소스 및 드레인 전극(208,210)을 마스크로 노출된 오믹접촉층(216)이 제거됨으로써 활성층(214)이 노출된다.
도 2e를 참조하면, 소스 및 드레인 전극(208,210)이 형성된 하부기판(101) 상에 보호막(218)이 형성된다. 보호막(218)으로는 게이트 절연막(212)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
그런 다음, 보호막(218)이 마스크를 이용한 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 콘택홀(220)이 형성된다.
도 2f를 참조하면, 보호막(218)이 형성된 하부기판(101) 상에 화소전극(222)이 형성된다.
화소 전극(222)은 보호막(218) 상에 ITO 등의 투명 도전막이 증착된 후, 그 투명 도전막이 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 형성된다. 화소 전극(222)은 콘택홀(220)을 통해 TFT의 드레인 전극(210)과 접속된다.
상술한 바와 같이, 본 발명에 따른 세정액 및 이를 이용한 박막트랜지스터 기판의 제조방법은 액티브층이 형성된 기판을 HF2 -의 주식각이온으로 이루어진 세정액으로 세정한다. 이에 따라, 세정 공정 후 반대 극성으로 대전된 이물질들이 액티브층 상에 재부착되는 것을 방지한다. 또한, 본 발명에 따른 세정액 및 이를 이용한 박막트랜지스터 기판의 제조방법은 세정된 액티브층과 버퍼막의 표면 개질이 친수성에서 소수성으로 변하게 되어 추후에 형성되는 게이트 절연막과의 접착력이 강화된다. 뿐만 아니라, 본 발명에 따른 세정액 및 이를 이용한 박막트랜지스터 기판의 제조방법은 세정액에 포함된 HF2 -이온의 계속적으로 형성됨으로써 HF 농도의 상승을 억제할 수 있어 에칭 레이트를 일정하게 유지할 수 있음과 아울러 세정액의 수명이 향상된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (8)

  1. 기판 상에 액티브층을 형성하는 단계와;
    상기 액티브층이 형성된 기판을 HF2 -의 주식각이온으로 이루어진 세정액으로 세정하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 세정액은 불화 암모늄과, 불화 수소와, 초순수로 이루어진 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  3. 제 2 항에 있어서,
    상기 세정액은 30~40%의 불화 암모늄(NH4F)과, 38~48%의 불화 수소(HF)와, 12~32%의 초순수(DI)로 이루어진 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 액티브층는 아몰퍼스 실리콘형 액티브층인 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 액티브층는 폴리 실리콘형 액티브층인 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  6. 액티브층이 형성된 후 발생되는 불순물을 제거하기 위해 HF2 -의 주식각이온으로 이루어진 것을 특징으로 하는 세정액.
  7. 제 6 항에 있어서,
    상기 세정액은 불화 암모늄과, 불화 수소와, 초순수의 혼합액으로 이루어진 것을 특징으로 하는 세정액.
  8. 제 7 항에 있어서,
    상기 세정액은 30~40%의 불화 암모늄(NH4F)과, 38~48%의 불화 수소(HF)와, 12~32%의 초순수(DI)로 이루어진 것을 특징으로 하는 세정액.
KR1020050116816A 2005-12-02 2005-12-02 세정액 및 이를 이용한 박막트랜지스터 기판의 제조방법 KR20070057400A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050116816A KR20070057400A (ko) 2005-12-02 2005-12-02 세정액 및 이를 이용한 박막트랜지스터 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050116816A KR20070057400A (ko) 2005-12-02 2005-12-02 세정액 및 이를 이용한 박막트랜지스터 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20070057400A true KR20070057400A (ko) 2007-06-07

Family

ID=38354744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050116816A KR20070057400A (ko) 2005-12-02 2005-12-02 세정액 및 이를 이용한 박막트랜지스터 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20070057400A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115916384A (zh) * 2020-06-02 2023-04-04 栗田工业株式会社 分离膜的清洗方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115916384A (zh) * 2020-06-02 2023-04-04 栗田工业株式会社 分离膜的清洗方法
CN115916384B (zh) * 2020-06-02 2024-03-19 栗田工业株式会社 分离膜的清洗方法

Similar Documents

Publication Publication Date Title
US7785940B2 (en) TFT array substrate and method for fabricating the same
US7262085B2 (en) Display device
JP5156203B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US7686968B2 (en) Composition for removing conductive materials and manufacturing method of array substrate using the same
US20080096332A1 (en) Method of manufacturing a thin-film transistor substrate
US8273615B2 (en) Thin film transistor and method of fabricating the same
KR100658522B1 (ko) 액정표시장치의 제조방법
US20080248617A1 (en) Display substrate and method of manufacturing the same
US7824972B2 (en) Producing a thin film transistor substrate by using a photoresist pattern having regions of different thicknesses
US9111814B2 (en) Array substrate, manufacturing method thereof and LCD
US6558987B2 (en) Thin film transistor and method of fabricating the same
US7968385B2 (en) Thin film transistor panel and fabricating method thereof
KR102248837B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070004229A (ko) 박막트랜지스터기판 및 이의 제조방법
US20100032760A1 (en) Thin-film transistor substrate and method of fabricating the same
US7575945B2 (en) Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer
US7803673B2 (en) Method of manufacturing a thin film transistor substrate
US7952670B2 (en) Liquid crystal display comprising a semiconductor layer integrally formed and including a crossover portion, a TFT portion, and a connection portion and manufacturing method for the same
KR20070057400A (ko) 세정액 및 이를 이용한 박막트랜지스터 기판의 제조방법
US20090184319A1 (en) Display substrate and a method of manufacturing the display substrate
KR101493224B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20040012222A (ko) 액정표시장치의 제조 방법
US7079217B2 (en) Method of fabricating a liquid crystal display panel
KR100466392B1 (ko) 프린지 필드 스위칭 액정표시장치의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination