KR20070053016A - Semiconductor device - Google Patents

Abstract

본 발명은 과전압 및 과온도 등으로부터 소자 자체를 보호함과 더불어 과온도에 의한 연소현상을 억제하도록 한 반도체 소자에 관한 것으로, 일면에 제 1전극이 형성되고 타면에 제 2전극이 형성된 세라믹 소체; 상기 제 1전극에 전기적으로 연결된 제 1리드 부재; 상기 제 2전극에 전기적으로 연결된 제 2리드부재; 일면이 상기 제 1전극에 접속되고 타면에 제 3전극이 형성된 과온도 보호 소체; 및 상기 제 3전극에 전기적으로 연결된 제 3리드부재를 포함하는 것이다.The present invention relates to a semiconductor device which protects the device itself from overvoltage, overtemperature, and the like, and suppresses combustion phenomenon due to overtemperature, comprising: a ceramic body having a first electrode formed on one surface and a second electrode formed on the other surface; A first lead member electrically connected to the first electrode; A second lead member electrically connected to the second electrode; An overtemperature protection element having one surface connected to the first electrode and a third electrode formed on the other surface; And a third lead member electrically connected to the third electrode.

과전압, 과온도, 바리스터, 서미스터 Overvoltage, overtemperature, varistor, thermistor

Description

반도체 소자{Semiconductor device}Semiconductor device

도 1은 종래의 일 예에 따른 바리스터의 단면도,1 is a cross-sectional view of a varistor according to a conventional example,

도 2a는 종래의 다른 예에 따른 바리스터의 정면도,2A is a front view of a varistor according to another conventional example,

도 2b는 도 2a의 측단면도,2B is a side cross-sectional view of FIG. 2A;

도 3a는 본 발명의 제 1실시예에 따른 반도체 소자의 분해사시도,3A is an exploded perspective view of a semiconductor device according to a first embodiment of the present invention;

도 3b는 도 3a의 결합단면도,Figure 3b is a cross-sectional view of the coupling of Figure 3a,

도 4a는 본 발명의 제 2실시예에 따른 반도체 소자의 분해사시도,4A is an exploded perspective view of a semiconductor device in accordance with a second embodiment of the present invention;

도 4b는 도 4a의 결합단면도이다.FIG. 4B is a cross sectional view of FIG. 4A.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

30, 40, 100, 102 : 세라믹 소체 32, 34, 100a, 100b, 102a, 102b : 전극30, 40, 100, 102: ceramic body 32, 34, 100a, 100b, 102a, 102b: electrode

50, 52, 54 : 리드선 60 : 과온도 보호 소체50, 52, 54: lead wire 60: overtemperature protection element

80 : 병렬형 디스크 바리스터 90 : 병렬형 SMD 바리스터80: parallel disk varistor 90: parallel SMD varistor

104, 106, 108 : 리드 플레이트104, 106, 108: lead plate

본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 바리스터와 서미스터를 상호 결합시킨 반도체 소자에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to a semiconductor device in which a varistor and a thermistor are coupled to each other.

최근 반도체 산업의 급격한 발전은 단위소자의 소형화 및 고성능화를 위한 초고집적화 시대를 가속시키고 있다. 이에 따라 전자 기기 등의 동작전압은 점점 낮아지는 추세에 있는 반면에, 서지(surge)전압의 유입으로 전자부품 등을 태울 정도의 큰 열에너지를 발산하여 반도체의 에너지 수용능력이 급속히 떨어지게 되어 서지에 대한 대처능력이 현격히 떨어지게 되었다.The recent rapid development of the semiconductor industry is accelerating the era of ultra high integration for miniaturization and high performance of unit devices. As a result, operating voltages of electronic devices, etc., tend to gradually decrease, while the inflow of surge voltages dissipates large thermal energy enough to burn electronic components, thereby rapidly decreasing the energy capacity of semiconductors. Coping ability fell significantly.

따라서, 반도체 소자를 내장한 장비들은 과도전압에 매우 약해 수십 ??s의 짧은 과도전압 유입시에도 소자를 파괴시키거나 열화시켜 수명 단축, 기능 저하 등을 초래하고 있기 때문에, 미소전압에서 동작하는 바리스터의 개발이 중요한 과제라 할 수 있다.Therefore, equipments with built-in semiconductor devices are very weak to transient voltages, and even when a short transient voltage of several tens of s is destroyed, the devices are destroyed or deteriorated, resulting in shortened life and reduced function. Development is an important task.

바리스터는 높은 비선형 전류-전압 특성을 가진 반도체 소자로서, 전기적 특성은 정전압 특성인 제너다이오드의 동작과 유사하나 보다 큰 전류와 에너지 용량을 가진 복합 세라믹 장치이다.A varistor is a semiconductor device with high nonlinear current-voltage characteristics, and its electrical characteristics are similar to those of a zener diode which is a constant voltage characteristic, but a composite ceramic device having a larger current and energy capacity.

바리스터의 비선형 특성은 낮은 전압에서 매우 큰 전기저항을 가지고 있으며, 이 저항은 소자의 미세구조와 크기에 의존하는 어떤 영역의 전압(threshold voltage)이상에서는 급격히 떨어지는 비선형 특성을 나타내는 그레인(grain) 경계 현상을 갖는다. 비선형 저항 동작은 그레인 경계에서 발생하는 과정에 의해 제어되는데, 맞접속(back-to-back) 제너다이오드에서 관찰되는 항복(break down) 현상과 유사하나 보다 큰 에너지를 흡수하는 능력을 가지고 있다.Nonlinear characteristics of varistors have a very large electrical resistance at low voltages, which are grain boundary phenomena that show a sharp drop in nonlinear characteristics above the threshold voltage in any region depending on the microstructure and size of the device. Has Nonlinear resistance behavior is controlled by processes occurring at grain boundaries, similar to the break down phenomenon observed with back-to-back zener diodes, but with the ability to absorb more energy.

바리스터의 용도로서는 전압의 안정화, 접점의 불꽃소거, 전자회로의 서지흡수, 전력계통의 뇌해 방지용 피뢰기 등에 사용되고 있다. 그러한 바리스터의 예로서는 SMD형 바리스터 및 디스크 바리스터가 있다.Varistors are used for voltage stabilization, spark elimination of contacts, surge absorption in electronic circuits, and lightning arresters for power systems. Examples of such varistors are SMD varistors and disk varistors.

종래의 SMD(Surface Mount Device) 바리스터는 도 1에 예시된 바와 같이, 세라믹 소체(10)의 일면(상면)에 제 1전극(11)이 도포되고, 그 세라믹 소체(10)의 타면(하면)에는 제 2전극(12)이 도포되며, 그 제 1 및 제 2전극(11, 12)에는 회로(예컨대, 인쇄회로기판)와 연결되는 리드 플레이트(13, 14)가 납땜에 의해 접속된다. 그리고, 그 리드 플레이트(13, 14)가 접속된 세라믹 소체(10)는 에폭시(15) 절연재료에 의해 코팅된다. In the conventional SMD (Surface Mount Device) varistor, as illustrated in FIG. 1, the first electrode 11 is coated on one surface (top surface) of the ceramic body 10, and the other surface (bottom surface) of the ceramic body 10. The second electrode 12 is applied to the first and second electrodes 11 and 12, and lead plates 13 and 14 connected to a circuit (for example, a printed circuit board) are connected by soldering. The ceramic body 10 to which the lead plates 13 and 14 are connected is coated with an epoxy 15 insulating material.

한편, 종래의 디스크 바리스터는 도 2a 및 도 2b에 예시된 바와 같이, 세라믹 소체(20)의 일면에 제 1전극(21)이 도포되고, 그 세라믹 소체(20)의 타면에는 제 2전극(22)이 도포되며, 그 제 1 및 제 2전극(21, 22)에는 회로(예컨대, 인쇄회로기판)와 연결하게 되는 리드선(23, 24)이 납땜으로 부착된다. 그리고, 그 리드선(23, 24)이 부착된 세라믹 소체(20)는 에폭시(25) 절연재료에 의해 코팅된다. Meanwhile, in the conventional disk varistor, as illustrated in FIGS. 2A and 2B, the first electrode 21 is coated on one surface of the ceramic body 20, and the second electrode 22 is coated on the other surface of the ceramic body 20. ) Is applied, and lead wires 23 and 24, which are connected to a circuit (for example, a printed circuit board), are attached to the first and second electrodes 21 and 22 by soldering. The ceramic body 20 to which the leads 23 and 24 are attached is coated with an epoxy 25 insulating material.

현재, 자동차 전장품의 과전압 보호는 ISO 7637-2의 EMC규격에 따라 각 자동차 업체의 시험이 이루어지고 있다. 여기에는 다양한 형태의 과전압 및 전자파 즉, EMC(Electromagnetic Compatibility) 내성에 대한 규격이 정해져 있다. 그중에서도 로드 덤프(Load Doup) 시험(ISO 7637-2 Test pulse #5)이 가장 가혹한 과전압 시험이다. 예를 들어 12볼트 배터리를 사용하는 승용차의 경우, Vs = 65∼87V, 펄스 지속시간 = 40∼400ms, 내부 저항 = 0.5∼4.0Ω으로 규정되어 있으며, 자동차의 각 부위별로 또는 자동차 업체별로 펄스 지속시간 및 내부 저항의 수준을 달리하여 정하고 있다.At present, overvoltage protection of automotive electronics is being tested by each automobile company according to the EMC standard of ISO 7637-2. There are specifications for various types of overvoltage and electromagnetic waves, namely electromagnetic compatibility (EMC) immunity. Among them, the Load Doup test (ISO 7637-2 Test pulse # 5) is the most severe overvoltage test. For example, a passenger car using a 12 volt battery has Vs = 65 to 87 V, pulse duration = 40 to 400 ms, and internal resistance = 0.5 to 4.0 Ω. Different levels of time and internal resistance are specified.

그런데, 최근에 각 자동체 업체별로 전원단에 사용되는 자동차 부품에 대해서는 점차로 과전압 시험이 강화되고 있는 추세이다.In recent years, overvoltage tests have been gradually strengthened for auto parts used in power stages by automakers.

이와 같은 추세에서, 도 1과 도 2a 및 도 2b를 참조하여 설명한 종래의 바리스터를 사용할 경우, 세라믹 소체 1개로 견딜 수 있는 로드 덤프 또는 서지를 개선하는 데는 일정한 한계가 있기 때문에, 자동차의 모터 기동시 발생되는 로드 덤프(load dump) 또는 자동차에서 발생되는 EMC(ElectroMagnetic Compatibility)에 대응하기 어려운 실정이다. In such a trend, when the conventional varistor described with reference to FIGS. 1, 2A, and 2B is used, there is a certain limit to improve load dump or surge that can be tolerated by one ceramic element. It is difficult to cope with load dump generated or EMC (ElectroMagnetic Compatibility) generated in a vehicle.

그에 따라, 두개의 세라믹 소체를 병렬로 연결하여 일체화시킨 병렬형 바리스터(즉, 병렬형 SMD 바리스터, 병렬형 디스크 바리스터)를 사용하게 되었다. 그 병렬형 바리스터를 사용할 경우에는 ISO 7637-2 규격중 가장 가혹한 조건인 Vs = 65∼87V, 펄스 지속시간 = 40∼400ms, 내부 저항 = 0.5∼4.0Ω의 시험에서도 합격을 하였다.As a result, parallel varistors (ie, parallel SMD varistors and parallel disk varistors) in which two ceramic bodies are connected and integrated in parallel have been used. When using the parallel varistor, the test also passed the tests of Vs = 65 to 87V, pulse duration = 40 to 400ms, and internal resistance = 0.5 to 4.0Ω, which are the harshest conditions of the ISO 7637-2 standard.

그러나, 바리스터의 실패 모드(failure mode)는 쇼트 모드이므로 이 상태에서 과전압 부하(소자의 과열)에 의해 병렬형 바리스터의 코팅층 또는 몰딩층이 연 소되어 차량이 소손(燒損)되는 문제가 발생할 수 있다는 우려 때문에 자동차 전장품으로의 채택을 꺼리고 있다. 이러한 이유로 인해 자동차 전장업계에서는 병렬형 바리스터가 ISO 7637-2의 EMC규격에 따른 로드 덤프 시험(과전압 시험)을 통과하였음에도 불구하고 자동차 전장품으로의 채택을 꺼리고 있다.However, since the failure mode of the varistor is a short mode, the coating or molding layer of the parallel varistor may be burned by the overvoltage load (overheating of the device) in this state, causing the vehicle to burn out. It is reluctant to adopt automotive electronics because of concerns. For this reason, the automotive electronics industry is reluctant to adopt automotive electronics, even though the parallel varistor has passed the road dump test (overvoltage test) according to the EMC standard of ISO 7637-2.

본 발명은 상기한 종래의 사정을 감안하여 제안된 것으로, 과전압 및 과온도 등으로부터 소자 자체를 보호함과 더불어 과온도에 의한 연소현상을 억제하도록 한 반도체 소자를 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been proposed in view of the above-mentioned conventional circumstances, and an object thereof is to provide a semiconductor device which protects the device itself from overvoltage, overtemperature, and the like and suppresses combustion phenomenon due to overtemperature.

본 발명의 다른 목적은 상기의 목적을 구현하는 구성을 하나의 소자로 집적화시킨 반도체 소자를 제공함에 있다.Another object of the present invention is to provide a semiconductor device in which a configuration for realizing the above object is integrated into one device.

상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 반도체 소자는, 일면에 제 1전극이 형성되고 타면에 제 2전극이 형성된 세라믹 소체; 상기 제 1전극에 전기적으로 연결된 제 1리드 부재; 상기 제 2전극에 전기적으로 연결된 제 2리드부재; 일면이 상기 제 1전극에 접속되고 타면에 제 3전극이 형성된 과온도 보호 소체; 및 상기 제 3전극에 전기적으로 연결된 제 3리드부재를 포함하는 것을 특징으로 한다.In order to achieve the above object, a semiconductor device according to a preferred embodiment of the present invention, the ceramic body is formed with a first electrode on one surface and a second electrode on the other surface; A first lead member electrically connected to the first electrode; A second lead member electrically connected to the second electrode; An overtemperature protection element having one surface connected to the first electrode and a third electrode formed on the other surface; And a third lead member electrically connected to the third electrode.

바람직하게, 상기 세라믹 소체는 바리스터 소체로 하고, 상기 과온도 보호 소체는 서미스터 소체로 한다. 그리고, 상기 세라믹 소체는 다수의 바리스터 소체로 이루어지고 상기 다수의 바리스터 소체는 병렬로 연결된 것으로 하여도 된다.Preferably, the ceramic element is a varistor element, and the over temperature protection element is a thermistor element. The ceramic body may be composed of a plurality of varistor bodies, and the plurality of varistor bodies may be connected in parallel.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자에 대하여 설명하면 다음과 같다. 이하의 실시예 설명에서는 두개의 세라믹 소체(바리스터 소체)를 활용하는 것으로만 기재되어 있지만, 하나의 세라믹 소체가 두개의 세라믹 소체와 동일한 성능을 발휘할 수 있다면 굳이 두개의 세라믹 소체를 사용하지 않아도 된다. 따라서, 본 발명은 하나의 세라믹 소체(바리스터 소체)의 양쪽면에 전극이 각각 형성되고 그 세라믹 소체의 어느 한 전극을 서미스터 소체가 공유하도록 접속되며 3개의 리드 부재(즉, 세라믹 소체의 양쪽 전극에 접속된 2개의 리드 부재, 및 서미스터 소체의 전극에 접속된 1개의 리드 부재)가 도출되는 구조이면 기본적으로 본 발명의 목적을 달성할 수 있는 구조가 된다. Hereinafter, a semiconductor device according to an embodiment of the present invention will be described with reference to the accompanying drawings. In the following description of the embodiments, only two ceramic bodies (varistor bodies) are used. However, if one ceramic body can exhibit the same performance as the two ceramic bodies, it is not necessary to use two ceramic bodies. Accordingly, the present invention provides that electrodes are formed on both sides of one ceramic element (varistor element), and each electrode of the ceramic element is connected so that thermistor element is shared, and three lead members (i.e., both electrodes of the ceramic element) are connected. If the lead structure connected and the lead element connected to the electrode of a thermistor element) are derived, it becomes the structure which can achieve the objective of this invention fundamentally.

(제 1실시예)(First embodiment)

도 3a는 본 발명의 제 1실시예에 따른 반도체 소자의 분해사시도이고, 도 3b는 도 3a의 결합단면도이다. 도 3a에서는 몰딩부를 도시하지 않았다.3A is an exploded perspective view of a semiconductor device according to a first exemplary embodiment of the present invention, and FIG. 3B is a cross-sectional view of FIG. 3A. In FIG. 3A, the molding part is not shown.

제 1실시예의 반도체 소자는 병렬형 디스크 바리스터(80)와 과온도 보호 소자(85)가 상호 결합된 형상이다. The semiconductor device of the first embodiment has a shape in which the parallel disk varistor 80 and the overtemperature protection device 85 are coupled to each other.

상기 병렬형 디스크 바리스터(80)는, 일면에 제 1전극(32)이 인쇄되고 타면에 제 2전극(34)이 인쇄된 디스크형상의 제 1세라믹 소체(30); 일면에 제 3전극(42)이 인쇄되고 타면에 제 4전극(44)이 인쇄되며, 상기 제 3전극(42)이 상기 제 1세라믹 소체(30)의 제 2전극(34)에 대향된 디스크형상의 제 2세라믹 소체(40); 상 기 제 2전극(34)과 제 3전극(42) 사이에 개재되고, 상기 제 2전극(34)과 제 3전극(42)에 전기적으로 연결된 제 1리드선(50); 및 몸통부가 상기 제 1세라믹 소체(30)의 제 1전극(32)에 전기적으로 연결되고, 상기 몸통부에서 상기 제 2세라믹 소체(40)측으로 제 1연장부(52a)가 90도로 절곡되어 연장되되 상기 제 1 및 제 2세라믹 소체(30, 40)의 외주부와는 소정 간격 이격된 채로 연장되며, 상기 제 1연장부(52a)의 끝부분에서 상기 제 2세라믹 소체(40)의 제 4전극(44)측으로 90도로 절곡연장된 제 2연장부(52b)가 상기 제 2세라믹 소체(40)의 제 4전극(44)에 전기적으로 연결된 제 2리드선(52)을 포함한다. 상기 제 1 및 제 2세라믹 소체(30, 40)를 각각 바리스터 소체라고 할 수 있다.The parallel disk varistor 80 includes a disk-shaped first ceramic body 30 having a first electrode 32 printed on one surface thereof and a second electrode 34 printed on the other surface thereof; The third electrode 42 is printed on one side and the fourth electrode 44 is printed on the other side, and the third electrode 42 is a disk facing the second electrode 34 of the first ceramic body 30. A second ceramic body 40 in shape; A first lead wire 50 interposed between the second electrode 34 and the third electrode 42 and electrically connected to the second electrode 34 and the third electrode 42; And a body portion electrically connected to the first electrode 32 of the first ceramic body 30, and the first extension portion 52a is bent by 90 degrees from the body portion to the second ceramic body 40. However, the first and second ceramic bodies 30 and 40 extend with a predetermined interval spaced apart from the outer periphery, the fourth electrode of the second ceramic body 40 at the end of the first extension portion (52a) The second extension portion 52b, which is bent at 90 degrees to the side of the (44) side, includes a second lead wire 52 electrically connected to the fourth electrode 44 of the second ceramic body 40. The first and second ceramic bodies 30 and 40 may be referred to as varistor bodies, respectively.

상기 과온도 보호 소자(85)는 일면이 상기 제 1전극(32) 또는 제 4전극(44)에 접속되고 타면에 전극(도시 생략)이 형성된 과온도 보호 소체(60); 상기 과온도 보호 소체(60)의 전극(도시 생략)에 전기적으로 연결된 제 3리드선(54)을 갖춘다. 제 1실시예의 도면에서는 상기 과온도 보호 소체(60)가 제 4전극(44)에 접속된 것으로 하였으나, 앞서 기재한 바와 같이 제 1전극(32)에 접속되어도 된다. The overtemperature protection element 85 includes an overtemperature protection element 60 having one surface connected to the first electrode 32 or the fourth electrode 44 and an electrode (not shown) formed on the other surface thereof; And a third lead wire 54 electrically connected to an electrode (not shown) of the overtemperature protection element 60. In the drawing of the first embodiment, the overtemperature protection element 60 is connected to the fourth electrode 44, but may be connected to the first electrode 32 as described above.

그리고, 도 3a에서는 상기 과온도 보호 소체(60)를 디스크 형상으로 도시하였으나, 필요에 따라서는 크기를 변형시키거나 각이 진 형상 또는 그 이외의 형상으로 하여도 무방하다.In FIG. 3A, the overtemperature protection element 60 is illustrated in a disk shape. However, the overtemperature protection element 60 may be changed in size, angled, or other shapes as necessary.

상기 제 1 내지 제 3리드선(50, 52, 54)은 주석 또는 니켈이 도금된 구리선으로 이루어진다.The first to third lead wires 50, 52, and 54 are made of copper wire plated with tin or nickel.

그리고, 상기 제 2리드선(52)의 제 1연장부(52a)를 상기 제 1 및 제 2세라믹 소체(30, 40)의 외주부에 대해 소정 간격 이격시키는 이유는 상기 제 1연장부(52a)가 상기 제 1세라믹 소체(30) 또는 제 2세라믹 소체(40)에 닿은 채로 디스크 바리스터의 동작을 행하게 되면 전압의 변동이 발생할 수도 있기 때문이다. The first extension part 52a may be spaced apart from the outer peripheral parts of the first and second ceramic bodies 30 and 40 by a predetermined interval. This is because when the disc varistor is operated while contacting the first ceramic body 30 or the second ceramic body 40, the voltage may change.

또한, 상기 제 2리드선(52)의 제 2연장부(52b)의 길이는 상기 제 4전극(44)의 전극면의 길이의 1/2보다 짧다. 상기 제 2연장부(52b)의 길이는 상기 제 4전극(44)의 전극면의 길이의 1/2보다 길어도 상관없으나, 상기 제 2연장부(52b)의 길이가 길면 길수록 제조단가가 상승되고 공정의 난이도가 높아지게 되므로 1/2보다 짧은 것이 바람직하다. In addition, the length of the second extension portion 52b of the second lead wire 52 is shorter than 1/2 of the length of the electrode surface of the fourth electrode 44. The length of the second extension portion 52b may be longer than 1/2 of the length of the electrode surface of the fourth electrode 44. However, the longer the length of the second extension portion 52b increases the manufacturing cost. Shorter than 1/2 is preferable because the difficulty of the process becomes high.

제 1실시예에서는 제 1 내지 제 4전극(32, 34, 42, 44)을 원판 형상으로 하였기 때문에 상기 제 2리드선(52)의 제 2연장부(52b)의 길이는 상기 제 4전극(44)의 전극면의 반지름보다 짧은 것이 바람직하다. 물론, 그 제 1 내지 제 4전극(32, 34, 42, 44)의 형상은 원판이 아닌 전극의 기능을 할 수 있는 다른 형상(예컨대, 정사각 형상 또는 직사각 형상, 정삼각형 형상 등)이어도 무방하다.In the first embodiment, since the first to fourth electrodes 32, 34, 42, and 44 have a disk shape, the length of the second extension part 52b of the second lead wire 52 is the fourth electrode 44. It is preferable that the radius is shorter than the radius of the electrode surface. Of course, the shapes of the first to fourth electrodes 32, 34, 42, 44 may be other shapes (for example, square, rectangular, or equilateral triangle shapes) that can function as electrodes rather than discs.

상기 제 2리드선(52)은 2번의 절곡에 의해 상기 제 1 및 제 2세라믹 소체(30, 40)의 정확한 위치 선정과 함께 단단한 결속을 가능하게 하여 그 제 1 및 제 2세라믹 소체(30, 40)의 이탈을 방지한다.The second lead wire 52 is capable of tight binding with accurate positioning of the first and second ceramic bodies 30 and 40 by two bendings, and thus the first and second ceramic bodies 30 and 40. ) To prevent separation.

상기 제 1 및 제 2리드선(50, 52)을 상기 제 1 및 제 2세라믹 소체(30, 40)의 전극면에 납땜하는 방법은 종래에 익히 알려져 있는 방법을 사용하면 된다. 제 3리드선(54)도 그러한 종래의 방법을 사용하면 상기 과온도 보호 소체(60)에 쉽게 접속된다.As the method for soldering the first and second lead wires 50 and 52 to the electrode surfaces of the first and second ceramic bodies 30 and 40, a method well known in the art may be used. The third lead wire 54 is also easily connected to the overtemperature protection element 60 using such a conventional method.

그리고, 상기 과온도 보호 소체(60)는 서미스터 소체로 이루어진다. 보다 상세하게는 온도가 상승하면 저항값이 올라가는 PTC(Positive Temperature Ccefficient) 서미스터 소체가 바람직하다. 그 PTC 서미스터 소체는 본 발명의 반도체 소자의 온도가 높아지게 되면 저항값이 올라가게 되어 상기 제 1 및 제 2세라믹 소체(30, 40)의 부하를 줄여서 발화 가능성을 없애준다. In addition, the over temperature protection element 60 is composed of a thermistor element. More specifically, it is preferable that the PTC (Positive Temperature Ccefficient) thermistor element whose resistance value increases as the temperature rises. The PTC thermistor element increases the resistance value when the temperature of the semiconductor element of the present invention increases, thereby reducing the load of the first and second ceramic elements 30 and 40 to eliminate the possibility of ignition.

본 발명에서는 과온도 보호 소체(60)를 서미스터로 하였으나, 그 서미스터 이외로 폴리 스위치(Poly switch) 등으로 하여도 된다.In the present invention, the overtemperature protection element 60 is used as a thermistor, but other than the thermistor may be a poly switch or the like.

그리고, 상기 제 1 및 제 2세라믹 소체(30, 40)와 과온도 보호 소체(60) 및 제 1 내지 제 3리드선(50, 52, 54)의 일부는 에폭시 재질로 몰딩(코팅)된다. 그 몰딩에 의해 몰딩부(70)가 형성된다.In addition, a portion of the first and second ceramic bodies 30 and 40, the overtemperature protection element 60, and the first to third lead wires 50, 52, and 54 are molded (coated) with an epoxy material. The molding part 70 is formed by the molding.

상술한 제 1실시예에서, 상기 제 3리드선(54)이 출력단이 된다면 상기 제 1 및 제 2리드선(50, 52)중에서 어느 한 리드선은 입력단이 되고 다른 리드선은 접지단이 된다. 그리고, 상기 제 3리드선(54)이 입력단이 된다면 상기 제 1 및 제 2리드선(50, 52)중에서 어느 한 리드선은 출력단이 되고 다른 리드선은 접지단이 된다. In the above-described first embodiment, if the third lead wire 54 is an output terminal, one of the first and second lead wires 50 and 52 is an input terminal, and the other lead wire is a ground terminal. If the third lead wire 54 is an input terminal, one of the first and second lead wires 50 and 52 becomes an output terminal and the other lead wire becomes a ground terminal.

이와 같은 구성에 의해 제 1실시예의 반도체 소자가 동작하면, 과전압은 병렬형 디스크 바리스터(80)에 의해 차단되고 과온도는 과온도 보호 소자(85)에 의해 차단된다.When the semiconductor element of the first embodiment is operated by such a configuration, the overvoltage is cut off by the parallel disk varistor 80 and the over temperature is cut off by the over temperature protection element 85.

(제 2실시예)(Second embodiment)

도 4a는 본 발명의 제 2실시예에 따른 반도체 소자의 분해사시도이고, 도 4b는 도 4a의 결합단면도이다. 도 4a에서는 몰딩부를 도시하지 않았다.4A is an exploded perspective view of a semiconductor device according to a second exemplary embodiment of the present invention, and FIG. 4B is a cross-sectional view of the combination of FIG. 4A. In FIG. 4A, the molding part is not shown.

제 2실시예의 반도체 소자는 병렬형 SMD 바리스터(90)와 과온도 보호 소자(95)가 상호 결합된 형상이다. The semiconductor device of the second embodiment has a shape in which the parallel SMD varistor 90 and the overtemperature protection device 95 are coupled to each other.

상기 병렬형 SMD 바리스터(90)는, 양측 전극면에 도포된 전극(100a, 100b; 102a, 102b)을 가지며 병렬로 배치되는 제 1세라믹 소체(100) 및 제 2세라믹 소체(102); 상기 제 1세라믹 소체(100)의 상부면의 전극(100a)과 상기 제 2세라믹 소체(102)의 하부면의 전극(102b)에 연결되는 제 1리드 플레이트(104); 및 상기 제 1세라믹 소체(100)의 하부면의 전극(100b)과 상기 제 2세라믹 소체(102)의 상부면의 전극(102a) 사이에 삽입되어 그 전극(100b, 102a)과 전기적으로 연결되는 제 2리드 플레이트(106)를 포함한다. 그리고, 상기 제 1리드 플레이트(104) 및 상기 제 2리드 플레이트(106)의 일부와 상기 제 1 및 제 2세라믹 소체(100, 102)는 에폭시 수지로 몰딩되고, 그 몰딩에 의해 몰딩부(110)가 형성된다.The parallel SMD varistor (90) comprises: a first ceramic body (100) and a second ceramic body (102) having electrodes (100a, 100b; 102a, 102b) coated on both electrode surfaces and arranged in parallel; A first lead plate (104) connected to an electrode (100a) of an upper surface of the first ceramic body (100) and an electrode (102b) of a lower surface of the second ceramic body (102); And inserted between the electrode 100b of the lower surface of the first ceramic body 100 and the electrode 102a of the upper surface of the second ceramic body 102 and electrically connected to the electrodes 100b and 102a. Second lead plate 106 is included. In addition, a part of the first lead plate 104 and the second lead plate 106 and the first and second ceramic bodies 100 and 102 are molded with an epoxy resin, and the molding part 110 is formed by the molding. ) Is formed.

상기 과온도 보호 소자(95)는 일면이 상기 전극(100a 또는 102b)에 접속되고 타면에 전극(도시 생략)이 형성된 과온도 보호 소체(60); 상기 과온도 보호 소체(60)의 전극(도시 생략)에 전기적으로 연결된 제 3리드 플레이트(108)를 갖춘다. 제 2실시예의 도면에서는 상기 과온도 보호 소체(60)가 전극(100a)에 연결된 것으로 하였으나, 앞서 기재한 바와 같이 전극(102b)에 연결되어도 된다.The overtemperature protection element 95 includes an overtemperature protection element 60 having one surface connected to the electrode 100a or 102b and an electrode (not shown) formed on the other surface thereof; And a third lead plate 108 electrically connected to an electrode (not shown) of the overtemperature protection element 60. In the drawing of the second embodiment, the overtemperature protection element 60 is connected to the electrode 100a, but may be connected to the electrode 102b as described above.

그리고, 도 4a에서는 상기 과온도 보호 소체(60)를 디스크 형상으로 도시하였으나, 필요에 따라서는 크기를 변형시키거나 정사각형 판 또는 직사각형 판 등의 형상으로 변형시켜도 무방하다.In addition, although the overtemperature protection element 60 is illustrated in FIG. 4A in the shape of a disk, the overtemperature protection element 60 may be changed in size or a shape such as a square plate or a rectangular plate as necessary.

상기 제 1 내지 제 3리드 플레이트(104, 106, 108)는 주석 또는 니켈이 도금된 구리판으로 이루어진다.The first to third lead plates 104, 106 and 108 are made of a copper plate plated with tin or nickel.

상기 제 1리드 플레이트(104)는 일단부가 절개되어 제 1절개부(104a)와 제 2절개부(104b)로 분리된다. 그 제 1절개부(104a)는 그 제 1리드 플레이트(104)의 일단부에서 상방향으로 90도로 절곡된 후 일부가 상기 제 1세라믹 소체(100)의 상부면측으로 재차 절곡되어 그 상부면의 전극(100a)에 납땜연결된다. 상기 제 2절개부(104b)는 그 제 1리드 플레이트(104)의 일단부에서 하방향으로 90도로 절곡된 후 일부가 상기 제 2세라믹 소체(102)의 하부면측으로 재차 절곡되어 그 하부면의 전극(102b)에 납땜연결된다. 그리고, 상기 제 1리드 플레이트(104)의 타단부 즉, 일단부와 반대되는 부분은 상기 몰딩부(110)의 외부로 인출되어 몰딩부(110)의 외표면을 따라 절곡시켜 몰딩부(110)의 하부면에 부착(납땜)된다. One end of the first lead plate 104 is cut and separated into a first cutout 104a and a second cutout 104b. The first cutout 104a is bent upward by 90 degrees at one end of the first lead plate 104, and then part of the first cutout 104a is bent again to the upper surface side of the first ceramic body 100 to It is soldered to the electrode 100a. The second cutout 104b is bent 90 degrees downward from one end of the first lead plate 104 and then partially bent back to the lower surface side of the second ceramic body 102 so that It is soldered to the electrode 102b. The other end of the first lead plate 104, that is, the part opposite to the one end, is drawn out of the molding part 110 and bent along the outer surface of the molding part 110 to form the molding part 110. It is attached (soldered) to the lower surface of the.

그리고, 상기 제 2리드 플레이트(106)의 일단부는 상기 제 1세라믹 소체(100)의 하부면의 전극(100b)과 상기 제 2세라믹 소체(102)의 상부면의 전극(102a)사이에 삽입되어 전극들(100b, 102a)에 납땜연결되고, 그 제 2리드 플레이트(106)의 타단부는 상기 몰딩부(110)의 외부로 인출되어 몰딩부(110)의 외표면을 따라 절곡되어 하부면에 부착(납땜)된다.One end of the second lead plate 106 is inserted between the electrode 100b of the lower surface of the first ceramic body 100 and the electrode 102a of the upper surface of the second ceramic body 102. Soldered to the electrodes (100b, 102a), the other end of the second lead plate 106 is drawn out of the molding portion 110 is bent along the outer surface of the molding portion 110 to the lower surface It is attached (soldered).

여기서, 제 1리드 플레이트(104)의 제 1절개부(104a)와 제 2절개부(104b)는 제 1 및 제 2세라믹 소체(100, 102)에 동시에 납땜된다. 그리고, 그 제 1절개부(104a)와 제 2절개부(104b)에서 상기 전극(100a, 102b)에 접촉된 부분을 제외한 나 머지 부분은 그 제 1 및 제 2세라믹 소체(100, 102)에 접촉되지 않게 일정한 거리(약 0.5mm)만큼 이격된다. 이는 상기 제 1 및/또는 제 2 절개부(104a, 104b)가 상기 제 1세라믹 소체(100) 또는 제 2세라믹 소체(102)의 외측면에 닿은 채로 칩 바리스터의 동작을 행하게 되면 전압의 변동이 발생할 수도 있기 때문이다. Here, the first cutout 104a and the second cutout 104b of the first lead plate 104 are simultaneously soldered to the first and second ceramic bodies 100 and 102. The remaining portions of the first cutout 104a and the second cutout 104b except for the portions in contact with the electrodes 100a and 102b are connected to the first and second ceramic bodies 100 and 102. It is spaced apart by a certain distance (about 0.5 mm) so as not to contact. This is because when the first and / or second cutouts 104a and 104b operate on the chip varistor while the outer surface of the first ceramic body 100 or the second ceramic body 102 is operated, the voltage variation is reduced. This may happen.

그리고, 상기 제 1절개부(104a)와 제 2절개부(104b)는 해당 세라믹 소체(100, 102)의 전극(100a, 102b)에 연결되는 길이가 되도록 짧은 것이 좋은데, 이는 추후 사출 과정에서 EMC(Epoxy Molding Compound) 소모량을 줄일 수 있기 때문이다. 마찬가지로, 상기 제 1세라믹 소체(100)의 전극(100b)과 제 2세라믹 소체(102)의 전극(102a) 사이에 납땜되는 제 2리드 플레이트(106)의 납땜길이는 해당 세라믹 소체(100, 102)의 전극면을 초과하지 않는 것이 바람직하다. In addition, the first cutout 104a and the second cutout 104b may have a short length to be connected to the electrodes 100a and 102b of the ceramic bodies 100 and 102, which may be EMC in a later injection process. (Epoxy Molding Compound) It can reduce the consumption. Similarly, the solder length of the second lead plate 106 soldered between the electrode 100b of the first ceramic body 100 and the electrode 102a of the second ceramic body 102 is the corresponding ceramic body 100, 102. It is preferable not to exceed the electrode surface of ().

상기 제 1 및 제 2리드 플레이트(104, 106)를 상기 제 1 및 제 2세라믹 소체(100, 102)의 전극면에 납땜하는 방법은 종래에 익히 알려져 있는 방법을 사용하면 된다. 제 3리드 플레이트(108)도 그러한 종래의 방법을 사용하면 상기 과온도 보호 소체(60)에 쉽게 접속된다.The method of soldering the first and second lead plates 104 and 106 to the electrode surfaces of the first and second ceramic bodies 100 and 102 may be a method well known in the art. The third lead plate 108 is also easily connected to the overtemperature protection element 60 using such a conventional method.

도 4a 및 도 4b에서는 그 제 1 및 제 2리드 플레이트(104, 106)의 타단부가 몰딩부(110)의 외부로 수평되게 인출되어 있으나, 최종적인 제조 공정을 거치게 되면 그 타단부들은 몰딩부(110)의 외표면을 따라 절곡된다.In FIGS. 4A and 4B, the other ends of the first and second lead plates 104 and 106 are drawn out horizontally to the outside of the molding part 110, but the other ends thereof are formed after the final manufacturing process. It is bent along the outer surface of 110.

그리고, 제 2실시예에서의 과온도 보호 소체(60)에 대한 세부적인 사항은 상술한 제 1실시예에서의 과온도 보호 소체와 동일하다.The details of the overtemperature protection element 60 in the second embodiment are the same as those of the overtemperature protection element in the first embodiment.

상술한 제 2실시예에서, 상기 제 3리드 플레이트(108)가 출력단이 된다면 상 기 제 1 및 제 2리드 플레이트(104, 106)중에서 어느 한 리드 플레이트는 입력단이 되고 다른 리드 플레이트는 접지단이 된다. 그리고, 상기 제 3리드 플레이트(108)가 입력단이 된다면 상기 제 1 및 제 2리드 플레이트(104, 106)중에서 어느 한 리드 플레이트는 출력단이 되고 다른 리드 플레이트는 접지단이 된다. In the above-described second embodiment, if the third lead plate 108 is an output terminal, one of the first and second lead plates 104 and 106 is an input terminal and the other lead plate is a ground terminal. do. If the third lead plate 108 becomes an input terminal, one of the first and second lead plates 104 and 106 becomes an output terminal and the other lead plate becomes a ground terminal.

이와 같은 구성에 의해 제 2실시예의 반도체 소자가 동작하면, 과전압은 병렬형 칩 디스크 바리스터(90)에 의해 차단되고 과전류 및 과온도는 과온도 보호 소자(95)에 의해 차단된다.When the semiconductor element of the second embodiment is operated by such a configuration, the overvoltage is interrupted by the parallel chip disk varistor 90 and the overcurrent and the overtemperature are blocked by the overtemperature protection element 95.

상술한 제 1 및 제 2실시예의 과온도 보호 소체(60)를 서미스터 소체가 아니라 퓨즈로 할 수도 있다. 그런데, 퓨즈는 소정값 이상의 전류가 인가되면 절단되고 한번 절단되면 그 퓨즈가 채용된 반도체 소자 자체를 교체해야 되지만, 서미스터는 과온도 발생시 저항값이 변화되어 전류의 흐름을 제어하고 정상 온도로 되면 기존의 저항값으로 다시 복원되는 온도센서로서의 특성을 가지고 있기 때문에 반영구적이라고 볼 수 있다. 따라서, 퓨즈 보다는 서미스터를 사용하는 것이 바람직하다. The overtemperature protection element 60 of the first and second embodiments described above may be a fuse instead of the thermistor element. By the way, the fuse is cut when a current of more than a predetermined value is applied, and once the fuse is cut, the semiconductor element itself employing the fuse is replaced. It can be regarded as semi-permanent because it has a characteristic as a temperature sensor that is restored to a resistance value of. Therefore, it is preferable to use thermistors rather than fuses.

그리고, 상술한 제 1 및 제 2실시예에서의 세라믹 소체(즉, 바리스터 소체)와 서미스터 소체는 둘 다 소체의 재료에 의해 특성이 결정되고 소성을 거쳐 제조된다. 즉, 본 발명의 반도체 소자는 소체의 재료만 달리한다면 그 세라믹 소체(즉, 바리스터 소체)와 서미스터 소체의 제조 공정이 동일하므로 매우 간편하게 제조하게 된다.The ceramic body (ie, varistor body) and thermistor body in the above-described first and second embodiments are both characterized by the material of the body and manufactured through firing. That is, the semiconductor device of the present invention can be manufactured very simply because the manufacturing process of the ceramic body (ie, varistor body) and thermistor body is the same as long as the material of the body is different.

그리고, 본 발명의 제 1 및 제 2실시예에서는 바리스터와 서미스터를 단일 소자화한 것이 특징이라고 할 수 있다. 만약, 바리스터와 서미스터를 별개로 설치하였을 경우 서미스터가 반응하는 것은 바리스터에서의 온도라기 보다는 서미스터에서의 온도이므로 직접적으로 큰 부하가 걸리는 바리스터의 연소를 막지 못하게 된다. 따라서, 바리스터와 서미스터를 단일 소자화하게 되면 과온도로부터 바리스터(결국에는 본 발명의 반도체 소자)의 연소를 효과적으로 막을 수 있게 된다.In the first and second embodiments of the present invention, the varistor and thermistor are characterized by a single element. If the varistor and thermistor are installed separately, the thermistor reacts not at the varistor temperature but at the thermistor to prevent the combustion of the varistor that is directly loaded. Therefore, when the varistor and thermistor are made into a single element, it is possible to effectively prevent the combustion of the varistor (the semiconductor element of the present invention) from the over temperature.

한편, 상술한 본 발명의 제 1 및 제 2실시예에서는 두개의 세라믹 소체를 병렬로 구성시킨 것을 예로 들어 설명하였으나, 필요에 따라 그 세라믹 소체의 수는 하나이어도 본 발명이 적용될 수 있음은 당업자라면 당연히 아는 사실이다. 이러한 경우 리드선 또는 리드 플레이트는 그에 상응하게 접속되어야 한다. Meanwhile, in the first and second embodiments of the present invention described above, the two ceramic bodies are configured in parallel as an example, but the present invention can be applied to the present invention even if the number of ceramic bodies is one, if necessary. Of course I know. In this case the lead wire or lead plate must be connected accordingly.

본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.The present invention is not limited only to the above-described embodiments, but may be modified and modified without departing from the scope of the present invention, and the technical spirit to which such modifications and variations are applied should also be regarded as belonging to the following claims. .

이상 상세히 설명한 바와 같이 본 발명에 따르면, 두개의 세라믹 소체를 병렬로 연결하여 일체화시켰기 때문에 전류에 기인한 서지 흡수 능력이 1개의 세라믹 소체를 사용한 종래의 제품에 비해 2배로 되어 자동차의 모터 기동시 발생되는 로드 덤프를 억제할 수 있게 되고, 자동차에서 발생되는 EMC(Electro Magnetic Compatibility)에 대응가능하게 된다.As described in detail above, according to the present invention, since the two ceramic bodies are connected and integrated in parallel, the surge absorption ability due to the current is doubled compared to the conventional products using one ceramic body, and thus occurs when the motor of the automobile is started. It is possible to suppress the load dump, and to be compatible with the EMC (Electro Magnetic Compatibility) generated in the vehicle.

그리고, 바리스터와 서미스터가 결합된 구조이므로, 과전압 및 과온도로부터 소자 자체를 보호할 수 있을 뿐만 아니라, 서미스터가 온도센서의 기능을 수행함으로써 과온도가 발생하더라도 몰딩부의 연소를 억제하게 되므로 소자 보호 특성이 매우 뛰어나게 된다. In addition, since the structure of the varistor and thermistor is combined, not only can the device itself be protected from overvoltage and overtemperature, but also the thermistor functions as a temperature sensor, thereby suppressing combustion of the molding part even when overtemperature occurs, thereby protecting the device. This is very excellent.

그리고, 본 발명은 바리스터와 서미스터를 하나의 소자로 집적화시킴으로써 사용상의 편리함을 제공하고 설치시의 번거러움을 해소시켜 준다.In addition, the present invention integrates the varistor and thermistor into a single device to provide convenience in use and to eliminate troublesome installation.

특히, ISO 7637-2의 EMC규격에 따른 로드 덤프 시험(과전압 시험)을 통과함과 더불어 바리스터가 가지는 쇼트 모드에서의 발화 가능성을 제거함으로써, 자동차 전장업계에서 매우 유용하게 사용될 수 있다는 이점이 있다.In particular, by passing the load dump test (overvoltage test) according to the EMC standard of ISO 7637-2 and eliminating the possibility of ignition in the short mode of the varistor, there is an advantage that it can be very useful in the automotive electronics industry.

Claims (4)

일면에 제 1전극이 형성되고 타면에 제 2전극이 형성된 세라믹 소체;A ceramic body having a first electrode formed on one surface and a second electrode formed on the other surface; 상기 제 1전극에 전기적으로 연결된 제 1리드 부재; A first lead member electrically connected to the first electrode; 상기 제 2전극에 전기적으로 연결된 제 2리드부재;A second lead member electrically connected to the second electrode; 일면이 상기 제 1전극에 접속되고 타면에 제 3전극이 형성된 과온도 보호 소체; 및An overtemperature protection element having one surface connected to the first electrode and a third electrode formed on the other surface; And 상기 제 3전극에 전기적으로 연결된 제 3리드부재를 포함하는 것을 특징으로 하는 반도체 소자.And a third lead member electrically connected to the third electrode. 제 1항에 있어서,The method of claim 1, 상기 세라믹 소체는 바리스터 소체인 것을 특징으로 하는 반도체 소자.The ceramic element is a varistor element, characterized in that the semiconductor element. 제 1항에 있어서,The method of claim 1, 상기 세라믹 소체는 다수의 바리스터 소체로 이루어지고, 상기 다수의 바리스터 소체는 병렬로 연결된 것을 특징으로 하는 반도체 소자.The ceramic element is composed of a plurality of varistor element, the plurality of varistor element is a semiconductor device, characterized in that connected in parallel. 제 1항 내지 제 3항중의 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 과온도 보호 소체는 서미스터 소체인 것을 특징으로 하는 반도체 소자.The overtemperature protection body is a semiconductor device, characterized in that the thermistor body.

Images