KR20070047730A - Method for transferring encoded data and image pickup device performing the method - Google Patents

Abstract

인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상 장치가 개시된다. 본 발명의 일 실시예에 따른 촬상 장치의 이미지 시그널 프로세서는, 이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 인코딩하여 인코딩된 이미지 데이터를 생성하는 인코딩부 및 인코딩된 이미지 데이터를 수신단-여기서, 상기 수신단은 백엔드 칩 또는 베이스밴드 칩임-으로 전달하는 데이터 출력부를 포함한다. 데이터 출력부는 인코딩부에 의한 선행 프레임의 처리 도중에 이미지 센서로부터 후행 프레임의 입력 개시 정보를 입력받은 경우, 후행 프레임의 처리를 스킵(skip)하도록 하는 스킵 명령을 인코딩부로 입력할 수 있다. 따라서, 본 발명에 의해, 백엔드 칩의 처리 효율 증진 및 전력 소모를 방지할 수 있다.An encoded data transfer method and an imaging device that performs the method are disclosed. An image signal processor of an imaging device according to an embodiment of the present invention includes an encoder and an encoded image data that encodes image data corresponding to an electrical signal input from an image sensor to generate encoded image data. The receiving end includes a data output for transferring to a backend chip or a baseband chip. The data output unit may input a skip command to skip the processing of the following frame to the encoding unit when the input start information of the following frame is received from the image sensor during the processing of the preceding frame by the encoding unit. Therefore, according to the present invention, it is possible to prevent processing efficiency and power consumption of the backend chip.

인코딩, 이미지, JPEG, 이미지 센서 Encoding, image, JPEG, image sensor

Description

인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상 장치{Method for transferring encoded data and image pickup device performing the method}Method for transferring encoded data and image pickup device performing the method

도 1은 일반적인 촬상 장치의 구성의 간략하게 나타낸 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a simplified diagram of a configuration of a general imaging device.

도 2는 일반적인 JPEG 인코딩 과정을 나타낸 도면.2 is a diagram illustrating a general JPEG encoding process.

도 3은 종래의 이미지 시그널 프로세서(ISP, Image Signal Processor)가 인코딩된 데이터를 출력하기 위한 신호 형태를 나타낸 도면.FIG. 3 is a diagram illustrating a signal form for outputting encoded data by a conventional image signal processor (ISP). FIG.

도 4는 본 발명의 일 실시예에 따른 촬상 장치의 구성을 간략히 나타낸 도면.4 is a diagram schematically showing a configuration of an imaging device according to an embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 데이터 출력부의 구성을 간략히 나타낸 도면.5 is a diagram schematically showing a configuration of a data output unit according to an embodiment of the present invention.

도 6은 본 발명의 일 실시예에 따른 이미지 시그널 프로세서의 인코딩된 데이터 출력을 위한 신호 파형 형태를 예시한 도면.FIG. 6 illustrates signal waveform shapes for encoded data output of an image signal processor in accordance with an embodiment of the present invention. FIG.

본 발명은 데이터 인코딩(encoding)에 관한 것으로, 보다 상세하게는 촬상 장치에서 수행되는 데이터 인코딩에 관한 것이다.TECHNICAL FIELD The present invention relates to data encoding, and more particularly, to data encoding performed in an imaging device.

최근, 소형 및 박형의 촬상 소자가 휴대 전화기나 PDA(Personal Digital Assistant) 등의 소형 및 박형의 휴대용 단말기에 탑재됨으로써, 휴대용 단말기가 촬상 장치로서 기능할 수 있고, 이에 의해 원격지로 음성 정보뿐만 아니라 화상 정보도 전송할 수 있게 되었다. 촬상 소자는 휴대 전화기나 PDA 뿐 아니라 MP3 플레이어 등의 휴대용 단말기에도 구비되어 다양한 장치에서 외부 영상을 전자적인 데이터로 보유할 수 있도록 구현되어 있다. In recent years, small and thin image pickup devices have been mounted in small and thin portable terminals such as mobile phones and PDAs (Personal Digital Assistants), whereby the portable terminals can function as image pickup devices, thereby enabling not only audio information but also images to be remotely located. Information can also be transmitted. The imaging device is provided not only in a mobile phone or a PDA but also in a portable terminal such as an MP3 player so as to hold external images as electronic data in various devices.

이러한 촬상 장치에는 일반적으로 CCD(Charge Coupled Device)형 이미지 센서나 CMOS(Complementary Metal-Oxide Semiconductor)형 이미지 센서 등의 고체 촬상 소자가 사용되고 있다.Generally, solid-state imaging devices, such as a charge coupled device (CCD) type image sensor and a complementary metal-oxide semiconductor (CMOS) type image sensor, are used for such an imaging device.

도 1은 일반적인 촬상 장치의 구성의 간략하게 나타낸 도면이고, 도 2는 일반적인 JPEG 인코딩 과정을 나타낸 도면이며, 도 3은 종래의 이미지 시그널 프로세서(ISP, Image Signal Processor)가 인코딩된 데이터를 출력하기 위한 신호 형태를 나타낸 도면이다.FIG. 1 is a diagram schematically illustrating a configuration of a general image capturing apparatus, FIG. 2 is a diagram illustrating a general JPEG encoding process, and FIG. 3 is a conventional image signal processor (ISP) for outputting encoded data. It is a figure which shows the signal form.

도 1에 도시된 바와 같이, 외부 영상을 전기적인 데이터로 변환하여 표시부(150)에 디스플레이하는 촬상 장치는 이미지 센서(110), 이미지 시그널 프로세서(120, ISP(Image Signal Processor)), 백엔드 칩(130, Back-end chip), 베이스밴드 칩(140, Baseband Chip) 및 표시부(150)를 포함한다. 이외에, 촬상 장치는 변환된 전기적인 데이터를 저장하기 위한 메모리, 아날로그 신호를 디지털 신호로 변환하는 AD 변환기 등을 더 포함할 수 있다.As illustrated in FIG. 1, an image pickup device that converts an external image into electrical data and displays the same on the display unit 150 includes an image sensor 110, an image signal processor 120 (ISP), and a backend chip ( 130, a back-end chip, a baseband chip 140, and a display unit 150. In addition, the imaging apparatus may further include a memory for storing the converted electrical data, an AD converter for converting an analog signal into a digital signal, and the like.

이미지 센서(110)는 베이어 패턴(Bayer Pattern)을 가지는 센서로서, 단위 픽셀별로 렌즈를 통해 입력된 빛의 양에 상응하는 전기 신호를 출력한다. The image sensor 110 is a sensor having a Bayer pattern, and outputs an electric signal corresponding to the amount of light input through the lens for each unit pixel.

이미지 시그널 프로세서(120)는 이미지 센서(110)로부터 입력된 전기 신호를 YUV값으로 변환하고, 변환된 YUV 값을 백엔드 칩(130)으로 입력한다. YUV방식은 사람의 눈이 색상보다는 밝기에 민감하다는 사실에 착안한 방식으로, 색을 밝기(Luminance)인 Y성분과 색상(Chrominance)인 U와 V 성분으로 구분한다. Y성분은 오차에 민감하므로 색상 성분인 U와 V보다 많은 비트를 코딩한다. 전형적인 Y:U:V의 비율은 4:2:2 이다. The image signal processor 120 converts the electrical signal input from the image sensor 110 into a YUV value, and inputs the converted YUV value to the back end chip 130. The YUV method focuses on the fact that the human eye is more sensitive to brightness than color, and the color is divided into Y component, which is luminance, and U and V, which are chroma. Since the Y component is sensitive to error, we code more bits than the color components U and V. A typical Y: U: V ratio is 4: 2: 2.

이미지 시그널 프로세서(120)는 변환한 YUV값을 FIFO에 순차적으로 저장시킴으로써 백엔드 칩(130)이 해당 정보를 입력받을 수 있도록 한다.The image signal processor 120 sequentially stores the converted YUV values in the FIFO so that the back end chip 130 may receive the corresponding information.

백엔드 칩(130)은 입력된 YUV값을 미리 지정된 인코딩 방법에 의해 JPEG나 BMP로 변환하여 메모리에 저장하거나 이를 디코딩하여 표시부(150)에 디스플레이한다. 백엔드 칩(130)은 이미지의 확대, 축소, 로테이션 등의 기능도 수행할 수 있다. 물론, 도 1에 도시된 바와 같이, 베이스밴드 칩(140)이 백엔드 칩(130)으로부터 디코딩된 데이터를 입력받아 표시부(150)에 디스플레이할 수도 있다. The back end chip 130 converts the input YUV value into JPEG or BMP by using a predetermined encoding method and stores the same in the memory or decodes the displayed YUV value on the display unit 150. The back end chip 130 may also perform functions such as enlargement, reduction, and rotation of an image. Of course, as shown in FIG. 1, the baseband chip 140 may receive decoded data from the backend chip 130 and display the decoded data on the display unit 150.

베이스밴드 칩(140)은 촬상 장치의 동작을 전반적으로 제어하는 기능을 수행한다. 예를 들어, 키 입력부(도시되지 않음)를 통해 사용자로부터 촬상 명령이 입력되면 베이스밴드 칩(140)은 백엔드 칩(130)으로 이미지 생성 명령을 전송함으로써 백엔드 칩(130)이 입력된 외부 영상에 상응하는 인코딩된 데이터를 생성하도록 할 수도 있다. The baseband chip 140 performs a function of controlling the overall operation of the imaging device. For example, when an imaging command is input from a user through a key input unit (not shown), the baseband chip 140 transmits an image generation command to the backend chip 130 to the external image to which the backend chip 130 is input. It is also possible to generate corresponding encoded data.

표시부(150)는 백엔드 칩(130) 또는 베이스밴드 칩(140)의 제어에 의해 제공받은 디코딩된 데이터를 디스플레이한다.The display unit 150 displays decoded data provided by the control of the back end chip 130 or the baseband chip 140.

도 2에는 백엔드 칩(130)에 의해 수행되는 일반적인 JPEG 인코딩(encoding) 과정이 도시되어 있다. JPEG 인코딩 과정(200)은 당업자에게 자명한 사항이므로 간략히 설명하기로 한다.2 illustrates a general JPEG encoding process performed by the back end chip 130. Since the JPEG encoding process 200 is obvious to those skilled in the art, it will be briefly described.

도 2에 도시된 바와 같이, 입력된 YUV값들의 이미지는 8 x 8 픽셀 크기의 블록으로 나뉘어지고, 각 블록에 대해 DCT(이산 코사인 변환, Discrete Cosine Transform)를 수행한다(210). -128~127사이의 8 비트 정수 형태로 입력된 각 픽셀의 화소값은 DCT에 의해 -1024 ~ 1023 사이의 값으로 변환된다.As shown in FIG. 2, the input YUV values are divided into blocks of 8 × 8 pixel size, and a DCT (Discrete Cosine Transform) is performed on each block (210). The pixel value of each pixel input in the form of an 8-bit integer between -128 and 127 is converted into a value between -1024 and 1023 by the DCT.

이어서, 양자화기(Quantizer)는 각 블록의 DCT계수를 시각에 미치는 영향에 따라 가중치를 두어 양자화한다(220). 이 가중치의 테이블을 양자화 테이블이라 한다. 양자화 테이블 값은 DC 근처에서 작은 값을 취하고, 높은 주파수에서는 큰 값을 취하여 정보량이 많은 DC 근처의 데이터를 적은 손실로 보내고 고주파수에서는 높은 압축율을 유도한다.Subsequently, the quantizer quantizes the DCT coefficient of each block with weights according to the effect on time (220). This table of weights is called a quantization table. The quantization table values take small values near DC, and large values at high frequencies, resulting in small loss of data near DC with a large amount of information, and high compression at high frequencies.

이어서, 무손실 코더(Lossless coder)인 엔트로피 인코더(entropy encoder)에 의해 최종 압축된 데이터가 생성된다(230). The final compressed data is then generated 230 by an entropy encoder, which is a lossless coder.

상술한 과정을 통해 인코딩된 데이터는 메모리에 적재된다. 백엔드 칩(130)은 메모리에 적재된 데이터를 복호화하여 표시부(150)에 디스플레이하는 등의 처리를 수행한다.The data encoded through the above-described process is loaded into the memory. The back end chip 130 decodes the data loaded in the memory and displays the same on the display unit 150.

메모리에 적재된 데이터들이 복호화 등의 처리를 위해 순차적으로 입력되는 과정의 신호 파형이 도 3에 도시되어 있다. 일반적으로, 백엔드 칩(130)은 YUV/BAYER 포맷의 데이터를 입력받도록 구현되어 있으며, 이런 데이터를 입력받기 위한 인터페이스로서 P_CLK, V_sync, H_REF, DATA 신호를 이용하고 있다.A signal waveform of a process of sequentially inputting data loaded in a memory for processing such as decoding is shown in FIG. 3. In general, the back end chip 130 is implemented to receive data in YUV / BAYER format, and uses the P_CLK, V_sync, H_REF, and DATA signals as an interface for receiving such data.

도 3에 도시된 바와 같이, 종래의 백엔드 칩(130)은 인코딩된 데이터를 후속하는 구성 요소(예를 들어, 디코딩부 등)으로 데이터를 전달함에 있어 전체 과정에서 클럭 신호(P_CLK)의 출력 상태를 온(ON) 상태로 유지하므로, 백엔드 칩(130)은 유효하지 않은 데이터(0x00)가 입력되는 동안에도 상호간에 인터페이싱을 위한 동작을 수행하여야 한다. As shown in FIG. 3, the conventional backend chip 130 outputs the clock signal P_CLK in the entire process in transferring the encoded data to a subsequent component (eg, a decoding unit). Since ON is maintained in the ON state, the backend chip 130 must perform an operation for interfacing with each other even while invalid data (0x00) is input.

따라서, 종래의 촬상 장치는 백엔드 칩(130)이 불필요한 동작을 수행함으로써 불필요한 전력 소모가 야기되는 문제점이 있었다. Therefore, the conventional imaging device has a problem that unnecessary power consumption is caused by the unnecessary operation of the back end chip 130.

또한 도 3에 도시된 바와 같이, 종래의 이미지 시그널 프로세서(120)는 현재 처리되고 있는 프레임에 대한 인코딩 처리가 완료되지 않았음에도 다음 프레임에 대한 데이터의 입력을 나타내는 새로운 수직 동기 신호(V_sync2)를 백엔드 칩(130)으로 출력할 수 있다.In addition, as shown in FIG. 3, the conventional image signal processor 120 backends a new vertical sync signal V_sync2 indicating the input of data for the next frame even though the encoding process for the frame currently being processed is not completed. The chip 130 may be output.

이 경우, 백엔드 칩(130)은 현재 처리되고 있는 프레임에 대한 처리뿐 아니라 다음 프레임에 대한 처리를 함께 수행하는 경우가 있어 정확한 데이터 입력 및/또는 처리가 완료되지 못하는 문제점도 있었다.In this case, the back-end chip 130 may not only process the frame currently being processed but also process the next frame, thereby preventing accurate data input and / or processing from being completed.

따라서 본 발명은 상술한 문제점을 해결하기 위한 것으로, 백엔드 칩의 처리 효율 증진 및 전력 소모를 방지할 수 있는 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상 장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide an encoded data transfer method capable of improving processing efficiency and preventing power consumption of a backend chip and an imaging apparatus that performs the method.

본 발명의 다른 목적은 이미지 시그널 프로세서가 인코딩된 데이터를 백엔드 칩으로 제공함에 있어 일반적인 인터페이스 구조를 이용함으로써 하드웨어 설계 및 제어 측면에서 유리한 효과를 가지는 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상 장치를 제공하는 것이다.Another object of the present invention is to provide an encoded data transfer method having an advantageous effect in terms of hardware design and control by using a general interface structure in providing an image data processor to a back-end chip, and an imaging apparatus for performing the method. To provide.

본 발명의 또 다른 목적은 이미지 시그널 프로세서가 인코딩 속도에 따라 입력되는 프레임의 인코딩 여부를 결정할 수 있어 원활한 인코딩 동작 수행이 가능한 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상 장치를 제공하는 것이다.It is still another object of the present invention to provide an encoded data transfer method and an imaging apparatus that perform the method, by which an image signal processor can determine whether to encode an input frame according to an encoding speed, thereby performing a smooth encoding operation.

그 외의 다른 본 발명의 목적들은 이하에 서술되는 실시예를 통하여 보다 명확해질 것이다.Other objects of the present invention will become more apparent through the embodiments described below.

상술한 목적을 달성하기 위하여 본 발명의 일 측면에 따르면, 이미지 시그널 프로세서 및/또는 상기 이미지 시그널 프로세서를 포함하는 촬상 장치가 제공된다.According to an aspect of the present invention to achieve the above object, there is provided an image signal processor and / or an imaging device including the image signal processor.

본 발명의 일 실시예에 따른 촬상 장치의 이미지 시그널 프로세서는, 이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 인코딩하여 인코딩된 이미지 데이터를 생성하는 인코딩부 및 상기 인코딩부에 의해 인코딩된 이미지 데이터를 임시적으로 저장하고, 상기 저장된 인코딩된 이미지 데이터를 수신단으로 전달하는 데이터 출력부를 포함할 수 있다. 여기서, 상기 데이터 출력부는 상기 인코 딩부에 의해 처리된 n(임의의 자연수)번째 프레임의 인코딩된 이미지 데이터 전달 중에 상기 이미지 센서 또는 상기 인코딩부로부터 n+1번째 프레임에 대한 전기 신호의 입력 개시를 통지하는 후속 프레임 입력 통지 신호(V_sync_I 신호)가 입력되면, 상기 n+1번째 프레임의 처리를 스킵(skip)하도록 하는 스킵 명령을 상기 이미지 센서 또는 상기 인코딩부로 입력할 수 있다. 상기 스킵 명령에 의해 상기 이미지 센서는 상기 n+1번째 프레임에 대한 전기 신호의 출력을 스킵(skip)하거나, 상기 인코딩부는 상기 이미지 센서로부터 입력된 상기 n+1번째 프레임에 대한 이미지 데이터의 인코딩을 스킵(skip)할 수 있다.An image signal processor of an image capturing apparatus according to an embodiment of the present invention includes an encoding unit for generating image data encoded by encoding image data corresponding to an electrical signal input from an image sensor, and image data encoded by the encoding unit. It may include a data output unit to temporarily store the and transfer the stored encoded image data to the receiving end. Here, the data output unit notifies the start of input of an electrical signal for the n + 1th frame from the image sensor or the encoding unit during transmission of the encoded image data of the n (random natural number) frame processed by the encoding unit. When a subsequent frame input notification signal (V_sync_I signal) is input, a skip command for skipping the processing of the n + 1 th frame may be input to the image sensor or the encoding unit. By the skip command, the image sensor skips the output of the electrical signal for the n + 1 th frame, or the encoding unit encodes the image data for the n + 1 th frame input from the image sensor. You can skip it.

상기 인코딩부는 JPEG 인코딩 방식, BMP 인코딩 방식, MPEG 인코딩 방식, TV 아웃 방식 중 적어도 어느 하나의 방식으로 상기 이미지 데이터를 인코딩할 수 있다.The encoding unit may encode the image data in at least one of a JPEG encoding scheme, a BMP encoding scheme, an MPEG encoding scheme, and a TV out scheme.

상기 이미지 시그널 프로세서는 클럭 발생기(Clock Generator)를 더 포함할 수 있다.The image signal processor may further include a clock generator.

상기 데이터 출력부는 유효한 데이터가 전달되는 구간에만 클럭(Clock) 신호를 상기 수신단으로 출력할 수 있다.The data output unit may output a clock signal to the receiving end only in a section in which valid data is transmitted.

상기 데이터 출력부는 수직 동기(V_sync) 신호 및 유효 데이터 인에이블(Enable) 신호를 상기 수신단으로 더 출력할 수 있다.The data output unit may further output a V_sync signal and a valid data enable signal to the receiver.

상기 데이터 출력부는, 클럭 디스에이블(disable) 신호가 입력되면 상기 클럭 발생기로부터 입력된 클럭 신호의 출력을 중단하는 AND 게이트; 수직 동기 신호 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 수직 동기 신호를 출력하는 V_sync 발생기; 유효 데이터 인에이블 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 유효 데이터 인에이블 신호를 출력하는 H_sync 발생기; 상기 인코딩된 데이터를 임시로 저장하고, 데이터 출력 제어 명령에 따라 저장된 인코딩된 데이터를 출력하는 전송 지연부; 및 상기 클럭 디스에이블 신호, 상기 수직 동기 신호 제어 명령, 상기 유효 데이터 인에이블 제어 명령, 상기 데이터 출력 제어 명령을 생성하여 출력하는 전송 제어부를 포함할 수 있다. 여기서, 상기 전송 제어부는 상기 전송 지연부에 인코딩된 데이터가 저장되면 상기 인코딩된 데이터 중 유효한 데이터의 출력 구간에만 상기 클럭 신호, 상기 유효 데이터 인에이블 신호가 출력되도록 제어할 수 있다.The data output unit may include: an AND gate for stopping output of a clock signal input from the clock generator when a clock disable signal is input; A V_sync generator for outputting a vertical sync signal in a high or low state according to a vertical sync signal control command; An H_sync generator for outputting a valid data enable signal in a high or low state according to a valid data enable control command; A transmission delay unit which temporarily stores the encoded data and outputs the stored encoded data according to a data output control command; And a transmission controller configured to generate and output the clock disable signal, the vertical synchronization signal control command, the valid data enable control command, and the data output control command. Here, when the encoded data is stored in the transmission delay unit, the transmission controller may control the clock signal and the valid data enable signal to be output only in an output section of valid data among the encoded data.

상기 유효 데이터 인에이블 신호는 상기 수신단에서 기록 인에이블(write enable) 신호로 해석될 수 있다.The valid data enable signal may be interpreted as a write enable signal at the receiving end.

상기 전송 제어부는 상기 전송 지연부에 저장되는 상기 인코딩된 이미지 데이터들의 헤더(Header) 정보 및 테일(Tail) 정보를 이용하여 상기 n번째 프레임의 인코딩 완료 여부를 판단할 수 있다.The transmission control unit may determine whether encoding of the n-th frame is completed by using header information and tail information of the encoded image data stored in the transmission delay unit.

상기 n번째 프레임의 인코딩된 이미지 데이터 전달 중에 상기 n+1번째 프레임에 상응하는후속 프레임 입력 통지 신호(V_sync_I 신호)가 입력되면, 상기 전송 제어부는 상기 V_sync 발생기에 의해 하이또는 로우 상태로 출력되는 상기 수직 동기 신호가 현 상태를 유지하도록 제어할 수 있다.If a subsequent frame input notification signal (V_sync_I signal) corresponding to the n + 1th frame is input during transmission of the encoded image data of the nth frame, the transmission control unit outputs the high or low state by the V_sync generator. The vertical synchronization signal can be controlled to maintain the current state.

본 발명의 다른 실시예에 따른 촬상 장치의 이미지 시그널 프로세서는, 클럭 발생기(Clock Generator); 이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 인코딩하여 인코딩된 이미지 데이터를 생성하는 인코딩부; 클럭 디스에이블(disable) 신호가 입력되면 상기 클럭 발생기로부터 입력된 클럭 신호의 출력을 중단하는 AND 게이트; 수직 동기 신호 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 수직 동기 신호를 출력하는 V_sync 발생기; 유효 데이터 인에이블 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 유효 데이터 인에이블 신호를 출력하는 H_sync 발생기; 상기 인코딩된 데이터를 임시로 저장하고, 데이터 출력 제어 명령에 따라 저장된 인코딩된 데이터를 출력하는 전송 지연부; 및 상기 클럭 디스에이블 신호, 상기 수직 동기 신호 제어 명령, 상기 유효 데이터 인에이블 제어 명령, 상기 데이터 출력 제어 명령을 생성하여 출력하는 전송 제어부를 포함할 수 있다. 여기서, 상기 클럭 신호, 상기 수직 동기 신호, 상기 유효 데이터 인에이블 신호, 상기 인코딩된 데이터는 미리 지정된 조건에 따라 수신단으로 출력하고, 상기 전송 제어부는 상기 인코딩부에 의해 처리된 n(임의의 자연수)번째 프레임의 인코딩된 이미지 데이터 출력 중에 상기 이미지 센서 또는 상기 인코딩부로부터 n+1번째 프레임에 대한 전기 신호의 입력 개시를 통지하는 후속 프레임 입력 통지 신호(V_sync_I 신호)가 입력되면, 상기 n+1번째 프레임의 처리를 스킵(skip)하도록 하는 스킵 명령을 상기 이미지 센서 또는 상기 인코딩부로 입력할 수 있다. 상기 스킵 명령에 의해 상기 이미지 센서는 상기 n+1번째 프레임에 대한 전기 신호의 출력을 스킵(skip)하거나, 상기 인코딩부는 상기 이미지 센서로부터 입력된 상기 n+1번째 프레임에 대한 이미지 데이터의 인코딩을 스킵(skip)할 수 있다.An image signal processor of an image pickup device according to another embodiment of the present invention includes a clock generator; An encoding unit for encoding the image data corresponding to the electrical signal input from the image sensor to generate encoded image data; An AND gate for stopping output of a clock signal input from the clock generator when a clock disable signal is input; A V_sync generator for outputting a vertical sync signal in a high or low state according to a vertical sync signal control command; An H_sync generator for outputting a valid data enable signal in a high or low state according to a valid data enable control command; A transmission delay unit which temporarily stores the encoded data and outputs the stored encoded data according to a data output control command; And a transmission controller configured to generate and output the clock disable signal, the vertical synchronization signal control command, the valid data enable control command, and the data output control command. Here, the clock signal, the vertical synchronizing signal, the valid data enable signal, and the encoded data are output to a receiving end according to a predetermined condition, and the transmission control unit is n (random natural number) processed by the encoding unit. If a subsequent frame input notification signal (V_sync_I signal) for notifying the start of input of the electrical signal for the n + 1th frame is input from the image sensor or the encoding unit during the output of the encoded image data of the first frame, the n + 1st A skip command for skipping processing of a frame may be input to the image sensor or the encoding unit. By the skip command, the image sensor skips the output of the electrical signal for the n + 1 th frame, or the encoding unit encodes the image data for the n + 1 th frame input from the image sensor. You can skip it.

상기 유효 데이터 인에이블 신호가 하이(High) 상태인 구간에서만 유효한 인 코딩된 데이터가 출력되도록 할 수 있다.The encoded data valid may be output only in a section in which the valid data enable signal is high.

본 발명의 또 다른 실시예에 따른 이미지 센서 및 이미지 시그널 프로세서를 포함하는 촬상 장치에서, 상기 이미지 시그널 프로세서가, 이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 인코딩하여 인코딩된 이미지 데이터를 생성하는 인코딩부; 및 상기 인코딩부에 의해 인코딩된 이미지 데이터를 임시적으로 저장하고, 상기 저장된 인코딩된 이미지 데이터를 수신단으로 전달하는 데이터 출력부를 포함할 수 있다. 여기서, 상기 데이터 출력부는 상기 인코딩부에 의해 처리된 n번째 프레임의 인코딩된 이미지 데이터 전달 중에 상기 이미지 센서 또는 상기 인코딩부로부터 n+1번째 프레임에 대한 전기 신호의 입력 개시를 통지하는 후속 프레임 입력 통지 신호(V_sync_I 신호)가 입력되면, 상기 n+1번째 프레임의 처리를 스킵(skip)하도록 하는 스킵 명령을 상기 이미지 센서 또는 상기 인코딩부로 입력할 수 있다. 상기 스킵 명령에 의해 상기 이미지 센서는 상기 n+1번째 프레임에 대한 전기 신호의 출력을 스킵(skip)하거나, 상기 인코딩부는 상기 이미지 센서로부터 입력된 상기 n+1번째 프레임에 대한 이미지 데이터의 인코딩을 스킵(skip)할 수 있다.In an imaging device including an image sensor and an image signal processor according to another embodiment of the present invention, the image signal processor encodes image data corresponding to an electrical signal input from an image sensor to generate encoded image data. An encoding unit; And a data output unit configured to temporarily store image data encoded by the encoding unit and transfer the stored encoded image data to a receiver. Here, the data output unit notifies a subsequent frame input notification notifying the start of input of an electrical signal for the n + 1th frame from the image sensor or the encoding unit during transfer of the encoded image data of the nth frame processed by the encoding unit. When a signal V_sync_I is input, a skip command for skipping the process of the n + 1 th frame may be input to the image sensor or the encoding unit. By the skip command, the image sensor skips the output of the electrical signal for the n + 1 th frame, or the encoding unit encodes the image data for the n + 1 th frame input from the image sensor. You can skip it.

상술한 목적을 달성하기 위하여 본 발명의 다른 측면에 따르면, 이미지 시그널 프로세서에서 수행되는 이미지 시그널 프로세싱 방법 및/또는 그 방법을 수행하기 위한 프로그램이 기록된 기록매체가 제공된다.According to another aspect of the present invention for achieving the above object, there is provided an image signal processing method performed in an image signal processor and / or a recording medium on which a program for performing the method is recorded.

본 발명의 일 실시예에 따른 촬상 장치의 이미지 시그널 프로세서에서 수행 되는 이미지 시그널 프로세싱 방법은, 이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 인코딩하여 인코딩된 이미지 데이터를 생성하는 단계; 상기 인코딩된 이미지 데이터를 저장하는 단계; 및 상기 저장된 인코딩된 이미지 데이터를 수신단으로 출력하는 단계를 포함할 수 있다. 여기서, n(임의의 자연수)번째 프레임의 인코딩된 이미지 데이터를 출력하는 도중에 상기 이미지 센서로부터 n+1번째 프레임에 대한 전기 신호의 입력 개시를 통지하는 후속 프레임 입력 통지 신호(V_sync_I 신호)가 입력되면, 상기 이미지 센서로 상기 n+1번째 프레임에 대한 전기 신호의 출력을 스킵(skip)하도록 하는 스킵 명령을 전송하거나, 상기 이미지 센서로부터 입력되는 상기 n+1번째 프레임에 대한 이미지 데이터의 인코딩 및 출력을 스킵(skip)할 수 있다.An image signal processing method performed in an image signal processor of an image capturing apparatus according to an embodiment of the present invention includes: generating encoded image data by encoding image data corresponding to an electrical signal input from an image sensor; Storing the encoded image data; And outputting the stored encoded image data to a receiving end. Here, when the encoded image data of the n (arbitrary natural number) frame is output, a subsequent frame input notification signal (V_sync_I signal) is input from the image sensor to notify the start of input of the electrical signal for the n + 1th frame. A skip command for skipping the output of the electrical signal for the n + 1 th frame to the image sensor, or encoding and outputting the image data for the n + 1 th frame input from the image sensor Can be skipped.

상기 이미지 데이터는 JPEG 인코딩 방식, BMP 인코딩 방식, MPEG 인코딩 방식, TV 아웃 방식 중 적어도 어느 하나의 방식으로 인코딩될 수 있다.The image data may be encoded in at least one of a JPEG encoding scheme, a BMP encoding scheme, an MPEG encoding scheme, and a TV out scheme.

상기 저장된 인코딩된 데이터 중 유효한 데이터의 출력 구간에만 상기 수신단으로 유효 데이터 인에이블 신호가 출력되도록 할 수 있다.The valid data enable signal may be output to the receiver only in an output period of valid data among the stored encoded data.

상기 유효 데이터 인에이블 신호는 상기 수신단에서 기록 인에이블(write enable) 신호로 해석될 수 있다.The valid data enable signal may be interpreted as a write enable signal at the receiving end.

상기 n번째 프레임에 대한 인코딩 완료 여부는 상기 저장되는 인코딩된 이미지 데이터들의 헤더(Header) 정보 및 테일(Tail) 정보를 이용하여 판단될 수 있다.Whether encoding of the n-th frame is completed may be determined using header information and tail information of the stored encoded image data.

이하, 첨부한 도면들을 참조하여 본 발명에 따른 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상 장치를 상세히 설명하기로 한다. 첨부 도면을 참조하여 본 발명을 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 또한, 본 발명의 실시예를 설명함에 있어, 본 발명의 핵심 사항인 이미지 시그널 프로세서의 처리 동작만을 중심으로 설명하지만, 본 발명의 권리범위가 이에 제한되지 않음은 자명하다.Hereinafter, an encoded data transfer method and an imaging apparatus for performing the method according to the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention with reference to the accompanying drawings, the same or corresponding components will be given the same reference numerals and redundant description thereof will be omitted. In addition, in the following description of the embodiments of the present invention, only the processing operations of the image signal processor, which is the core of the present invention, will be described. However, the scope of the present invention is not limited thereto.

도 4는 본 발명의 일 실시예에 따른 촬상 장치의 구성을 간략히 나타낸 도면이고, 도 5는 본 발명의 일 실시예에 따른 데이터 출력부(430)의 구성을 간략히 나타낸 도면이며, 도 6은 본 발명의 일 실시예에 따른 이미지 시그널 프로세서(120)의 인코딩된 데이터 출력을 위한 신호 파형 형태를 예시한 도면이다. 4 is a view schematically showing the configuration of an imaging device according to an embodiment of the present invention, FIG. 5 is a view schematically showing the configuration of a data output unit 430 according to an embodiment of the present invention, and FIG. FIG. 1 illustrates a signal waveform form for outputting encoded data of an image signal processor 120 according to an exemplary embodiment. Referring to FIG.

도 4에 도시된 바와 같이, 본 발명에 따른 촬상 장치는 이미지 센서(110), 이미지 시그널 프로세서(400), 백엔드 칩(405)을 포함한다. 이외에, 촬상 장치는 표시부(150), 메모리, 베이스밴드 칩(140), 키 입력부 등을 더 포함할 수 있음은 자명하나, 본 발명의 요지와는 다소 거리감이 있으므로 이에 대한 설명은 생략한다.As shown in FIG. 4, the imaging apparatus according to the present invention includes an image sensor 110, an image signal processor 400, and a back end chip 405. In addition, it will be apparent that the imaging apparatus may further include a display unit 150, a memory, a baseband chip 140, a key input unit, and the like, and thus description thereof will be omitted.

이미지 시그널 프로세서(400)는 전처리부(410), JPEG 인코더(420) 및 데이터 출력부(430)를 포함한다. 물론, 이미지 시그널 프로세서(400)는 내부 동작을 위한 클럭 발생기(Clock Generator)를 더 포함할 수 있다.The image signal processor 400 includes a preprocessor 410, a JPEG encoder 420, and a data output unit 430. Of course, the image signal processor 400 may further include a clock generator for internal operation.

전처리부(410)는 JPEG 인코더(420)의 처리를 위한 전처리 과정을 수행한다. 전처리부(410)는 각 프레임에 대해 이미지 센서(110)로부터 원시 데이터(raw data)를 각 라인별로 입력받아 처리한 후 JPEG 인코더(420)로 전달할 수 있다.The preprocessor 410 performs a preprocessing process for the processing of the JPEG encoder 420. The preprocessor 410 may receive raw data from each image line 110 for each frame and process the raw data for each frame, and then transfer the raw data to the JPEG encoder 420.

전처리 과정에는 컬러 모델 변환(Color Space Transformation), 필터링(Filtering), 다운 샘플링(Color SubSampling) 등이 포함될 수 있다. The preprocessing may include color space transformation, filtering, downsampling, and the like.

컬러 모델 변환(Color Space Transformation)은 RGB 컬러 모델을 YUV(또는 YIQ) 컬러 모델로 변환하며, 이는 화질의 차이에 대한 인식없이 정보의 양을 줄일 수 있기 때문이다. .Color Space Transformation converts the RGB color model to a YUV (or YIQ) color model because it can reduce the amount of information without being aware of the difference in picture quality. .

필터링(Filtering)은 로패스 필터로 영상을 Smoothing하는 과정으로 압축율을 높이기 위함이다. Filtering is a process of smoothing an image with a low pass filter to increase the compression ratio.

다운 샘플링(Color SubSampling)은 Y값은 모두 사용하고, 다른 값들은 일부만 사용하고 버리는 등의 방법으로 색차(Chrominance) 신호 성분을 다운 샘플링하는 과정이다.Color subsampling is the process of downsampling the chrominance signal components by using all the Y values and using only some of the other values.

JPEG 인코더(420)는 앞서 설명한 방식과 동일하게 전처리된 원시 데이터(raw data)를 압축 처리하여 JPEG 인코딩 데이터를 생성한다. JPEG 인코더(420)는 인코딩 처리를 위해 미리 지정된 블록 단위(예를 들어, 8 x 8)로 분할할 수 있도록 하기 위하여 전처리부(410)로부터 입력되는 처리된 원시 데이터를 임시로 저장하기 위한 메모리를 포함할 수 있다. 즉, 본 발명에 따른 이미지 시그널 프로세서(400)는 종래의 이미지 시그널 프로세서(120)와 달리 이미지 데이터의 인코딩을 더 수행할 수 있다.The JPEG encoder 420 compresses the preprocessed raw data in the same manner as described above to generate JPEG encoded data. The JPEG encoder 420 may include a memory for temporarily storing the processed raw data input from the preprocessor 410 in order to be divided into a predetermined block unit (for example, 8 × 8) for encoding processing. It may include. That is, the image signal processor 400 according to the present invention may further perform encoding of image data, unlike the conventional image signal processor 120.

데이터 출력부(430)는 JPEG 인코더(420)에 의해 생성된 JPEG 인코딩된 데이 터를 백엔드 칩(405)(또는 카메라 컨트롤 프로세서(CCP))으로 전달한다. The data output unit 430 transmits the JPEG encoded data generated by the JPEG encoder 420 to the back end chip 405 (or the camera control processor (CCP)).

데이터 출력부(430)는 JPEG 인코더(420)에 의해 어느 하나의 프레임에 대한 인코딩 처리가 완료되지 않았음에도 이미지 센서(110)로부터 후속하는 프레임에 대한 입력을 통지하는 V_sync_I 신호가 입력되면 V_sync 발생기(520 - 도 5 참조)를 제어하여 해당 프레임에 상응하는 V_sync 신호의 출력이 스킵(skip)되도록 제어한다. V_sync_I 신호는 후속하는 프레임에 대한 입력을 통지하는 용도의 신호이므로, 본 명세서에서는 편의상 "후속 프레임 입력 통지 신호"로 명칭될 수도 있다. The data output unit 430 receives a V_sync generator when the V_sync_I signal for notifying input of a subsequent frame is input from the image sensor 110 even though the encoding process for one frame is not completed by the JPEG encoder 420. 520-see FIG. 5) so that the output of the V_sync signal corresponding to the corresponding frame is skipped. Since the V_sync_I signal is a signal for notifying an input for a subsequent frame, it may be referred to herein as a "following frame input notification signal" for convenience.

이에 의해, V_sync 발생기(520)는 백엔드 칩(405)으로 출력되는 V_sync 신호가 로우 상태로 유지되도록 한다(도 6에 도시된 점선 형태의 V_sync2 참조). As a result, the V_sync generator 520 maintains the V_sync signal output to the back end chip 405 in a low state (see V_sync2 in the dotted line form shown in FIG. 6).

물론, 이 경우 데이터 출력부(430)는 V_sync_I 신호에 상응하는 후속하는 프레임에 대한 출력 및/또는 처리를 스킵하도록 하기 위한 V_sync_skip 신호를 이미지 센서(110), 전처리부(410) 또는 JPEG 인코더(420)로 전송할 수도 있다. 예를 들어, 이미지 센서(110)가 V_sync_skip 신호를 수신한 경우 V_sync_I 신호에 상응하는 프레임의 원시 데이터를 전처리부(410)로 전송하지 않을 수 있다. 전처리부(410)가 V_sync_skip 신호를 수신한 경우 V_sync_I 신호에 상응하는 프레임의 원시 데이터의 처리를 스킵하거나 처리된 원시 데이터를 JPEG 인코더(420)로 전송하지 않을 수 있다. 마찬가지로, JPEG 인코더(420)가 V_sync_skip 신호를 수신한 경우 V_sync_I 신호에 상응하는 프레임의 처리된 원시 데이터를 인코딩하지 않거나 전처리부(410)로부터 수신되는 처리된 원시 데이터가 메모리에 저장되지 않도록 할 수 있다. Of course, in this case, the data output unit 430 may output the V_sync_skip signal to the image sensor 110, the preprocessor 410, or the JPEG encoder 420 to skip the output and / or processing of the subsequent frame corresponding to the V_sync_I signal. Can also be sent. For example, when the image sensor 110 receives the V_sync_skip signal, the raw data of the frame corresponding to the V_sync_I signal may not be transmitted to the preprocessor 410. When the preprocessor 410 receives the V_sync_skip signal, the preprocessing unit 410 may skip processing the raw data of the frame corresponding to the V_sync_ski signal or may not transmit the processed raw data to the JPEG encoder 420. Similarly, when the JPEG encoder 420 receives the V_sync_skip signal, the JPEG encoder 420 may not encode the processed raw data of the frame corresponding to the V_sync_Ip signal, or may prevent the processed raw data received from the preprocessor 410 from being stored in the memory. .

상술한 과정에 의해, 이미지 센서(110)로부터 첫번째, 두번째, 세번째의 프레임들에 상응하는 원시 데이터들이 순차적으로 입력되었을지라도 데이터 출력부(430)의 동작 또는 제어에 의해 백엔드 칩(405)으로는 첫번째, 세 번째의 프레임에 상응하는 인코딩된 이미지 데이터들만이 입력될 수도 있다. 이는 데이터 출력부(430)가 첫 번째 프레임을 처리하는 중에 두 번째 프레임에 상응하는 원시 데이터들이 입력되지 않도록 하거나 JPEG 인코더(420)가 두 번째 프레임에 상응하는 원시 데이터들의 처리를 생략하도록 V_sync_skip 신호를 출력할 수 있기 때문이다.By the above-described process, even if the raw data corresponding to the first, second, and third frames are sequentially input from the image sensor 110, the back end chip 405 is controlled by the operation or control of the data output unit 430. Only encoded image data corresponding to the first and third frames may be input. This is because the data output unit 430 processes the first frame so that the raw data corresponding to the second frame is not input or the JPEG encoder 420 skips the processing of the raw data corresponding to the second frame. Because it can print.

여기서, 이미지 센서(110), 전처리부(410) 또는 JPEG 인코더(420)는 데이터 출력부(430)로부터 V_sync_skip 신호를 수신한 경우 미리 지정된 동작을 수행하도록 미리 구현되어져야 할 것이다. 상술한 구성 요소들의 설계 및 구현 방법은 본 명세서의 설명을 통해 당업자들이 쉽게 이해할 수 있을 것이므로 이에 대한 설명은 생략한다.Here, the image sensor 110, the preprocessor 410, or the JPEG encoder 420 should be pre-implemented to perform a predetermined operation when the V_sync_skip signal is received from the data output unit 430. Design and implementation method of the above-described components will be easily understood by those skilled in the art through the description of the specification will be omitted.

백엔드 칩(405)은 휴대용 단말기의 전반적인 동작 제어를 수행하는 베이스밴드 칩(140)으로부터 예를 들어, 사진을 캡쳐하라는 명령을 수신하면, 이미지 시그널 프로세서(400)로부터 입력받은 화질 개선된 JPEG 인코딩된 데이터를 전달받아 메모리에 저장해 두고, 베이스밴드 칩(140)이 독출하여 처리할 수 있도록 한다.When the back end chip 405 receives, for example, a command for capturing a picture from the baseband chip 140 that performs overall operation control of the portable terminal, the image quality-enhanced JPEG encoded input from the image signal processor 400 is received. The data is received and stored in the memory, so that the baseband chip 140 can read and process the data.

도 5에 데이터 출력부(430)의 세부 구성이 도시되어 있다. 5 illustrates a detailed configuration of the data output unit 430.

도 5를 참조하면, 데이터 출력부(430)는 AND 게이트(510), V_sync 발생기(V_sync generator)(520), H_sync 발생기(530), 전송 지연부(Delay unit)(540) 및 전송 제어부(550)를 포함한다.Referring to FIG. 5, the data output unit 430 includes an AND gate 510, a V_sync generator 520, an H_sync generator 530, a transmission delay unit 540, and a transmission control unit 550. ).

AND 게이트(510)는 모든 입력에 신호가 입력되는 경우에만 클럭 신호(본 신호는 본 명세서에서 P_CLK 또는 P_CLK 신호로 명명될 수 있음)를 백엔드 칩(405)으로 출력한다. 즉, 이미지 시그널 프로세서(400)에 구비된 클럭 발생기(도시되지 않음)로부터 클럭 신호를 입력받고, 전송 제어부(550)로부터 클럭 제어 신호를 입력받아 클럭 제어 신호가 클럭 신호 출력을 나타내는 경우에만 클럭 신호를 백엔드 칩(405)으로 출력한다. 클럭 제어 신호는 하이 신호(High Signal) 또는 로우 신호(Low Signal) 형태일 수 있고, 각각 P_CLK 인에이블(enable) 또는 P_CLK 디스에이블(disable) 신호(본 신호는 본 명세서에서 P_CLK_DISABLE 또는 클럭 디스에이블 신호로 명명될 수 있음)로서 인식될 수 있다.  The AND gate 510 outputs a clock signal (this signal may be referred to herein as a P_CLK or P_CLK signal) to the backend chip 405 only when signals are input to all inputs. That is, the clock signal is input only when the clock signal is input from a clock generator (not shown) included in the image signal processor 400 and the clock control signal is received from the transmission controller 550 to indicate the clock signal output. Is output to the backend chip 405. The clock control signal may be in the form of a high signal or a low signal, and a P_CLK enable or P_CLK disable signal, respectively (this signal is referred to herein as a P_CLK_DISABLE or clock disable signal). May be named).

V_sync 발생기(520)는 전송 제어부(550)의 제어에 의해 유효 구간을 표시하기 위한 수직 동기 신호(본 신호는 본 명세서에서 V_sync 또는 V_sync 신호로 명명될 수 있음)를 생성하여 출력한다. V_sync 발생기(520)는 전송 제어부(550)로부터 V_sync 신호의 출력 명령이 입력되고 V_sync 신호의 출력 종료 명령이 입력될 때까지 하이(High) 상태의 V_sync 신호를 출력한다. 수직 동기 신호가 각 프레임의 입력이 개시될 것임을 의미함은 당업자에게 자명하다.The V_sync generator 520 generates and outputs a vertical synchronization signal (this signal may be referred to herein as a V_sync or V_sync signal) for indicating a valid period under the control of the transmission controller 550. The V_sync generator 520 outputs a high V_sync signal until the output command of the V_sync signal is input from the transmission control unit 550 and the output termination command of the V_sync signal is input. It will be apparent to those skilled in the art that the vertical sync signal means that the input of each frame will be initiated.

H_sync 발생기(530)는 전송 제어부(550)의 제어에 의해(즉, 유효 데이터 인에이블 신호(본 신호는 본 명세서에서 H_REF 또는 H_REF 신호로 명명될 수 있음) 출력 명령이 입력되고, H_REF 신호의 출력 종료 명령이 입력될 때까지) 하이(High) 상태의 유효 데이터 인에이블(enable) 신호(H_REF)를 생성하여 출력한다. 유효 데이터 인에이블 신호의 하이 구간은 전송 지연부(540)에서 JPEG 인코딩된 데이터의 출력 구간과 일치된다.The H_sync generator 530 receives an output command under the control of the transmission control unit 550 (that is, a valid data enable signal (this signal may be referred to herein as an H_REF or H_REF signal), and outputs an H_REF signal. The valid data enable signal H_REF in the high state is generated and output until the end command is input. The high period of the valid data enable signal coincides with the output period of the JPEG encoded data in the transmission delay unit 540.

전송 지연부(540)는 JPEG 인코더(420)에 의해 JPEG 인코딩된 데이터를 입력받아 일시적으로 저장하며, 전송 제어부(550)의 제어에 의해 JPEG 인코딩된 데이터를 백엔드 칩(405)으로 전달한다. 전송 지연부(540)는 JPEG 인코더(420)로부터 입력되는 인코딩된 이미지 데이터를 약간의 시간동안(예를 들어, 전송 제어부(550)가 각 구성 요소를 제어하기 위한 시간동안) 지연되어 순차적으로 백엔드 칩(405)으로 전송하거나, 미리 지정된 단위별(예를 들어, 인코딩을 위한 처리 블록 단위, 프레임 단위 등)로 백엔드 칩(405)으로 전송할 수도 있다. 전송 지연부(540)는 예를 들어 JPEG 인코더(420)로부터 입력된 데이터를 일정 시간(예를 들어, 2 ~ 3 클럭) 지연(delay)시켜 출력하도록 하기 위한 레지스터를 포함할 수 있다.The transmission delay unit 540 receives and temporarily stores JPEG encoded data by the JPEG encoder 420, and transfers the JPEG encoded data to the backend chip 405 under the control of the transmission control unit 550. The transmission delay unit 540 sequentially delays the encoded image data input from the JPEG encoder 420 for a predetermined time (for example, during the time when the transmission control unit 550 controls each component). The chip 405 may be transmitted, or may be transmitted to the backend chip 405 by a predetermined unit (eg, a processing block unit for encoding, a frame unit, etc.). The transmission delay unit 540 may include, for example, a register for delaying and outputting data input from the JPEG encoder 420 for a predetermined time (for example, 2 to 3 clocks).

JPEG 인코더(420)가 인코딩된 이미지 데이터를 출력하기 위한 출력 메모리를 포함하는 경우, 전송 지연부(540)는 출력 메모리로부터 인코딩된 데이터를 입력받을 수 있다. 백엔드 칩(405)은 입력받은 JPEG 인코딩된 데이터를 메모리에 저장함으로써 베이스밴드 칩(140)이 필요에 따라 이용할 수 있도록 한다.When the JPEG encoder 420 includes an output memory for outputting encoded image data, the transmission delay unit 540 may receive encoded data from the output memory. The back end chip 405 stores the received JPEG encoded data in the memory so that the baseband chip 140 can use it as needed.

전송 제어부(550)는 클럭 제어 신호의 출력, V_sync 발생기(520), H_sync 발생기(530) 및 전송 지연부(540)를 제어함으로써 각 신호(즉, P_CLK, H_sync, V_sync 및 데이터)의 출력 상태를 제어한다. The transmission control unit 550 controls the output of the clock control signal, the V_sync generator 520, the H_sync generator 530, and the transmission delay unit 540 to control the output state of each signal (ie, P_CLK, H_sync, V_sync, and data). To control.

전송 제어부(550)는 전송 지연부(540)에 저장된 데이터들의 JPEG 헤더(Header)와 테일(Tail)에서 'START MARKER'와 'STOP MARKER'를 캡쳐하여 JPEG 인코딩의 시작과 끝에 대한 정보를 인식할 수 있다. 즉, 이를 통해 JPEG 인코더(420) 에 의해 하나의 프레임이 모두 인코딩되었는지 여부를 인식할 수 있다.The transmission control unit 550 captures 'START MARKER' and 'STOP MARKER' from the JPEG header and tail of the data stored in the transmission delay unit 540 to recognize the start and end information of the JPEG encoding. Can be. That is, through this, the JPEG encoder 420 may recognize whether all one frame is encoded.

만일 JPEG 인코딩이 완료되지 않았음에도 이미지 센서(110)로부터 V_sync_I 신호가 입력된 경우, 앞서 상세히 설명한 바와 같이 전송 제어부(550)는 V_sync 발생기(520)를 제어하여 V_sync 신호의 출력이 스킵(skip)되도록 제어한다. 즉, 현재 V_sync 발생기(520)가 로우(Low) 상태의 V_sync 신호를 백엔드 칩(405)으로 출력하고 있다면 현재 상태를 유지하도록 제어할 것이다.If the V_sync_I signal is input from the image sensor 110 even though the JPEG encoding is not completed, as described in detail above, the transmission controller 550 controls the V_sync generator 520 to skip the output of the V_sync signal. To control. That is, if the current V_sync generator 520 is outputting the low state V_sync signal to the back end chip 405, it will control to maintain the current state.

이어서, 앞서 상세히 설명한 바와 같이 이 경우 전송 제어부(550)는 V_sync_skip 신호를 이미지 센서(110), 전처리부(410) 또는 JPEG 인코더(420)로 V_sync_skip 신호에 상응하는 후속하는 프레임에 대한 데이터 출력, 처리(예를 들어, JPEG 인코딩) 등을 스킵(skip)하도록 제어할 수도 있다. Then, as described in detail above, in this case, the transmission control unit 550 outputs and processes the V_sync_skip signal to the image sensor 110, the preprocessor 410, or the JPEG encoder 420 for the subsequent frame corresponding to the V_sync_skip signal. (E.g., JPEG encoding) or the like may be controlled to be skipped.

만일 선행하는 구성 요소로부터 V_sync_I 신호에 상응하는 데이터가 입력되지 않거나(예를 들어, V_sync_skip 신호를 입력받은 이미지 센서(110)가 V_sync_I 신호에 상응하는 원시 데이터를 출력하지 않는 경우), 입력된 데이터를 후행하는 구성 요소가 삭제(예를 들어, V_sync_skip 신호를 입력받은 JPEG 인코더(420)가 V_sync_I 신호에 상응하여 전처리부(410)로부터 입력받은 처리된 원시 데이터를 인코딩하지 않고 삭제하는 경우)할 수 있다면 후행하는 구성 요소는 불필요한 처리를 수행할 필요가 없기 때문이다. 이 방법을 이용하는 경우 이미지 시그널 프로세서(400)의 각 구성 요소들이 미리 지정된 기능을 수행하나, 불필요하게 후속 프레임의 처리를 수행하지 않으므로 불필요한 전력 소모나 처리 효율 감소를 억제할 수 있는 효과도 있다.If data corresponding to the V_sync_I signal is not input from the preceding component (for example, when the image sensor 110 which receives the V_sync_skip signal does not output raw data corresponding to the V_sync_I signal), the input data is inputted. If the following component can delete (for example, when the JPEG encoder 420 receiving the V_sync_skip signal deletes the processed raw data received from the preprocessor 410 corresponding to the V_sync_I signal without encoding), This is because the following components do not need to perform unnecessary processing. In this method, each component of the image signal processor 400 performs a predetermined function, but since unnecessary processing of subsequent frames is not unnecessary, unnecessary power consumption or processing efficiency reduction can be suppressed.

도 6에 전송 제어부(550)의 제어에 의해 백엔드 칩(405)으로 입력되는 신호의 파형이 예시되어 있다. 6 illustrates a waveform of a signal input to the back end chip 405 under the control of the transmission control unit 550.

도 6에서 보여지는 바와 같이, 유효하지 않는 인코딩 데이터(0x00)가 출력되는 동안에는 백엔드 칩(405)으로 출력될 클럭 신호(P_CLK)를 오프(도 6에 도시된 P_CLK 신호의 점선 부분)시킴으로서 백엔드 칩(405)의 불필요한 동작을 최소화시킬 수 있다. 이에 의해, 백엔드 칩(405)의 전력소모를 최소화할 수 있다. 물론, JPEG 표준 등에서 언급하고 있는 유효하지 않은 데이터(즉, 실제적으로 이미지를 구성하지 않는 데이터)의 유형이 0x00으로 제한되지 않으며, 본 명세서에서의 유효하지 않은 데이터로서 0x00은 단지 예시에 불과하다. As shown in FIG. 6, while invalid encoding data (0x00) is output, the back-end chip is turned off (dashed line portion of the P_CLK signal shown in FIG. 6) to be output to the back-end chip 405. Unnecessary operation of 405 can be minimized. As a result, power consumption of the back end chip 405 may be minimized. Of course, the type of invalid data (that is, data that does not actually constitute an image) mentioned in the JPEG standard or the like is not limited to 0x00, and 0x00 is merely an example as invalid data in the present specification.

또한, JPEG 인코더(420)가 이미지 센서(110)로부터 입력받은 1(one) 프레임(예를 들어, n번째 입력된 프레임, 여기서 n은 자연수)의 영상을 인코딩하는 속도가 느린 경우(예를 들어, 하나의 프레임을 인코딩하는 동안 새로운 프레임의 입력이 개시됨을 의미하는 V_sync_I 신호가 입력된 경우) 후속하는 프레임(예를 들어, n+1번째로 입력되는 프레임)에 대한 인코딩이 동시에 수행될 수 없으므로(동시에 수행되는 경우 데이터 오류가 발생될 수 있음) 데이터 출력부(430)는 도 6과 같이 다음 프레임에 대한 V_sync 신호가 로우(Low) 상태로 유지되도록(즉, 도 6에 도시된 V_sync 신호의 점선 부분으로, 종래기술에 의할 때 해당 시점에서 출력되었던 V_sync2 신호는 본 발명에 의할 때 스킵(skip) 처리됨) 함으로써 JPEG 인코딩이 완료될 수 있도록 한다. 데이터 출력부(430)의 제어에 의해 JPEG 인코더(420)는 다음 프레임의 인코딩을 스킵한다. 물론, 전송 제어부(550)가 V_sync_skip 신호를 이미 지 센서(110)나 전처리부(410)로 전송한 경우 JPEG 인코더(420)는 V_sync_I에 상응하는 데이터를 선행하는 구성 요소로부터 제공받지 못할 수도 있다.In addition, when the JPEG encoder 420 encodes an image of one frame (for example, the nth input frame, where n is a natural number) received from the image sensor 110 is slow (for example, When the V_sync_I signal is input, which means that input of a new frame is started while encoding one frame, encoding on a subsequent frame (for example, the n + 1st input frame) cannot be performed simultaneously. (A data error may occur when performed at the same time.) The data output unit 430 may be configured such that the V_sync signal for the next frame remains low (that is, the V_sync signal shown in FIG. 6) as shown in FIG. 6. As a dotted line part, the V_sync2 signal output at the corresponding time point according to the related art is skipped according to the present invention) so that JPEG encoding can be completed. Under the control of the data output unit 430, the JPEG encoder 420 skips encoding of the next frame. Of course, when the transmission control unit 550 transmits the V_sync_skip signal to the image sensor 110 or the preprocessor 410, the JPEG encoder 420 may not be provided with data corresponding to V_sync_I from the preceding component.

종래의 백엔드 칩(405)은 YUV/BAYER 포맷의 데이터를 입력받도록 구현되어 있으며, 이런 데이터를 입력받기 위한 인터페이스로서 P_CLK, V_sync, H_REF, DATA 신호를 이용하고 있다. The conventional back end chip 405 is implemented to receive data in YUV / BAYER format, and uses the P_CLK, V_sync, H_REF, and DATA signals as an interface for receiving such data.

이를 고려하여, 본 발명의 이미지 시그널 프로세서(400)는 종래와 동일한 인터페이스를 이용하도록 구현된다.In consideration of this, the image signal processor 400 of the present invention is implemented to use the same interface as in the prior art.

따라서, 본 발명은 백엔드 칩(405)이 종래의 백엔드 칩 설계 방법에 의해 구현된 경우에도 호환(port matching)될 수 있음은 자명하다. Thus, it is apparent that the present invention can be port matched even when the back end chip 405 is implemented by a conventional back end chip design method.

예를 들어 일반적인 백엔드 칩(405)의 동작이 V_sync 신호의 라이징 엣지(rising edge)의 인터럽트로부터 동작 초기화된다고 하면, 본 발명 역시 종래의 인터페이스 구조를 동일하게 적용하였으므로 기존의 V_sync 신호가 출력되는 형태와 마찬가지로 해당 신호를 백엔드 칩(405)으로 입력함으로써 각 칩간에 인터페이싱이 가능하다.For example, if the operation of the general back-end chip 405 is initialized from the interrupt of the rising edge of the V_sync signal, the present invention also applies the conventional interface structure in the same way, so that the existing V_sync signal is outputted. Likewise, by inputting the corresponding signal to the back end chip 405, interfacing between the chips is possible.

마찬가지로, 일반적인 백엔드 칩(405)이 V_sync 라이징(rising) 인터럽트를 발생해야 하고, 또한 이미지 시그널 프로세서(400)로부터 데이터를 받을 때 유효 데이터 인에이블 신호(H_REF)를 메모리의 기록 인에이블(write enable) 신호로 이용함을 고려할 때, 본 발명에 따른 신호 출력 방식을 이용함으로써 백엔드 칩(405)의 전력소모도 줄일 수 있다.Similarly, a typical backend chip 405 should generate a V_sync rising interrupt, and also enable write enable of the valid data enable signal H_REF in memory when receiving data from the image signal processor 400. Considering the use as a signal, the power consumption of the back end chip 405 can be reduced by using the signal output method according to the present invention.

이제까지, 이미지 시그널 프로세서(400)가 JPEG 인코딩 방식을 이용하는 경우만을 중심으로 설명하였으나 BMP 인코딩 방식, MPEG(MPEG 1/2/4, MPEG-4 AVC) 인코딩 방식, TV 아웃 방식 등과 같이 다른 인코딩 방식을 지원하는 경우에도 동일한 데이터 전송 방식이 이용될 수 있음은 자명하다.Until now, the image signal processor 400 has been described based only on the case of using the JPEG encoding scheme, but other encoding schemes such as BMP encoding scheme, MPEG (MPEG 1/2/4, MPEG-4 AVC) encoding scheme, TV out scheme, etc. Obviously, the same data transmission scheme can be used even if it supports it.

상술한 바와 같이 본 발명에 따른 인코딩된 데이터 전달 방법 및 그 방법을 수행하는 촬상 장치는 백엔드 칩의 처리 효율 증진 및 전력 소모를 방지할 수 있는 효과가 있다.As described above, the encoded data transfer method and the imaging device performing the method according to the present invention have an effect of improving processing efficiency and preventing power consumption of the backend chip.

또한, 본 발명은 이미지 시그널 프로세서가 인코딩된 데이터를 백엔드 칩으로 제공함에 있어 일반적인 인터페이스 구조를 이용함으로써 하드웨어 설계 및 제어 측면에서 유리한 효과도 있다.In addition, the present invention has an advantageous effect in terms of hardware design and control by using a general interface structure in providing the encoded data to the back-end chip to the image signal processor.

또한, 본 발명은 이미지 시그널 프로세서가 인코딩 속도에 따라 입력되는 프레임의 인코딩 여부를 결정할 수 있어 원활한 인코딩 동작 수행이 가능한 효과도 있다.In addition, the present invention has the effect that the image signal processor can determine whether to encode the input frame according to the encoding speed can perform a smooth encoding operation.

상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to embodiments of the present invention, those skilled in the art may variously modify the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. And can be changed.

Claims (17)

촬상 장치의 이미지 시그널 프로세서에 있어서,In the image signal processor of the imaging device, 이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 인코딩하여 인코딩된 이미지 데이터를 생성하는 인코딩부; 및An encoding unit for encoding the image data corresponding to the electrical signal input from the image sensor to generate encoded image data; And 상기 인코딩부에 의해 인코딩된 이미지 데이터를 임시적으로 저장하고, 상기 저장된 인코딩된 이미지 데이터를 수신단으로 전달하는 데이터 출력부를 포함하되,And a data output unit configured to temporarily store image data encoded by the encoding unit, and transfer the stored encoded image data to a receiving end. 상기 데이터 출력부는 상기 인코딩부에 의해 처리된 n번째 프레임의 인코딩된 이미지 데이터 전달 중에 상기 이미지 센서 또는 상기 인코딩부로부터 n+1번째 프레임에 대한 전기 신호의 입력 개시를 통지하는 후속 프레임 입력 통지 신호(V_sync_I 신호)가 입력되면, 상기 n+1번째 프레임의 처리를 스킵(skip)하도록 하는 스킵 명령을 상기 이미지 센서 또는 상기 인코딩부로 입력하고,The data output section signals a subsequent frame input notification signal that notifies the start of input of an electrical signal for the n + 1th frame from the image sensor or the encoding section during transmission of the encoded image data of the nth frame processed by the encoding section. V_sync_I signal) is input, a skip command for skipping the processing of the n + 1 th frame is input to the image sensor or the encoding unit, 상기 스킵 명령에 의해 상기 이미지 센서는 상기 n+1번째 프레임에 대한 전기 신호의 출력을 스킵(skip)하거나, 상기 인코딩부는 상기 이미지 센서로부터 입력된 상기 n+1번째 프레임에 대한 이미지 데이터의 인코딩을 스킵(skip)하며, By the skip command, the image sensor skips the output of the electrical signal for the n + 1 th frame, or the encoding unit encodes the image data for the n + 1 th frame input from the image sensor. Skips, 상기 n은 임의의 자연수인 것을 특징으로 하는 이미지 시그널 프로세서. And n is any natural number. 제1항에 있어서,The method of claim 1, 상기 인코딩부는 JPEG 인코딩 방식, BMP 인코딩 방식, MPEG 인코딩 방식, TV 아웃 방식 중 적어도 어느 하나의 방식으로 상기 이미지 데이터를 인코딩하는 것을 특징으로 하는 이미지 시그널 프로세서.And the encoding unit encodes the image data in at least one of a JPEG encoding scheme, a BMP encoding scheme, an MPEG encoding scheme, and a TV out scheme. 제1항에 있어서,The method of claim 1, 클럭 발생기(Clock Generator)를 더 포함하는 이미지 시그널 프로세서.An image signal processor further comprising a clock generator. 제1항에 있어서,The method of claim 1, 상기 데이터 출력부는 유효한 데이터가 전달되는 구간에만 클럭(Clock) 신호를 상기 수신단으로 출력하는 것을 특징으로 하는 이미지 시그널 프로세서.And the data output unit outputs a clock signal to the receiving end only in a section in which valid data is transmitted. 제3항에 있어서,The method of claim 3, 상기 데이터 출력부는 수직 동기(V_sync) 신호 및 유효 데이터 인에이블(Enable) 신호를 상기 수신단으로 더 출력하는 것을 특징으로 하는 이미지 시그널 프로세서.And the data output unit further outputs a V_sync signal and a valid data enable signal to the receiving end. 제5항에 있어서,The method of claim 5, 상기 데이터 출력부는,The data output unit, 클럭 디스에이블(disable) 신호가 입력되면 상기 클럭 발생기로부터 입력된 클럭 신호의 출력을 중단하는 AND 게이트;An AND gate for stopping output of a clock signal input from the clock generator when a clock disable signal is input; 수직 동기 신호 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 수직 동기 신호를 출력하는 V_sync 발생기;A V_sync generator for outputting a vertical sync signal in a high or low state according to a vertical sync signal control command; 유효 데이터 인에이블 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 유효 데이터 인에이블 신호를 출력하는 H_sync 발생기;An H_sync generator for outputting a valid data enable signal in a high or low state according to a valid data enable control command; 상기 인코딩된 데이터를 임시로 저장하고, 데이터 출력 제어 명령에 따라 저장된 인코딩된 데이터를 출력하는 전송 지연부; 및A transmission delay unit which temporarily stores the encoded data and outputs the stored encoded data according to a data output control command; And 상기 클럭 디스에이블 신호, 상기 수직 동기 신호 제어 명령, 상기 유효 데이터 인에이블 제어 명령, 상기 데이터 출력 제어 명령을 생성하여 출력하는 전송 제어부를 포함하되,And a transmission controller configured to generate and output the clock disable signal, the vertical synchronization signal control command, the valid data enable control command, and the data output control command. 상기 전송 제어부는 상기 전송 지연부에 인코딩된 데이터가 저장되면 상기 인코딩된 데이터 중 유효한 데이터의 출력 구간에만 상기 클럭 신호, 상기 유효 데이터 인에이블 신호가 출력되도록 제어하는 것을 특징으로 하는 이미지 시그널 프로세서.And when the encoded data is stored in the transmission delay unit, the transmission control unit outputs the clock signal and the valid data enable signal only to an output section of valid data among the encoded data. 제6항에 있어서,The method of claim 6, 상기 유효 데이터 인에이블 신호는 상기 수신단에서 기록 인에이블(write enable) 신호로 해석되는 것을 특징으로 하는 이미지 시그널 프로세서.And the valid data enable signal is interpreted as a write enable signal at the receiving end. 제6항에 있어서The method of claim 6 상기 전송 제어부는 상기 전송 지연부에 저장되는 상기 인코딩된 이미지 데이터들의 헤더(Header) 정보 및 테일(Tail) 정보를 이용하여 상기 n번째 프레임의 인코딩 완료 여부를 판단하는 것을 특징으로 하는 이미지 시그널 프로세서.And the transmission controller determines whether the n-th frame has been encoded by using header information and tail information of the encoded image data stored in the transmission delay unit. 제8항에 있어서,The method of claim 8, 상기 n번째 프레임의 인코딩된 이미지 데이터 전달 중에 상기 n+1번째 프레임에 상응하는후속 프레임 입력 통지 신호(V_sync_I 신호)가 입력되면, 상기 전송 제어부는 상기 V_sync 발생기에 의해 하이또는 로우 상태로 출력되는 상기 수직 동기 신호가 현 상태를 유지하도록 제어하는 것을 특징으로 하는 이미지 시그널 프로세서.If a subsequent frame input notification signal (V_sync_I signal) corresponding to the n + 1th frame is input during transmission of the encoded image data of the nth frame, the transmission control unit outputs the high or low state by the V_sync generator. And control the vertical sync signal to maintain its current state. 촬상 장치의 이미지 시그널 프로세서에 있어서,In the image signal processor of the imaging device, 클럭 발생기(Clock Generator);A clock generator; 이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 인코딩하 여 인코딩된 이미지 데이터를 생성하는 인코딩부; An encoding unit for encoding the image data corresponding to the electrical signal input from the image sensor to generate encoded image data; 클럭 디스에이블(disable) 신호가 입력되면 상기 클럭 발생기로부터 입력된 클럭 신호의 출력을 중단하는 AND 게이트;An AND gate for stopping output of a clock signal input from the clock generator when a clock disable signal is input; 수직 동기 신호 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 수직 동기 신호를 출력하는 V_sync 발생기;A V_sync generator for outputting a vertical sync signal in a high or low state according to a vertical sync signal control command; 유효 데이터 인에이블 제어 명령에 따라 하이(High) 또는 로우(Low) 상태의 유효 데이터 인에이블 신호를 출력하는 H_sync 발생기;An H_sync generator for outputting a valid data enable signal in a high or low state according to a valid data enable control command; 상기 인코딩된 데이터를 임시로 저장하고, 데이터 출력 제어 명령에 따라 저장된 인코딩된 데이터를 출력하는 전송 지연부; 및A transmission delay unit which temporarily stores the encoded data and outputs the stored encoded data according to a data output control command; And 상기 클럭 디스에이블 신호, 상기 수직 동기 신호 제어 명령, 상기 유효 데이터 인에이블 제어 명령, 상기 데이터 출력 제어 명령을 생성하여 출력하는 전송 제어부를 포함하되,And a transmission controller configured to generate and output the clock disable signal, the vertical synchronization signal control command, the valid data enable control command, and the data output control command. 상기 클럭 신호, 상기 수직 동기 신호, 상기 유효 데이터 인에이블 신호, 상기 인코딩된 데이터는 미리 지정된 조건에 따라 수신단으로 출력하고, The clock signal, the vertical synchronization signal, the valid data enable signal, and the encoded data are output to a receiver according to a predetermined condition. 상기 전송 제어부는 상기 인코딩부에 의해 처리된 n번째 프레임의 인코딩된 이미지 데이터 출력 중에 상기 이미지 센서 또는 상기 인코딩부로부터 n+1번째 프레임에 대한 전기 신호의 입력 개시를 통지하는 후속 프레임 입력 통지 신호(V_sync_I 신호)가 입력되면, 상기 n+1번째 프레임의 처리를 스킵(skip)하도록 하는 스킵 명령을 상기 이미지 센서 또는 상기 인코딩부로 입력하고,The transmission control unit transmits a subsequent frame input notification signal for notifying the start of input of an electrical signal for the n + 1th frame from the image sensor or the encoding unit during the output of the encoded image data of the nth frame processed by the encoding unit. V_sync_I signal) is input, a skip command for skipping the processing of the n + 1 th frame is input to the image sensor or the encoding unit, 상기 스킵 명령에 의해 상기 이미지 센서는 상기 n+1번째 프레임에 대한 전 기 신호의 출력을 스킵(skip)하거나, 상기 인코딩부는 상기 이미지 센서로부터 입력된 상기 n+1번째 프레임에 대한 이미지 데이터의 인코딩을 스킵(skip)하며, By the skip command, the image sensor skips the output of the electric signal for the n + 1 th frame, or the encoding unit encodes the image data for the n + 1 th frame input from the image sensor. Skips, 상기 n은 임의의 자연수인 것을 특징으로 하는 이미지 시그널 프로세서.And n is any natural number. 제10항에 있어서,The method of claim 10, 상기 유효 데이터 인에이블 신호가 하이(High) 상태인 구간에서만 유효한 인코딩된 데이터가 출력되는 것을 특징으로 하는 이미지 시그널 프로세서.And encoded data valid only in a section in which the valid data enable signal is in a high state. 이미지 센서 및 이미지 시그널 프로세서를 포함하는 촬상 장치에 있어서,An imaging device comprising an image sensor and an image signal processor, 상기 이미지 시그널 프로세서가,The image signal processor, 이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 인코딩하여 인코딩된 이미지 데이터를 생성하는 인코딩부; 및An encoding unit for encoding the image data corresponding to the electrical signal input from the image sensor to generate encoded image data; And 상기 인코딩부에 의해 인코딩된 이미지 데이터를 임시적으로 저장하고, 상기 저장된 인코딩된 이미지 데이터를 수신단으로 전달하는 데이터 출력부를 포함하되,And a data output unit configured to temporarily store image data encoded by the encoding unit, and transfer the stored encoded image data to a receiving end. 상기 데이터 출력부는 상기 인코딩부에 의해 처리된 n번째 프레임의 인코딩된 이미지 데이터 전달 중에 상기 이미지 센서 또는 상기 인코딩부로부터 n+1번째 프레임에 대한 전기 신호의 입력 개시를 통지하는 후속 프레임 입력 통지 신호(V_sync_I 신호)가 입력되면, 상기 n+1번째 프레임의 처리를 스킵(skip)하도록 하는 스킵 명령을 상기 이미지 센서 또는 상기 인코딩부로 입력하고,The data output section signals a subsequent frame input notification signal that notifies the start of input of an electrical signal for the n + 1th frame from the image sensor or the encoding section during transmission of the encoded image data of the nth frame processed by the encoding section. V_sync_I signal) is input, a skip command for skipping the processing of the n + 1 th frame is input to the image sensor or the encoding unit, 상기 스킵 명령에 의해 상기 이미지 센서는 상기 n+1번째 프레임에 대한 전기 신호의 출력을 스킵(skip)하거나, 상기 인코딩부는 상기 이미지 센서로부터 입력된 상기 n+1번째 프레임에 대한 이미지 데이터의 인코딩을 스킵(skip)하며, By the skip command, the image sensor skips the output of the electrical signal for the n + 1 th frame, or the encoding unit encodes the image data for the n + 1 th frame input from the image sensor. Skips, 상기 n은 임의의 자연수인 것을 특징으로 하는 촬상 장치.N is an arbitrary natural number. 촬상 장치의 이미지 시그널 프로세서에서 수행되는 이미지 시그널 프로세싱 방법에 있어서,In the image signal processing method performed in the image signal processor of the imaging device, 이미지 센서로부터 입력된 전기 신호에 상응하는 이미지 데이터를 인코딩하여 인코딩된 이미지 데이터를 생성하는 단계;Encoding the image data corresponding to the electrical signal input from the image sensor to generate encoded image data; 상기 인코딩된 이미지 데이터를 저장하는 단계; 및Storing the encoded image data; And 상기 저장된 인코딩된 이미지 데이터를 수신단으로 출력하는 단계를 포함하되,Outputting the stored encoded image data to a receiving end; n번째 프레임의 인코딩된 이미지 데이터를 출력하는 도중에 상기 이미지 센서로부터 n+1번째 프레임에 대한 전기 신호의 입력 개시를 통지하는 후속 프레임 입력 통지 신호(V_sync_I 신호)가 입력되면, 상기 이미지 센서로 상기 n+1번째 프레임에 대한 전기 신호의 출력을 스킵(skip)하도록 하는 스킵 명령을 전송하거나, 상기 이미지 센서로부터 입력되는 상기 n+1번째 프레임에 대한 이미지 데이터의 인코딩 및 출력을 스킵(skip)하며, If a subsequent frame input notification signal (V_sync_I signal) for notifying the start of the input of the electrical signal for the n + 1th frame is input from the image sensor while outputting the encoded image data of the nth frame, the n Send a skip command to skip the output of the electrical signal for the +1 th frame, or skip the encoding and output of the image data for the n + 1 th frame input from the image sensor, 상기 n은 임의의 자연수인 것을 특징으로 하는 이미지 시그널 프로세싱 방법.And n is an arbitrary natural number. 제13항에 있어서,The method of claim 13, 상기 이미지 데이터는 JPEG 인코딩 방식, BMP 인코딩 방식, MPEG 인코딩 방식, TV 아웃 방식 중 적어도 어느 하나의 방식으로 인코딩되는 것을 특징으로 하는 이미지 시그널 프로세싱 방법.And the image data is encoded in at least one of a JPEG encoding scheme, a BMP encoding scheme, an MPEG encoding scheme, and a TV out scheme. 제13항에 있어서,The method of claim 13, 상기 저장된 인코딩된 데이터 중 유효한 데이터의 출력 구간에만 상기 수신단으로 유효 데이터 인에이블 신호가 출력되는 것을 특징으로 하는 이미지 시그널 프로세싱 방법.And a valid data enable signal is output to the receiving end only in an output section of valid data among the stored encoded data. 제15항에 있어서,The method of claim 15, 상기 유효 데이터 인에이블 신호는 상기 수신단에서 기록 인에이블(write enable) 신호로 해석되는 것을 특징으로 하는 이미지 시그널 프로세싱 방법.And the valid data enable signal is interpreted as a write enable signal at the receiving end. 제13항에 있어서The method of claim 13, 상기 n번째 프레임에 대한 인코딩 완료 여부는 상기 저장되는 인코딩된 이미지 데이터들의 헤더(Header) 정보 및 테일(Tail) 정보를 이용하여 판단되는 것을 특징으로 하는 이미지 시그널 프로세싱 방법.The encoding of the n-th frame is determined using the header information and tail information of the stored encoded image data, characterized in that the image signal processing method.

Images