KR20070039353A - 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법 - Google Patents

저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법 Download PDF

Info

Publication number
KR20070039353A
KR20070039353A KR1020050094585A KR20050094585A KR20070039353A KR 20070039353 A KR20070039353 A KR 20070039353A KR 1020050094585 A KR1020050094585 A KR 1020050094585A KR 20050094585 A KR20050094585 A KR 20050094585A KR 20070039353 A KR20070039353 A KR 20070039353A
Authority
KR
South Korea
Prior art keywords
node
check
decoder
function
density parity
Prior art date
Application number
KR1020050094585A
Other languages
English (en)
Other versions
KR100804793B1 (ko
Inventor
최의영
고영채
노재호
박기홍
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050094585A priority Critical patent/KR100804793B1/ko
Priority to EP06120895A priority patent/EP1777827A1/en
Priority to CN2006101412343A priority patent/CN1953336B/zh
Priority to US11/542,110 priority patent/US7930620B2/en
Priority to JP2006273899A priority patent/JP4651600B2/ja
Publication of KR20070039353A publication Critical patent/KR20070039353A/ko
Application granted granted Critical
Publication of KR100804793B1 publication Critical patent/KR100804793B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 고속의 데이터를 전송하는 디지털 통신 시스템의 신뢰 전파(BP) 알고리즘을 사용하는 저밀도 패러티 검사(Low-Density Parity-Check) 부호 복호기에서 검사 노드 갱신 규칙(Check node update rule)을 지수 함수들의 합으로 근사시켜 연산의 복잡도를 낮추는 동시에 BP 알고리즘과 성능이 대등하도록 하는 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법 및 장치에 관한 것으로서,
본 발명에 의하면, 검사 노드 갱신 시에 사용하는 규칙이 지수 함수의 합으로만 이루어져 있어서 가산기와 쉬프트 레지스터(shift register)로 용이하게 구현할 수 있고, 모든 구간에 대하여 단 하나의 식을 이용하기 때문에 룩업 테이블(look-up table)이 별도로 필요하지 않으며, 기존의 BP 알고리즘을 사용하는 경우에 비해 성능 열화가 거의 발생하지 않게 된다.
LDPC, Sum-Product, LLR, 검사노드, 가변노드, Sign-Min, UMP-BP, Look-up, 복호기

Description

저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법{Method for updating Check Node in Low Density Parity Check Decoder}
도 1a는 패러티 검사 행렬 및 팩터 그래프의 구조를 도시한 도면,
도 1b는 BP 알고리즘에서 검사 노드의 메시지 갱신 과정을 도시한 도면,
도 1c는 검사 노드의 직렬식 갱신 과정을 도시한 도면,
도 1d는 검사 노드의 갱신 수식을 도시한 도면,
도 2는 본 발명을 설명하기 위한 저밀도 패러티 검사 복호기의 기능 블럭을 도시한 기능 블럭도,
도 3은 본 발명의 실시예에 따른 검사 노드 갱신 규칙에서 로그 형태의 보정 함수를 지수 함수로 치환하여 얻는 수식을 도시한 도면,
도 4는 본 발명의 실시예에 따라 검사 노드의 갱신에 적용된 함수의 시험 결과 그래프를 도시한 도면,
도 5는 본 발명에 따른 갱신 알고리즘과 다른 알고리즘의 프레임 오류율(FER) 그래프를 도시한 도면,
도 6은 본 발명에 따른 갱신 알고리즘과 다른 알고리즘의 비트 오류율(BER) 그래프를 도시한 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
200 : 저밀도 패러티 검사 복호기 210 : C To V 엣지메시지 메모리
220 : 변수노드 처리부 230 : 출력 버퍼
240 : 복호 제어부 250 : 검사노드 처리부
260 : V To C 엣지메시지 메모리
본 발명은 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법에 관한 것으로서, 더욱 상세하게는 고속의 데이터를 전송하는 디지털 통신 시스템의 신뢰 전파(Belief Propagation, 이하 BP) 알고리즘을 사용하는 저밀도 패러티 검사(Low-Density Parity-Check, 이하 LDPC) 부호 복호기에서 검사 노드 갱신 규칙(Check node update rule)을 지수 함수들의 합으로 근사시켜 연산의 복잡도를 낮추는 동시에 BP 알고리즘과 성능이 대등하도록 하는 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법에 관한 것이다.
일반적으로, LDPC 부호는 도 1a에 도시된 바와 같이 부호(Code)를 정의하는 패러티 검사 행렬(Parity Check Matrix)의 각 행과 열에 '1'의 수가 매우 적은 부 호로서, 검사 노드(Check Node)와 변수 노드(Variable Node), 그리고 이들을 연결하는 엣지(Edge)로 구성된 팩터 그래프(Factor Graph)에 의해 그 구조가 정의될 수 있는 부호이다.
또한, LDPC 부호는 BP 알고리즘을 사용하여 복호가 가능한데, 이 BP 알고리즘을 사용하면 매우 큰 부호어도 실용적으로 정확하게 복호할 수 있고, 완전 병렬 처리를 가능하게 하기 때문에 처리 속도도 매우 높일 수 있다. 이 BP 알고리즘을 사용하는 복호기는 채널로부터의 우도(Likelyhood)를 이용할 수 있는 연판정 복호기로 제한적인 거리 복호기(Bounded Distance Decoder)보다 뛰어난 성능을 나타낸다. 이렇게 우수한 복호기가 존재하기 때문에 부호의 길이를 크게 늘일 수 있고 블록 크기를 매우 크게 하면 Shannon의 채널 용량 한계까지 근접하는 성능을 보이게 된다. 또한, 블록 크기를 크게 하면 최소 거리(minimum distance)가 증가하게 되어 최소 거리가 작은 터보 부호에서 보이던 검출되지 않는 오류는 거의 나타나지 않게 된다.
한편, BP 알고리즘은 팩터 그래프 상에서 서로 연결된 각 노드 사이의 엣지를 통해 전달된 메시지 값이 각각의 노드들에서 새로운 값으로 반복적으로 갱신(update)되는 과정을 통해 이루어진다. 이때 한 번의 반복(iteration) 과정은 각각의 노드들에서의 값이 모두 갱신되었을 때로 정의된다. 이진(Binary) 통신 시스템일 경우 메시지는 일반적으로 로그-우도율(LLR:Log-Likelyhood Ratio)을 이용하여 표현되며 아래 수학식 1과 같다.
Figure 112005056918727-PAT00001
이때, BP 알고리즘에서 변수 노드에서의 갱신 규칙은 합으로만 이루어져 있어 구현이 용이하나, 검사 노드에서의 갱신 규칙은 하이퍼 볼릭 탄젠트(Hyper Bolic Tangent) 및 많은 곱셈 연산이 존재한다. 따라서, BP 알고리즘은 합곱(Sum-Product) 알고리즘이라 칭하기도 한다.
다음 수학식 2는 임의의 검사 노드 Ci에서 Ci에 엣지로 연결되어 있는 dc개의 변수 노드들(V0, V1, ~ Vdc -2, Vdc -1) 중 Vj로의 메시지를 갱신하는 규칙이며 그 갱신 과정을 도 1b에 도시하였다.
Figure 112005056918727-PAT00002
도 1b에서, 검사 노드 Ci와 dc개의 변수 노드들(V0, V1, ~ Vdc -2, Vdc -1)을 잇는 엣지 상의 메시지들을 모드 갱신해야 하므로 수학식 2를 dc회 수행해야 하며, 이는 하나의 검사 노드 당 dc(dc-1)회의 곱연산이 요구되는 것과 같다. 이와는 다르게 검사 노드 Ci와 dc개의 변수 노드들(V0, V1, ~ Vdc -2, Vdc -1)을 잇는 엣지 상의 메시지들을 도 1c와 같이 도 1d의 수식을 사용하는 검사 노드를 직렬 구성하여 갱신할 수도 있다. 이는 전자의 방식보다 적은 곱연산으로 갱신이 가능하다.
도 1c에서의 각 검사 노드의 갱신값은 도 1d에 도시된 Sign·Min 함수와 도 1d의 (A)와 (B)에 도시된 함수 g(x)의 합으로 표시할 수 있다. 이때, 함수 g(x)는 다음 수학식 3과 같이 표현된다.
Figure 112005056918727-PAT00003
한편, 도 1d의 수식을 이용한 도 1c와 같은 검사 노드 갱신 방법이 수학식 2를 사용하는 BP 알고리즘에 비해 적은 연산을 요구하지만 여전히 구현하기 어려운 함수 g(x)의 계산을 포함하고 있다.
따라서, 이러한 g(x)의 구현을 용이하게 하기 위한 여러가지 방법이 연구되어 왔다. 도 1d의 계산을 용이하게 하기 위해 g(x)를 '0'이라 놓고 두 입력값의 부호와 최소값만 취하는 Sign·Min 방식(UMP-BP라고 함), Sign·Min 방식을 보정하기 위해 1 보다 큰 어떠한 값으로 나누어 주는 Normalize-BP 알고리즘도 있지만 기존의 BP 알고리즘에 비해 성능 열화가 심하다는 문제점이 있다.
한편, g(x)를 구현하기 쉽게 g'(x)로 근사시키는 방법으로, 양자(Quantization) 방식, 선형 근사(Linear Approximation), 및 구분(Piecewise) 선형 근사 방식 등이 있다. 이 중에 구분 선형 근사 방식은 기존의 방법들에 비해 성능이 뛰어나 BP 알고리즘에 유사한 성능을 보이지만, 구간마다 다른 함수를 사용하고 룩업(Look-up) 테이블이 필요하다는 문제점이 있다.
상기 문제점을 해결하기 위해 본 발명은, 고속의 데이터를 전송하는 디지털 통신 시스템의 신뢰 전파(BP) 알고리즘을 사용하는 저밀도 패러티 검사(LDPC) 부호 복호기에서 검사 노드 갱신 규칙을 지수 함수들의 합으로 근사시켜 연산의 복잡도를 낮추는 동시에 BP 알고리즘과 성능이 대등하도록 하는 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법은, 다수의 검사 노드가 각각의 변수 노드로부터 LLR 메시지를 수신하는 단계; 상기 각 검사 노드마다 상기 LLR 메시지를 직렬로 구성하는 단계; 및 지수 함수들의 합으로 근사시킨 g'(x) 함수를 포함하는 함수를 통해 상기 검사 노드의 갱신을 수행하는 단계;를 포함하는 것을 특징으로 한다.
상기 g'(x) 함수는 제1 텀(Term)과, 제2 텀, 및 제3 텀의 합으로 구성되고, 상기 g'(x) 함수는,
Figure 112005056918727-PAT00004
로 나타내는 것을 특징으로 한다.
상기 g'(x) 함수는 2의 지수 함수로 이루어지며, 상기 제3 텀의 지수 함수를 사용할 경우에, 검사 성능을 보장하는 α 값을 선택하는 것을 특징으로 한다.
상기 2의 지수 함수는,
Figure 112005056918727-PAT00005
로 나타내는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 2는 본 발명을 설명하기 위한 저밀도 패러티 검사 복호기의 기능 블럭을 도시한 기능 블럭도이다.
도 2에 도시된 바와 같이, LDPC 복호기(200)는, C To V 엣지메시지 메모리(Check Node To Variable Node Edge Message Memory:210), 변수노드 처리부(Variable Node Processor:220), 출력 버퍼(Output Buffer:230), 복호 제어부(Decoder Control Module:240), 검사노드 처리부(Check Node Processor:250), 및 V To C 엣지메시지 메모리(Variable Node To Check Node Edge Message Memory:260)를 포함한 구성을 갖는다.
즉, LDPC 복호기(200)는, 각 엣지를 통해 수신된 부호어의 각 비트에 대해 해당 비트가 '0'이거나 '1'이었을 확률을 계산하게 된다. LDPC 복호기(200)가 계산한 확률 정보를 '메시지'라고 부르며, 패러티 검사 행렬에서 정의된 각 패러티를 통해 메시지의 품질을 검사할 수 있다.
이때, C To V 엣지메시지 메모리(210)는 검사 노드에서 엣지를 통해 변수 노드로 전달되는 메시지를 저장하고, V To C 엣지메시지 메모리(260)는 변수 노드에서 엣지를 통해 검사 노드로 전달되는 메시지를 저장하게 된다.
한편, 각 변수 노드들은 입력된 부호화 심볼들의 LLR 값을 수신하며, 변수노드 처리부(220)는 각 변수 노드들을 통해 수신된 LLR 값을 변수 노드 갱신 규칙에 따라 갱신하여 검사 노드로 전달한다. 이에 대하여, 검사노드 처리부(250)는 각 변수 노드로부터 수신한 부호화 심볼들을 본 발명에 따른 검사 노드 갱신을 위해, 도 1c처럼 각 검사 노드에 대하여 직렬로 구성한 후, 도 1d의 계산 중 함수 g(x)를 지수 함수들의 합으로 근사시킨 g'(x)로 대체하여 연산한 결과를 다시 변수 노드에게 전송해 준다.
출력 버퍼(230)는 변수 노드의 각 부호화 심볼들을 임시로 저장한다.
그리고, 복호 제어부(240)는 변수노드 처리부(220)와 검사노드 처리부(250)를 포함하는 각 처리부를 제어하여 메시지 반복 갱신이 이루어지도록 한다.
본 발명의 실시예에 따른 도 3에 도시된 갱신에 이용되는 함수는, 수학식 3과 같이 전개되는 로그 형태의 g(x) 함수를 테일러(Taylor)의 정리에 따라 도 3의 (a)와 같이 지수 형태의 함수로 치환하고, 도 3의 (a)에서 3 번째 텀(Term) 부분(A)을 도 3의 (b)와 같이 2-α (B)로 근사시켜 3 개의 텀(Term)으로 이루어진 함수를 얻게 된다. 이어, 도 3의 (b)와 같이 표시된 함수에서 α를 "4|x|+2"로 치환하여 정리하면 도 3의 (c)에 도시된 2의 지수 함수로 표시할 수 있다. 이는 쉬프트 레지스터(Shift Register)만으로 값을 얻을 수 있어 편리하다. 따라서, 본 발명의 갱신에 따른 함수는 도 1d의 함수 g(x)를 기하급수적(Exponential) 지수 함수에 근사시킨 것이며, 도 3에 도시된 바와 같이 지수 함수들의 합으로만 이루어진 함수이다.
따라서, LDPC 복호기(200)에서 검사 노드는 각 변수 노드들로부터 LLR 메시지를 수신하고, 각 메시지들을 근거로 연산을 수행한다. 즉, LDPC 복호기(200)는 도 1c처럼 각 검사 노드에 대하여 직렬로 구성한 후 도 1d의 계산 중 함수 g(x)를 도 3에 도시된 지수 함수들의 합으로 근사시킨 g'(x) 함수에 따라 갱신을 수행한다. 이때, g'(x) 함수는 도 3의 (b)에 도시된 바와 같이 제1 텀과 제2 텀 및 제3 텀으로 이루어지며, 도 3의 (c)와 같이 2의 지수 함수로 나타낼 수 있다. 또한, g'(x) 함수에서, 제1 텀(Term)은 늘 사용하게 되고, 제2 텀과 제3 텀은 필요에 따라 사용하게 된다.
도 4는 본 발명의 실시예에 따라 검사 노드의 갱신에 적용된 함수 g'(x)의 시험 결과 그래프를 도시한 것으로서, 본 발명에 따른 지수 형태의 함수에서 제1 텀, 제2 텀, 및 제3 텀에 대한 함수의 결과값이 원래의 함수 g(x)에 근사되고 있음을 보여준다.
도 5는 본 발명에 따른 갱신 알고리즘과 다른 알고리즘의 프레임 오류율(FER) 그래프를 도시한 것이며, 도 6은 본 발명에 따른 갱신 알고리즘과 다른 알고리즘의 비트 오류율(BER) 그래프를 도시한 것이다.
도 5 및 도 6은 IEEE 802.11n 기술 그룹의 TGn Sync 행렬을 이용하고, 부호율(Code Rate) R은 1/2, 코드워드 크기(Cordword Size)는 1728, 블럭 크기(Block Size)는 72로 설정하고, 가산 백색 가우스 분포 잡음(AWGN:Additive White Gaussian Noise)과 BPSK(Binary Phase Shift Key) 등을 가정하여 얻은 시험 결과이다. 또한, 도 5는 BP와, Piecewise-linear 근사, 본 발명에 따른 갱신 함수의 제1 텀, 제2 텀, 제3 텀에 근사, Normalized BP, 및 UMP-BP에 대한 프레임 오류율(FER:Frame Error Rate)을 도시한 것으로서, 본 발명의 갱신 함수에 따른 제1 텀 내지 제3 텀에 대한 결과 값이 BP 알고리즘에 의한 성능 결과 값에 거의 일치하고 있음을 알 수 있다. 그리고, 도 6에 도시된 비트 오류율(Bit Error Rate)도 마찬가지로 도 3에 도시된 본 발명의 갱신 함수에 따른 제1 텀 내지 제3 텀까지에 대한 결과 값이 BP 알고리즘에 의한 성능 결과 값에 거의 일치하고 있음을 알 수 있다.
전술한 바와 같이 본 발명에 의하면, 고속의 데이터를 전송하는 디지털 통신 시스템의 신뢰 전파(BP) 알고리즘을 사용하는 저밀도 패러티 검사(LDPC) 부호 복호 기에서 검사 노드 갱신 규칙을 지수 함수들의 합으로 근사시켜 연산의 복잡도를 낮추는 동시에 BP 알고리즘과 성능이 대등하도록 하는 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법을 실현할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 바와 같이 본 발명에 의하면, 검사 노드 갱신 시에 사용하는 규칙이 지수 함수의 합으로만 이루어져 있어서 가산기와 쉬프트 레지스터(shift register)로 용이하게 구현할 수 있고, 모든 구간에 대하여 단 하나의 식을 이용하기 때문에 룩업 테이블(look-up table)이 별도로 필요하지 않으며, 기존의 BP 알고리즘을 사용하는 경우에 비해 성능 열화가 거의 발생하지 않게 된다.

Claims (6)

  1. 다수의 검사 노드가 각각의 변수 노드로부터 LLR(Log-Likelihood Ratio) 메시지를 수신하는 단계;
    상기 각 검사 노드마다 상기 LLR 메시지를 직렬로 구성하는 단계; 및
    상기 LLR 메시지를 근거로, 지수 함수들의 합으로 근사시킨 g'(x) 함수를 포함하는 함수를 통해 상기 검사 노드의 갱신을 수행하는 단계;를 포함하는 것을 특징으로 하는 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법.
  2. 제 1 항에 있어서,
    상기 g'(x) 함수는 제1 텀(1st Term)과, 제2 텀(2nd Term), 및 제3 텀(3rd Term)의 합으로 구성된 것을 특징으로 하는 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 g'(x) 함수는,
    Figure 112005056918727-PAT00006
    로 나타내는 것을 특징으로 하는 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법.
  4. 제 2 항에 있어서,
    상기 제3 텀의 지수 함수를 사용할 경우에, 검사 성능을 보장하는 α 값을 선택하는 것을 특징으로 하는 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법.
  5. 제 1 항에 있어서,
    상기 지수 함수는 2의 지수 함수로 이루어진 것을 특징으로 하는 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법.
  6. 제 5 항에 있어서,
    상기 2의 지수 함수는,
    Figure 112005056918727-PAT00007
    로 나타내는 것을 특징으로 하는 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법.
KR1020050094585A 2005-10-07 2005-10-07 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법 KR100804793B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050094585A KR100804793B1 (ko) 2005-10-07 2005-10-07 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법
EP06120895A EP1777827A1 (en) 2005-10-07 2006-09-19 Method for updating check node in low density parity check decoder
CN2006101412343A CN1953336B (zh) 2005-10-07 2006-09-29 在低密度奇偶校验解码器中更新校验节点的方法
US11/542,110 US7930620B2 (en) 2005-10-07 2006-10-04 Method for updating check node in low density parity check decoder
JP2006273899A JP4651600B2 (ja) 2005-10-07 2006-10-05 低密度パリティ検査復号器における検査ノード更新方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050094585A KR100804793B1 (ko) 2005-10-07 2005-10-07 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법

Publications (2)

Publication Number Publication Date
KR20070039353A true KR20070039353A (ko) 2007-04-11
KR100804793B1 KR100804793B1 (ko) 2008-02-20

Family

ID=37807904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050094585A KR100804793B1 (ko) 2005-10-07 2005-10-07 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법

Country Status (5)

Country Link
US (1) US7930620B2 (ko)
EP (1) EP1777827A1 (ko)
JP (1) JP4651600B2 (ko)
KR (1) KR100804793B1 (ko)
CN (1) CN1953336B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7900126B2 (en) * 2006-09-28 2011-03-01 Via Telecom, Inc. Systems and methods for reduced complexity LDPC decoding
US8001452B2 (en) * 2006-11-17 2011-08-16 Agere Systems Inc. Methods and apparatus for soft decision decoding using reliability values based on a log base two function
KR20080100750A (ko) * 2007-05-14 2008-11-19 삼성전자주식회사 데이터 읽기 장치 및 그 방법
TW200901637A (en) * 2007-06-27 2009-01-01 Univ Nat Central Fast decoding method for low density parity check code (LDPC)
JP2010114862A (ja) 2008-10-10 2010-05-20 Panasonic Corp 符号化器、送信装置及び符号化方法
US8495450B2 (en) * 2009-08-24 2013-07-23 Samsung Electronics Co., Ltd. System and method for structured LDPC code family with fixed code length and no puncturing
JP5493602B2 (ja) * 2009-08-31 2014-05-14 富士通株式会社 復号化装置及び復号化方法
US8560911B2 (en) * 2009-09-14 2013-10-15 Samsung Electronics Co., Ltd. System and method for structured LDPC code family
US8971261B2 (en) 2010-06-02 2015-03-03 Samsung Electronics Co., Ltd. Method and system for transmitting channel state information in wireless communication systems
US8732565B2 (en) 2010-06-14 2014-05-20 Samsung Electronics Co., Ltd. Method and apparatus for parallel processing in a gigabit LDPC decoder
US9634693B2 (en) 2010-08-12 2017-04-25 Samsung Electronics Co., Ltd Apparatus and method for decoding LDPC codes in a communications system
US9048867B2 (en) * 2013-05-21 2015-06-02 Lsi Corporation Shift register-based layered low density parity check decoder
KR102180476B1 (ko) 2013-12-17 2020-11-18 삼성전자주식회사 촬상 렌즈 시스템 및 이를 채용한 촬상 장치
JP2016144052A (ja) * 2015-02-02 2016-08-08 株式会社東芝 復号装置および復号方法
US9564921B1 (en) * 2015-02-04 2017-02-07 Microsemi Storage Solutions (U.S.), Inc. Method and system for forward error correction decoding based on a revised error channel estimate
CN110474647B (zh) * 2019-07-03 2023-05-23 深圳市通创通信有限公司 有限域构造的ldpc码的译码方法、装置、译码器及存储介质

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7107511B2 (en) * 2002-08-15 2006-09-12 Broadcom Corporation Low density parity check (LDPC) code decoder using min*, min**, max* or max** and their respective inverses
KR20030016720A (ko) * 2001-08-21 2003-03-03 한국전자통신연구원 신호대 잡음비 추정에 의한 엘디피씨 복호화 장치의 최대반복 복호수 적응 설정 장치 및 그 방법과, 이 장치를포함하는 엘디피씨 복호화 장치 및 그 방법
JP3808769B2 (ja) 2001-12-27 2006-08-16 三菱電機株式会社 Ｌｄｐｃ符号用検査行列生成方法
KR100891782B1 (ko) * 2002-06-11 2009-04-07 삼성전자주식회사 고속 데이터 전송 시스템에서 순방향 오류 정정 장치 및방법
EP1568140A1 (en) * 2002-11-27 2005-08-31 Koninklijke Philips Electronics N.V. Running minimum message passing ldpc decoding
KR100502608B1 (ko) * 2002-12-24 2005-07-20 한국전자통신연구원 계산이 간단한 저밀도 패리티 검사 부호를 위한 메시지 전달 복호기
KR100511552B1 (ko) * 2003-04-04 2005-08-31 한국전자통신연구원 이동통신에서 ｌｄｐｃ부호의 복호 복잡도 감소 방법.
KR20040101743A (ko) * 2003-05-26 2004-12-03 삼성전자주식회사 통신 시스템에서 저밀도 패리티 검사 코드의 복호 장치 및방법
US7159170B2 (en) * 2003-06-13 2007-01-02 Broadcom Corporation LDPC (low density parity check) coded modulation symbol decoding
EP1503503A1 (en) 2003-07-29 2005-02-02 Broadcom Corporation LDPC (low density parity check) coded modulation hybrid decoding
KR100632268B1 (ko) * 2003-12-24 2006-10-11 한국전자통신연구원 Ｌｄｐｃ 부호 부호화 및 복호화 방법, 및 ｌｄｐｃ패러티 검사 행렬 형성 방법.
JP4296949B2 (ja) * 2004-02-03 2009-07-15 ソニー株式会社 復号装置及び方法、並びに情報処理装置及び方法
WO2005112272A1 (en) * 2004-05-14 2005-11-24 University Of Alberta Method and apparatus for digit-serial communications for iterative digital processing algorithms
WO2006059688A1 (ja) * 2004-12-02 2006-06-08 Mitsubishi Denki Kabushiki Kaisha 復号装置及び通信装置
US7475103B2 (en) * 2005-03-17 2009-01-06 Qualcomm Incorporated Efficient check node message transform approximation for LDPC decoder

Also Published As

Publication number Publication date
KR100804793B1 (ko) 2008-02-20
JP2007104685A (ja) 2007-04-19
US7930620B2 (en) 2011-04-19
JP4651600B2 (ja) 2011-03-16
EP1777827A1 (en) 2007-04-25
CN1953336A (zh) 2007-04-25
US20070094568A1 (en) 2007-04-26
CN1953336B (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
KR100804793B1 (ko) 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법
US7137060B2 (en) Forward error correction apparatus and method in a high-speed data transmission system
JP5199255B2 (ja) 近傍信頼性に依存するスケジューリングを用いたメッセージ・パッシングによる復号方法
US7395487B2 (en) Common circuitry supporting both bit node and check node processing in LDPC (Low Density Parity Check) decoder
JP4627317B2 (ja) 通信装置および復号方法
US8683303B2 (en) Operational parameter adaptable LDPC (low density parity check) decoder
US7409628B2 (en) Efficient design to implement LDPC (Low Density Parity Check) decoder
US7587659B2 (en) Efficient front end memory arrangement to support parallel bit node and check node processing in LDPC (Low Density Parity Check) decoders
US10498363B2 (en) Low density parity check decoder using binary logarithm and decoding method thereof
KR20080053346A (ko) 저밀도 패리티 검사 디코더용 방법 및 장치
US8880973B1 (en) Detector-decoder interface for GF(q) iterative decoding
KR20040101743A (ko) 통신 시스템에서 저밀도 패리티 검사 코드의 복호 장치 및방법
CN107404321B (zh) 用于纠错码解码的方法和设备
CN110830049B (zh) 一种基于密度进化改进偏移最小和的ldpc译码方法
US7383485B2 (en) Fast min*- or max*-circuit in LDPC (low density parity check) decoder
Lewandowsky et al. Optimum message mapping LDPC decoders derived from the sum-product algorithm
US9614548B1 (en) Systems and methods for hybrid message passing and bit flipping decoding of LDPC codes
US7447985B2 (en) Efficient design to implement min**/min**- or max**/max**- functions in LDPC (low density parity check) decoders
KR20090012189A (ko) Ｌｄｐｃ 부호의 성능 개선을 위한 스케일링 기반의 개선된ｍｉｎ-ｓｕｍ 반복복호알고리즘을 이용한 복호 장치 및그 방법
KR20150031568A (ko) 디지털 비디오 방송 시스템에서 LDPC(Low Density Parity Check) 복호기 및 LDPC 복호기의 복호화 방법
CN113228520A (zh) 用于对由至少两个约束节点组成的代码进行解码的迭代解码器
Sarkis et al. Reduced-latency stochastic decoding of LDPC codes over GF (q)
KR20090064268A (ko) 가변 보정값을 이용한 복호화 장치 및 그 방법
CN112470405A (zh) 非二进制码的消息传递解码的可变节点处理方法和设备
Kim Improved trellis-based decoder for non-binary LDPC codes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180117

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 13