KR20070039092A - 고 해상도 캐소드 구조 - Google Patents

Abstract

이 발명은 캐소드들(4, 20)을 형성하는 제1 하위 금속화 레벨, 전기적 절연층(6), 인출 그리드들(10, 12)을 형성하는 제2 상위 금속화 레벨, 상기 제2 금속화 레벨 및 상기 전기적 절연층 내 형성된 개구들(21), 이들 개구들에 배열된 전자 방출수단(22)의 라인들을 포함하는, 행들 및 열들로 배열된 FED 화면의 3극형 캐소드 구조에 있어서, 상기 라인들은 상기 화면의 행들의 방향에 평행한 것을 특징으로 하는 3극형 캐소드 구조에 관한 것이다.

Description

고 해상도 캐소드 구조{HIGH RESOLUTION CATHODE STRUCTURE}

본 발명은 방출성 캐소드 분야 및 이들을 화면들의 제조에 적용하는 것에 관한 것이다.

탄소 나노튜브들에 기반하여 화면들의 제조에 특히 적용될 수 있다.

화면의 해상도는 화면의 표시 질에 영향을 미치는 중요한 요소이며 디바이스가 사용될 수 있는 적용의 유형을 부분적으로 콘트롤한다.

또한, 주어진 해상도에서, 제조의 용이성은 제조비용에 영향을 미치는 중요 요소이다.

탄소 나노튜브들에 기초한 FED 화면들은 이들의 낮은 제조비용에 기여하는 상당히 큰 허용공차(tolerance)의 기하구조들을 가진 캐소드 구조들을 이용한다.

FED 화면들은 행들 및 열들로 구성되고, 행 및 열의 교점이 화소를 정의한다. 표시할 데이터는 열들에 동시에 가져온다. 각 행은 전체 화면을 어드레스하기 위해서 순차로 스캔된다.

FR 2836279 문헌에 기재된 바와 같이 3극형 캐소드(1)의 구조를 도 1a 및 도 1b에 도시하였다. 이것은,

- 화면에 열들의 방향으로 배열된 캐소드를 형성하는 제1 금속화 레벨(4)로 서, 이 제1 레벨(하위 레벨)은 예를 들면 방출 균일성을 향상시키는 실리콘으로 만들어진 선택적 저항층(2)을 지지하는 것인, 제1 금속화 레벨(4),

- 저항층과 제2 금속화 레벨(10) 사이에 절연체(6)(예를 들면 실리카)를 포함한다.

이 금속화 레벨(10)(상위 레벨)은 전자들을 인출하는 화면 제어 그리드들에 해당된다. 이들 그리드들은 화면 열들의 방향으로 배열된다.

그리드들(10)과 동일 레벨에 놓여진 그리드 도체들(12)은 그리드들을 서로간에 그리고 화면 상의 행들의 방향으로 배열된 주 그리드 도체(11)에 연결한다. 마찬가지로, 캐소드들(4)과 동일 레벨 상의 캐소드 도체들(13)은 캐소드들을 서로간에 연결시킨다(도 1b).

방출수단, 예를 들면 탄소 나노튜브들(14)은 그루브(groove)(16) 내 저항층 상에 놓여진다. 이 그루브(16)는 그리드들 및 절연층(6) 내 만들어진 개구이다.

통상적으로, 그루브(16)의 폭은 약 15㎛이며, 그리드들은 도 1a에 나타낸 바와 같이 25㎛ 정도의 피치를 갖고 배열된다.

그루브(16)는 그리드들(10) 및 캐소드들(4)과 함께, 도 1b에 도시된 바와 같이, 화면 상에 열들의 방향으로 배열된다.

방출된 전자빔의 발산은 애노드 상에 놓인 인광 영역에 관하여 중첩 δ을 정한다(도 2). 통상적으로, 화면 해상도를 정하는 컬러 피치(P)는 행 방향으로 중첩에 2배이다. 이것은 열들에 나란한 스트립으로 컬러 인광체들이 배열될 때 특히 그러하다.

도 1a 및 도 1b에 도시된 구조의 경우에, 통상적으로 이 중첩은 1mm의 애노드-캐소드 거리와 3kv의 애노드 전압에 있어선 - 이것은 1.4mm의 컬러 화소들로 된다- 240㎛이다.

이러한 유형의 해상도는 대형 화면들엔 사용될 수 있으나 예를 들면 50cm 대각선의 고상세 화면들(1000 라인들)에선 사용하지 못한다.

그러므로, 도 1a에 도시한 캐소드의 본연의 단순성을 유지하면서 해상도를 향상시킬 수 있는 새로운 화면 구조를 찾는 문제가 발생한다.

<발명의 요약>

먼저, 본 발명은 캐소드들을 형성하는 제1 하위 금속화 레벨, 전기적 절연층, 인출 그리드들을 형성하는 제2 상위 금속화 레벨, 상기 제2 금속화 레벨 및 상기 전기적 절연층 내 형성된 개구들, 이들 개구들에 배열된 전자 방출수단의 라인들을 포함하는, 행들 및 열들로 배열된 FED 화면의 3극형 캐소드 구조에 있어서, 상기 라인들은 상기 화면의 행들의 방향에 평행한 3극형 캐소드 구조에 관한 것이다.

본 발명에 따라서, 구조는 공지의 구조들에 비교해 90°만큼 회전된다. 즉 방출수단이 배치된 그루브들은 라인들의 방향에 평행하다.

결과는 빔 중첩이 상당히 개선되는 것이다.

평행한 행들 혹은 그리드들은 그리드들의 방향에 수직한 방향으로 반산 전계 구조를 생성하는데 기여한다.

그러나, 그리드들을 형성하는 행들에 평행한 전계성분은 실질적으로 제로이 다.

그러므로, 본 발명은 캐소드들을 형성하는 제1 하위 금속화 레벨, 전기적 절연층, 인출 그리드들을 형성하는 제2 상위 금속화 레벨, 상기 제2 금속화 레벨 및 상기 전기적 절연층 내 형성된 개구들, 이들 개구들에 배열된 전자 방출수단의 라인들을 포함하는, 행들 및 열들로 배열된 FED 화면의 3극형 캐소드 구조에 있어서, 상기 개구들은 인출 그리드들 및 행 도체들에 평행하게 배열되는 3극형 캐소드 구조에 관계된 것이다.

개구들은 행들의 방향에 평행한 하나 혹은 몇 개의 그루브들을 포함할 수 있다.

행들 및 열들은 화소들을 정의하며, 그리드들은 화면 상의 행들의 방향에 평행한 밴드들 형태이고 적어도 한 그리드 도체를 통해 각 화소에서 서로간에 접속된다.

그리드들은 그리드 도체들에 의해 또한 접속될 수 있고 각 한 쌍의 이웃한 도체들은 측방향으로 화소의 경계를 정한다.

그리드들은 그리드 도체들에 의해 접속될 수 있고, 이들 그리드 도체들 각각은 열들의 방향으로 화소의 대칭축 상에 놓여진다.

그리드 도체는 동일 라인의 임의의 한 쌍의 전자 방출수단에 대해, 동일 라인에 2개의 이웃한 전자 방출수단 사이를 통과할 수 있다.

그리드들은 그리드 도체들에 의해 접속될 수 있고, 도체들을 연결하는 몇 개는 열들의 방향으로 각 화소에 놓인다.

바람직하게, 이 경우 화소들은 측방향 그리드 도체를 포함하지 않으므로 측방향 도체들에 기인한 전기적 교란들이 제거될 수 있다.

전자 방출기들은 탄소 혹은 실리콘으로 만들어진 나노튜브들 혹은 나노섬유들에 기반하는 것이 바람직하다.

본 발명은 행들 및 열들로 배열된 FED 화면의 3극형 캐소드 구조를 제조하는 방법에 있어서,

제1 하위 금속화 레벨에 캐소드들을 형성하는 단계,

전기적 절연층, 및 제2 상위 금속화 레벨을 형성하는 단계,

상기 제2 금속화 레벨에 그리드들을 형성하기 위해서, 상기 제2 금속화 레벨 및 상기 전기적 절연층을 개구하는 단계,

이들 개구들 내 배열되며 상기 화면의 행들의 방향에 평행하고 상기 개구들 사이에 배열되는 것인 전자 방출수단의 라인들을 형성하는 단계를 포함하는, 방법에 관계된다.

상기 방법은 상기 제1 금속화 레벨 상에 저항층을 형성하는 단계를 더 포함할 수 있다.

상기 개구들은 상기 제2 금속화 레벨 및 상기 전기적 절연층 내에서 에칭될 수 있다.

상기 개구들에 촉매 패드들이 증착될 수 있고 상기 전자 방출수단은 상기 패드들 상에서 성장된다.

상기 전자 방출수단은 예를 들면 CVD 공정을 사용하여 형성되는, 탄소 혹은 실리콘으로 만들어진 나노튜블 혹은 나노섬유들을 포함할 수 있다.

변형예로서, 상기 전자 방출수단은 상기 개구들의 바닥에 추가될 수 있다.

도 1a, 도 1b 및 도 2는 종래 기술에 따른 캐소드 구조를 도시한 것이다.

도 3, 도 4b, 도 4b, 도 5a 및 도 5b는 본 발명에 따른 캐소드 구조들을 도시한 것이다.

도 6a 및 도 6b는 각각 종래 기술 및 본 발명에 따른 구조들을 도시한 것이다.

본 발명에 따른 구조의 제1 실시예를 에미터 디바이스의 화소를 도시한 도 3에 도시하였다. 이것은 단색화소이고 컬러 화소(컬러 화소는 3개의 단색 화소들(하나는 적색용, 하나는 녹색용 하나는 청색용)을 포함한다)의 서브-화소라고도 한다.

이 구조의 기본 요소들(제1 금속화 레벨, 저항층, 절연체, 등)은 도 1a에 구조의 경우와 동일한 방식으로 얻어진다.

즉, 본 발명에 따른 디바이스는,

- 화면 캐소드(하위 레벨)을 이루는 제1 금속화 레벨(4);

- 방출 균일성을 향상시키며 캐소드(4) 상에 지지되고 예를 들면 실리콘으로 만들어지는 선택적 저항층(2);

- 저항층(2)과 제1 금속화 레벨(10) 사이에 있고 제어 그리드들(10)을 만드는데 사용되는 절연체(6)를 또한 포함한다.

조립체는 애노드와 더불어(도 1a에 도시되어 있지 않음) 3극 구조를 형성한다.

그러나 도 1b와는 달리, 방출수단이 놓여있고 이 경우 나노튜브들인 그루브들(21)은 그리드들(10) 및 캐소드들(4)과 동일한 방식으로 화면 행들의 방향으로 나란하게 배열된다.

그리드들(10)은 그리드 도체들(12)(이 경우 열들의 방향으로 배열되어 있음)을 통해 서로 연결되고 행들의 방향으로 잔존해 있는 그리드(11)의 주 도체들에 연결된다. 캐소드들은 하위 금속화 레벨(도 1a에서 레벨(4))에 의해 형성되고 열들의 방향으로 배열되어 캐소드 도체들(20)에 의해 서로 연결된다.

도 3에서, 도시된 화소는 주 그리드 도체들(11)에 평행하고 그리드들(10)에 의해 격리된 3개의 그루브들을 포함한다.

보다 일반적으로, 화소는 행으로 배열된 도체들에 의해 서로간에 격리된 n개의 나란한 그루브들을 포함할 수 있다.

그루브(21)는 화면의 행들의 방향을 따라 배열된 전자 방출요소들의 패드들 혹은 아일랜드(island)들(22)을 포함한다.

이들 방출요소들은 저항층(2)을 통해서 혹은 아마도 기판의 전체 표면 상에 만들어진 금속층을 통해서 캐소드들(4)에 전기적으로 접속된다.

그리드들은 그리드 도체들에 평행하게 그루브들과 동일한 방향으로 배열된다.

행들에 평행한 라인들로 방출요소들 혹은 수단의 배열은 빔의 중첩을 상당히 개선한다.

화면 상에 행들의 방향으로 평행하게 배열된 그리드들(10)은 그리드들의 방향에 수직한(따라서 행들에 수직한) 방향으로 발산하는 필드 구조를 생성하는데 기여한다.

한편, 그리드들에 평행한(따라서 라인들에 평행한) 전계성분은 실질적으로 제로이다.

이 성분은 그리드들(10)이 무한히 길었다면 대칭에 기인하여 절대적으로 제로가 될 것이다.

그러나, 그루브들 각각의 단부들에 놓인 방출수단은 그리드들을 연결하는 그리드 도체들(12)에 기인해서, 발산 전계 성분을 받게 될 것이다.

이러한 상황은 도 4a-5b에 도시된 화소 구조들을 사용하여 개선될 수 있다.

이들 도면들의 경우에, 측방향 그리드 도체들(12)은 제거하여 중앙 그리드 도체(31)(도 4a, 4b) 혹은 몇 개의 중앙 그리드 도체들(41)(도 5a, 5b)로 대치되었다.

그리드 도체들(10)은 도 4a 및 도 5a에 도시한 바와 같이, 측방향 그리드 도체들(12)에 의해 먼저 점유된 위치의 레벨에서 멈추어 있거나, 측방향 그리드 도체들(12)에 의해 먼저 점유된 위치 위로 연장하여 있다(도 4b 및 도 5b).

이에 따라, 측방향 그리드 도체들(12)은 각 화소마다 제거될 수 있고, 이에 따라 이들 측방향 도체들에 의해 야기되는 전기적 교란들이 제거된다.

중앙 그리드 도체들(31, 41)에 의해 야기되는 발산 현상들은 이들이 단일 화 소 내에서 그들의 영향을 발휘하기 때문에(이웃 화소들에 교란들을 야기할 수 있는 도 3의 측방향 그리드 도체들(12)과는 달리) 교란이 덜 하다.

또한, 0V에 있고 화소의 끝에 놓여진 캐소드는 화소 안쪽을 향하여 전자들을 집중시킨다. 그러므로, 도 4a, 도 4b, 도 5a, 도 5b에 이들 구성들은 도 3에 구성보다는 더 유리하다.

몇 개의 중앙 그리드 도체들(41)을 구비한 도 5a 및 도 5b의 변형예는 2개의 중앙 도체들(41)에 의해 제공된 용장성에 기인해서, 도 4a 및 도 4b의 중앙 도체(31)의 절단문제들을 허용한다.

이들 실시예들에서, 화소는 화면 상에 행들의 방향으로 배열된 그리드들에 의해 서로간에 격리된 n 개의 평행한 그루브들을 포함하고 각 라인은, 상기 그리드들을 연결하며 화면 열들의 방향으로 배열된 그리드 도체들(31, 41)에 의해 2개(도 4a, 도 4b) 혹은 3이상의(도 5a, 도 5b) 세그먼트들 혹은 섹터들로 분리된다. 그리드 도체를 동일 라인 혹은 그루브에서 그리고 아마도 각 라인 혹은 그루브에 있어서 이웃 방출소자들 구성의 두 개의 패드들 혹은 아일랜드들 사이로 통과하게 하는 것도 가능하다.

도 6a는 이들 그리드들 사이에 배열된 4개 행들의 그리드들 및 3개 라인들의 나노튜브들을 포함하는 종래 기술에 따른 서브-화소의 구조를 도시한 것이다. 열들의 방향은 도면의 윗 부분에 화살표로 나타내었다.

패드들의 크기는 5㎛ x 10㎛이고 그루브의 폭(l)은 15㎛이고 서브-화소의 총 폭은 L=72㎛이다.

이러한 구조에 있어서, 1mm의 애노드-캐소드 거리와 3kV의 애노드 전압에서 행들의 방향으로 240㎛인 측방향 중첩(δ)이 측정되었다.

도 6b는 본 발명에 따른 구조의 일부를 도시한 것으로, 나노튜브 그루브들은 회전되었고 화면의 열들의 방향에 수직하게, 즉 화면의 행들의 방향으로 배열되어 있다.

서브-화소는 24㎛의 피치로(도면에는 피치(P)로 도시되었음) 배열된 12개의 평행한 그루브들(전부 도시되어 있지 않음)을 포함하고, 각 그루브는 5㎛ x 10㎛ 나노튜브들의 3개의 패드들을 포함한다. 이들 상태에서, 애노드에 3kV와 1mm의 애노드-캐소드 거리에서, 열들의 방향으로 측방향 중첩은 단지 150㎛로 떨어진다.

사용된 실시예에 무관하게, 본 발명에 따른 디바이스는 진공증착 및 포토리소그래피 기술들을 사용하여 제작될 수 있다.

예를 들면, 캐소드 도체는 도전물질, 예를 들면 몰리브덴, 크롬, 니오븀 혹은 TiW 등의 증착에 의해 얻어질 수 있다. 이 물질은 화면 상에 행들의 방향을 따라 배열되는 캐소드들 및 이들을 연결하는 도전요소들을 형성하기 위해 밴드를 따라 에칭될 수 있다.

예를 들면 실리콘으로 만들어진 저항층의 증착, 및 예를 들면 실리카로 만들어진 절연층의 증착, 및 마지막으로 전자 인출 그리드들을 형성할 금속층의 증착들이 행해질 수 있다.

금속층 및 절연층은 인출 그리드들과 같이, 화면 상의 행들의 방향을 따라 배열될 트렌치들 혹은 그루브들을 형성하기 위해 에칭된다.

전자 방출물질(Ni, 혹은 CO, 혹은 Fe, 혹은 Mo, 혹은 Pt, 혹은 나노튜브들의 성장을 위한 이들 물질들의 합금)의 성장에 적합한 촉매가 "리프트-오프"에 의해 그루브들의 바닥에 증착될 수도 있다. 이 촉매는 예를 들면 TiN으로 만들어진 장벽층 상에 배열될 수 있다.

탄소 나노튜브들이 사용된다면, 이들은 예를 들면 150mTorr 정도의 압력의 아세틸렌을 사용하는 열 CVD 공정을 사용하여 만들어질 수 있다.

변형예로서, 나노튜브들 혹은 보다 일반적으로 방출 디바이스들이 그루브들의 바닥에 추가될 수도 있다.

본 발명에 따른 한 디바이스는 화면, 고상세 캐소드 디바이스 혹은 본 발명에 따라 위에 기술한 것과 유사한 구조를 포함하여, 특히 FED형 화면에 관계된다. 이러한 화면은 예를 들면 50cm 대각길이를 갖는다.

Claims (30)

1. 행들 및 열들로 배열된 FED 화면의 3극형 캐소드 구조에 있어서,

   캐소드들(4, 20)을 형성하는 제1 하위 금속화 레벨, 전기적 절연층(6), 인출 그리드들(10, 12)을 형성하는 제2 상위 금속화 레벨, 상기 제2 금속화 레벨 및 상기 전기적 절연층 내 형성된 개구들(21), 이들 개구들에 배열된 전자 방출수단(22)의 라인들을 포함하고,

   상기 라인들은 상기 화면의 행들의 방향에 평행한 것을 특징으로 하는 3극형 캐소드 구조.
2. 제1항에 있어서, 상기 개구들(21)은 상기 화면의 행들의 방향에 평행한 하나 혹은 몇 개의 그루브들을 포함하는, 3극형 캐소드 구조.
3. 제2항에 있어서, 상기 방출수단은 각 그루브에 배열된 패드들(22) 상에 놓여지는, 3극형 캐소드 구조.
4. 제1항 내지 제3항 중 한 항에 있어서, 상기 제1 금속화 레벨(4, 20)과 전자 방출수단(22)의 라인들 사이에 저항층(2)이 삽입된 것인, 3극형 캐소드 구조.
5. 제1항 내지 제4항 중 한 항에 있어서, 상기 행들 및 열들은 화소들을 정의하 며, 그리드들(10)은 상기 화면 상에 행들의 방향에 평행한 밴드들의 형태이며 적어도 한 그리드 도체(12)를 통해 각 화소에서 서로간에 연결된 것인, 3극형 캐소드 구조.
6. 제5항에 있어서, 상기 그리드들은 그리드 도체들(11)에 의해 연결되고 각 한 쌍의 이웃한 도체들은 측방향으로 화소 경계를 정하는, 3극형 캐소드 구조.
7. 제5항에 있어서, 상기 그리드들은 그리드 도체들에 의해 연결되고, 이들 그리드 도체들(31) 각각은 상기 열들의 방향으로 화소의 대칭축 상에 놓여지는, 3극형 캐소드 구조.
8. 제5항에 있어서, 상기 그리드들은 그리드 도체들에 의해 연결되고, 몇 개의 그리드 도체들(41)은 상기 열들의 방향으로 각 화소에 배치되는, 3극형 캐소드 구조.
9. 제8항에 있어서, 그리드 도체는 동일 라인에서 2개의 이웃한 전자 방출수단 사이를 통과하는, 3극형 캐소드 구조.
10. 제9항에 있어서, 방출수단의 동일 라인에서 매 한 쌍의 이웃한 방출수단 및 모든 라인들에 있어서, 동일 라인에 2개의 이웃한 전자 방출수단 사이에 그리드 도 체가 통과하는, 3극형 캐소드 구조.
11. 제7항 내지 제10항 중 어느 한 항에 있어서, 적어도 한 화소는 측방향 그리드 도체를 포함하지 않는, 3극형 캐소드 구조.
12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 전자 방출기들은 탄소 혹은 실리콘으로 만들어진 나노튜브들 혹은 나노섬유들에 기반한 것인, 3극형 캐소드 구조.
13. 제1항 내지 제12항 중 어느 한 항에 따른 3극형 캐소드 구조를 포함하는, 특히 FED 형인, 화면.
14. 행들 및 열들로 배열된 FED 화면의 3극형 캐소드 구조를 제조하는 방법에 있어서,

    제1 하위 금속화 레벨에 캐소드들(4, 20)을 형성하는 단계,

    전기적 절연층(6), 및 제2 상위 금속화 레벨을 형성하는 단계,

    상기 제2 금속화 레벨에 그리드들을 형성하기 위해서, 상기 제2 금속화 레벨 및 상기 전기적 절연층을 개구하는 단계,

    이들 개구들 내 배열되며 상기 화면의 행들의 방향에 평행한 전자 방출수단의 라인들을 형성하는 단계를 포함하는, 제조 방법.
15. 제14항에 있어서, 저항층(2)을 형성하는 단계를 포함하는, 제조 방법.
16. 제14항 또는 제15항에 있어서, 상기 제2 금속화 레벨 및 상기 전기적 절연층은 에칭되는 것인, 제조 방법.
17. 제14항 내지 제16항 중 한 항에 있어서, 상기 개구들에 촉매 패드들이 증착되고, 상기 전자 방출수단이 상기 패드들 상에 성장되는 것인, 제조 방법.
18. 제14항 내지 제17항 중 한 항에 있어서, 상기 전자 방출수단은 탄소 혹은 실리콘으로 만들어진 나노튜브들 혹은 나노섬유들을 포함하는, 제조 방법.
19. 제18항에 있어서, 상기 나노튜브들 혹은 나노섬유들은 CVD 공정을 사용하여 형성되는, 제조 방법.
20. 제14항 내지 제19항 중 한 항에 있어서, 상기 전자 방출수단은 상기 개구들의 바닥에 추가되는 것인, 제조 방법.
21. 제14항 내지 제20항 중 한 항에 있어서, 상기 개구들(21)은 화면의 행들의 방향에 평행한 하나 혹은 몇 개의 그루브들을 포함하는, 제조 방법.
22. 제21항에 있어서, 상기 방출수단은 각 그루브에 배열된 패드들(22) 상에 배치되는, 제조 방법.
23. 제14항 내지 제22항 중 한 항에 있어서, 상기 행들 및 열들은 화소들을 정의하며, 상기 그리드들은 상기 화면 상에 행들의 방향에 평행한 밴드들의 형태이며 적어도 한 그리드 도체(12)를 통해 각 화소에서 서로간에 연결된 것인, 제조 방법.
24. 제23항에 있어서, 상기 그리드들은 그리드 도체들에 의해 연결되고 각 한 쌍의 이웃한 도체들은 측방향으로 화소의 경계를 정하는, 제조 방법.
25. 제23항에 있어서, 상기 그리드들은 그리드 도체들에 의해 연결되고, 이들 그리드 도체들(31) 각각은 상기 열들의 방향으로 화소의 대칭축 상에 놓여지는, 제조 방법.
26. 제23항에 있어서, 상기 그리드들은 그리드 도체들에 의해 연결되고, 몇 개의 그리드 도체들(41)은 상기 열들의 방향으로 각 화소에 배치되는, 제조 방법.
27. 제26항에 있어서, 그리드 도체는 동일 라인에서 2개의 이웃한 전자 방출수단 사이를 통과하는, 제조 방법.
28. 제27항에 있어서, 방출수단의 동일 라인에서 매 한 쌍의 이웃한 방출수단 및 모든 라인들에 있어서, 동일 라인에 2개의 이웃한 전자 방출수단 사이에 그리드 도체가 통과하는, 제조 방법.
29. 제25항 내지 제28항 중 한 항에 있어서, 적어도 한 화소는 측방향 그리드 도체를 포함하지 않는, 제조 방법.
30. 제14항 내지 제29항 중 한 항에 따른 캐소드 구조를 형성하는 것을 포함하는, 특히 FED형의 화면을 형성하는 방법.

Images