KR20070035702A - Method for fabricating of metal wiring, flat display device fabricated using the same and method for fabricating of flat display device using the same - Google Patents

Method for fabricating of metal wiring, flat display device fabricated using the same and method for fabricating of flat display device using the same Download PDF

Info

Publication number
KR20070035702A
KR20070035702A KR1020050090416A KR20050090416A KR20070035702A KR 20070035702 A KR20070035702 A KR 20070035702A KR 1020050090416 A KR1020050090416 A KR 1020050090416A KR 20050090416 A KR20050090416 A KR 20050090416A KR 20070035702 A KR20070035702 A KR 20070035702A
Authority
KR
South Korea
Prior art keywords
self
region
assembled monolayer
substrate
metal
Prior art date
Application number
KR1020050090416A
Other languages
Korean (ko)
Other versions
KR101211216B1 (en
Inventor
박미경
채기성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050090416A priority Critical patent/KR101211216B1/en
Publication of KR20070035702A publication Critical patent/KR20070035702A/en
Application granted granted Critical
Publication of KR101211216B1 publication Critical patent/KR101211216B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명의 금속 배선의 제조 방법에 관한 것으로서, 상기 제조 방법은 제 1 영역과 제 2 영역으로 정의된 기판을 제공하는 단계; 상기 기판 전면에 걸쳐 자기조립 단분자층을 형성하는 단계; 상기 제 2 영역에 형성된 자기조립 단분자층에 UV광을 조사하는 단계; 상기 기판 전면에 걸쳐 금속 나노파우더가 분산된 분산액을 도포하는 단계; 및 상기 기판에 형성된 분산액을 소결하는 단계를 포함한다. 또한, 이를 통한 평판 표시 장치 및 이의 제조 방법을 제공함에 따라, 생산 효율을 향상시킬 수 있다. A method for manufacturing a metal wiring of the present invention, the method comprising the steps of: providing a substrate defined by a first region and a second region; Forming a self-assembled monolayer over the entire surface of the substrate; Irradiating UV light on the self-assembled monolayer formed in the second region; Applying a dispersion in which metal nanopowder is dispersed over the entire surface of the substrate; And sintering the dispersion liquid formed on the substrate. In addition, by providing a flat panel display device and a method of manufacturing the same, it is possible to improve the production efficiency.

금속 배선, 나노파우더, 자기조립 단분자층, 친수성, UV, 평판표시장치 Metal wiring, nano powder, self-assembled monolayer, hydrophilic, UV, flat panel display

Description

금속배선의 제조 방법, 이를 이용해 형성된 평판 표시 장치 및 이의 제조 방법 {method for fabricating of metal wiring, flat display device fabricated using the same and method for fabricating of flat display device using the same}Method for fabricating of metal wiring, flat display device fabricated using the same and method for fabricating of flat display device using the same

도 1a 내지 도 1f는 본 발명의 제 1 실시예에 따른 금속 배선의 제조 방법을 설명하기 위한 공정도들이다.1A to 1F are process diagrams illustrating a method of manufacturing a metal wiring according to a first embodiment of the present invention.

도 2a 및 도 2b는 본 발명의 제 2 실시예에 따른 평판 표시 장치의 한 단위화소를 한정하여 도시한 도면이다.2A and 2B illustrate one unit pixel of the flat panel display according to the second exemplary embodiment of the present invention.

도 3a 내지 도 3d는 본 발명의 제 3 실시예에 따른 평판 표시 장치의 제조 방법을 설명하기 위한 공정도이다.3A to 3D are flowcharts illustrating a method of manufacturing a flat panel display device according to a third embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명) (Explanation of symbols for the main parts of the drawing)

100, 300 : 기판 110, 301 : 자기조립 단분자층100, 300: substrate 110, 301: self-assembled monolayer

120, 320a : 분산액 120' : 금속 배선120, 320a: dispersion liquid 120 ': metal wiring

302 : 게이트 전극 310 : 게이트 배선 302: gate electrode 310: gate wiring

320 : 데이터 배선 330 : 화소전극320: data wiring 330: pixel electrode

본 발명은 금속배선 제조 방법에 관한 것으로서, 더욱 구체적으로 자기조립 단분자층을 이용한 금속 배선의 제조 방법 및 이를 이용한 평판 표시 장치의 제조 방법을 제공하고자 한다.The present invention relates to a method for manufacturing metal wiring, and more particularly, to provide a method of manufacturing metal wiring using a self-assembled monolayer and a method of manufacturing a flat panel display device using the same.

현재까지, 금속 배선을 형성하기 위해서, 금속을 증착하여 형성된 금속막을 패턴하여 형성하였다. 이때, 상기 금속막의 패턴은 고분자 박막을 포토레지스트로 이용하는 포토리소그래피에 의해 형성된다.To date, in order to form a metal wiring, a metal film formed by depositing metal was patterned and formed. At this time, the pattern of the metal film is formed by photolithography using a polymer thin film as a photoresist.

이와 같은 포토리소그래피에 의해 금속 배선을 형성하는 방법은 금속막이 형성된 기판에 감광성막을 형성한다. 이후에 상기 감광성막 상으로 원하고자 하는 금속 배선의 형태가 설계된 마스크를 배치한 뒤, 상기 마스크 상으로 UV광을 조사한다. 상기 마스크를 통과한 UV광은 상기 마스크 하부에 위치한 상기 감광성막상으로 조사된다. 이후에, 현상액을 통하여, UV광이 조사된 영역 또는 UV광이 조사되지 않은 영역을 제거함으로써, 상기 금속막 상에 사용자가 형성하고자 하는 금속 배선의 형태로 노출된 포토레지스트가 형성된다. 이후에, 상기 포토레지스트에 대하여, 상기 노출된 금속막을 식각하고, 상기 포토레지스트를 박리시킴으로써, 금속 배선을 형성할 수 있었다.In such a method of forming metal wirings by photolithography, a photosensitive film is formed on a substrate on which a metal film is formed. Subsequently, a mask in which a desired shape of a metal wiring is designed is disposed on the photosensitive film, and then UV light is irradiated onto the mask. UV light passing through the mask is irradiated onto the photosensitive film positioned below the mask. Thereafter, the photoresist exposed in the form of a metal wiring to be formed by the user is formed on the metal film by removing the region irradiated with UV light or the region not irradiated with UV light through the developer. Thereafter, the exposed metal film was etched with respect to the photoresist, and the photoresist was peeled off, thereby forming a metal wiring.

이때, 이와 같은 포토리소그래피에 의해 금속 배선을 형성하기 위해, 노광 및 현상 공정을 거칠 뿐만 아니라, 상기 포토레지스트를 박리시키는 공정 등, 여러 공정을 거쳐야 했다.At this time, in order to form a metal wiring by such photolithography, not only the exposure and the development process but also the process of peeling the said photoresist had to go through various processes.

또한, 평판표시장치뿐만 아니라 여러 전자기기에 있어서, 다수의 금속 배선을 요구한다. 이때, 다수의 금속 배선은 서로 다른 종류의 금속으로 이루어질 수 있어, 상기 금속으로 이뤄진 금속막을 식각하기 위하여 여러 종류의 식각액을 사용해야 한다. 이로써, 여러 종류의 식각액을 필요로 하므로, 제조 비용이 상승할 뿐만 아니라 여러 공정을 거쳐야 한다.In addition to a flat panel display device, many electronic devices require a plurality of metal wires. In this case, the plurality of metal wires may be made of different kinds of metals, so that various types of etchant may be used to etch the metal film formed of the metals. As a result, various types of etching liquids are required, so that not only the manufacturing cost is increased but also various processes are required.

그리고, 상기 감광성막의 현상공정 또는 상기 금속막을 식각하는 공정에서 발생된 파티클에 의해 장치의 불량을 유발할 수 있다.In addition, defects in the apparatus may be caused by particles generated in the developing process of the photosensitive film or the process of etching the metal film.

또한, 이와 같은 포토리소그래피에서는 금속막의 증착을 위한 고가의 증착 장비를 필요로 한다. 이때, 상기 기판의 크기에 따라, 상기 증착 장비를 설계해야 하므로, 제조 비용이 증가할 수 있다.In addition, such photolithography requires expensive deposition equipment for the deposition of metal films. At this time, according to the size of the substrate, it is necessary to design the deposition equipment, the manufacturing cost may increase.

본 발명은 자기조립 단분자층(self-assembly monolayer)을 이용한 금속 배선을 형성하여, 파티클에 의한 오염을 줄일 수 있으며, 단순한 공정을 거쳐 금속 배선을 형성할 수 있는 금속 배선의 제조 방법을 제공함에 그 목적이 있다.The present invention is to provide a method for producing a metal wiring by forming a metal wiring using a self-assembly monolayer, to reduce contamination by particles, and to form a metal wiring through a simple process. There is this.

또한, 상기 금속 배선의 형성방법을 이용한 평판 표시 장치 및 이의 제조 방법을 제공함에 그 다른 목적이 있다.In addition, another object of the present invention is to provide a flat panel display device using the method for forming the metal wiring and a method for manufacturing the same.

상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 금속 배선의 제조 방법을 제공한다. 상기 제조 방법은 제 1 영역과 제 2 영역으로 정의된 기판을 제공하는 단계; 상기 기판 전면에 걸쳐 자기조립 단분자층을 형성하는 단계; 상기 제 2 영역에 형성된 자기조립 단분자층에 UV광을 조사하는 단계; 상기 기판 전면에 걸쳐 금속 나노파우더가 분산된 분산액을 도포하는 단계; 및 상기 기판에 형성된 분산액을 소결하는 단계를 포함한다In order to achieve the above technical problem, an aspect of the present invention provides a method of manufacturing a metal wiring. The manufacturing method includes providing a substrate defined by a first region and a second region; Forming a self-assembled monolayer over the entire surface of the substrate; Irradiating UV light on the self-assembled monolayer formed in the second region; Applying a dispersion in which metal nanopowder is dispersed over the entire surface of the substrate; And sintering the dispersion liquid formed on the substrate.

상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 평판 표시 장치를 제공한다. 상기 평판 표시 장치는 기판; 상기 기판상에 형성된 친수성 영역과 소수성 영역으로 정의된 자기조립 단분자층; 상기 자기조립 단분자층의 친수성 영역상에 형성된 게이트 전극 및 게이트 배선; 상기 게이트 배선 및 게이트 전극상에 형성된 게이트 절연막; 상기 게이트 전극과 대응되는 상기 게이트 절연막 상에 형성된 액티브층; 상기 액티브층의 소정 부분에 이격되어 형성된 소스/드레인 전극; 상기 소스/드레인 전극 상에 형성하되, 상기 드레인 전극의 일부분을 노출하는 콘텍홀을 구비하는 보호막; 및 상기 보호막 상에 상기 콘텍홀을 통하여 상기 드레인 전극과 전기적으로 연결된 화소전극을 포함한다.In order to achieve the above technical problem, another aspect of the present invention provides a flat panel display device. The flat panel display may include a substrate; Self-assembled monolayers defined by hydrophilic and hydrophobic regions formed on the substrate; A gate electrode and a gate wiring formed on the hydrophilic region of the self-assembled monolayer; A gate insulating film formed on the gate wiring and the gate electrode; An active layer formed on the gate insulating layer corresponding to the gate electrode; A source / drain electrode formed spaced apart from a predetermined portion of the active layer; A passivation layer formed on the source / drain electrode and having a contact hole exposing a portion of the drain electrode; And a pixel electrode electrically connected to the drain electrode through the contact hole on the passivation layer.

상기 기술적 과제를 이루기 위하여 본 발명의 또 다른 일 측면은 평판 표시 장치의 제조 방법을 제공한다. 상기 제조 방법은 기판을 제공하는 단계; 상기 기판 상에 자기조립 단분자층을 형성하는 단계; 상기 자기조립 단분자층의 일정한 영역에 UV광을 조사하는 단계; 상기 자기조립 단분자층상에 금속 나노파우더가 분산된 분산액을 도포하는 단계; 상기 도포된 분산액을 소결하여 상기 금속 나노파우더로 이루어진 게이트 배선 및 게이트 전극을 형성하는 단계; 상기 게이트 배선 및 게이트 전극상에 게이트 절연막을 형성하는 단계; 상기 게이트 전극과 대응되는 상기 게이트 절연막 상에 액티브층 및 소스/드레인 전극을 형성하는 단계; 상기 소스/드레인 전극을 포함하는 기판 전면에 걸쳐 위치하며, 상기 드레인 전극의 일부분을 노출하는 콘텍홀을 구비하는 보호막을 형성하는 단계; 및 상기 보호막 상에 위치하고, 상기 콘텍홀을 통하여 상기 드레인 전극과 전기적으로 연결된 화소전극을 형성하는 단계를 포함한다.Another aspect of the present invention to achieve the above technical problem provides a method of manufacturing a flat panel display device. The manufacturing method includes providing a substrate; Forming a self-assembled monolayer on the substrate; Irradiating UV light to a predetermined region of the self-assembled monolayer; Applying a dispersion in which a metal nanopowder is dispersed on the self-assembled monolayer; Sintering the applied dispersion to form a gate wiring and a gate electrode made of the metal nanopowder; Forming a gate insulating film on the gate wiring and the gate electrode; Forming an active layer and a source / drain electrode on the gate insulating layer corresponding to the gate electrode; Forming a passivation layer on the front surface of the substrate including the source / drain electrodes and having a contact hole exposing a portion of the drain electrode; And forming a pixel electrode on the passivation layer and electrically connected to the drain electrode through the contact hole.

이하, 본 발명에 의한 금속 배선의 제조 방법 및 평편 표시 장치의 제조 공정을 위한 공정도 및 평판 표시 장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, a detailed description will be given of a manufacturing method of a metal wiring according to the present invention and a process diagram for a manufacturing process of a flat display device and a drawing of a flat panel display device. The following embodiments are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 금속 배선의 제조 방법을 설명하기 위한 공정도들이다.1A to 1F are process diagrams illustrating a method of manufacturing a metal wiring according to an embodiment of the present invention.

도 1a를 참조하면, 금속배선을 형성하고자 하는 기판(100)을 제공한다. 상기 기판(100) 전면에 걸쳐 자기조립 단분자층(self-assembly monolayer;110)을 형성한다. 상기 자기조립 단분자층(110)은 실란계 유도체로 이루어질 수 있다. 이때, 상 기 자기조립 단분자층(110)은 UV에 반응에 의해 쉽게 분리될 수 있는 작용기가 결합된 실란계 유도체로 이루어지는 것이 바람직하며, 더욱 바람직하게, 페닐트리클로로실란(phenyltrichlorosilane)으로 형성될 수 있다. 이때, 상기 자기조립 단분자층(110)은 그 표면이 소수성의 성향을 띤다. Referring to FIG. 1A, a substrate 100 on which metal wiring is to be formed is provided. A self-assembly monolayer 110 is formed over the entire surface of the substrate 100. The self-assembled monolayer 110 may be made of a silane derivative. In this case, the self-assembled monolayer 110 is preferably made of a silane derivative combined with a functional group that can be easily separated by reaction with UV, more preferably, may be formed of phenyltrichlorosilane (phenyltrichlorosilane). . In this case, the surface of the self-assembled monolayer 110 is hydrophobic.

여기서, 상기 자기조립 단분자층(110)의 형성 방법은 잉크젯 프린팅법, 스핀 코팅, 딥 코팅 및 닥터 블레이드법 중 어느 하나의 방식에 의해 형성될 수 있다. Here, the method of forming the self-assembled monolayer 110 may be formed by any one of an inkjet printing method, spin coating, dip coating and doctor blade method.

이후, 상기 자기조립 단분자층(110)상으로 투과부과 비투과부를 구비하는 마스크(200)를 배치시킨 후, UV광을 조사한다.Subsequently, the mask 200 including the transmissive part and the non-transmissive part is disposed on the self-assembled monolayer 110 and irradiated with UV light.

이후, 도 1b를 참조하면, 상기 자기조립 단분자층(110)을 구성하는 페닐트리클로로실란은 상기 UV광에 의해 상기 페닐트리클로로실란과 대기중의 산소와 반응하도록 촉진하는 역할을 하여, 상기 페닐트리클로로실란의 페닐기가 친수성의 하이드록시기로 치환된다. Subsequently, referring to FIG. 1B, the phenyltrichlorosilane constituting the self-assembled monolayer 110 serves to promote the reaction between the phenyltrichlorosilane and oxygen in the atmosphere by the UV light. The phenyl group of rosilane is substituted by a hydrophilic hydroxy group.

이로써, 도 1c를 참조하면, 상기 자기조립 단분자층(110')은 소정의 영역, 즉UV광이 조사된 영역(110a)은 친수성의 성향을 가지게 된다. 즉, 이와 같은 UV조사에 의한 표면개질에 의해 상기 기판(100)의 표면은 친수성 영역(A)과 소수성 영역(B)으로 구분된다.Thus, referring to FIG. 1C, the self-assembled monolayer 110 ′ has a predetermined region, that is, a region 110a to which UV light is irradiated. That is, the surface of the substrate 100 is divided into a hydrophilic region (A) and a hydrophobic region (B) by the surface modification by UV irradiation.

이후, 도 1d를 참조하면, 상기 자기조립 단분자층(110')상에 금속 나노파우더가 분산된 분산액(120)을 통상의 방법을 수행하여 도포한다. 이를테면, 상기 통상의 방법은 잉크젯 프린팅법, 스핀 코팅, 딥 코팅 및 닥터 블레이드법으로 이루어진 군에서 선택된 하나의 방식일 수 있으며, 본 발명의 실시예에서는 이에 한정되 는 것은 아니다. Thereafter, referring to FIG. 1D, the dispersion liquid 120 in which the metal nanopowder is dispersed is coated on the self-assembled monolayer 110 'by performing a conventional method. For example, the conventional method may be one method selected from the group consisting of an inkjet printing method, a spin coating, a dip coating, and a doctor blade method, but embodiments of the present invention are not limited thereto.

이때, 상기 분산액(120)은 용매를 포함할 수 있으며, 더 나아가 폴리머 및 분산제를 더 포함할 수 있다. 여기서, 상기 용매는 상기 금속 나노파우더(110)를 분산하여, 상기 기판(100)에 균일하게 도포하는 역할을 한다. 또한, 상기 폴리머는 상기 기판(100)상에 상기 금속 나노파우더를 고정하는 역할을 한다. 상기 분산제는 상기 금속 나노파우더를 안정적으로 분산시켜, 상기 금속 나노파우더가 응집하는 것을 방지하는 역할을 한다.In this case, the dispersion 120 may include a solvent, and may further include a polymer and a dispersant. Here, the solvent disperses the metal nanopowder 110, and serves to uniformly apply to the substrate 100. In addition, the polymer serves to fix the metal nanopowder on the substrate 100. The dispersant stably disperses the metal nanopowder, thereby preventing the metal nanopowder from agglomerating.

이후, 도 1e를 참조하면, 상기 분산액을 이루는 용매가 친수성일 경우에는 상기 자기조립 단분자층(110')의 친수성 영역(A)으로 배열된다. 이때, 도면과 달리, 상기 분산액(120)을 이루는 용매가 소수성일 경우에는 상기 분산액(120)은 상기 자기조립 단분자층(110')의 소수성 영역(B)으로 배열시킬 수 있다. 1E, when the solvent constituting the dispersion is hydrophilic, the hydrophilic region A of the self-assembled monolayer 110 ′ is arranged. In this case, unlike the drawing, when the solvent constituting the dispersion 120 is hydrophobic, the dispersion 120 may be arranged in the hydrophobic region B of the self-assembled monolayer 110 '.

이후, 도 1f를 참조하면, 열처리를 통한 소결하는 공정을 거쳐, 상기 기판상에 금속 배선(120')을 형성한다.Subsequently, referring to FIG. 1F, a metal wire 120 ′ is formed on the substrate through a process of sintering through heat treatment.

이로써, 금속 배선을 형성하기 위한 증착 공정을 수행하지 않고, 용이한 코팅법에 의해 금속 배선을 형성할 수 있어, 공정을 더욱 단순화시킬 수 있어 대량 생산에 더욱 유리하다. 또한, 고가의 증착 장비를 필요로 하지 않으므로, 생산 비용을 절감시킬 수 있다.Thereby, the metal wiring can be formed by an easy coating method without performing the deposition process for forming the metal wiring, and the process can be further simplified, which is more advantageous for mass production. In addition, since expensive deposition equipment is not required, production costs can be reduced.

도 2a 및 도 2b는 본 발명의 제 2 실시예에 따른 평판 표시 장치의 한 단위화소를 한정하여 도시한 도면으로서, 도 2a는 상기 평판 표시 장치의 평면도이고, 도 2b는 도 2a를 I-I'로 취한 단면도이다.2A and 2B illustrate a unit pixel of a flat panel display according to a second exemplary embodiment of the present invention. FIG. 2A is a plan view of the flat panel display, and FIG. 2B is a plan view of FIG. It is a cross section taken into '.

도 2a를 참조하여 설명하면, 평판 표시 장치는 기판상에 종횡으로 배치된 다수의 게이트 배선(310)과 데이터 배선(320)이 구비되고, 상기 게이트 배선(310)과 상기 데이터 배선(320)가 교차되어 정의된 각 단위화소영역에 매트릭스 형태로 화소전극(330)이 위치한다. 여기서, 상기 게이트 배선(310)과 상기 데이터 배선(320)의 각 교차지점에 위치하는 박막트랜지스터(Tr)가 구비된다. 이때, 상기 박막트랜지스터(Tr)는 상기 게이트 배선(310)의 신호에 의해 스위칭되어 상기 데이터 배선(320)의 신호를 상기 각 화소 전극(330)에 전달하는 스위칭 박막 트랜지스터일 수 있다. 또한 도면과 달리, 상기 게이트 배선(310)과 상기 데이터 배선(320)의 교차 지점에 스위칭 박막트랜지스터와 구동 박막트랜지스터를 구비할 수 있다. 이로써, 상기 스위칭 박막트랜지스터는 상기 게이트 배선의 신호에 의해 스위칭되어, 상기 데이터 신호를 상기 구동 박막트랜지스터에 전달하여, 상기 구동 박막트랜지스터를 구동하고, 상기 구동 박막트랜지스터는 게이트-소스 전압에 대응되는 전압을 화소전극으로 전달하여, 화상을 구현한다.Referring to FIG. 2A, a flat panel display includes a plurality of gate wires 310 and data wires 320 vertically and horizontally disposed on a substrate, and the gate wires 310 and the data wires 320 are disposed on the substrate. The pixel electrode 330 is positioned in a matrix in each unit pixel region defined by crossing. Here, the thin film transistor Tr positioned at each intersection point of the gate line 310 and the data line 320 is provided. In this case, the thin film transistor Tr may be a switching thin film transistor that is switched by a signal of the gate line 310 to transfer a signal of the data line 320 to the pixel electrode 330. In addition, unlike the drawing, a switching thin film transistor and a driving thin film transistor may be provided at an intersection point of the gate line 310 and the data line 320. As a result, the switching thin film transistor is switched by a signal of the gate wiring to transfer the data signal to the driving thin film transistor to drive the driving thin film transistor, and the driving thin film transistor is a voltage corresponding to a gate-source voltage. Is transferred to the pixel electrode to implement an image.

여기서, 상기 게이트 배선(310) 및 상기 박막트랜지스터의 게이트 전극은 친수성으로 개질된 자기조립 단분자층을 이용하여 금속 나노파우더를 배열시켜 형성할 수 있다. 이때, 상기 게이트 배선(310) 및 상기 박막트랜지스터의 게이트 전극을 저항이 낮은 금속 나노파우더로 형성함으로써 도전율을 더욱 향상시킬 수 있다.Here, the gate wiring 310 and the gate electrode of the thin film transistor may be formed by arranging metal nanopowders using a self-assembled monolayer modified with hydrophilicity. In this case, the conductivity may be further improved by forming the gate electrode 310 and the gate electrode of the thin film transistor with a metal nano powder having low resistance.

도 2b를 참조하여 본 발명의 평판 표시 장치를 더욱 상세하게 설명한다. 상기 평판 표시 장치는 자기조립 단분자층(301)이 형성된 기판(300)을 구비한다. 상기 자기조립 단분자층(301)은 실란계 유도체로 이루어질 수 있으며, 바람직하게 상 기 실란계 유도체는 UV광에 의해 쉽게 분리될 수 있는 작용기가 결합된 실란계 유도체일 수 있다. 더욱 바람직하게, 상기 실란계 유도체는 페닐트리클로로실란으로 형성될 수 있다.A flat panel display of the present invention will be described in more detail with reference to FIG. 2B. The flat panel display includes a substrate 300 on which a self-assembled monolayer 301 is formed. The self-assembled monolayer 301 may be formed of a silane derivative, and the silane derivative may be a silane derivative having a functional group that can be easily separated by UV light. More preferably, the silane derivative may be formed of phenyltrichlorosilane.

상기 자기조립 단분자층(301)은 UV에 의한 표면개질에 의해서 친수성 영역(A)과, UV가 조사되지 않은 소수성 영역(B)으로 구분되어 있다.The self-assembled monolayer 301 is divided into a hydrophilic region (A) and a hydrophobic region (B) to which UV is not irradiated by surface modification by UV.

상기 자기조립 단분자층(301)의 친수성 영역상에 게이트 배선(310) 및 게이트 전극(302)이 형성되어 있다. 이때, 상기 게이트 배선(310) 및 게이트 전극(302)은 금속 나노파우더로 이루어져 있다.The gate wiring 310 and the gate electrode 302 are formed on the hydrophilic region of the self-assembled monolayer 301. In this case, the gate wiring 310 and the gate electrode 302 is made of a metal nano powder.

상기 게이트 배선(310) 및 게이트 전극(302) 상에 실리콘 산화물 또는 실리콘 질화물로 이뤄진 게이트 절연막(303)이 위치한다. A gate insulating layer 303 made of silicon oxide or silicon nitride is disposed on the gate wiring 310 and the gate electrode 302.

상기 게이트 전극(302)에 대응된 상기 게이트 절연막(303)상에 채널층과 오믹콘텍층이 적층되어 형성된 액티브층(305)이 위치한다.The active layer 305 is formed by stacking a channel layer and an ohmic contact layer on the gate insulating layer 303 corresponding to the gate electrode 302.

상기 액티브층(305)의 양단부 상에 서로 이격된 소스/드레인 전극(306a, 306b)가 위치한다. 이때, 상기 소스 전극(306a)는 상기 게이트 배선(310)과 직교되어 있는 데이터 배선과 연결되어 있다.Source / drain electrodes 306a and 306b spaced apart from each other are disposed on both ends of the active layer 305. In this case, the source electrode 306a is connected to a data line orthogonal to the gate line 310.

상기 소스/드레인 전극(306a, 306b)이 위치하되, 상기 드레인 전극의 일부분을 노출하는 콘텍홀을 구비하는 보호막(307)이 형성되어 있다. 상기 보호막(307)은 유기막 또는 무기막으로 이루어질 수 있다. 이를테면, 상기 유기막은 포토아크릴, 벤조사이클로부텐(BCB)수지 또는 폴리이미드 수지로 이루어질 수 있다. 또한, 상기 무기막은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다.A passivation layer 307 is formed on the source / drain electrodes 306a and 306b and has a contact hole exposing a portion of the drain electrode. The passivation layer 307 may be formed of an organic layer or an inorganic layer. For example, the organic layer may be made of photoacryl, benzocyclobutene (BCB) resin, or polyimide resin. In addition, the inorganic layer may be formed of silicon oxide or silicon nitride.

상기 콘텍홀을 통해 노출된 상기 드레인 전극과 연결되는 화소전극(330)이 상기 보호막(307)상에 구비된다.The pixel electrode 330 connected to the drain electrode exposed through the contact hole is provided on the passivation layer 307.

도 3a 내지 도 3e를 참조하여 본 발명의 제 3 실시예에 따른 평판 표시 장치의 제조 방법을 설명하기 위한 공정도이다.3A to 3E are flowcharts illustrating a method of manufacturing a flat panel display device according to a third exemplary embodiment of the present invention.

먼저, 도 3a를 참조하면, 기판(300)이 제공된다. 여기서, 상기 기판(300)은 유리, 플라스틱 또는 금속일 수 있다. 이때, 상기 기판(300)이 플라스틱 또는 금속일 경우에 있어서, 상부에 실리콘계 화합물로 이루어진 무기막(도면에는 도시하지 않음.)을 더 포함할 수 있다. 이는 후술할 공정에서, 형성될 실란계 유도체로 이루어지는 자기조립 단분자층(301)과의 접착성을 더욱 좋게 하기 위함이다.First, referring to FIG. 3A, a substrate 300 is provided. Here, the substrate 300 may be glass, plastic or metal. In this case, when the substrate 300 is made of plastic or metal, the substrate 300 may further include an inorganic film (not illustrated) made of a silicon-based compound thereon. This is to improve the adhesion to the self-assembled monolayer 301 made of a silane derivative to be formed in the process to be described later.

상기 기판(300)상에 자기조립 단분자층(301)을 형성한다. 이때, 상기 자기조립 단분자층(301)은 UV광에 위해 쉽게 분리될 수 있는 작용기가 결합된 실란계 유도체로 이루어질 수 있다. 더욱 바람직하게, 상기 자기조립 단분자층(301)은 페닐트리클로로실란으로 형성될 수 있다. 여기서, 상기 자기조립 단분자층(301)은 잉크젯 프린팅법, 스핀 코팅, 딥 코팅 및 닥터 블레이드법중 어느 하나의 방법을 수행하여 형성할 수 있다.The self-assembled monolayer 301 is formed on the substrate 300. In this case, the self-assembled monolayer 301 may be formed of a silane derivative having a functional group which can be easily separated for UV light. More preferably, the self-assembled monolayer 301 may be formed of phenyltrichlorosilane. The self-assembled monolayer 301 may be formed by performing any one of an inkjet printing method, a spin coating, a dip coating, and a doctor blade method.

상기 자기조립 단분자층(301)상으로 마스크(400)을 배치한 뒤, UV광을 조사한다. 이때, 상기 마스크(400)의 투과부를 통과하여, 상기 자기조립 단분자층(301)의 소정영역에 조사된다. After the mask 400 is disposed on the self-assembled monolayer 301, UV light is irradiated. At this time, the mask 400 passes through the transmission part and is irradiated to a predetermined region of the self-assembled monolayer 301.

이후, 도 3b를 참조하면, 상기 자기조립 단분자층(301)상으로 UV광이 조사된 영역은 친수성의 성향으로 개질된다. 즉, 상기 자기조립 단분자층(301)을 구성하는 상기 페닐트리클로로실란에 결합된 페닐기가 하이드록실기로 치환되어, 친수성의 성향을 띠게 된다. 이로써, 상기 기판(300)은 그 표면에 형성된 자기조립 단분자층(301)에 소정의 영역에 UV광을 조사함으로써, 친수성 영역(A)과 소수성 영역(B)으로 구분된다.Thereafter, referring to FIG. 3B, a region irradiated with UV light onto the self-assembled monolayer 301 is modified to have a hydrophilic property. That is, the phenyl group bonded to the phenyltrichlorosilane constituting the self-assembled monolayer 301 is substituted with a hydroxyl group, thereby exhibiting hydrophilicity. As a result, the substrate 300 is classified into a hydrophilic region A and a hydrophobic region B by irradiating UV light to a predetermined region on the self-assembled monolayer 301 formed on the surface thereof.

이후에, 상기 자기조립 단분자층(301)상에 금속 나노파우더가 분산된 분산액(300a)을 통상적인 방법에 의해 도포한다. 상기 통상적인 방법은 잉크젯 프린팅법, 스핀 코팅, 딥 코팅 및 닥터 블레이드법 중 어느 하나의 방식일 수 있으며, 본 발명의 실시예에서는 이에 한정되는 것은 아니다. Subsequently, a dispersion 300a in which metal nanopowders are dispersed on the self-assembled monolayer 301 is applied by a conventional method. The conventional method may be any one of an inkjet printing method, a spin coating, a dip coating, and a doctor blade method, but embodiments of the present invention are not limited thereto.

이때, 상기 분산액(320a)은 폴리머, 친수성 용매, 분산제 및 첨가제를 더 포함할 수 있다. 여기서, 상기 분산액이 친수성의 용매로 이뤄지게 되어, 상기 분산액(320a)은 친수성의 성향을 띄게 되어, 상기 자기조립 단분자층(301)의 친수성 영역(A)으로 재배열된다.In this case, the dispersion 320a may further include a polymer, a hydrophilic solvent, a dispersant, and an additive. Here, the dispersion is made of a hydrophilic solvent, the dispersion 320a has a hydrophilic tendency, it is rearranged to the hydrophilic region (A) of the self-assembled monolayer 301.

이후, 도 3c를 참조하면, 상기 도포된 분산액(320a)에 열처리에 의한 소결공정을 거쳐, 상기 자기조립 단분자층(301)상에 금속 나노파우더로 이루어진 게이트 전극(302) 및 게이트 배선(310)을 형성한다. 이때, 상기 소결공정을 거치면서, 상기 분산액(320a)의 폴리머, 친수성 용매, 분산제 및 첨가제는 휘발되고, 상기 자기조립 단분자층(301)상에는 금속 나노파우더만 남게 된다. Thereafter, referring to FIG. 3C, the gate electrode 302 and the gate wiring 310 made of metal nanopowder are formed on the self-assembled monolayer 301 by sintering the coated dispersion 320a by heat treatment. Form. At this time, during the sintering process, the polymer, the hydrophilic solvent, the dispersant, and the additive of the dispersion 320a are volatilized, and only the metal nanopowder remains on the self-assembled monolayer 301.

이로써, 별도의 증착공정 및 패터닝 공정을 거쳐, 금속 배선을 형성하지 않아도 된다.Thereby, a metal wiring does not need to be formed through a separate deposition process and a patterning process.

이후, 도 3d를 참조하면, 상기 게이트 전극(302) 및 상기 게이트 배선(310)을 포함하는 기판(300) 전면에 걸쳐 게이트 절연막(303)을 형성한다. 여기서, 상기 게이트 절연막(303)은 실리콘 산화물 또는 실리콘 질화물을 화학기상증착법을 이용하여 형성할 수 있다.3D, a gate insulating film 303 is formed over the entire surface of the substrate 300 including the gate electrode 302 and the gate wiring 310. The gate insulating layer 303 may be formed of silicon oxide or silicon nitride by chemical vapor deposition.

이후에, 상기 게이트 절연막(303)의 상부 중 상기 게이트 전극(302)에 대응된 영역에 액티브층(305)과, 상기 액티브층(305)의 양단부상에 서로 이격된 소스 전극(306a)과 드레인 전극(306b)을 형성한다. Afterwards, the active layer 305 and the source electrode 306a and the drain spaced apart from each other on both ends of the active layer 305 in the region of the gate insulating layer 303 corresponding to the gate electrode 302. The electrode 306b is formed.

자세하게, 상기 게이트 절연막 상에 비정질 실리콘과 불순물이 도핑된 비정질 실리콘, 도전금속을 순차적으로 적층한다. 상기 도전금속은 Mo, Cr, Al 또는 이들의 합금일 수 있다.In detail, amorphous silicon, amorphous silicon doped with impurities, and a conductive metal are sequentially stacked on the gate insulating layer. The conductive metal may be Mo, Cr, Al or an alloy thereof.

그리고, 상단에 위치하는 도전 금속을 패터닝하여, 상기 소스 전극(306a), 드레인 전극(306b)을 형성한다. 이후, 상기 상기 소스 전극(306a), 드레인 전극(306b)을 마스크로 하여, 그 하부에 위치하는 비정질 실리콘과 불순물이 도핑된 비정질 실리콘으로 이루어진 적층막을 패터닝하여 액티브층(305)를 형성한다. The source metal 306a and the drain electrode 306b are formed by patterning a conductive metal located at an upper end thereof. Subsequently, the active layer 305 is formed by patterning a laminated film made of amorphous silicon and an amorphous silicon doped with impurities using the source electrode 306a and the drain electrode 306b as a mask.

이로써, 상기 기판(300)상에 상기 게이트 전극(302), 액티브층(305) 및 소스/드레인 전극(306a, 306b)을 구비하는 박막트랜지스터(Tr)를 형성할 수 있다.Accordingly, the thin film transistor Tr including the gate electrode 302, the active layer 305, and the source / drain electrodes 306a and 306b may be formed on the substrate 300.

이후, 도 3e를 참조하면, 상기 박막트랜지스터(Tr)을 포함하는 기판(300) 전면에 걸쳐, 보호막(307)을 형성한다.3E, the passivation layer 307 is formed over the entire surface of the substrate 300 including the thin film transistor Tr.

상기 보호막(307)은 유기막 또는 무기막으로 이루어질 수 있다. 상기 보호막(307)이 유기막으로 이루어질 경우에는 통상적인 코팅방법, 이를테면, 딥코팅, 스 프레이코팅, 닥터블레이드 및 잉크젯 프린팅 중 어느 하나의 방식일 수 있으며, 본 발명에서는 이에 한정되지 않는다. 또한, 상기 보호막(307)이 무기막으로 이루어질 경우에는 화학기상증착법에 의해 형성될 수 있다.The passivation layer 307 may be formed of an organic layer or an inorganic layer. When the protective film 307 is formed of an organic film, it may be any one of a conventional coating method such as dip coating, spray coating, doctor blade, and ink jet printing, but is not limited thereto. In addition, when the protective film 307 is made of an inorganic film, it may be formed by chemical vapor deposition.

이후, 상기 보호막(307)상에 상기 드레인 전극(307b)의 일부분을 노출하는 콘텍홀을 형성한 뒤, 상기 드레인 전극과 연결된 화소전극(330)을 형성한다. 여기서, 상기 화소전극(330)은 보호막(307)상에 투명한 도전물질인 ITO 또는 IZO로 증착한 뒤, 패터닝하여 형성한다. Thereafter, a contact hole exposing a part of the drain electrode 307b is formed on the passivation layer 307, and then a pixel electrode 330 connected to the drain electrode is formed. The pixel electrode 330 is formed by depositing ITO or IZO, which is a transparent conductive material, on the passivation layer 307 and then patterning the pixel electrode 330.

이후, 도면에는 도시하지 않았으나, 통상적인 방법에 의해 평판표시장치를 제조한다.Subsequently, although not shown in the drawings, a flat panel display device is manufactured by a conventional method.

이를테면, 상기 평판표시장치가 액정 표시 장치일 경우에는 상기 화소전극(330)상에 배향막을 형성한다. 이후, 컬러필터와 투명전극을 구비하는 상부기판을 상기 박막트랜지스터가 형성된 기판과 합착시킨 후 액정을 주입하는 단계를 수행하여 액정 표시 장치를 제조할 수 있다.For example, when the flat panel display is a liquid crystal display, an alignment layer is formed on the pixel electrode 330. Subsequently, the liquid crystal display may be manufactured by bonding the upper substrate including the color filter and the transparent electrode to the substrate on which the thin film transistor is formed and then injecting the liquid crystal.

또한, 상기 평판표시장치가 유기 전계 발광 표시 장치일 경우에는 상기 화소 전극상에 발광층을 포함한 유기층을 형성한 후, 상기 유기층 상에 상부전극을 형성하고, 봉지공정을 거침으로써 유기 전계 발광 표시 장치를 제조할 수 있다. 여기서, 상기 유기층은 전하 수송층 또는 전하 주입층을 더욱 포함할 수 있다. In the case where the flat panel display is an organic electroluminescent display, an organic layer including an emission layer is formed on the pixel electrode, an upper electrode is formed on the organic layer, and an encapsulation process is performed. It can manufacture. Here, the organic layer may further include a charge transport layer or a charge injection layer.

이때, 상기 게이트 배선 및 게이트 전극을 자기조립 단분자층을 이용하여 형성하는 것을 한정하여 설명하였으나, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서, 데이터 배선, 소스/드레인 전극과 같은 여러 다른 금속 배선의 형성방법에 적용할 수 있다.At this time, the formation of the gate wiring and the gate electrode using the self-assembled monolayer is limited to the above description, but the formation of various metal wiring such as data wiring and source / drain electrodes without departing from the technical spirit of the present invention. Applicable to the method.

상기한 바와 같이 본 발명에 따르면, 노광 및 현상공정과 식각공정을 거치지 않고, 용이한 코팅방식에 의한 자기조립 단분자층의 형성공정 및 노광공정만을 거쳐 금속 배선을 형성할 수 있어 파티클에 의한 오염을 줄이면서 금속 배선을 형성할 수 있다.As described above, according to the present invention, the metal wiring can be formed only through the process of forming the self-assembled monomolecular layer by the easy coating method and the exposure process without undergoing the exposure and development processes and the etching process, thereby reducing contamination by particles. In addition, metal wiring can be formed.

또한, 고가의 증착 장비 및 식각용액을 필요로 하지 않으므로 저가의 공정으로 금속 배선을 형성할 수 있어, 생산단가를 줄일 수 있다.In addition, since expensive deposition equipment and an etching solution are not required, metal wiring can be formed by a low cost process, thereby reducing production costs.

또한, 별도의 현상공정 및 포토레지스트 박리공정을 거치지 않아도 되므로, 공정이 단순화되어 생산 효율을 향상시킬 수 있다.In addition, since a separate development process and a photoresist stripping process are not required, the process can be simplified to improve production efficiency.

또한, 이와 같은 금속 배선의 제조 방법을 통해, 평판 표시 장치를 제조할 수 있어, 생산단가를 줄일 수 있으며, 생산성을 더욱 향상시킬 수 있다.In addition, through the manufacturing method of the metal wiring, the flat panel display device can be manufactured, thereby reducing the production cost and further improving the productivity.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (16)

제 1 영역과 제 2 영역으로 정의된 기판을 제공하는 단계;Providing a substrate defined by a first region and a second region; 상기 기판 전면에 걸쳐 자기조립 단분자층을 형성하는 단계;Forming a self-assembled monolayer over the entire surface of the substrate; 상기 제 2 영역에 형성된 자기조립 단분자층상에 UV광을 조사하는 단계;Irradiating UV light onto the self-assembled monolayer formed in the second region; 상기 기판 전면에 걸쳐 금속 나노파우더가 분산된 분산액을 도포하는 단계; 및Applying a dispersion in which metal nanopowder is dispersed over the entire surface of the substrate; And 상기 기판에 형성된 상기 분산액을 소결하는 단계를 포함하는 금속 배선의 제조 방법.Sintering the dispersion liquid formed on the substrate. 제 1 항에 있어서,The method of claim 1, 상기 자기조립 단분자층은 실란계 유도체로 형성된 것을 특징으로 하는 금속 배선의 제조 방법.The self-assembled monolayer is a metal wire manufacturing method, characterized in that formed of silane derivatives. 제 2 항에 있어서,The method of claim 2, 상기 자기조립 단분자층은 페닐트리클로로실란으로 형성된 것을 특징으로 하는 금속 배선의 제조 방법.The self-assembled monolayer is a method of manufacturing a metal wiring, characterized in that formed of phenyltrichlorosilane. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 1 영역은 소수성 영역이고, 상기 제 2 영역은 UV광이 조사되어 친수성 영역으로 개질되는 것을 특징으로 하는 금속 배선의 제조 방법.Wherein the first region is a hydrophobic region, and the second region is irradiated with UV light to be modified into a hydrophilic region. 제 1 항에 있어서,The method of claim 1, 상기 분산액은 친수성 용매를 포함하여 형성된 것을 특징으로 하는 금속 배선의 제조 방법.The dispersion liquid is formed by including a hydrophilic solvent. 제 5 항에 있어서,The method of claim 5, 상기 금속배선은 제 2 영역에 형성되는 것을 특징으로 하는 금속 배선의 제조 방법.And the metal wiring is formed in a second region. 제 1 항에 있어서,The method of claim 1, 상기 분산액은 소수성 용매를 포함하여 형성된 것을 특징으로 하는 금속 배선의 제조 방법.The dispersion is a method of manufacturing a metal wiring, characterized in that it comprises a hydrophobic solvent. 제 7 항에 있어서,The method of claim 7, wherein 상기 금속 배선은 상기 제 1 영역에 형성되는 것을 특징으로 하는 금속 배선의 제조 방법.And the metal wiring is formed in the first region. 기판;Board; 상기 기판상에 형성된 친수성 영역과 소수성 영역으로 정의된 자기조립 단분자층;Self-assembled monolayers defined by hydrophilic and hydrophobic regions formed on the substrate; 상기 자기조립 단분자층의 친수성 영역상에 형성된 게이트 전극 및 게이트 배선;A gate electrode and a gate wiring formed on the hydrophilic region of the self-assembled monolayer; 상기 게이트 배선 및 게이트 전극상에 형성된 게이트 절연막;A gate insulating film formed on the gate wiring and the gate electrode; 상기 게이트 전극과 대응되는 상기 게이트 절연막 상에 형성된 액티브층;An active layer formed on the gate insulating layer corresponding to the gate electrode; 상기 액티브층의 소정 부분에 이격되어 형성된 소스/드레인 전극; A source / drain electrode formed spaced apart from a predetermined portion of the active layer; 상기 소스/드레인 전극 상에 형성하되, 상기 드레인 전극의 일부분을 노출하는 콘텍홀을 구비하는 보호막; 및A passivation layer formed on the source / drain electrode and having a contact hole exposing a portion of the drain electrode; And 상기 보호막 상에 상기 콘텍홀을 통하여 상기 드레인 전극과 전기적으로 연결된 화소전극을 포함하는 평판 표시 장치.And a pixel electrode electrically connected to the drain electrode through the contact hole on the passivation layer. 제 9항에 있어서,The method of claim 9, 상기 자기조립 단분자층은 페닐트리클로로실란으로 형성된 것을 특징으로 하는 평판 표시 장치.And said self-assembled monolayer is formed of phenyltrichlorosilane. 제 9항에 있어서,The method of claim 9, 상기 게이트 전극 및 게이트 배선은 금속 나노파우더로 이뤄진 것을 특징으로 하는 평판 표시 장치.And the gate electrode and the gate wiring are made of metal nano powder. 기판을 제공하는 단계;Providing a substrate; 상기 기판 상에 자기조립 단분자층을 형성하는 단계;Forming a self-assembled monolayer on the substrate; 상기 자기조립 단분자층의 일정한 영역에 UV광을 조사하는 단계;Irradiating UV light to a predetermined region of the self-assembled monolayer; 상기 자기조립 단분자층상에 금속 나노파우더가 분산된 분산액을 도포하는 단계; Applying a dispersion in which a metal nanopowder is dispersed on the self-assembled monolayer; 상기 도포된 분산액을 소결하여 상기 금속 나노파우더로 이루어진 게이트 배선 및 게이트 전극을 형성하는 단계;Sintering the applied dispersion to form a gate wiring and a gate electrode made of the metal nanopowder; 상기 게이트 배선 및 게이트 전극상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the gate wiring and the gate electrode; 상기 게이트 전극과 대응되는 상기 게이트 절연막 상에 액티브층 및 소스/드레인 전극을 형성하는 단계;Forming an active layer and a source / drain electrode on the gate insulating layer corresponding to the gate electrode; 상기 소스/드레인 전극을 포함하는 기판 전면에 걸쳐 위치하며, 상기 드레인 전극의 일부분을 노출하는 콘텍홀을 구비하는 보호막을 형성하는 단계; 및Forming a passivation layer on the front surface of the substrate including the source / drain electrodes and having a contact hole exposing a portion of the drain electrode; And 상기 보호막 상에 위치하고, 상기 콘텍홀을 통하여 상기 드레인 전극과 전기적으로 연결된 화소전극을 형성하는 단계를 포함하는 평판 표시 장치의 제조 방법.And forming a pixel electrode on the passivation layer and electrically connected to the drain electrode through the contact hole. 제 12항에 있어서,The method of claim 12, 상기 자기조립 단분자층은 페닐트리클로로실란으로 형성하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.The self-assembled monolayer is formed of phenyltrichlorosilane. 제 12항에 있어서,The method of claim 12, 상기 자기조립 단분자층의 일정한 영역에 UV를 조사하는 단계에서는 상기 UV가 조사된 영역은 친수성 영역으로 개질되는 것을 특징으로 하는 평판 표시 장치의 제조 방법.And in the step of irradiating UV to a predetermined region of the self-assembled monolayer, the UV irradiated region is modified into a hydrophilic region. 제 12항에 있어서,The method of claim 12, 상기 분산액은 금속 나노파우더, 친수성 용매 및 분산제로 이루어지는 것을 특징으로 하는 평판 표시 장치의 제조 방법.The dispersion liquid is a metal nano powder, a hydrophilic solvent and a dispersant, the manufacturing method of a flat panel display device. 제 12항에 있어서,The method of claim 12, 상기 평판 표시 장치는 액정 표시 장치 또는 유기 전계 발광 표시 장치인 것을 특징으로 하는 평판 표시 장치의 제조 방법.And the flat panel display is a liquid crystal display or an organic electroluminescent display.
KR1020050090416A 2005-09-28 2005-09-28 method for fabricating of metal wiring, flat display device fabricated using the same and method for fabricating of flat display device using the same KR101211216B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050090416A KR101211216B1 (en) 2005-09-28 2005-09-28 method for fabricating of metal wiring, flat display device fabricated using the same and method for fabricating of flat display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050090416A KR101211216B1 (en) 2005-09-28 2005-09-28 method for fabricating of metal wiring, flat display device fabricated using the same and method for fabricating of flat display device using the same

Publications (2)

Publication Number Publication Date
KR20070035702A true KR20070035702A (en) 2007-04-02
KR101211216B1 KR101211216B1 (en) 2012-12-11

Family

ID=38158180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090416A KR101211216B1 (en) 2005-09-28 2005-09-28 method for fabricating of metal wiring, flat display device fabricated using the same and method for fabricating of flat display device using the same

Country Status (1)

Country Link
KR (1) KR101211216B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150078238A (en) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 Organic Light Emitting Display and Method for Manufacturing The Same
KR20160087477A (en) * 2015-01-13 2016-07-22 삼성디스플레이 주식회사 Polarizer device and display device comprising the same
US9496497B2 (en) 2007-09-05 2016-11-15 Samsung Display Co., Ltd. Method for forming pattern arrays and organic devices including the pattern arrays
KR20170059542A (en) * 2015-11-20 2017-05-31 삼성디스플레이 주식회사 Touch sensing unit, display device and fabrication method of the touch screen

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496497B2 (en) 2007-09-05 2016-11-15 Samsung Display Co., Ltd. Method for forming pattern arrays and organic devices including the pattern arrays
KR20150078238A (en) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 Organic Light Emitting Display and Method for Manufacturing The Same
KR20160087477A (en) * 2015-01-13 2016-07-22 삼성디스플레이 주식회사 Polarizer device and display device comprising the same
KR20170059542A (en) * 2015-11-20 2017-05-31 삼성디스플레이 주식회사 Touch sensing unit, display device and fabrication method of the touch screen

Also Published As

Publication number Publication date
KR101211216B1 (en) 2012-12-11

Similar Documents

Publication Publication Date Title
US8435832B2 (en) Double self-aligned metal oxide TFT
JP4431081B2 (en) Method for manufacturing organic thin film transistor and method for manufacturing liquid crystal display element
US8043550B2 (en) Manufacturing method of display device and mold therefor
KR101328628B1 (en) Organic Thin Film Transistor Substrate And Fabricating Method Thereof
KR20070105040A (en) Resist composition, method of fabricating resist pattern using the same and array substrate fabricated using the same
KR101244898B1 (en) Organic Thin Film Transistor Substrate And Fabricating Method Thereof
US20050181533A1 (en) Method for manufacturing an electro-optical device board, optical device, electro-optical device and electronic equipment
US8013326B2 (en) Organic thin film transistor substrate and method of manufacture
KR100675639B1 (en) Fabrication method of organic thin film transistor and liquid crystal display device
EP2724373B1 (en) Transistor and its method of manufacture
KR20070051004A (en) Fabrication method of stamp, fabrication method of thin film transistor and liquid crystal display device by using it
JP4984416B2 (en) Thin film transistor manufacturing method
KR100803426B1 (en) Substrate and process for producing the same
EP2528126A1 (en) Organic TFT array substrate and manufacture method thereof
KR101211216B1 (en) method for fabricating of metal wiring, flat display device fabricated using the same and method for fabricating of flat display device using the same
US7652745B2 (en) Liquid crystal display panel and a fabricating method thereof that are capable of forming an insulating film exposing a metal pattern without a photolithography process
US7179697B2 (en) Method of fabricating an electronic device
JP2011082419A (en) Thin film transistor, method of manufacturing the same, display device, and electronic device
JP2007235124A (en) Pattern formation method, and manufacturing method for display unit using same
JP5459570B2 (en) Semiconductor device manufacturing method, electro-optical device manufacturing method, and electronic device manufacturing method
KR100662787B1 (en) Organic thin film transistor and method fabricating thereof, and fabrication method of liquid crystal display device using the same
KR101147092B1 (en) Method For Fabricating Thin Film Transistor Array Substrate
KR20070069057A (en) Method of manufacturing semiconductor device, semiconductor device and electronic appratus therefore
WO2005008743A2 (en) A semiconductor device with metallic electrodes and a method for use in forming such a device
KR100541532B1 (en) Method of fabricating of a thin film transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 8