KR20070031874A - Plasma display device - Google Patents

Plasma display device Download PDF

Info

Publication number
KR20070031874A
KR20070031874A KR1020067019911A KR20067019911A KR20070031874A KR 20070031874 A KR20070031874 A KR 20070031874A KR 1020067019911 A KR1020067019911 A KR 1020067019911A KR 20067019911 A KR20067019911 A KR 20067019911A KR 20070031874 A KR20070031874 A KR 20070031874A
Authority
KR
South Korea
Prior art keywords
electrode
data
driving circuit
scan
electrodes
Prior art date
Application number
KR1020067019911A
Other languages
Korean (ko)
Inventor
요시키 츠지타
겐지 오가와
겐지 사사키
도루 안도
도루 사카네
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Priority to KR1020067019911A priority Critical patent/KR20070031874A/en
Publication of KR20070031874A publication Critical patent/KR20070031874A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2944—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by varying the frequency of sustain pulses or the number of sustain pulses proportionally in each subfield of the whole frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/297—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using opposed discharge type panels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 디스플레이 장치는 AD 컨버터와, 서브필드 데이터를 작성하는 영상 신호 처리 회로와, 각 구동 회로의 제어 신호를 생성하는 서브필드 처리 회로와, 교대로 배열된 n행의 주사 전극 및 유지 전극과 그것에 교차하는 방향으로 배열된 k+m열의 데이터 전극을 갖는 플라즈마 디스플레이 패널과, 주사 전극을 구동하는 주사 전극 구동 회로와, 유지 전극을 구동하는 유지 전극 구동 회로와, 데이터 전극을 구동하는 제 1 구동 회로 및 데이터 전극을 구동하는 제 2 구동 회로를 갖고 주사 전극 구동 회로에 가까운 쪽의 데이터 전극군으로부터 순서대로 기입 펄스 전압을 인가하는 데이터 전극 구동 회로를 구비하고 있다.

Figure 112006069902927-PCT00001

The plasma display device includes an AD converter, an image signal processing circuit for creating subfield data, a subfield processing circuit for generating control signals of each driving circuit, n rows of scan electrodes and sustain electrodes alternately arranged to intersect it. A plasma display panel having k + m columns of data electrodes arranged in a direction to be rotated, a scan electrode driving circuit for driving the scan electrodes, a sustain electrode driving circuit for driving the sustain electrodes, a first driving circuit for driving the data electrodes, and A data electrode driving circuit having a second driving circuit for driving the data electrodes and sequentially applying a write pulse voltage from the data electrode group closer to the scan electrode driving circuit is provided.

Figure 112006069902927-PCT00001

Description

플라즈마 디스플레이 장치{PLASMA DISPLAY DEVICE}Plasma display device {PLASMA DISPLAY DEVICE}

본 발명은 벽걸이 텔레비전이나 대형 모니터에 이용되는 플라즈마 디스플레이 장치에 관한 것이다.The present invention relates to a plasma display device used for a wall-mounted television or a large monitor.

AC형으로서 대표적인 교류 면 방전형 플라즈마 디스플레이 패널(이하, 「패널」이라고 생략함)은 면 방전을 행하는 주사 전극 및 유지 전극을 배열하여 형성한 유리 기판으로 이루어지는 전면판과, 데이터 전극을 배열하여 형성한 유리 기판으로 이루어지는 배면판으로 구성되어 있다. 그리고, 전면판과 배면판을, 양 전극이 매트릭스를 이루도록, 또한 양자의 틈에 방전 공간을 형성하도록 평행하게 대향 배치하고, 그 외주부를 유리 프릿(glass frit) 등의 접착제에 의해 접착하고 있다. 그리고, 전면판과 배면판의 사이에는, 배면판상에 형성된 격벽에 의해 구분된 방전 셀이 마련되어 있다. 그리고, 이 격벽에서 구분된 셀 공간의 내벽면에 형광체층이 형성되어 있다. 이러한 구성의 패널에서, 가스 방전에 의해 자외선을 발생시키고, 이 자외선으로 적색(R), 녹색(G) 및 청색(B)의 각 색의 형광체층을 여기(勵起)하여 가시광을 발광시킴으로써 컬러 표시를 행하고 있다.An AC surface discharge type plasma display panel (hereinafter, abbreviated as "panel"), which is a typical AC type, is formed by arranging a front plate made of a glass substrate formed by arranging a scan electrode and a sustain electrode which perform surface discharge, and a data electrode. It is comprised by the back plate which consists of one glass substrate. The front plate and the back plate are arranged in parallel so as to form both electrodes in a matrix and to form a discharge space in both gaps, and the outer circumferential portion thereof is bonded by an adhesive such as glass frit. And the discharge cell divided by the partition formed on the back plate is provided between the front plate and the back plate. The phosphor layer is formed on the inner wall surface of the cell space divided by the partition wall. In the panel having such a configuration, ultraviolet rays are generated by gas discharge, and the ultraviolet rays are excited by emitting phosphor layers of respective colors of red (R), green (G), and blue (B) to emit visible light. The display is performed.

이 패널은 1 필드 기간을 복수의 서브필드로 분할하고, 발광시키는 서브필드를 선택하여 조합하여 구동함으로써 계조 표시를 행한다. 각 서브필드는 초기화 기간, 기입 기간 및 유지 기간으로 이루어진다. 화상 데이터를 표시하기 위해서는, 초기화 기간, 기입 기간 및 유지 기간에서, 각각 다른 신호 파형을 각 전극에 인가하고 있다.This panel divides one field period into a plurality of subfields, and selects and drives a subfield to emit light to perform gradation display. Each subfield consists of an initialization period, a writing period, and a sustaining period. In order to display image data, different signal waveforms are applied to each electrode in the initialization period, the writing period, and the sustain period.

초기화 기간에서는, 예컨대, 정(正)의 펄스 전압을 모든 주사 전극에 인가하여, 주사 전극 및 유지 전극을 덮는 유전체상의 보호층 및 형광체층상에 필요한 벽전하를 축적시킨다. 아울러, 방전 지연을 짧게 하여 기입 방전을 안정적으로 발생시키기 위한 프라이밍(priming) 입자(방전을 위한 기폭제, 즉, 여기 입자)를 발생시킨다고 하는 기능을 갖는다.In the initialization period, for example, a positive pulse voltage is applied to all scan electrodes to accumulate necessary wall charges on the protective layer and the phosphor layer on the dielectric covering the scan electrode and sustain electrode. In addition, it has a function of generating priming particles (initiator for discharging, that is, excitation particles) for shortening the discharge delay to stably generate the write discharge.

기입 기간에서는, 모든 주사 전극에 부(負)의 주사 펄스를 순차 인가함으로써 주사를 행한다. 그리고, 주사 전극을 주사하고 있는 사이에, 표시 데이터에 근거하여 표시해야 할 방전 셀에 대응하는 데이터 전극에 정의 기입 펄스 전압을 인가한다. 이렇게 해서 정의 기입 펄스 전압을 인가한 데이터 전극과 주사 전극의 사이에서 기입 방전이 발생하여, 주사 전극상의 보호층의 표면에 기입의 벽전하가 형성된다. 이 때, 기입 방전을 발생시키는 표시 셀을 구성하는 모든 데이터 전극에 동시에 기입 전압이 인가되기 때문에, 한 개의 주사 전극상에는, 발생시켜야 하는 모든 기입 방전이 한 번에 발생하여 방전 전류가 흐른다. 이 때문에, 주사 전극 및 구동 회로의 임피던스에 의한 전압 강하도 커진다. 그 결과, 안정적인 기입 방전이 방해받는다고 하는 문제가 있다.In the writing period, scanning is performed by sequentially applying negative scanning pulses to all the scanning electrodes. While scanning the scan electrodes, the positive write pulse voltage is applied to the data electrodes corresponding to the discharge cells to be displayed based on the display data. In this way, a write discharge is generated between the data electrode to which the positive write pulse voltage is applied and the scan electrode, and the wall charge of the write is formed on the surface of the protective layer on the scan electrode. At this time, since the write voltage is simultaneously applied to all data electrodes constituting the display cell for generating the write discharge, all write discharges to be generated are generated at one time on one scan electrode and the discharge current flows. For this reason, the voltage drop by impedance of a scan electrode and a drive circuit also becomes large. As a result, there is a problem that stable address discharge is disturbed.

계속되는 유지 기간에서는, 일정 기간, 주사 전극과 유지 전극의 사이에 방전을 유지하는 데 충분한 전압 펄스를 인가한다. 이에 따라, 기입의 벽전하가 형성된 방전 셀에서는 유지 방전이 발생한다. 그리고, 주사 전극과 유지 전극의 사이에 방전 플라즈마가 생성되고, 방전 플라즈마에 의해 발생한 자외선에 의해, 일정 기간, 형광체층이 여기 발광한다. 이 때, 기입 기간에서 기입 펄스 전압이 인가되지 않은 방전 셀에서는, 방전은 발생하지 않고 형광체층의 여기 발광은 일어나지 않는다.In the subsequent sustain period, a sufficient voltage pulse is applied to sustain the discharge between the scan electrode and the sustain electrode for a certain period of time. As a result, sustain discharge occurs in the discharge cells in which the wall charges for writing are formed. Then, a discharge plasma is generated between the scan electrode and the sustain electrode, and the phosphor layer emits excitation light for a certain period of time by the ultraviolet rays generated by the discharge plasma. At this time, in the discharge cells to which the writing pulse voltage is not applied in the writing period, no discharge occurs and excitation light emission of the phosphor layer does not occur.

이러한 패널에서는, 그 후의 서브필드에서의 기입 기간에서, 기입 방전에 큰 방전 지연이 발생하고, 기입 동작이 불안정하게 된다고 하는 문제가 있다.In such a panel, there is a problem that a large discharge delay occurs in the write discharge in the write period in the subsequent subfield, and the write operation becomes unstable.

이들 과제를 해결하기 위해서, 데이터 전극을 적어도 두 개의 데이터 전극군으로 분할하고, 기입 기간에서의 데이터 전극으로의 기입 전압의 인가 타이밍을, 데이터 전극군의 사이에서 시간차를 마련하는 것에 의해 다르게 한 기술이 제안되어 있다. 이러한 종래 기술로서는, 일본 공개 특허 공보 평8-305319호가 알려져 있다.In order to solve these problems, the technique in which the data electrode is divided into at least two data electrode groups, and the timing of applying the write voltage to the data electrodes in the writing period is made different by providing a time difference between the data electrode groups. Is proposed. As such a prior art, Japanese Patent Laid-Open No. 8-305319 is known.

이 기술에서는, 데이터 전극을 두 개의 데이터 전극군으로 나눠, 기입 기간에서의 각 데이터 전극군으로의 기입 펄스 전압의 인가 타이밍에 시간차를 마련하여, 각 데이터 전극군에 대응하는 기입 방전의 발생 타이밍에 각각 시간차를 갖게 하고 있다. 이와 같이 하는 것으로, 기입 방전에서 주사 전극에 흐르는 방전 전류를 시간적으로 분산시키고 있다. 이 결과, 한 개의 주사 전극상에서 한 번에 모든 기입 방전을 발생시키는 경우와 비교하여, 주사 전극에 흐르는 방전 전류의 피크값 을 억제할 수 있다. 따라서, 주사 전극을 구동하는 회로나 주사 전극을 형성하는 금속선 등에 존재하는 임피던스에 의해 발생하는 전압 강하를 억제하여 각 방전 셀로의 인가 전압을 안정시켜, 안정적인 방전을 실현할 수 있다.In this technique, the data electrodes are divided into two data electrode groups, and a time difference is provided in the timing of applying the write pulse voltage to each data electrode group in the writing period, and the timing of generation of the write discharge corresponding to each data electrode group is provided. Each has a time difference. By doing in this way, the discharge current which flows through a scanning electrode in write discharge is disperse | distributed in time. As a result, the peak value of the discharge current flowing through the scan electrodes can be suppressed as compared with the case where all the write discharges are generated at one time on one scan electrode. Therefore, the voltage drop caused by the impedance present in the circuit for driving the scan electrode, the metal line forming the scan electrode, or the like can be suppressed to stabilize the voltage applied to each discharge cell, thereby achieving stable discharge.

하지만, 상술한 종래 기술에서는, 방전 전류의 피크값을 충분히 감소시키기 위해서 기입 방전을 확실히 분리하여 발생시켜야 한다. 그것을 위해서, 각 데이터 전극군 각각으로의 기입 펄스 전압의 인가의 타이밍에 충분한 시간차를 마련해야 한다. 그 결과, 기입 시간이 길게 설정되고, 기입 기간에 써버리는 시간이 길어진다고 한 문제가 있다.However, in the above-described prior art, in order to sufficiently reduce the peak value of the discharge current, the write discharge must be reliably separated. For that purpose, a sufficient time difference must be provided for the timing of application of the write pulse voltage to each data electrode group. As a result, there is a problem that the writing time is set long and the writing time is long.

특히, 고선명화된 패널에서는, 주사 전극 수의 증가에 따라 기입 기간에 설정하는 시간이 길게 된다. 그 결과, 유지 기간에 설정하는 시간을 짧게 해야 하고, 피크 휘도가 낮아진다고 하는 과제가 발생한다. 따라서, 이러한 패널에서는, 될 수 있는 한 기입 시간을 단축하여, 유지 기간에 써버리는 시간을 확보해야 한다고 하는 문제가 있다.In particular, in high-definition panels, the time to set in the writing period becomes longer as the number of scan electrodes increases. As a result, there is a problem that the time set in the sustain period must be shortened and the peak luminance is lowered. Therefore, in such a panel, there is a problem that the writing time should be shortened as much as possible to secure the time spent in the sustain period.

본 발명의 플라즈마 디스플레이 장치는, 전면판상에 평행하게 배치되고, 또한 표시 전극쌍을 구성하며, 그 일단이 구동 전압을 인가하기 위한 복수의 주사 전극 인출선 및 유지 전극 인출선에 각각 전기적으로 접속된 복수의 주사 전극 및 유지 전극과, 방전 공간을 사이에 두고 전면판에 대향 배치된 배면판상에 주사 전극과 교차하는 방향으로 배치되고, 또한 표시 전극쌍에 의해 방전 셀을 구성하는 복수의 데이터 전극을 갖는 플라즈마 디스플레이 패널과, 주사 전극 인출선에 접속되어 주사 전극을 구동하는 주사 전극 구동 회로와, 유지 전극 인출선에 접속되어 유지 전극을 구동하는 유지 전극 구동 회로와, 데이터 전극을 복수의 데이터 전극군으로 나눠 각각을 구동하는 데이터 전극 구동 회로를 구비하고, 주사 전극 구동 회로, 유지 전극 구동 회로 및 데이터 전극 구동 회로는, 서브필드를 구성하는 기입 기간 및 유지 기간의 각 기간에서 주사 전극, 유지 전극 및 데이터 전극의 각각 다른 구동 파형을 인가하여 구동하고, 데이터 전극 구동 회로는, 기입 기간에서, 주사 전극 인출선에 가까운 쪽의 데이터 전극군으로부터 순서대로 데이터 전극군마다 기입 펄스 전압을 인가하는 것을 특징으로 한다.The plasma display device of the present invention is disposed in parallel on the front plate and constitutes a display electrode pair, one end of which is electrically connected to a plurality of scan electrode lead lines and sustain electrode lead lines for applying a driving voltage, respectively. A plurality of data electrodes which are arranged in a direction intersecting the scan electrodes on the rear plate disposed opposite to the front plate with a plurality of scan electrodes and sustain electrodes and discharge spaces interposed therebetween, and which constitute a discharge cell by a pair of display electrodes. A plasma display panel having a plurality of data electrode groups, a scan electrode drive circuit connected to the scan electrode lead-out line to drive the scan electrode, a sustain electrode drive circuit connected to the sustain electrode lead-out line, and driving the sustain electrode; And a scan electrode drive circuit and a sustain electrode drive circuit. And the data electrode driving circuit is driven by applying different driving waveforms of the scan electrode, the sustain electrode and the data electrode in each of the writing period and sustain period constituting the subfield, and the data electrode driving circuit is driven in the writing period, A write pulse voltage is applied to each data electrode group in order from the data electrode group closer to the scan electrode lead line.

또한, 본 발명의 플라즈마 디스플레이 장치는, 전면판상에 평행하게 배치되고, 또한 표시 전극쌍을 구성하는 복수의 주사 전극 및 유지 전극과, 방전 공간을 사이에 두고 전면판에 대향 배치된 배면판상에 주사 전극과 교차하는 방향으로 배치되고, 또한 표시 전극쌍에 의해 방전 셀을 구성하는 복수의 데이터 전극을 갖는 플라즈마 디스플레이 패널과, 플라즈마 디스플레이 패널의 네 변 중, 데이터 전극에 평행한 두 변 중 한 쪽 변에 근접하게 배치되고, 주사 전극을 구동하는 주사 전극 구동 회로와, 플라즈마 디스플레이 패널의 네 변 중, 데이터 전극에 평행한 두 변 중 다른 쪽 변에 근접하게 배치되고, 유지 전극을 구동하는 유지 전극 구동 회로와, 플라즈마 디스플레이 패널의 네 변 중, 주사 전극 및 유지 전극에 평행한 두 변 중 한 쪽 변에 근접하게 배치되고, 데이터 전극을 복수의 데이터 전극군으로 나눠 각각을 구동하는 데이터 전극 구동 회로를 구비하고, 주사 전극 구동 회로, 유지 전극 구동 회로 및 데이터 전극 구동 회로는, 서브필드를 구성하는 기입 기간 및 유지 기간의 각 기간에서 주사 전극, 유지 전극 및 데이터 전극의 각각 다른 구동 파형을 인가하여 구동하고, 데이터 전극 구동 회로는, 기입 기간에서, 주사 전극 구동 회로에 가까운 쪽의 데이터 전극군으로부터 순서대로 데이터 전극군마다 기입 펄스 전압을 인가하는 것을 특징으로 한다.In addition, the plasma display device of the present invention is arranged on the front plate in parallel, and is scanned on a plurality of scan electrodes and sustain electrodes constituting the display electrode pair, and a back plate disposed opposite to the front plate with a discharge space therebetween. A plasma display panel having a plurality of data electrodes disposed in a direction crossing the electrodes and constituting a discharge cell by a pair of display electrodes, and one of four sides of the plasma display panel parallel to the data electrodes And a scan electrode driving circuit for driving the scan electrode and a sustain electrode for driving the sustain electrode, the scan electrode driving circuit being disposed near to the other side of the four sides of the plasma display panel. The circuit and one of the four sides of the plasma display panel, which are parallel to the scan electrode and the sustain electrode, And a data electrode driving circuit arranged to divide the data electrodes into a plurality of data electrode groups to drive each of the data electrodes, and the scan electrode driving circuit, the sustain electrode driving circuit, and the data electrode driving circuit each include a writing period and a sustaining subfield. In each period of the period, the driving electrodes are driven by applying different driving waveforms of the scan electrodes, the sustain electrodes, and the data electrodes, and the data electrode driving circuit sequentially moves the data electrodes from the data electrode group closer to the scan electrode driving circuit in the writing period. A write pulse voltage is applied to each group.

도 1은 본 발명의 실시예 1에서의 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널의 구조를 나타내는 분해 사시도,1 is an exploded perspective view showing the structure of a plasma display panel of a plasma display device according to a first embodiment of the present invention;

도 2는 본 발명의 실시예 1에서의 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널의 전극 배열도,2 is a diagram showing an arrangement of electrodes of a plasma display panel of a plasma display device according to a first embodiment of the present invention;

도 3은 본 발명의 실시예 1에서의 플라즈마 디스플레이 장치의 구성을 나타내는 회로 블록도,3 is a circuit block diagram showing the configuration of the plasma display device according to the first embodiment of the present invention;

도 4는 본 발명의 실시예 1에서의 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널의 각 전극으로의 구동 전압 파형을 나타내는 도면,4 is a diagram showing driving voltage waveforms to the electrodes of the plasma display panel of the plasma display device according to the first embodiment of the present invention;

도 5(a)는 본 발명의 실시예 1에서의 플라즈마 디스플레이 장치에서, 주사 전극 구동 회로로부터 먼 쪽의 데이터 전극군에 먼저 기입 펄스 전압을 인가한 경우의 플라즈마 디스플레이 패널의 기입 기간에서의 주사 전극 및 데이터 전극의 구동 전압 파형 및 전류 파형의 확대도,FIG. 5A shows the scan electrodes in the writing period of the plasma display panel when the write pulse voltage is first applied to the data electrode group far from the scan electrode driving circuit in the plasma display device according to the first embodiment of the present invention. And an enlarged view of the driving voltage waveform and the current waveform of the data electrode,

도 5(b)는 본 발명의 실시예 1에서의 플라즈마 디스플레이 장치에서, 주사 전극 구동 회로에 가까운 쪽의 데이터 전극군에 먼저 기입 펄스 전압을 인가한 경우의 플라즈마 디스플레이 패널의 기입 기간에서의 주사 전극 및 데이터 전극의 구동 전압 파형 및 전류 파형의 확대도이다.Fig. 5 (b) shows the scan electrode in the writing period of the plasma display panel when the write pulse voltage is first applied to the data electrode group closer to the scan electrode driving circuit in the plasma display device according to the first embodiment of the present invention. And an enlarged view of the driving voltage waveform and the current waveform of the data electrode.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

1 : AD 컨버터 2 : 영상 신호 처리 회로1: AD converter 2: video signal processing circuit

3 : 서브필드 처리 회로 4 : 데이터 전극 구동 회로3: subfield processing circuit 4: data electrode driving circuit

5 : 주사 전극 구동 회로 6 : 유지 전극 구동 회로5 scan electrode driving circuit 6 sustain electrode driving circuit

10 : 플라즈마 디스플레이 패널 20 : (유리제의)전면판10 Plasma Display Panel 20 Front Panel (Glass)

22 : 주사 전극 23 : 유지 전극22: scan electrode 23: sustain electrode

24, 33 : 유전체층 25 : 보호층24, 33: dielectric layer 25: protective layer

26 : 표시 전극쌍 30 : 배면판26 display electrode pair 30 back plate

32 : 데이터 전극 34 : 격벽32: data electrode 34: partition wall

35 : 형광체층35 phosphor layer

(실시예 1)(Example 1)

도 1에는, 본 발명의 실시예 1에서의 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널(이하, 「패널」이라고 생략함)(10)의 구조를 나타내는 분해 사시도를 나타낸다. 패널은 전면판(20)과 배면판(30)으로 구성되어 있다. 전면판(20) 의 측면에서 보이는 유리제의 전면판(20)상에는, 스트라이프 형상의 주사 전극(22)과 스트라이프 형상의 유지 전극(23)에 의해 쌍을 이루는 표시 전극쌍(26)이 복수쌍 형성되어 있다. 그리고 표시 전극쌍(26)을 덮도록 유전체층(24)이 형성되고, 그 유전체층(24)상에 보호층(25)이 형성되어 있다.FIG. 1: shows the exploded perspective view which shows the structure of the plasma display panel (it abbreviates as "a panel" hereafter) 10 of the plasma display apparatus in Example 1 of this invention. The panel is composed of a front plate 20 and a back plate 30. On the glass front plate 20 seen from the side of the front plate 20, a plurality of pairs of display electrode pairs 26 are formed by the stripe scan electrodes 22 and the stripe sustain electrodes 23. It is. The dielectric layer 24 is formed to cover the display electrode pairs 26, and the protective layer 25 is formed on the dielectric layer 24.

배면판(30)상에는, 표시 전극쌍(26)과 입체 교차하도록, 복수의 스트라이프 형상의 데이터 전극(32)이 형성되어 있고, 데이터 전극(32)은 유전체층(33)으로 덮여 있다. 유전체층(33)상에는 데이터 전극(32)과 평행하게 복수의 스트라이프 형상의 격벽(34)이 배치되고, 이 격벽(34)간의 유전체층(33)상에 형광체층(35)이 설치되어 있다. 또한, 데이터 전극(32)은 이웃하는 격벽(34) 사이의 위치에 배치되어 있다. 또, 격벽(34)의 형상은 스트라이프 형상에 한정되는 것이 아니라, 격자 형상이나 상자형 형상이더라도 좋다.A plurality of stripe-shaped data electrodes 32 are formed on the rear plate 30 so as to three-dimensionally intersect with the display electrode pairs 26, and the data electrodes 32 are covered with the dielectric layer 33. A plurality of stripe-shaped partition walls 34 are disposed on the dielectric layer 33 in parallel with the data electrodes 32, and the phosphor layer 35 is provided on the dielectric layers 33 between the partition walls 34. In addition, the data electrodes 32 are arranged at positions between neighboring partitions 34. The shape of the partition wall 34 is not limited to a stripe shape, but may be a lattice shape or a box shape.

전면판(20)과 배면판(30)은 표시 전극쌍(26)과 데이터 전극(32)이 직교하도록, 격벽(34)을 사이에 두고 대향 배치됨과 동시에, 전면판(20)과 배면판(30)의 외주부가 유리 프릿 등의 접착제에 의해 접착되어 있다. 그리고, 전면판(20)과 배면판(30)의 사이에는, 격벽(34)으로 구분되는 미소한 방전 공간을 형성하고 있다. 그리고 방전 공간에는, 예컨대, 네온(Ne)과 크세논(Xe)의 혼합 가스가 방전 가스로서 주입되어 있다. 방전 공간은 격벽(34)에 의해 복수의 구획으로 구분되어 있고, 각 구획의 격벽(34)의 벽면 및 유전체층(33)의 상면에는 적색(R), 녹색(G) 및 청색(B)의 각 색으로 발광하는 형광체층(35)이 순차적으로 배치되어 있다. 그리고, 표시 전극쌍(26)과 데이터 전극(32)이 교차하는 부분의 구획에 방전 셀이 형성된 다. 각 색으로 발광하는 형광체층(35)이 형성된 인접하는 세 개의 방전 셀에 의해 한 화소가 구성된다. 이 화소를 구성하는 방전 셀이 형성된 패널의 영역이 화상 표시 영역이 되고, 화상 표시 영역의 주위는 유리 프릿이 형성된 영역 등과 같이 화상 표시가 행해지지 않는 비표시 영역이 된다.The front plate 20 and the back plate 30 are disposed to face each other with the partition wall 34 therebetween so that the display electrode pairs 26 and the data electrodes 32 are perpendicular to each other, and the front plate 20 and the back plate ( The outer peripheral portion of 30) is bonded by an adhesive such as glass frit. Then, a minute discharge space divided by the partition wall 34 is formed between the front plate 20 and the back plate 30. In the discharge space, for example, a mixed gas of neon (Ne) and xenon (Xe) is injected as a discharge gas. The discharge space is divided into a plurality of sections by the partition wall 34, and the red (R), green (G), and blue (B) angles are formed on the wall surface of the partition wall 34 and the upper surface of the dielectric layer 33 of each partition. The phosphor layers 35 that emit light in color are sequentially arranged. A discharge cell is formed in a section of the portion where the display electrode pair 26 and the data electrode 32 cross each other. One pixel is constituted by three adjacent discharge cells in which the phosphor layer 35 emitting light in each color is formed. The area of the panel where the discharge cells constituting this pixel is formed becomes an image display area, and the periphery of the image display area becomes a non-display area where no image display is performed, such as an area where a glass frit is formed.

도 2에는, 본 발명의 실시예 1에서의 플라즈마 디스플레이 장치의 패널(10)의 전극 배열도를 나타낸다. 행 방향으로 신장하는 n행의 주사 전극 SC1∼SCn(도 1의 주사 전극(22))과 n행의 유지 전극 SU1∼SUn(도 1의 유지 전극(23))이 교대로 배열되어 있다. 그리고, 열 방향으로 신장하는 (k+m)열의 데이터 전극 D11∼D1k, D21∼D2m(도 1의 데이터 전극(32))이 배열되어 있다. 그리고, 한 쌍의 표시 전극쌍을 구성하는 주사 전극 SCi, 유지 전극 SUi(i=1∼n)와 한 개의 데이터 전극 Dj(Dj=D11∼D1k, D21∼D2m)를 포함하는 방전 셀 Ci ,j가 방전 공간 내에 형성되고, 방전 셀 Ci ,j의 총 수는 ((k+m)×n)개가 된다.2 shows an electrode arrangement diagram of the panel 10 of the plasma display device according to the first embodiment of the present invention. N rows of scan electrodes SC 1 to SC n (scan electrode 22 of FIG. 1) and n rows of sustain electrodes SU 1 to SU n (supply electrode 23 of FIG. 1) alternately arranged in a row direction It is. Then, the data electrodes D1 1 to D1 k and D2 1 to D2 m (data electrodes 32 in FIG. 1 ) in the (k + m) column extending in the column direction are arranged. Then, scan electrode SC i , sustain electrode SU i (i = 1 to n) and one data electrode D j (D j = D1 1 to D1 k , D2 1 to D2 m ) constituting a pair of display electrode pairs the discharge cell C i, j which includes a formed in the discharge space, the total number of the discharge cell C i, j is a dog ((k + m) × n ).

이러한 구성의 패널에서는, 가스 방전에 의해 자외선을 발생시키고, 이 자외선에서 R, G, B의 각 색의 형광체층을 여기하여 발광시킴으로써 컬러 표시를 행하고 있다.In the panel having such a configuration, ultraviolet rays are generated by gas discharge, and color display is performed by exciting and emitting phosphor layers of respective colors of R, G, and B in the ultraviolet rays.

도 3에는, 본 발명의 실시예 1에서의 플라즈마 디스플레이 장치의 구성을 나타내는 회로 블록도를 나타낸다. 도 3에 나타내는 플라즈마 디스플레이 장치는 AD 컨버터(1), 영상 신호 처리 회로(2), 서브필드 처리 회로(3), 데이터 전극 구동 회 로(4), 주사 전극 구동 회로(5), 유지 전극 구동 회로(6), 패널(10)을 구비하고 있다.3 is a circuit block diagram showing the configuration of the plasma display device according to the first embodiment of the present invention. The plasma display device shown in FIG. 3 includes an AD converter 1, an image signal processing circuit 2, a subfield processing circuit 3, a data electrode driving circuit 4, a scan electrode driving circuit 5, and a sustain electrode driving. The circuit 6 and the panel 10 are provided.

AD 컨버터(1)는 입력된 아날로그의 영상 신호를 디지털의 영상 신호로 변환하여 출력한다. 영상 신호 처리 회로(2)는 입력된 디지털의 영상 신호를 각 서브필드의 제어를 행하는 서브필드 데이터로 변환한다. 구체적으로는, 1 필드의 영상 신호로부터 각 방전 셀 Ci ,j(i=1∼n, j=1∼k, l∼m)에 대응하는 휘도 데이터를 추출한다. 그리고, 방전 셀 Ci ,j의 휘도 데이터에 대응하도록, 발광 기간의 중요도가 다른 복수의 서브필드 중에서 점등시켜야 할 서브필드를 선택하는 방전 셀 Ci ,j의 서브필드 데이터를 작성한다. 영상 신호 처리 회로(2)에서는, 패널(10)의 화상 표시 영역의 모든 방전 셀 Ci ,j의 서브필드 데이터를 작성한다. 그리고 패널(10)의 각 방전 셀 Ci ,j 중에서 점등시켜야 할 방전 셀을 발광 표시시키기 위해서, 서브필드 처리 회로(3)는 영상 신호 처리 회로(2)에서 작성된 서브필드 데이터로부터 데이터 전극 구동 회로용 제어 신호, 주사 전극 구동 회로용 제어 신호 및 유지 전극 구동 회로용 제어 신호를 생성하여, 데이터 전극 구동 회로(4), 주사 전극 구동 회로(5), 유지 전극 구동 회로(6)로 각각 출력한다.The AD converter 1 converts the input analog video signal into a digital video signal and outputs the digital video signal. The video signal processing circuit 2 converts the input digital video signal into subfield data for controlling each subfield. Specifically, luminance data corresponding to each discharge cell C i , j (i = 1 to n, j = 1 to k, 1 to m) is extracted from the video signal of one field. Then, the right subfield data of a discharge cell C i, the discharge cell C i, j to correspond to the luminance data of the j, the importance of the light-emitting period, select sub-field to be lighted in a plurality of different sub-fields. The video signal processing circuit 2 creates the subfield data of all the discharge cells C i , j in the image display area of the panel 10. Then , in order to light-emitting display the discharge cells to be turned on among the discharge cells C i , j of the panel 10, the subfield processing circuit 3 uses the data electrode driving circuit from the subfield data created by the video signal processing circuit 2. Control signals, control signals for scan electrode driving circuits, and control signals for sustain electrode driving circuits are generated and output to the data electrode driving circuit 4, scan electrode driving circuit 5, and sustain electrode driving circuit 6, respectively. .

패널(1O)은 상술한 바와 같이, 행 방향으로 신장하는 n행의 주사 전극 SC1∼SCn(도 1의 주사 전극(22))과 n행의 유지 전극 SU1∼SUn(도 1의 유지 전극(23))이 교대로 배열되어 있다. 그리고, 열 방향으로 신장하는 (k+m)열의 데이터 전극 D11 ∼D1k, D21∼D2m(도 1의 데이터 전극(32))이 배열되어 있다. 그리고, 한 쌍의 주사 전극 SCi, 유지 전극 SUi(i=1∼n)와 한 개의 데이터 전극 Dj(Dj= D11∼D1k, D21∼D2m)를 포함하는 방전 셀 Ci ,j가 방전 공간 내에 ((k+m)×n)개 형성되고, 적색, 녹색 및 청색의 각 색으로 발광하는 세 개의 방전 셀에 의해 한 화소가 구성된다. 또한, 주사 전극 SC1∼SCn, 유지 전극 SU1∼SUn, 데이터 전극 Dj는 각각 구동 전압을 인가하기 위한 인출선을 갖고 있다. 주사 전극 SC1∼SCn의 각각에 전기적으로 접속된 주사 전극 인출선(도시하지 않음)은 패널(10)의 네 변 중 데이터 전극 Dj에 평행한 두 변 중 한 쪽 변에서 인출되고 있다. 그리고, 주사 전극 인출선은 이 변에 근접하여 배치된 주사 전극 구동 회로(5)에 의해 주사 전극 SC1∼SCn을 구동하는 구동 전압이 인가된다. 유지 전극 SU1∼SUn의 각각에 전기적으로 접속된 유지 전극 인출선(도시하지 않음)은 패널(10)의 네 변 중 데이터 전극 Dj에 평행한 두 변 중 다른 쪽 변에서 인출된다. 그리고, 유지 전극 인출선은 이 변에 근접하여 배치된 유지 전극 구동 회로(6)에 의해 유지 전극 SU1∼SUn을 구동하는 구동 전압이 인가된다. 데이터 전극 D11∼D1k, D21∼D2m의 각각에 전기적으로 접속된 데이터 전극 인출선(도시하지 않음)은 패널(10)의 네 변 중 주사 전극 SCi 및 유지 전극 SUi에 평행한 두 변 중 한 쪽 변에서 인출된다. 그리고, 데이터 전극 인출선은 이 변에 근접하여 배치된 데이터 전극 구동 회로(4)에 의해 데이터 전극 D11∼D1k, D21∼D2m을 구동하는 구동 전압이 인가된다.As described above, the panel 10 includes n rows of scan electrodes SC 1 to SC n (scan electrode 22 in FIG. 1) and n rows of sustain electrodes SU 1 to SU n (in FIG. 1). The sustain electrodes 23 are alternately arranged. Then, the data electrodes D1 1 to D1 k and D2 1 to D2 m (data electrodes 32 in FIG. 1 ) in the (k + m) column extending in the column direction are arranged. And a discharge cell C comprising a pair of scan electrodes SC i , sustain electrodes SU i (i = 1 to n) and one data electrode D j (D j = D 1 1 -D 1 k , D 2 1 -D 2 m ). a i, j is formed in one ((k + m) × n ) in the discharge space, red, green, and a pixel by three discharge cells for emitting the respective colors of blue is formed. The scan electrodes SC 1 to SC n , the sustain electrodes SU 1 to SU n , and the data electrodes D j each have a leader line for applying a driving voltage. A scan electrode lead line (not shown) electrically connected to each of the scan electrodes SC 1 to SC n is drawn out from one of two sides parallel to the data electrode D j of the four sides of the panel 10. The scan electrode lead-out line is supplied with a drive voltage for driving the scan electrodes SC 1 to SC n by the scan electrode drive circuit 5 disposed close to this side. A sustain electrode lead line (not shown) electrically connected to each of the sustain electrodes SU 1 to SU n is drawn out from the other of two sides parallel to the data electrode D j of the four sides of the panel 10. Then, the sustain electrode lead line is applied with a driving voltage for driving the sustain electrodes SU 1 ~SU n by the sustain electrode driving circuit 6 is arranged close to the sides. The data electrode leader line (not shown) electrically connected to each of the data electrodes D1 1 to D1 k and D2 1 to D2 m is parallel to the scan electrode SC i and the sustain electrode SU i of the four sides of the panel 10. It is withdrawn from one of two sides. The data electrode lead-out line is supplied with a driving voltage for driving the data electrodes D1 1 to D1 k and D2 1 to D2 m by the data electrode driving circuit 4 disposed close to this side.

데이터 전극 구동 회로(4)는 패널(10)의 네 변 중 데이터 전극 인출선이 인출되어 있는 한 변에 근접하여 배치되어 있다. 그리고, 데이터 전극 인출선에 전기적으로 접속되고, 각 데이터 전극 Dj를 각각 독립하여 구동할 수 있는 제 1 구동 회로, 제 2 구동 회로를 내부에 구비하며, 데이터 전극 구동 회로용 제어 신호에 근거하여 각 데이터 전극 Dj를 독립하여 구동한다. 이 때, 제 1 구동 회로는 주사 전극 구동 회로(5)에 가까운 쪽의 데이터 전극군인 데이터 전극 D11∼D1k를 구동하고, 제 2 구동 회로는 주사 전극 구동 회로(5)로부터 먼 쪽의 데이터 전극군인 데이터 전극 D21∼D2m을 구동한다. 그리고, 기입 동작에서, 제 2 구동 회로는 제 1 구동 회로에 의한 데이터 전극 D11∼D1k로의 기입 펄스 전압의 인가로부터 시간 T 후에 데이터 전극 D21∼D2m으로 기입 펄스 전압을 인가한다.The data electrode drive circuit 4 is disposed close to one side of the four sides of the panel 10 from which the data electrode lead lines are drawn out. And a first drive circuit and a second drive circuit which are electrically connected to the data electrode lead-out line and can drive each data electrode D j independently, and are based on a control signal for the data electrode drive circuit. Each data electrode D j is driven independently. At this time, the first drive circuit drives the data electrodes D1 1 to D1 k that are the data electrode groups closer to the scan electrode drive circuit 5, and the second drive circuit is the data farthest from the scan electrode drive circuit 5. Data electrodes D2 1 to D2 m which are electrode groups are driven. In the write operation, the second drive circuit applies the write pulse voltage to the data electrodes D2 1 to D2 m after a time T from the application of the write pulse voltage to the data electrodes D1 1 to D1 k by the first drive circuit.

유지 전극 구동 회로(6)는 패널(10)의 네 변 중 유지 전극 인출선이 인출되어 있는 한 변에 근접하여 배치되어 있다. 그리고, 유지 전극 구동 회로(6)는 유지 전극 인출선에 전기적으로 접속되고, 패널(10)의 모든 유지 전극 SU1∼SUn을 통합하여 구동할 수 있는 구동 회로를 내부에 구비하며, 유지 전극 구동 회로용 제어 신호에 근거하여 유지 전극 SU1∼SUn을 구동한다. 주사 전극 구동 회로(5)는 패 널(10)의 네 변 중 주사 전극 인출선이 인출되어 있는 한 변에 근접하여 배치되어 있다. 그리고, 주사 전극 인출선에 전기적으로 접속되고, 각 주사 전극 SC1∼SCn을 각각 독립하여 구동할 수 있는 구동 회로를 내부에 구비하며, 주사 전극 구동 회로용 제어 신호에 근거하여 각 주사 전극 SC1∼SCn을 독립하여 구동한다.The sustain electrode driving circuit 6 is disposed close to one side of the four sides of the panel 10 where the sustain electrode leader line is drawn out. The sustain electrode drive circuit 6 is electrically connected to the sustain electrode lead-out line, and has a drive circuit therein capable of integrally driving all of the sustain electrodes SU 1 to SU n of the panel 10. The sustain electrodes SU 1 to SU n are driven based on the control signal for the drive circuit. The scan electrode drive circuit 5 is disposed close to one side of the four sides of the panel 10 from which the scan electrode lead lines are drawn. Then, a drive circuit electrically connected to the scan electrode leader line and capable of independently driving each scan electrode SC 1 to SC n is provided therein, and each scan electrode SC is based on a control signal for the scan electrode drive circuit. 1 to SC n are driven independently.

다음에, 각각의 구동에 대하여 설명한다.Next, each drive will be described.

도 4는 본 발명의 실시예 1에서의 플라즈마 디스플레이 장치의 패널(10)의 각 전극으로의 구동 전압 파형을 나타내는 도면이다. 도 4에 나타내는 바와 같이, 각 서브필드는 초기화 기간, 기입 기간, 유지 기간을 갖고 있다. 또한, 각각의 서브필드는 발광 기간의 중요도를 바꾸기 위해서 유지 기간에서의 유지 펄스의 수가 다른 경우 이외에는 거의 동일한 동작을 행하고, 각 서브필드에 있어서의 동작 원리도 거의 마찬가지이다. 따라서, 여기서는 한 서브필드에 대하여만 동작을 설명한다.4 is a diagram showing driving voltage waveforms to the electrodes of the panel 10 of the plasma display device according to the first embodiment of the present invention. As shown in Fig. 4, each subfield has an initialization period, a writing period, and a sustaining period. In addition, in order to change the importance of the light emission period, each subfield performs almost the same operation except when the number of sustain pulses in the sustain period is different, and the operation principle in each subfield is also almost the same. Therefore, the operation is described only for one subfield here.

우선, 초기화 기간 전반부에서는, 데이터 전극 D11∼D1k, D21∼D2m, 유지 전극 SU1∼SUn을 각각 0(V)으로 유지하고, 주사 전극 SC1∼SCn에는, 데이터 전극 D11∼D1k, D21∼D2m에 대하여 방전 개시 전압 이하인 전압 Vi에서, 방전 개시 전압을 넘는 전압 Vi2를 향하여 완만하게 상승하는 경사 파형 전압을 인가한다. 이 경사 파형 전압이 상승하는 동안에, 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn, 데이터 전극 D11∼D1k, D21∼D2m의 사이에서 각각 첫 번째의 미약한 초기화 방전이 일어난다. 그 리고, 주사 전극 SC1∼SCn 상부에 부(負)의 벽전압이 축적됨과 동시에, 데이터 전극 D11∼D1k, D21∼D2m 상부 및 유지 전극 SU1∼SUn 상부에는 정(正)의 벽전압이 축적된다. 여기서, 전극 상부의 벽전압이란 전극을 덮는 유전체층상에 축적된 벽전하에 의해 발생하는 전압을 나타낸다.First, in the first half of the initialization period, the data electrodes D1 1 to D1 k , D2 1 to D2 m and the sustain electrodes SU 1 to SU n are respectively maintained at 0 (V), and the data electrodes D1 are placed on the scan electrodes SC 1 to SC n. 1 ~D1 k, D2 1 from the discharge start voltage is less than or equal to the voltage Vi relative to ~D2 m, and applying a ramp waveform voltage gradually rising toward voltage Vi 2 exceeding the discharge start voltage. While the ramp waveform voltage is rising, the first weak initializing discharge is respectively generated between scan electrodes SC 1 to SC n , sustain electrodes SU 1 to SU n , data electrodes D1 1 to D1 k , and D2 1 to D2 m . Happens. In addition, a negative wall voltage is accumulated on the scan electrodes SC 1 to SC n and the data electrodes D1 1 to D1 k and D2 1 to D2 m. A positive wall voltage is accumulated on the upper and sustain electrodes SU 1 to SU n . Here, the wall voltage on the electrode indicates the voltage generated by the wall charge accumulated on the dielectric layer covering the electrode.

초기화 기간 후반부에서는, 유지 전극 SU1∼SUn을 정전압 Ve로 유지하고, 주사 전극 SC1∼SCn에는, 유지 전극 SU1∼SUn에 대하여 방전 개시 전압 이하가 되는 전압 Vi3에서 방전 개시 전압을 넘는 전압 Vi4를 향하여 완만하게 하강하는 경사 파형 전압을 인가한다. 이 동안에, 주사 전극 SC1∼SCn과, 유지 전극 SU1∼SUn 및 데이터 전극 D11∼D1k, D21∼D2m의 사이에서 각각 두 번째의 미약한 초기화 방전이 일어난다. 그리고, 주사 전극 SC1∼SCn 상부의 부의 벽전압 및 유지 전극 SU1∼SUn 상부의 정의 벽전압이 약해지고, 데이터 전극 D11∼D1k, D21∼D2m 상부의 정의 벽전압은 기입 동작에 적합한 값으로 조정된다. 이상에 의해 초기화 동작이 종료한다(이하, 초기화 기간에 각 전극으로 인가되는 구동 전압을 「초기화 파형」이라고 약기한다).In the second half of the initializing period, sustain electrodes SU 1 to SU n are held at constant voltage Ve, and scan electrodes SC 1 to SC n are discharge start voltage at voltage Vi 3 which is equal to or less than the discharge start voltage relative to sustain electrodes SU 1 to SU n . Apply a ramp waveform voltage that slowly descends towards voltage Vi 4 above. In the meantime, a second weak initialization discharge occurs between scan electrodes SC 1 to SC n , sustain electrodes SU 1 to SU n, and data electrodes D1 1 to D1 k and D2 1 to D2 m , respectively. Then, the negative wall voltage on the scan electrodes SC 1 to SC n and the positive wall voltage on the sustain electrodes SU 1 to SU n are weakened, and the data electrodes D1 1 to D1 k and D2 1 to D2 m. The upper positive wall voltage is adjusted to a value suitable for the write operation. The initialization operation ends by the above (hereinafter, the drive voltage applied to each electrode in the initialization period is abbreviated as "initialization waveform").

기입 기간에서는, 주사 전극 SC1∼SCn을 일단 전압 Vc로 유지한다. 다음에, 방전 셀 Cp ,1∼Cp ,k+m(p=1∼n)의 기입 동작에서는, 주사 전극 SCp에 주사 펄스 전압 Va 를 인가함과 동시에, 데이터 전극 D11∼D1k, D21∼D2m 중 p행에 표시해야 할 영상 신호에 대응하는 데이터 전극 Dq(Dq는 D11∼D1k, D21∼D2m 중 영상 신호에 근거하여 기입을 행하기 위해서 선택되는 데이터 전극)에 정의 기입 펄스 전압 Vd를 인가한다. 이 때, 상술한 바와 같이, 데이터 전극 D11∼D1k와 데이터 전극 D21∼D2m에서는 기입 펄스 전압 Vd를 인가하는 타이밍에 시간차를 마련하고 있다. 즉, 본 발명의 실시예 1에서는, 도 3에서 나타낸 바와 같이, 주사 전극 구동 회로(5)에 가까운 쪽의 데이터 전극군인 데이터 전극 D11∼D1k는 제 1 구동 회로에 의해서 먼저 기입 펄스 전압 Vd가 인가된다. 그리고, 시간 T의 후에, 주사 전극 구동 회로(5)로부터 먼 쪽의 데이터 전극군인 데이터 전극 D21∼D2m에는, 제 2 구동 회로에 의해서 기입 펄스 전압 Vd가 인가된다. 이렇게 해서, 기입 펄스 전압이 인가된 데이터 전극 Dq와 주사 펄스 전압이 인가된 주사 전극 SCp의 교차부에 대응하는 방전 셀 Cp ,q에서 기입 방전이 발생한다. 이 기입 방전에 의해 방전 셀 Cp ,q의 주사 전극 SCp 상부에 정전압이 축적되고, 유지 전극 SUp 상부에 부전압이 축적되어, 기입 동작이 종료한다. 이하, 동일한 기입 동작을 n행의 방전 셀 Cn ,q에 이를 때까지 행하고, 기입 동작이 종료한다. 또, 기입 펄스 전압을 주사 전극 구동 회로(5)에 가까운 쪽의 데이터 전극군에 먼저 인가하고, 그 후 주사 전극 구동 회로(5)로부터 먼 쪽의 데이터 전극군에 인가하는 이유에 대해서는 후술한다.In the writing period, the scan electrodes SC 1 to SC n are once held at the voltage Vc. Then, the discharge cell C p, 1 ~C p, k + m in the writing operation of the (p = 1~n), the scan electrode is applied to the scan pulse voltage Va to the SC p, and at the same time, data electrode D1 1 ~D1 k , D2 1- D2 m The data electrode D q corresponding to the video signal to be displayed in the p line (D q is D1 1 to D1 k , D2 1 to D2 m The positive write pulse voltage Vd is applied to the data electrode) selected for writing based on the video signal. At this time, as described above, the data electrodes D1 1 to D1 k and the data electrodes D2 1 to D2 m provide a time difference at the timing of applying the write pulse voltage Vd. That is, in the first embodiment of the present invention, as shown in Fig 3, the scan electrode driving circuit 5 side of the data electrodes data electrodes D1 soldier ~D1 k 1 near the first write by the first driving circuit to the pulse voltage Vd Is applied. After the time T, the write pulse voltage Vd is applied to the data electrodes D2 1 to D2 m that are the data electrode groups farther from the scan electrode driving circuit 5 by the second driving circuit. In this way, the address discharge is generated in the discharge cells C p and q corresponding to the intersection of the data electrode D q to which the address pulse voltage is applied and the scan electrode SC p to which the scan pulse voltage is applied. This write discharge accumulates a constant voltage on the scan electrodes SC p of the discharge cells C p and q , a negative voltage accumulates on the sustain electrodes SU p , and the write operation is terminated. Hereinafter, the same writing operation is performed until the n-row discharge cells C n and q are reached, and the writing operation is completed. The reason why the write pulse voltage is first applied to the data electrode group closer to the scan electrode driving circuit 5 and then applied to the data electrode group farther from the scan electrode driving circuit 5 will be described later.

유지 기간에서는, 주사 전극 SC1∼SCn을 0(V)으로 일단 되돌린 후, 주사 전극 SC1∼SCn에 정의 유지 펄스 전압 Vs를 인가하고, 그 후, 유지 전극 SU1∼SUn을 O(V)으로 되돌린다. 이 때, 기입 방전을 일으킨 방전 셀 Cp ,q에서의 주사 전극 SCp 상부와 유지 전극 SUp 상부간의 전압은 정의 유지 펄스 전압 Vs에 덧붙여, 기입 기간에서 주사 전극 SCp 상부 및 유지 전극 SUp 상부에 축적된 벽전압이 가산되어, 방전 개시 전압보다 커진다. 그 결과, 첫 번째의 유지 방전이 발생한다. 첫 번째의 유지 방전 후, 유지 전극 SU1∼SUn에 정의 유지 펄스 전압 Vs를 인가하고, 그 후, 주사 전극 SC1∼SCn을 0(V)으로 되돌린다. 이 때, 기입 방전을 일으킨 방전 셀 Cp ,q에서의 주사 전극 SCp 상부와 유지 전극 SUp 상부 사이의 전압은 정의 유지 펄스 전압 Vs에 덧붙여, 기입 기간에서 주사 전극 SCp 상부 및 유지 전극 SUp 상부에 축적된 벽전압이 가산되어, 방전 개시 전압보다 커진다. 그 결과, 두 번째의 유지 방전이 발생한다. 이후 마찬가지로, 주사 전극 SC1∼SCn과 유지 전극 SU1∼SUn에 유지 펄스를 교대로 인가함으로써, 기입 방전을 일으킨 방전 셀 Cp ,q에 대하여 유지 펄스의 회수만큼 유지 방전이 계속하여 행해진다.In the sustain period, once the scan electrodes SC 1 to SC n are returned to 0 (V), the positive sustain pulse voltage Vs is applied to the scan electrodes SC 1 to SC n , and then the sustain electrodes SU 1 to SU n are applied. Return to O (V). At this time, the voltage between the upper portion of the scan electrode SC p and the upper portion of the sustain electrode SU p in the discharge cells C p and q which caused the address discharge is in addition to the positive sustain pulse voltage Vs, and the upper portion of the scan electrode SC p and the sustain electrode SU p in the writing period. The wall voltage accumulated in the upper portion is added to become larger than the discharge start voltage. As a result, the first sustain discharge occurs. After the first sustain discharge, the positive sustain pulse voltage Vs is applied to the sustain electrodes SU 1 to SU n , and then the scan electrodes SC 1 to SC n are returned to 0 (V). At this time, the voltage between the upper portion of the scan electrode SC p and the upper portion of the sustain electrode SU p in the discharge cells C p , q which caused the address discharge is in addition to the positive sustain pulse voltage Vs, and the upper portion of the scan electrode SC p and the sustain electrode SU in the writing period. The wall voltage accumulated in the upper portion of p is added to become larger than the discharge start voltage. As a result, a second sustain discharge occurs. Thereafter, by similarly applying sustain pulses to scan electrodes SC 1 to SC n and sustain electrodes SU 1 to SU n , sustain discharge is continuously performed for the number of sustain pulses to discharge cells C p and q which have caused the address discharge. All.

이상이 패널(1O)의 전극 배열 및 패널(1O)을 구동하기 위한 구동 전압 파형과 그 타이밍에 대한 설명이다.The above is the description of the drive voltage waveform and the timing for driving the electrode array of the panel 10 and the panel 10.

다음에, 본 발명의 실시예 1에서, 기입 펄스 전압을 주사 전극 구동 회로(5) 에 가까운 쪽의 데이터 전극군인 데이터 전극 D11∼D1k에 먼저 인가하고, 그 후 주사 전극 구동 회로(5)로부터 먼 쪽의 데이터 전극군인 데이터 전극 D21∼D2m에 인가하는 이유에 대하여 설명한다.Next, in Embodiment 1 of the present invention, the write pulse voltage is first applied to the data electrodes D1 1 to D1 k, which are the data electrode groups closer to the scan electrode driving circuit 5, and then the scan electrode driving circuit 5 is followed. the far side from the data electrodes soldier will be described the reason applied to the data electrode D2 1 ~D2 m.

도 5(a), 도 5(b)는 본 발명의 실시예 1에서의 플라즈마 디스플레이 장치의 패널(10)의 기입 기간에서의 주사 전극 SC1∼SCn 및 데이터 전극 D11∼D1k, D21∼D2m의 구동 전압 파형 및 전류 파형의 확대도이다. 그리고, 도 5(a)는 주사 전극 구동 회로(5)로부터 먼 쪽의 데이터 전극군인 데이터 전극 D21∼D2m에 먼저 기입 펄스 전압을 인가한 경우의 전압 파형 및 기입 방전 전류 파형을 나타낸다. 그리고, 도 5(b)는 주사 전극 구동 회로(5)에 가까운 쪽의 데이터 전극군인 데이터 전극 D11∼D1k에 먼저 기입 펄스 전압을 인가한 경우의 기입 펄스 전압 파형 및 기입 방전 전류 파형을 나타내고 있다.5 (a) and 5 (b) show scan electrodes SC 1 to SC n and data electrodes D1 1 to D1 k and D2 in the writing period of the panel 10 of the plasma display device according to the first embodiment of the present invention. 1 is an enlarged view of the ~D2 m driving voltage waveforms and current waveforms of. 5A shows a voltage waveform and a write discharge current waveform when the write pulse voltage is first applied to the data electrodes D2 1 to D2 m, which are the data electrode group far from the scan electrode driving circuit 5. 5B shows the write pulse voltage waveform and the write discharge current waveform when the write pulse voltage is first applied to the data electrodes D1 1 to D1 k which are the data electrode groups closer to the scan electrode driving circuit 5. have.

우선, 도 5(a)에서, 주사 전극 구동 회로(5)로부터 먼 쪽의 데이터 전극군인 데이터 전극 D21∼D2m에 먼저 기입 펄스 전압을 인가하고, 그 후 시간 T 경과 후에, 주사 전극 구동 회로(5)에 가까운 쪽의 데이터 전극군인 데이터 전극 D11∼D1k에 기입 펄스 전압을 인가한 경우의 기입 전압 파형 및 기입 방전 전류 파형을 나타낸다.First, in Fig. 5A, the write pulse voltage is first applied to the data electrodes D2 1 to D2 m which are the data electrode groups farther from the scan electrode driving circuit 5, and after that time T elapses, the scan electrode driving circuit The write voltage waveform and the write discharge current waveform when the write pulse voltage is applied to the data electrodes D1 1 to D1 k which are the data electrode groups closer to (5) are shown.

한 개의 주사 전극 SCi에는, 상술한 바와 같이 (k+m)개의 데이터 전극 Dj가 방전 공간을 사이에 두고 교차하고 있다. 그 때문에, 한 개의 주사 전극 SCi에는, 데이터 전극 Dj와 교차하는 방전 셀이 (k+m)개 존재하고 있다. 또한, 주사 전극 SCi에는, 주사 전극 SCi의 일단에 접속된 주사 전극 구동 회로(5)로부터 주사 펄스 전압이 인가되기 때문에, 주사 전극 구동 회로(5)로부터 각각의 교차하는 방전 셀까지의 거리도 다르게 되어 있다. 따라서, 주사 전극 SCi 상의 주사 전극 구동 회로(5)로부터 각각의 교차하는 방전 셀까지의 임피던스는 주사 전극 SCi와 다른 전극의 사이에 발생하는 기생 용량이나 주사 전극 SCi를 형성하는 금속선 그 자체가 갖는 내부 저항이나 인덕턴스 등에 의해, 주사 전극 구동 회로(5)로부터 먼 교차하는 방전 셀일수록 높아진다. 즉, 주사 전극 구동 회로(5)로부터 멀리에 있는 교차하는 방전 셀일수록 기입 방전시에 발생하는 방전 전류에 의한 전압 강하가 커지기 쉽다. 그리고, 방전 전류에 의한 전압 강하가 커지면 방전 셀에 인가되는 전압이 내려가 방전이 불안정해지고, 방전의 지연도 커진다.As described above, (k + m) data electrodes D j intersect one scan electrode SC i with a discharge space therebetween. Therefore, one scan electrode SC i has (k + m) discharge cells intersecting with the data electrodes D j . In addition, the scan electrode SC i, the scan electrodes, since applying a scan pulse voltage from the scan electrode driving circuit 5 is connected to one end of the SC i, the distance to the discharge cells to each cross from the scan electrode driving circuit 5 Is different. Therefore, the impedance from the scan electrode driving circuit 5 on the scan electrode SC i to each intersecting discharge cell is the parasitic capacitance generated between the scan electrode SC i and the other electrode, or the metal line itself forming the scan electrode SC i . Due to internal resistance, inductance, and the like, the higher the discharge cells intersecting from the scan electrode driving circuit 5, the higher. That is, the voltage drop due to the discharge current generated at the time of writing discharge tends to be larger as the discharge cells intersecting farther from the scan electrode driving circuit 5 become larger. As the voltage drop caused by the discharge current increases, the voltage applied to the discharge cell decreases, and the discharge becomes unstable, and the discharge delay increases.

이러한 이유에 의해, 주사 전극 구동 회로(5)로부터 먼 쪽의 데이터 전극군인 데이터 전극 D21∼D2m에서의 기입 방전은 도 5(a)의 기입 방전 전류(D21∼D2m)에 나타내는 대로, 전압 강하가 없는 이상적인 방전(파선으로 표시)에 비하여, 지연이 발생할 확률이 높다.For this reason, the write discharges at the data electrodes D2 1 to D2 m that are the data electrode groups farther from the scan electrode drive circuit 5 are as shown in the write discharge currents D2 1 to D2 m in Fig. 5A. Compared to the ideal discharge (indicated by the broken line) without a voltage drop, the probability of delay is high.

한편, 주사 전극 구동 회로(5)에 가까운 쪽의 데이터 전극군인 데이터 전극 D11∼D1k에서의 기입 방전에서는, 데이터 전극 D21∼D2m의 경우와 비교해서 주사 전 극 SCi상의 주사 전극 구동 회로(5)로부터 각각의 교차하는 방전 셀까지의 임피던스는 작다. 그 때문에, 기입 방전시의 방전 전류에 의한 전압 강하도 낮게 억제되고, 큰 방전의 지연이 발생할 확률도 낮다.On the other hand, in the write discharge in the data electrodes D1 1 to D1 k which is the data electrode group closer to the scan electrode drive circuit 5, the scan electrodes are driven on the scan electrode SC i as compared with the case of the data electrodes D2 1 to D2 m . The impedance from the circuit 5 to each intersecting discharge cell is small. Therefore, the voltage drop by the discharge current at the time of address discharge is also suppressed low, and the probability of a large discharge delay occurring is also low.

따라서, 기입 펄스 전압을 주사 전극 구동 회로(5)로부터 먼 쪽의 데이터 전극군인 데이터 전극 D21∼D2m에 먼저 인가하고, 그 후에 주사 전극 구동 회로(5)에 가까운 쪽의 데이터 전극군인 데이터 전극 D11∼D1k에 인가한 경우, 데이터 전극 D21∼D2m에서의 기입 방전의 방전 지연이 데이터 전극 D11∼D1k에서의 기입 방전의 방전 지연보다도 커지기 쉽다. 그 때문에, 각각의 데이터 전극군에서 발생하는 기입 방전 전류의 피크값을 취하는 시간차 t1은 두 개의 데이터 전극군 사이에서 기입 펄스 전압 인가시의 시간차 T보다도 작아질 확률이 높다. 즉, 두 개의 데이터 전극군으로의 기입 펄스 전압 인가시의 시간차 T를 충분히 크게 취하지 않으면, 기입 방전 전류의 두 피크를 충분히 분리하여 발생시키는 것이 어렵다. 그 경우에는, 주사 전극 SCi에 흐르는 방전 전류도 분산되지 않고, 그 결과, 도 5(a)의 기입 방전 전류(SCi)에 나타내는 대로, 전류의 피크값이 커진다. 그리고, 주사 전극 SCi에 흐르는 방전 전류의 피크값이 커지면, 주사 전극 구동 회로(5)의 구동 능력을 넘어 구동할 수 없게 되거나, 또한, 주사 전극 구동 회로(5)의 출력 임피던스에 의해 주사 전극 SCi상에 발생하는 전압 강하가 더 커진다고 한 문제가 생긴다. 이 결과, 기입 방전은 더욱 불안정해진다. 이와 같은 현상은, 예컨대, 일본 공개 특허 공보 제 2004-212699호의 도 12에 나타내는 바와 같은 LC 공진을 이용한 전력 회수형의 데이터 드라이버 IC를 이용한 데이터 전극 구동 회로를 이용하여 데이터 전극의 구동을 행하는 경우에, 특히 현저해진다.Therefore, the write pulse voltage is first applied to the data electrodes D2 1 to D2 m which are the data electrode groups farther from the scan electrode driving circuit 5, and then the data electrodes which are the data electrode groups closer to the scan electrode driving circuit 5. When applied to D1 1- D1 k , the discharge delay of the write discharge at the data electrodes D2 1- D2 m tends to be larger than the discharge delay of the write discharge at the data electrodes D1 1- D1 k . Therefore, the time difference t1 which takes the peak value of the write discharge current which generate | occur | produces in each data electrode group has a high possibility that it will become smaller than the time difference T at the time of application of a write pulse voltage between two data electrode groups. In other words, unless the time difference T at the time of applying the write pulse voltage to the two data electrode groups is sufficiently large, it is difficult to sufficiently generate two peaks of the write discharge current. In this case, the discharge current flowing through the scan electrode SC i is also not dispersed, and as a result, as shown in the write discharge current SC i of FIG. 5A, the peak value of the current increases. When the peak value of the discharge current flowing through the scan electrode SC i becomes large, the drive cannot be driven beyond the driving capability of the scan electrode driving circuit 5, or the scan electrode is caused by the output impedance of the scan electrode driving circuit 5. The problem arises that the voltage drop occurring on SC i becomes larger. As a result, the address discharge becomes more unstable. Such a phenomenon occurs when the data electrode is driven using a data electrode driving circuit using a power recovery type data driver IC using LC resonance as shown in FIG. 12 of JP-A-2004-212699, for example. , Especially remarkable.

그래서, 본 발명의 실시예 1에서는, 도 5(b)에 나타내는 바와 같이, 기입 펄스 전압을 주사 전극 구동 회로(5)에 가까운 쪽의 데이터 전극군인 데이터 전극 D11∼D1k에 제 1 구동 회로에 의해 먼저 인가하고, 주사 전극 구동 회로(5)로부터 먼 쪽의 데이터 전극군인 데이터 전극 D21∼D2m에는 제 2 구동 회로에 의해, 데이터 전극 D11∼D1k보다도 시간 T만큼 지연시켜 인가하는 구성으로 하고 있다. 이와 같이, 방전 지연이 비교적 작은 데이터 전극 D11∼D1k에서 먼저 기입 방전을 발생시키고, 그 후, 방전 지연이 커지기 쉬운 데이터 전극 D21∼D2m에 기입 방전을 발생시키고 있다. 이렇게 하는 것으로, 각각의 데이터 전극군에서 발생하는 기입 방전 전류의 피크값을 취하는 시간차 t2를 두 개의 데이터 전극군 사이에서 기입 펄스 전압 인가시의 시간차 T보다도 크게 하는 것이 가능해진다.Therefore, in the first embodiment of the present invention, Fig. 5 (b) described above, an address pulse voltage to the scan electrode drive circuit 5 side of the data electrodes data electrodes D1 1 soldier ~D1 k close to the first driving circuit shown in Fig. Is applied first to the data electrodes D2 1 to D2 m, which are the data electrode groups farther from the scan electrode driving circuit 5, by the second driving circuit than the data electrodes D1 1 to D1 k by a delay of time T. I make it a constitution. In this manner, address discharge is first generated from the data electrodes D1 1 to D1 k having a relatively small discharge delay, and then address discharge is generated to the data electrodes D2 1 to D2 m where the discharge delay tends to be large. By doing in this way, it becomes possible to make time difference t2 which takes the peak value of the write discharge current generate | occur | produced in each data electrode group larger than the time difference T at the time of application of a write pulse voltage between two data electrode groups.

즉, 이 구성에서는, 두 개의 데이터 전극군으로의 기입 펄스 전압 인가시의 시간차를 주사 전극 구동 회로(5)로부터 먼 쪽의 데이터 전극군에 먼저 기입 펄스 전압을 인가하는 경우보다 작게 하더라도, 기입 방전을 충분히 분리하여 발생시키는 것이 가능해진다. 그 때문에, 주사 전극 SCi에 흐르는 방전 전류를 충분히 분산시키는 것이 가능해진다. 따라서, 도 5(b)의 기입 방전 전류(SCi)에 나타내는 바와 같이, 전류의 피크값을 감소시킬 수 있고, 주사 전극 구동 회로(5)에 대한 부하를 감소시켜, 주사 전극 SCi상에 발생하는 전압 강하도 감소시킬 수 있다. 이렇게 해서, 기입 방전을 안정하게 발생시키는 것이 가능해진다.That is, in this configuration, even if the time difference when applying the write pulse voltage to the two data electrode groups is smaller than the case where the write pulse voltage is first applied to the data electrode group far from the scan electrode driving circuit 5, the write discharge It becomes possible to generate | occur | produce separately enough. Therefore, it becomes possible to sufficiently disperse the discharge current flowing in the scan electrode SC i. Therefore, as shown in the write discharge current SC i of FIG. 5B, the peak value of the current can be reduced, and the load on the scan electrode drive circuit 5 can be reduced, so as to be placed on the scan electrode SC i . The voltage drop generated can also be reduced. In this way, it becomes possible to generate | occur | produce write discharge stably.

이상 설명한 바와 같이, 본 발명의 실시예에서는, 데이터 전극을 적어도 두 개의 데이터 전극군으로 나눠 구동을 행하는 경우에, 기입 펄스 전압을 주사 전극 구동 회로에 가까운 쪽의 데이터 전극군에 먼저 인가하고, 주사 전극 구동 회로로부터 먼 쪽의 데이터 전극군에 나중에 인가하는 구성으로 하고 있다. 이 결과, 각 데이터 전극군 각각으로의 기입 펄스 전압의 인가 타이밍의 시간차보다도 기입 방전 전류의 피크값의 시간차가 커진다. 이 때문에, 각 데이터 전극군 각각으로의 기입 펄스 전압의 인가 타이밍의 시간차를 짧게 하더라도, 기입 방전을 확실히 분리하여 발생시킬 수 있고, 기입 기간의 방전시에 주사 전극에 흐르는 방전 전류의 피크값을 충분히 억제하여 각 방전 셀로의 인가 전압을 안정시켜, 안정적인 기입 방전을 실현하는 플라즈마 디스플레이 장치를 제공하는 것이 가능해진다.As described above, in the embodiment of the present invention, when driving the data electrodes by dividing the data electrodes into at least two data electrode groups, the write pulse voltage is first applied to the data electrode group closer to the scan electrode driving circuit, and the scan is performed. It is set as the structure applied later to the data electrode group far from an electrode drive circuit. As a result, the time difference of the peak value of the write discharge current becomes larger than the time difference of the application timing of the write pulse voltage to each data electrode group. For this reason, even if the time difference of the application timing of the write pulse voltage to each of the data electrode groups is shortened, the write discharge can be reliably separated, so that the peak value of the discharge current flowing through the scan electrode in the discharge of the write period is sufficiently obtained. It is possible to provide a plasma display device which suppresses and stabilizes the voltage applied to each discharge cell to realize stable write discharge.

또, 본 발명의 실시예에 의한 이들의 효과는, 상술한 이유로부터, 전극의 구동에 LC 공진을 이용한 전력 회수형의 데이터 전극 구동 회로를 이용한 경우에 특히 현저해진다.Moreover, these effects by the embodiment of the present invention are particularly remarkable when the power recovery type data electrode driving circuit using LC resonance is used for driving the electrodes for the reasons described above.

또한, 본 발명의 실시예에서는, 데이터 전극 수를 각각 k개와 m개로 한 두 개의 데이터 전극군으로 나눠 구동하는 구성을 설명했지만, 이것은 실시예의 한 예를 나타낸 것에 지나지 않고, 하등 이 구성에 한정되는 것은 아니다. 예컨대, 각 각의 데이터 전극군에 포함되는 데이터 전극의 수를 서로 같은 수로 설정하더라도 좋다. 또한, 데이터 전극군을 세 개, 또는 그 이상으로 하는 구성으로 해도 좋다. 어쨌든, 이들의 값은 패널의 특성이나 각 구동 회로의 특성 등, 각종 설계 사항에 따라 최적의 값이 다르기 때문에, 각각의 설계 조건에 맞춰 실험 등을 행하여, 적절히 최적의 값으로 설정하는 것이 바람직하다. 또한, 데이터 전극군을 세 개, 또는 그 이상으로 하는 경우에는, 주사 전극 구동 회로에 가까운 쪽의 데이터 전극군으로부터 순서대로 소정의 시간 간격으로 기입 펄스 전압을 인가해 가는 구성으로 한다.In the embodiment of the present invention, a configuration in which the number of data electrodes is divided into two data electrode groups having k and m, respectively, has been described. However, this is merely an example of the embodiment and is limited to these configurations. It is not. For example, the number of data electrodes included in each data electrode group may be set to the same number. The data electrode group may be three or more. In any case, these values are optimally varied according to various design matters such as the characteristics of the panel and the characteristics of each driving circuit. Therefore, it is preferable to perform experiments or the like according to the respective design conditions and set them to the optimum values appropriately. . In the case where three or more data electrode groups are used, the write pulse voltage is sequentially applied at predetermined time intervals from the data electrode group closer to the scan electrode driving circuit.

본 발명에 따른 플라즈마 디스플레이 장치는 데이터 전극을 복수의 데이터 전극군으로 나눠 구동을 행하는 경우에, 각 데이터 전극군 각각으로의 기입 펄스 전압의 인가의 타이밍의 시간차를 짧게 하더라도, 기입 방전을 확실히 분리하여 발생시킬 수 있고, 기입 기간의 방전에서 주사 전극에 흐르는 방전 전류의 피크값을 충분히 억제하여 각 방전 셀로의 인가 전압을 안정시켜 안정한 기입 방전을 실현할 수 있기 때문에, 플라즈마 디스플레이 장치로서 유용하다.In the plasma display device according to the present invention, when the data electrode is divided into a plurality of data electrode groups and driven, the write discharge is reliably separated even if the time difference of the timing of application of the write pulse voltage to each data electrode group is shortened. It is useful as a plasma display device because it can be generated, and the peak value of the discharge current flowing to the scan electrode can be sufficiently suppressed in the discharge in the write period, and the voltage applied to each discharge cell can be stabilized to realize stable write discharge.

Claims (6)

전면판상에 평행하게 배치되고, 또한 표시 전극쌍을 구성하며, 그 일단이 복수의 주사 전극 인출선 및 유지 전극 인출선에 각각 전기적으로 접속된 복수의 주사 전극 및 유지 전극과, 방전 공간을 사이에 두고 상기 전면판에 대향 배치된 배면판상에 상기 주사 전극과 교차하는 방향으로 배치되고, 또한 상기 표시 전극쌍과 함께 방전 셀을 구성하는 복수의 데이터 전극을 갖는 플라즈마 디스플레이 패널과,A plurality of scan electrodes and sustain electrodes disposed in parallel on the front plate and constituting display electrode pairs, one end of which is electrically connected to the plurality of scan electrode lead lines and the sustain electrode lead lines, respectively; A plasma display panel having a plurality of data electrodes arranged on the rear plate opposite to the front plate and intersecting with the scan electrodes and constituting a discharge cell together with the display electrode pairs; 상기 주사 전극 인출선에 접속되어 상기 주사 전극을 구동하는 주사 전극 구동 회로와, 상기 유지 전극 인출선에 접속되어 상기 유지 전극을 구동하는 유지 전극 구동 회로와, 상기 데이터 전극을 복수의 데이터 전극군으로 나눠 각각을 구동하는 데이터 전극 구동 회로를 구비하고, 상기 데이터 전극 구동 회로는, 기입 기간에서, 상기 주사 전극 인출선에 가까운 쪽의 상기 데이터 전극군으로부터 순서대로 상기 데이터 전극군마다 기입 펄스 전압을 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치.A scan electrode driving circuit connected to the scan electrode leader line to drive the scan electrode, a sustain electrode driving circuit connected to the sustain electrode leader line to drive the sustain electrode, and the data electrode as a plurality of data electrode groups And a data electrode driving circuit for driving each of them separately, wherein the data electrode driving circuit applies a write pulse voltage to each of the data electrode groups sequentially from the data electrode group closer to the scan electrode lead line in the writing period. Plasma display device characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 기입 기간에서, 상기 주사 전극 인출선에 가까운 쪽의 상기 데이터 전극군에 기입 펄스 전압을 인가하고, 상기 주사 전극 인출선에 그 다음으로 가까운 데이터 전극군에 기입 펄스 전압을 인가하기까지의 시간보다도, 상기 데이터 전극 군마다 상기 기입 펄스 전압을 인가함으로써 상기 데이터 전극 구동 회로를 흐르는 기입 방전 전류의 인접하는 두 개의 피크 사이의 시간이 긴 것을 특징으로 하는 플라즈마 디스플레이 장치.In the writing period, the time until the application of the write pulse voltage to the data electrode group closer to the scan electrode lead-out and the next application of the write pulse voltage to the next data electrode group closer to the scan electrode lead-out line. And the time between two adjacent peaks of the write discharge current flowing through the data electrode driving circuit is long by applying the write pulse voltage to each of the data electrode groups. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 데이터 전극 구동 회로는 LC 공진을 이용한 전력 회수형의 데이터 전극 구동 회로를 이용하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the data electrode driving circuit uses a power recovery type data electrode driving circuit using LC resonance. 전면판상에 평행하게 배치되고, 또한 표시 전극쌍을 구성하는 복수의 주사 전극 및 유지 전극과, 방전 공간을 사이에 두고 상기 전면판에 대향 배치된 배면판상에 상기 주사 전극과 교차하는 방향으로 배치되고, 또한 상기 표시 전극쌍과 함께 방전 셀을 구성하는 복수의 데이터 전극을 갖는 플라즈마 디스플레이 패널과,A plurality of scan electrodes and sustain electrodes arranged in parallel on the front plate and constituting the display electrode pair, and arranged in a direction intersecting the scan electrodes on a back plate disposed opposite to the front plate with a discharge space therebetween; A plasma display panel having a plurality of data electrodes constituting a discharge cell together with the display electrode pairs; 상기 플라즈마 디스플레이 패널의 네 변 중, 상기 데이터 전극에 평행한 두 변 중 한쪽 변에 근접하여 배치되고, 상기 주사 전극을 구동하는 주사 전극 구동 회로와,A scan electrode driving circuit disposed close to one of two sides parallel to the data electrode among the four sides of the plasma display panel, and configured to drive the scan electrode; 상기 플라즈마 디스플레이 패널의 네 변 중, 상기 데이터 전극에 평행한 두 변 중 다른 쪽의 변에 근접하여 배치되고, 상기 유지 전극을 구동하는 유지 전극 구동 회로와,A sustain electrode driving circuit disposed close to the other of the two sides parallel to the data electrode among the four sides of the plasma display panel, and driving the sustain electrode; 상기 플라즈마 디스플레이 패널의 네 변 중, 상기 주사 전극 및 상기 유지 전극에 평행한 두 변 중 한쪽 변에 근접하여 배치되고, 상기 데이터 전극을 복수의 데이터 전극군으로 나눠 각각을 구동하는 데이터 전극 구동 회로를 구비하고,A data electrode driving circuit disposed adjacent to one of two sides parallel to the scan electrode and the sustain electrode among the four sides of the plasma display panel, the data electrode driving circuit dividing the data electrode into a plurality of data electrode groups to drive the respective data electrodes; Equipped, 상기 주사 전극 구동 회로, 상기 유지 전극 구동 회로 및 상기 데이터 전극 구동 회로는 서브필드를 구성하는 기입 기간 및 유지 기간에서 상기 주사 전극, 상기 유지 전극 및 상기 데이터 전극의 각각에 다른 구동 파형을 인가하여 구동하고, 상기 데이터 전극 구동 회로는, 상기 기입 기간에서, 상기 주사 전극 구동 회로에 가까운 쪽의 상기 데이터 전극군으로부터 순서대로 상기 데이터 전극군마다 기입 펄스 전압을 인가하는The scan electrode driving circuit, the sustain electrode driving circuit, and the data electrode driving circuit are driven by applying different driving waveforms to each of the scan electrode, the sustain electrode, and the data electrode in the writing period and the sustain period constituting the subfield. The data electrode driving circuit applies a write pulse voltage to each of the data electrode groups sequentially from the data electrode group closer to the scan electrode driving circuit in the writing period. 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device, characterized in that. 제 4 항에 있어서,The method of claim 4, wherein 상기 기입 기간에서, 상기 주사 전극 인출선에 가까운 쪽의 상기 데이터 전극군에 기입 펄스 전압을 인가하고, 상기 주사 전극 인출선에 그 다음으로 가까운 데이터 전극군에 기입 펄스 전압을 인가하기까지의 시간보다도, 상기 데이터 전극군마다 상기 기입 펄스 전압을 인가함으로써 상기 데이터 전극 구동 회로를 흐르는 기입 방전 전류의 인접하는 두 개의 피크 사이의 시간이 긴 것을 특징으로 하는 플라즈마 디스플레이 장치.In the writing period, the time until the application of the write pulse voltage to the data electrode group closer to the scan electrode lead-out and the next application of the write pulse voltage to the next data electrode group closer to the scan electrode lead-out line. And the time between two adjacent peaks of the write discharge current flowing through the data electrode driving circuit is long by applying the write pulse voltage to each of the data electrode groups. 제 4 항 또는 제 5 항에 있어서,The method according to claim 4 or 5, 상기 데이터 전극 구동 회로는 LC 공진을 이용한 전력 회수형의 데이터 전극 구동 회로를 이용하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the data electrode driving circuit uses a power recovery type data electrode driving circuit using LC resonance.
KR1020067019911A 2005-03-14 2006-03-13 Plasma display device KR20070031874A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067019911A KR20070031874A (en) 2005-03-14 2006-03-13 Plasma display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00070706 2005-03-14
KR1020067019911A KR20070031874A (en) 2005-03-14 2006-03-13 Plasma display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020087003917A Division KR101028630B1 (en) 2005-03-14 2006-03-13 Plasma display device

Publications (1)

Publication Number Publication Date
KR20070031874A true KR20070031874A (en) 2007-03-20

Family

ID=43656013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067019911A KR20070031874A (en) 2005-03-14 2006-03-13 Plasma display device

Country Status (1)

Country Link
KR (1) KR20070031874A (en)

Similar Documents

Publication Publication Date Title
KR100902712B1 (en) Method of driving a plasma display panel
US7345655B2 (en) Plasma display panel drive method
KR100805496B1 (en) Driving method of plasma display panel
JPWO2007069687A1 (en) Plasma display panel, plasma display apparatus, and driving method of plasma display panel
EP2202714B1 (en) Plasma display device and plasma-display-panel driving method
US7348937B2 (en) Plasma display panel drive method
KR101028630B1 (en) Plasma display device
KR20020059737A (en) Display panel with sustain electrodes
JP2003295817A (en) Method of driving plasma display panel
JP4441368B2 (en) Plasma display panel driving method and plasma display apparatus
KR20070031874A (en) Plasma display device
JP4239779B2 (en) Plasma display panel
JP4258351B2 (en) Plasma display panel
JP2005056825A (en) Plasma display device and driving method of the same
US20090184945A1 (en) Driving method of plasma display and plasma display apparatus
JP4302171B2 (en) Driving method of plasma display panel
JP4547949B2 (en) Driving method of plasma display panel
KR100373529B1 (en) Plasma Display Panel and Driving Method Thereof
JP2005338458A (en) Method for driving plasma display panel, and plasma display apparatus
KR20100045779A (en) Plasma display device thereof
US20080094318A1 (en) Plasma display device
WO2012049840A1 (en) Plasma display panel drive method and plasma display device
JP2006091742A (en) Driving method of plasma display panel and plasma display device
KR20040105781A (en) Display panel
JP2005010424A (en) Method of driving plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080219

Effective date: 20080728