KR20070031373A - Method of barrier layer surface treatment to enable direct copper plating on barrier metal - Google Patents

Abstract

구리 시드 층이 없이 구리를 직접 도금할 수 있게 허용하는 배리어 층 표면 처리 방법의 실시예가 개시된다. 일 실시예에서, 기판 표면상에 Ⅷ족 금속 층을 가지는 기판에 구리를 도금하기 위한 방법으로서, Ⅷ족 금속 표면 산화물 층 및/또는 유기 표면 오염물질을 제거하여 상기 기판 표면을 예비-처리하는 단계 및 예비-치리된 Ⅷ족 금속 표면상에 구리를 도금하는 단계를 포함한다. 기판을 예비-처리하는 것은 Ⅷ족 금속에 대해 비-반응적인 가스 분위기 및/또는 수소-함유 가스를 가지는 분위기내에서 기판을 어닐링함으로써, 산-함유 욕(bath)내에서 음극 처리함으로써, 또는 기판을 산-함유 욕내에 침지시킴으로써 이루어질 수 있다. An embodiment of a barrier layer surface treatment method is disclosed that allows for direct plating of copper without a copper seed layer. In one embodiment, a method for plating copper on a substrate having a Group VIII metal layer on a substrate surface, the method comprising: pre-treating the substrate surface by removing the Group VIII metal oxide layer and / or organic surface contaminants And plating copper on the pre-treated Group VIII metal surface. Pre-treatment of the substrate may be by annealing the substrate in an atmosphere having a non-reactive gas atmosphere and / or a hydrogen-containing gas for the Group VIII metal, or by anodizing in an acid-containing bath, or Can be done by immersing in an acid-containing bath.

Description

배리어 금속상에 직접 구리를 도금할 수 있도록 배리어 층 표면을 처리하는 방법{METHOD OF BARRIER LAYER SURFACE TREATMENT TO ENABLE DIRECT COPPER PLATING ON BARRIER METAL}METHODS OF BARRIER LAYER SURFACE TREATMENT TO ENABLE DIRECT COPPER PLATING ON BARRIER METAL}

본 발명은 배리어 금속상에 직접 구리를 도금할 수 있도록 배리어 층 표면을 처리하는 방법에 관한 것이다. The present invention relates to a method of treating a barrier layer surface to enable plating of copper directly on the barrier metal.

1/4(sub-quater) 미크론 이하의 다층 메탈라이제이션(multi-level metallization)은 대규모 집적회로(VLSI) 및 초대규모 집적회로(ULSI) 반도체 소자의 차세대 주요 기술 중 하나이다. 이러한 기술의 중심에 있는 다층 인터커넥트는 높은 종횡비 개구(high aspect ratio apertures)로 형성된 콘택, 비아, 라인, 및 기타 피쳐(features)의 충진을 필요로 한다. VLSI 및 ULSI 모두의 성공에 있어서, 그리고 각 기판 및 다이상의 회로 밀도 및 품질 향상에 대한 계속적인 노력에 있어서, 이러한 피쳐들을 신뢰할 수 있게 형성하는 것이 매우 중요하다. Sub-quater sub-micron multi-level metallization is one of the next generation major technologies for large scale integrated circuit (VLSI) and ultra large scale integrated circuit (ULSI) semiconductor devices. Multilayer interconnects at the heart of this technology require the filling of contacts, vias, lines, and other features formed with high aspect ratio apertures. For the success of both VLSI and ULSI, and for continued efforts to improve circuit density and quality on each substrate and die, it is very important to reliably form these features.

회로 밀도가 높아짐에 따라, 콘택, 비아, 라인 및 기타 피쳐들의 폭, 및 그들 사이의 유전체 재료의 폭이 약 65nm 미만까지 감소되는 반면, 유전 층의 두께는 실질적으로 일정하게 유지되어, 결과적으로 피쳐에 대한 종횡비 즉, 높이를 폭으로 나눈 비율이 커지게 되었다. 많은 종래 증착(deposition) 프로세스는 종횡비가 6:1 이상일 때, 특히 종횡비가 10:1 이상일 때 구조물을 일정하게 충진하지 못하였다. 그와 같이, 빈 공간이 없는 나노미터-크기의 고종횡비 구조물 즉, 피쳐 높이대 피쳐 폭의 비율이 6:1 이상인 구조물을 형성하기 위한 상당한 노력이 계속되고 있다. As the circuit density increases, the width of the contacts, vias, lines, and other features, and the width of the dielectric material therebetween, decreases to less than about 65 nm, while the thickness of the dielectric layer remains substantially constant, resulting in features The aspect ratio for, i.e., the ratio of height divided by width, has increased. Many conventional deposition processes have not consistently filled the structure when the aspect ratio is greater than 6: 1, especially when the aspect ratio is greater than 10: 1. As such, considerable effort continues to form nanometer-sized high aspect ratio structures with no void space, i.e., structures having a feature height to feature width ratio of greater than 6: 1.

또한, 피쳐 폭이 감소되고, 통상적으로 소자 전류가 일정하게 유지되거나 높아짐에 따라, 피쳐에 대한 높은 전류 밀도를 초래한다. 원소 알루미늄 및 알루미늄 합금이 반도체 소자에서 비아 및 라인을 형성하는데 통상적으로 이용되는 금속인데, 이는 알루미늄이 낮은 전기 저항, 대부분의 유전체 물질에 대한 우수한 접착성, 및 용이한 패터닝 특성을 가지기 때문이고 또 매우 순수한 형태의 알루미늄을 용이하게 이용할 수 있다는 점 때문이다. 그러나, 알루미늄은 구리(Cu)와 같은 기타 전도성 금속보다 전기 저항이 크다. 알루미늄은 또한 전자이동이 일어나기 쉽고, 그에 따라 전도부내에 공극을 형성할 수 있다. In addition, the feature width is reduced and typically results in a high current density for the feature as the device current is kept constant or high. Elemental aluminum and aluminum alloys are commonly used metals to form vias and lines in semiconductor devices because aluminum has low electrical resistance, good adhesion to most dielectric materials, and easy patterning properties. This is because pure aluminum is readily available. However, aluminum has higher electrical resistance than other conductive metals such as copper (Cu). Aluminum is also susceptible to electromigration, thereby forming voids in the conducting portion.

구리 및 구리 합금은 알루미늄 보다 낮은 저항을 가질 뿐만 아니라, 알루미늄에 비해 상당히 큰 전자이동 저항을 가진다. 이러한 특성들은 높은 정도의 집적화 및 높은 소자 속도에서 일어나는 높은 전류 밀도를 지원하는데 있어서 중요하다. 구리는 또한 양호한 열 전도도를 가진다. 따라서, 구리는 반도체 기판상의 1/4 미크론 이하의 고종횡비 인터커넥트 피쳐를 충진하기 위한 선택 금속이 되고 있다. Copper and copper alloys not only have lower resistance than aluminum, but also have significantly higher electromigration resistance than aluminum. These properties are important for supporting high levels of integration and high current densities that occur at high device speeds. Copper also has good thermal conductivity. Thus, copper has become the metal of choice for filling high aspect ratio interconnect features of less than 1/4 micron on semiconductor substrates.

통상적으로, 화학기상증착(CVD) 및 물리기상증착(PVD)과 같은 증착 기술을 이용하여 이러한 인터커넥트 피쳐를 충진하였다. 그러나, 인터커넥트 크기가 감소 되고 종횡비가 커짐에 따라, CVD 및 PVD를 이용한 종래의 메탈라이제이션 기술에 의한 공극이 없는 인터커넥트 피쳐 충진은 점점 더 어려워지고 있다. 그 결과, 집적 회로 제조 프로세스에서 1/4 미크론 이하의 고종횡비 인터커넥트 피쳐를 충진하기 위한 유망한 프로세스로서 전기화학적 도금(ECO)과 같은 도금 기술이 등장하였다. Typically, such interconnect features have been filled using deposition techniques such as chemical vapor deposition (CVD) and physical vapor deposition (PVD). However, as interconnect sizes are reduced and aspect ratios become larger, filling void-free interconnect features by conventional metallization techniques using CVD and PVD becomes increasingly difficult. As a result, plating techniques such as electrochemical plating (ECO) have emerged as a promising process for filling high aspect ratio interconnect features of less than 1/4 micron in integrated circuit fabrication processes.

대부분의 ECP 프로세스들은 2-단계 프로세스로 이루어지는데, 먼저 시드(seed) 층이 기판상의 피쳐 표면에 걸쳐 형성되고(이 프로세스는 별개 시스템내에서 실행될 것이다), 이어서 전해질 용액내에 위치된 양극과 기판 표면 사이에 전기적 바이어스를 동시에 인가하면서 피쳐의 표면이 전해질 용액에 노출된다. Most ECP processes consist of a two-step process in which a seed layer is first formed across a feature surface on a substrate (this process will be performed in a separate system), followed by an anode and substrate surface placed in an electrolyte solution. The surface of the feature is exposed to the electrolyte solution while simultaneously applying an electrical bias in between.

종래의 도금 방식은 확산 배리어 층(예를 들어, 탄탈륨 또는 탄탈륨 질화물)상에 구리 시드 층을 물리기상증착(PVD), 화학기상증착(CVD), 또는 원자층증착(ALD)에 의해 부착하는 것을 포함한다. 그러나, 피쳐 크기가 점점 작아짐에 따라, PVD 기술을 이용하여 적절한 시드 단차 피복(step coverage)이 어려워지게 되고, 종종 피쳐 바닥에 인접한 피쳐 측벽에 구리 덩어리의 불연속적인 아일랜드(island)가 형성된다. 고종횡비 피쳐의 깊이를 전체를 통해 연속적인 측벽 층을 증착하기 위해 PVD 대신에 CVD 또는 ALD 증착 프로세스를 이용할 때, 두꺼운 구리 층이 필드(field)에 걸쳐 형성된다. 필드상의 두꺼운 구리 층에 의해, 피쳐 측벽들이 완전히 피복되기 전에, 피쳐의 병목부(throat)가 좁아져 폐쇄될 수 있다. 병목부 폐쇄를 방지하기 위해 필드상의 증착 두께를 감소시키는 경우에, ALD 및 CVD 기술은 또한 시드 층의 불연속부를 생성하기 쉽다. 이러한 시드 층의 불연속성은 시드 층에 걸쳐 도금된 층들내에 도금 결함을 유발하는 것으로 알려져 있다. 또한, 구리는 대기중에서 쉽게 산화되는 경향이 있고, 구리 산화물은 도금 용액내에서 쉽게 용해되는 경향이 있다. 피쳐내의 구리가 완전히 용해되는 것을 방지하기 위해, 일반적으로 구리 시드 층은 비교적 두껍게(800Å 정도) 형성되며, 이는 도금 프로세스에 의해 피쳐가 충진되는 것을 방해할 수 있다. 따라서, 구리 시드 층이 없이 얇은 배리어 층상에 구리를 직접 전기도금할 수 있는 구리 도금 프로세스를 확보하는 것이 바람직할 것이다. Conventional plating methods involve depositing a copper seed layer on a diffusion barrier layer (e.g., tantalum or tantalum nitride) by physical vapor deposition (PVD), chemical vapor deposition (CVD), or atomic layer deposition (ALD). Include. However, as feature sizes become smaller and smaller, proper seed step coverage becomes difficult using PVD techniques, often resulting in discontinuous islands of copper lumps on feature sidewalls adjacent the feature bottom. When using a CVD or ALD deposition process instead of PVD to deposit continuous sidewall layers throughout the depth of the high aspect ratio feature, a thick copper layer is formed over the field. With a thick copper layer on the field, the feature's bottleneck can be narrowed and closed before the feature sidewalls are completely covered. In the case of reducing the deposition thickness on the field to prevent bottleneck closure, ALD and CVD techniques also tend to create discontinuities in the seed layer. This discontinuity of the seed layer is known to cause plating defects in the layers plated across the seed layer. In addition, copper tends to be easily oxidized in the atmosphere, and copper oxide tends to be easily dissolved in the plating solution. To prevent the copper from fully dissolving in the feature, the copper seed layer is generally formed relatively thick (about 800 microns), which may prevent the feature from filling up by the plating process. Therefore, it would be desirable to have a copper plating process capable of electroplating copper directly on a thin barrier layer without a copper seed layer.

그에 따라, 피쳐를 충진할 수 있고 구리 시드 층을 필요로 하지 않는 구리 도금 프로세스에 대한 요구가 있다. Accordingly, there is a need for a copper plating process that can fill features and does not require a copper seed layer.

대체적으로, 본 발명의 실시예는 구리 시드 층 없이 구리를 직접 도금할 수 있도록 배리어 층 표면을 처리하는 방법을 제공한다. 일 실시예에서, 기판 표면상의 Ⅷ족 금속 층을 이용하여 기판상에 구리를 직접 도금하는 방법은 기판 표면상의 Ⅷ족 금속 표면 산화물 층 및/또는 유기 표면 오염물질를 제거하여 도금 중에 임계 전류 밀도를 감소시키기 위해 기판 표면을 예비-가열하는 단계, 및 상기 임계 전류 밀도와 같거나 그 보다 큰 도금 전류 밀도를 이용하여 산성 도금욕내에서 상기 예비-가열된 기판 표면상에 연속적이고 공극이 없는 구리 층을 도금하는 단계를 포함한다. In general, embodiments of the present invention provide a method of treating a barrier layer surface to enable direct plating of copper without a copper seed layer. In one embodiment, a method of directly plating copper on a substrate using a Group V metal layer on the substrate surface removes the Group V metal surface oxide layer and / or organic surface contaminants on the substrate surface to reduce the critical current density during plating. Pre-heating the substrate surface for plating, and plating a continuous, void-free copper layer on the pre-heated substrate surface in an acidic plating bath using a plating current density equal to or greater than the critical current density. It includes a step.

본 발명의 사상은 첨부 도면과 관련한 이하의 상세한 설명으로부터 용이하게 이해될 수 있을 것이다. The spirit of the invention will be readily understood from the following detailed description taken in conjunction with the accompanying drawings.

도 1a-1c는 집적 회로 제조 시퀀스의 개략적인 단면도이다. 1A-1C are schematic cross-sectional views of an integrated circuit fabrication sequence.

도 2는 임계 전류 밀도를 황산 농도의 함수로서 도시한 그래프이다.2 is a graph showing the critical current density as a function of sulfuric acid concentration.

도 3a는 구리 도금 전에 기판 표면을 예비-가열하는 프로세스-플로우를 도시한 흐름도이다. 3A is a flow diagram illustrating a process-flow for pre-heating a substrate surface prior to copper plating.

도 3b는 증착되고 어닐링된 Ru 기판에 대한 임계 전류 밀도를 황산 농도의 함수로 도시한 그래프이다. 3B is a graph showing the critical current density as a function of sulfuric acid concentration for the deposited and annealed Ru substrate.

도 4는 0.14㎛ X 0.8㎛ 트렌치내에서 어닐링된 Ru 표면상에 도금된 구리를 도시한 SEM 사진이다. FIG. 4 is a SEM photograph showing copper plated on an annealed Ru surface in a 0.14 μm × 0.8 μm trench.

도 5는 전기화학적 도금 시스템의 일 실시예의 평면도이다. 5 is a plan view of one embodiment of an electrochemical plating system.

도 6은 본 발명의 전기화학적 도금 셀내에서 이용되는 도금 셀의 예시적인 실시예를 도시한 단면도이다. 6 is a cross-sectional view illustrating an exemplary embodiment of a plating cell used in the electrochemical plating cell of the present invention.

용이한 이해를 돕기 위해, 도면들을 통해서 공통되는 동일 요소들에 대해서는 가능한 한 동일한 참조부호를 사용하여 표시하였다. 도면들은 등축도는 아니다. In order to facilitate understanding, the same elements that are common throughout the drawings are denoted by the same reference numerals as much as possible. The drawings are not isometric.

CVD, ALD 또는 PVD에 의해 증착된 루테늄(Ru) 박막 필름은, 45nm 이하 기술에서 구리 인터커넥트 및 금속간 유전체(IMD) 사이의 무시드(seedless) 확산 배리어를 위한 잠재적인 후보가 될 수 있을 것이다. 루테늄은 전기 저항이 낮고(저항, ~7μΩ-cm) 열적 안정성이 높은(높은 융점, ~2300℃) Ⅷ족 금속이다. 루테늄 은 상온에서 산소 및 물이 존재하는 경우에도 비교적 안정하다. Ru의 열 및 전기 전도도는 탄탈륨(Ta)의 두배이다. 루테늄은 또한 900℃ 이하에서 구리와 합금을 형성하지 않으며 구리에 대한 양호한 부착성을 나타낸다. 따라서, 반도체 산업에서는 구리 배리어 층으로서 Ru를 이용하는 것에 흥미를 가지고 있다. Ru의 낮은 저항은 시드 층 없이 구리를 이용하여 루테늄 코팅 피쳐를 충진하고자 할 때 유리할 것이다. Ruthenium (Ru) thin film deposited by CVD, ALD or PVD may be a potential candidate for a seedless diffusion barrier between copper interconnects and intermetallic dielectrics (IMDs) in sub-45 nm technology. Ruthenium is a Group VIII metal with low electrical resistance (resistance, ~ 7μΩ-cm) and high thermal stability (high melting point, ~ 2300 ° C). Ruthenium is relatively stable even in the presence of oxygen and water at room temperature. The thermal and electrical conductivity of Ru is twice that of tantalum (Ta). Ruthenium also does not form alloys with copper below 900 ° C. and shows good adhesion to copper. Therefore, the semiconductor industry is interested in using Ru as a copper barrier layer. The low resistance of Ru would be advantageous when trying to fill ruthenium coating features using copper without seed layers.

도 1a-1c는 본 발명의 Ⅷ족 금속 배리어 층을 포함하는 구리 인터커넥트 제조 시퀀스의 여러 단계를 도시한 단면도들이다. 예를 들어, 도 1a는 금속 콘택(104) 및 상기 금속 콘택상에 형성된 유전체 층(102)을 구비하는 기판(100)을 단면 도시한다. 기판(100)은 예를 들어, 실리콘, 게르마늄, 또는 갈륨 비화물과 같은 반도체 물질을 포함할 것이다. 유전체 층(102)은 실리콘 이산화물, 실리콘 질화물, 실리콘 산질화물 및/또는 탄소-도핑된 실리콘 산화물, 예를 들어 미국 캘리모니아 산타클라라에 소재하는 Applied Materials Inc.가 공급하는 BALCK DIAMOND^TM 저(low)-K 유전체 등의 SiO_xC_y와 같은 절연 물질을 포함할 수 있다. 금속 콘택(104)은 예를 들어, 구리 등을 포함할 수 있다. 개구(120)가 유전체 층(102)에 형성되어 금속 콘택(104) 위쪽의 개구부를 제공할 수 있다. 종래의 리소그래피 및 에칭 기술을 이용하여 개구(120)를 유전체 층(102)내에 형성할 수 있다. 개구(120)의 폭은 약 900Å 이하일 수 있다. 유전체 층(102)의 두께는 약 1000Å 내지 약 10000Å일 수 있다. 1A-1C are cross-sectional views illustrating various stages of a copper interconnect fabrication sequence that includes the Group VIII metal barrier layer of the present invention. For example, FIG. 1A shows a cross-sectional view of a substrate 100 having a metal contact 104 and a dielectric layer 102 formed on the metal contact. Substrate 100 may comprise a semiconductor material such as, for example, silicon, germanium, or gallium arsenide. Dielectric layer 102 is silicon dioxide, silicon nitride, silicon oxynitride and / or carbon-doped silicon oxide, for example BALCK DIAMOND ^™ low supplied by Applied Materials Inc. of Santa Clara, Calif. Insulating material such as SiO _x C _y such as) -K dielectric. Metal contact 104 may include, for example, copper or the like. An opening 120 may be formed in the dielectric layer 102 to provide an opening over the metal contact 104. Opening 120 may be formed in dielectric layer 102 using conventional lithography and etching techniques. The width of the opening 120 may be about 900 mm or less. The dielectric layer 102 may have a thickness of about 1000 GPa to about 10000 GPa.

일 실시예에서, 배리어 층(106)은 유전체 층(102)내에 형성된 개구(120)내에 형성될 것이다. 선택적인 배리어 층(106)은 구리 배리어 물질로서 이용되는 하나 이상의 내화(refractory) 금속-함유 층, 예를 들어 티탄, 티탄 질화물, 티탄 실리콘 질화물, 탄탈륨, 탄탈륨 질화물, 탄탈륨 실리콘 질화물, 텅스텐 및 텅스텐 질화물 등을 포함할 수 있다. 선택적인 배리어 층(106)은 ALD, 화학기상증착(CVD), 또는 물리기상증착(PVD)와 같은 적절한 증착 프로세스를 이용하여 형성될 수 있다. 예를 들어, 티탄 질화물이 CVD 프로세스 또는 ALD 프로세스를 이용하여 증착될 수 있으며, 이때 티탄 테트라클로라이드와 암모니아가 반응한다. 일 실시예에서, 2003년 7월 3일자로 공개되고 본 명세서에서 참조되며 본 출원인에게 양도된 미국 특허 공개 제20030121608호에 개시된 바와 같이, 탄탈륨 및/또는 탄탈륨 질화물이 ALD 프로세스에 의해 배리어 층으로서 증착된다. 선택적인 배리어 층의 두께는 약 5Å 내지 약 150Å, 바람직하게는 100Å 미만이다. In one embodiment, the barrier layer 106 will be formed in the opening 120 formed in the dielectric layer 102. Optional barrier layer 106 is one or more refractory metal-containing layers used as copper barrier materials, for example titanium, titanium nitride, titanium silicon nitride, tantalum, tantalum nitride, tantalum silicon nitride, tungsten and tungsten nitride And the like. The optional barrier layer 106 may be formed using a suitable deposition process such as ALD, chemical vapor deposition (CVD), or physical vapor deposition (PVD). For example, titanium nitride may be deposited using a CVD process or an ALD process, where titanium tetrachloride and ammonia react. In one embodiment, tantalum and / or tantalum nitride is deposited as a barrier layer by an ALD process, as disclosed in U.S. Patent Publication No. 20030121608, published July 3, 2003, referenced herein, and assigned to the applicant. do. The thickness of the optional barrier layer is from about 5 kPa to about 150 kPa, preferably less than 100 kPa.

일 실시예에서, 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 및 플래티늄(Pt)과 같은 Ⅷ족 금속의 박막 필름을 구리 비아 및 라인에 대한 하부 층(또는 배리어 층)으로서 이용된다. 내식성 및 내산화성을 가지는 그러한 Ⅷ족 금속은 전기화학적 도금(ECP) 프로세스를 이용하여 구리 층이 후속하여 증착되는 표면을 제공할 것이다. Ⅷ족 금속은 구리-배리어 층으로 작용한다. Ⅷ족 금속은 또한 Ta(탄탈륨) 및/또는 TaN(탄탈륨 질화물)과 같은 종래의 배리어 층상에 증착되어 종래의 배리어 층과 구리 사이의 아교(glue) 층으로서의 역할을 할 수도 있다. 통상적으로, Ⅷ족 금속은 화학기상증착(CVD), 원자 층 증착(ALD) 또는 물리 기상증착(PVD)을 이용하여 증착된다. In one embodiment, thin films of Group VIII metals, such as ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), and platinum (Pt), are used for copper vias and lines. It is used as the bottom layer (or barrier layer). Such Group VIII metals having corrosion resistance and oxidation resistance will provide a surface on which a copper layer is subsequently deposited using an electrochemical plating (ECP) process. The Group VIII metal acts as a copper-barrier layer. Group VIII metals may also be deposited on conventional barrier layers such as Ta (tantalum) and / or TaN (tantalum nitride) to serve as a glue layer between the conventional barrier layer and copper. Typically, Group VIII metals are deposited using chemical vapor deposition (CVD), atomic layer deposition (ALD) or physical vapor deposition (PVD).

도 1b를 참조하면, 루테늄(Ru)과 같은 Ⅷ족 배리어 금속 층(108)이 기판상에, 그리고 이러한 예에서는 선택적인 배리어 층(106)상에 형성된다. Ⅷ족 금속 층(108)의 두께는 제조되는 소자 구조에 따라 주로 달라진다. 통상적으로, 루테늄(Ru)과 같은 Ⅷ족 금속 층(108)의 두께는 약 1,000Å 미만, 바람직하게는 약 5Å 내지 약 200Å이다. 일 실시예에서, Ⅷ족 금속 층(108)은 두께가 약 100Å 미만인, 바람직하게는 약 50Å인 루테늄 층이다. Referring to FIG. 1B, a Group VIII barrier metal layer 108, such as ruthenium (Ru), is formed on the substrate, and in this example, on the optional barrier layer 106. The thickness of the Group VIII metal layer 108 depends primarily on the device structure being manufactured. Typically, the Group VIII metal layer 108, such as ruthenium (Ru), is less than about 1,000 GPa, preferably about 5 GPa to about 200 GPa. In one embodiment, Group VIII metal layer 108 is a ruthenium layer that is less than about 100 GPa thick, preferably about 50 GPa.

도 1c를 참조하면, 개구(120)가 구리(110)로 충진되어 구리 인터커넥트를 완성한다. 일 실시예에서, 루테늄 층과 같은 전이금속 또는 귀금속 층이 시드 층으로서의 역할을 하며, 그러한 층에는 ECP 또는 기타 구리 도금 기술을 이용하여 구리가 직접 부착된다. 일반적으로, ECP용 전기화학적 도금 용액은 구리 공급원, 산 공급원, 염소 이온 공급원, 및 하나 이상의 도금 용액 첨가제 즉, 레벨러(leveler), 억제제(suppressor), 가속제(accelerator), 기포형성방지제(antifoaming agent) 등을 포함한다. 예를 들어, 도금 용액은 약 30g/l 내지 약 60g/l의 Cu, 약 10g/l 내지 약 50g/l의 황산, 약 20 내지 약 100ppm의 Cl 이온, 약 5 내지 약 30ppm의 첨가 가속제, 약 100 내지 약 1000ppm의 첨가 억제제, 및 약 1 내지 약 6ml/l의 첨가 레벨러를 포함할 수 있다. 미크론 이하의 트렌치 및/또는 비아 구조물을 충진하는 경우에, 도금 전류는 약 2mA/cm² 내지 약 10 mA/cm² 이 될 것이다. 구리 도금 화학물질 및 프로세스의 예가, 2003년 7월 8일자로 출원되고 본 출원인에게 양도된 "Multiple-Step Electrodeposition Process For Direct Copper Plating On Barrier Metals"라는 명칭의 미국 특허출원 제10/616,097호, 및 2003년 10월 10일자로 출원된 "Methods And Chemistry For Providing Initial Conformal Electrochemical Deposition Of Copper In Sub-Micron Features"라는 명칭의 미국 특허출원 제60/510,190호에 기재되어 있다. 전기화학적 도금(ECP)시스템의 예 및 예시적인 도금 셀이 이하와 같이 도 5 및 도 6에 도시되어 있다. Referring to FIG. 1C, the opening 120 is filled with copper 110 to complete the copper interconnect. In one embodiment, a transition metal or precious metal layer, such as a ruthenium layer, serves as the seed layer, to which the copper is directly attached using ECP or other copper plating techniques. In general, electrochemical plating solutions for ECPs include a copper source, an acid source, a chlorine ion source, and one or more plating solution additives, namely levelers, suppressors, accelerators, antifoaming agents. ), And the like. For example, the plating solution may contain about 30 g / l to about 60 g / l Cu, about 10 g / l to about 50 g / l sulfuric acid, about 20 to about 100 ppm Cl ions, about 5 to about 30 ppm addition accelerator, About 100 to about 1000 ppm of addition inhibitor, and about 1 to about 6 ml / l of addition leveler. When filling sub-micron trenches and / or via structures, the plating current will be from about ² mA / cm ² to about 10 mA / cm ² . Examples of copper plating chemicals and processes are described in US Patent Application No. 10 / 616,097, entitled "Multiple-Step Electrodeposition Process For Direct Copper Plating On Barrier Metals," filed on July 8, 2003, and assigned to the applicant. No. 60 / 510,190, filed Oct. 10, 2003, entitled "Methods and Chemistry For Providing Initial Conformal Electrochemical Deposition Of Copper In Sub-Micron Features." Examples of electrochemical plating (ECP) systems and exemplary plating cells are shown in FIGS. 5 and 6 as follows.

10-50g/l의 H₂S0₄, 및 2-10 mA/cm²의 도금 전류 밀도의 이용을 위한 종래의 구리 도금 프로세스는 Ru 층상에 얇고 연속적인 구리 필름(≤1000Å)을 증착하지 못한다는 것을 발견하였다. 도금 전류 밀도 및/또는 H₂S0₄ 농도(또는 산성도)가 종래 구리 도금에서 이용되는 값을 넘어서 커졌을 때, 연속적인 구리 필름이 Ru상에 형성된다. 도금 전류 밀도가 최소 또는 임계 전류 밀도(CCD) 값과 동일하거나 또는 그 이상인 경우에, 최소 또는 임계 전류 밀도(CCD)는 Ru 층상에 얇고 연속적인 구리 필름을 형성할 것이며, 이러한 값 미만의 전류 밀도는 Ru 층상에 얇고 연속적인 필름을 형성하지 않을 것이다. CCD의 크기는 도금 용액의 산성도에 따라 크게 달라진다. Conventional copper plating processes for the use of 10-50 g / l H ₂ S0 ₄ , and plating current densities of 2-10 mA / cm ² fail to deposit thin, continuous copper films (≦ 1000 μs) on the Ru layer. I found that. When the plating current density and / or H ₂ SO ₄ concentration (or acidity) has increased beyond the values used in conventional copper plating, a continuous copper film is formed on Ru. If the plating current density is equal to or greater than the minimum or critical current density (CCD) value, the minimum or critical current density (CCD) will form a thin, continuous copper film on the Ru layer, with a current density below this value. Will not form a thin, continuous film on the Ru layer. The size of the CCD varies greatly depending on the acidity of the plating solution.

도 2는 임계 전류 밀도(CCD) 대 황산(H₂SO₄) 농도의 예를 도시한다. 도 2에 도시된 바와 같이, CCD는 Ru 표면상에 1000Å 연속 구리 필름을 형성하는데 필요한 최소 임계 전류 밀도로서 규정된다. CCD 미만에서, 기판의 중심 영역에는 육안으로 확인할 수 있는 광택(shiny)의 연속적인 구리 필름이 증착되지 않을 것이다. CCD의 크기가 도금욕의 산성도 레벨에 강하게 의존하는 반면, CCD는 Ru 증착 방법(ALD, CVD 또는 PVD)과는 무관하다. 2 shows an example of critical current density (CCD) versus sulfuric acid (H ₂ SO ₄ ) concentration. As shown in FIG. 2, the CCD is defined as the minimum critical current density required to form a 1000 Å continuous copper film on the Ru surface. Below the CCD, no shiny, continuous copper film will be deposited in the central region of the substrate. While the size of the CCD strongly depends on the acidity level of the plating bath, the CCD is independent of the Ru deposition method (ALD, CVD or PVD).

전기-증착의 경우에 핵생성 및 결정 성장의 운동역학(kinetic)이 핵생성/성장 사이트에서의 국부적인 전기화학적 과다-포텐셜(over-potential)과 밀접하게 관련된다는 것이 알려져 있다. 과다-포텐셜은 실제 포텐셜과 제로-전류(zero-current)(개방-회로) 포텐셜 간의 차이로 규정된다. 높은 과다-포텐셜은 임계 핵 크기를 낮추고 핵 밀도를 높임으로써 새로운 결정 핵생성을 촉진하는 반면, 낮은 전기화학적 과다-포텐셜은 현존 결정의 성장을 촉진한다. 또한, 도금 용액내에 황-함유 유기 첨가제(예를 들어, 가속제)가 존재하면 Cu 흡착원자(adatom)의 표면 확산이 촉진되고 그에 따라 핵의 희생과 함께 결정의 성장이 촉진된다. Cu 흡착원자는 도금중에 기판 표면에 안착된 그리고 Cu 필름에 통합되기 전의 구리 원자이다. 도금 전류 밀도가 주어진 도금욕에 대한 전기화학적 과다-포텐셜에 의존하기 때문에, 구리 증착 구조/형태는 도금 전류 밀도에 의해 영향을 받는다. 10 g/l 황산 함유 도금 용액내에서 3mA/cm² 도금 전류로 100Å Ru 필름상에 도금된 1000Å(기판의 엣지(edge) 부근에서 측정함) 구리 필름을 가지는 기판의 중심 부근에서 취한 주사전자현미경(SEM) 사진으로부터, 큰 결정들을 발견하였고 그리고 기판의 중심 영역에서 필름 증착이 열악하다는 것을 발견하였다. 100Å 두께의 Ru 필름이 PVD에 의해 증착되었다. 도 2에 도시된 결과에 따라, 황산 농도가 10 g/l일 때 CCD는 약 40 mA/cm² 이다. 3 mA/cm²의 전류 밀도가 40 mA/cm² (CCD) 보다 상당히 작고 그 에 따라, 예상한 바와 같이 비-연속적인 층이 형성되었다. 이러한 도금 조건하에서, 적은 수의 결정만이 추가적인 결정 성장을 위한 핵 생성 중심부로서 작용할 수 있을 정도로 안정하며, 그에 따라 도금 전류로부터의 에너지가 이러한 결정의 성장에 주로 이용되고, 신속한 구리 흡착원자 표면 확산이 도움이 된다. 따라서, SEM은 기판의 중심 영역의 Cu 아일랜드 증착 및 큰 결정을 보여준다. 이러한 조건하에서 전체 기판에 걸쳐 연속적인 구리 필름을 형성하기 위해서는, 증착 층이 매우 두꺼워야 할 것이고 그러한 증착 층은 공극을 포함하기 쉬우며, 이는 Cu 인터커넥트 용도에 부적합하게 된다. 60 g/l의 H₂S0₄를 포함하는 도금 용액 및 약 10 mA/cm²의 도금 전류 밀도(15 mA/cm²의 CCD 보다 약간 낮다)를 이용하여, Ru 필름(두께가 100Å이고 PVD에 의해 증착됨)상에 형성된 5000Å 두께의 연속적인 구리 필름을 가지는 기판이 얻어질 수 있다는 것을 발견하였다. 그러나, 구리/Ru 계면에 다량의 공극이 존재하였다. It is known that the kinetics of nucleation and crystal growth are closely associated with local electrochemical over-potential at nucleation / growth sites in the case of electro-deposition. Over-potential is defined as the difference between the actual potential and the zero-current (open-circuit) potential. High over-potential promotes new crystal nucleation by lowering critical nucleus size and increasing nuclear density, while low electrochemical over-potential promotes growth of existing crystals. In addition, the presence of sulfur-containing organic additives (e.g., accelerators) in the plating solution promotes surface diffusion of Cu adsorbent atoms, thereby promoting crystal growth with the sacrifice of nuclei. Cu adsorption atoms are copper atoms that are seated on the substrate surface during plating and before being incorporated into the Cu film. Since the plating current density depends on the electrochemical over-potential for a given plating bath, the copper deposition structure / morphology is affected by the plating current density. Scanning electron microscope taken near the center of the substrate with 1000 Å (measured near the edge of the substrate) copper film plated on 100 Å Ru film at 3 mA / cm ² plating current in 10 g / l sulfuric acid containing plating solution From the (SEM) photographs, large crystals were found and film deposition was poor in the central region of the substrate. A 100 mm thick Ru film was deposited by PVD. According to the results shown in FIG. 2, the CCD is about 40 mA / cm ² when the sulfuric acid concentration is 10 g / l. Current density of 3 mA / cm ² is 40 mA / cm ² Substantially smaller than (CCD) and accordingly, a non-continuous layer was formed as expected. Under these plating conditions, only a small number of crystals are stable enough to act as nucleation centers for further crystal growth, so that energy from the plating current is mainly used for the growth of these crystals and rapid copper adsorption atom surface diffusion This helps. Thus, SEM shows Cu island deposition and large crystals in the central region of the substrate. In order to form a continuous copper film over the entire substrate under these conditions, the deposition layer will have to be very thick and such a deposition layer will likely contain voids, making it unsuitable for Cu interconnect applications. Using a plating solution containing 60 g / l of H ₂ S0 ₄ and a plating current density of about 10 mA / cm ² (slightly lower than a CCD of 15 mA / cm ² ), a Ru film (thickness of 100 mA and PVD) was used. It has been found that a substrate having a 5000 mm thick continuous copper film formed on the substrate can be obtained. However, there was a large amount of voids at the copper / Ru interface.

도금 전류가 30 mA/cm² 로 커지는 경우에, 기판의 중심 부근에서 결정의 밀도가 높아진다는 것을 발견하였고 결정의 크기가 감소된다는 것을 발견하였다. 그러나, 연속적인 구리 필름이 Ru 표면상에 형성되지는 않았는데, 이는 도금 전류가 CCD 보다 작기 때문이다. 앞에서와 같이, Ru 필름의 두께는 100Å이고 PVD에 의해 증착되었다. When the plating current increased to 30 mA / cm ² , it was found that the density of the crystal was increased near the center of the substrate and the crystal size was reduced. However, no continuous copper film was formed on the Ru surface because the plating current was smaller than the CCD. As before, the Ru film was 100 GPa thick and deposited by PVD.

또한, 도금 전류를 크게 하는 것도 단점을 가진다. 일반적으로, 높은 도금 전류 밀도는 열악한 갭 충진(gapfill)을 초래하는 경향이 있다. 일반적으로, 약 10 mA/cm² 미만의 도금 전류 밀도가 바닥에서부터의(bottom-up) 갭 충진을 촉진한다는 것을 발견하였다. 바닥으로부터의 갭 충진에 적합한 범위로 도금 전류 밀도를 감소시키기 위해, 황산의 농도를 높일 필요가 있다. 황산 농도가 160g/l로 높아지고 도금 전류가 특정 산성 농도에서의 CCD와 같은 5 mA/cm² 일 때, 연속적인 1000Å 구리 필름이 기판상의 100Å Ru 필름에 걸쳐 형성되었다. 그러나, 단면 SEM 사진으로부터, 구리/Ru 계면에 공극이 형성된 것을 확인하였다. 도금 전류가 10 mA/cm²(5 mA/cm²의 두배 CCD)이고 황산 농도가 160 g/l에서 유지된 경우에, 연속적인 5000Å 구리 필름이 기판상의 100Å Ru 필름에 걸쳐 형성되었으며, 구리/Ru 계면에는 공극이 없었다. In addition, increasing the plating current also has disadvantages. In general, high plating current densities tend to result in poor gapfill. In general, it has been found that plating current densities below about 10 mA / cm ² promote bottom-up gap filling. In order to reduce the plating current density to a range suitable for gap filling from the bottom, it is necessary to increase the concentration of sulfuric acid. When the sulfuric acid concentration was raised to 160 g / l and the plating current was 5 mA / cm ² , such as a CCD at a certain acidic concentration, a continuous 1000 ns copper film was formed over the 100 ns Ru film on the substrate. However, it was confirmed from the cross-sectional SEM photograph that voids were formed in the copper / Ru interface. When the plating current was 10 mA / cm ² (double CCD of 5 mA / cm ² ) and the sulfuric acid concentration was maintained at 160 g / l, a continuous 5000 kV copper film was formed over the 100 kV Ru film on the substrate and copper / There was no void at the Ru interface.

도금욕 산성도에 대한 CCD 의존성의 이유 중 하나는 전술한 국부적인 전기화학적 과다-포텐셜과 관련된다. 산성도가 낮은 도금 용액은 큰 저항을 갖는다. 그에 따라, 높은 CCD는 낮은 산성도의 도금 용액내에서 보다 큰 저항을 극복할 필요가 있다.One reason for the dependence of CCD on plating bath acidity is related to the local electrochemical over-potential described above. Plating solutions with low acidity have great resistance. Thus, high CCDs need to overcome greater resistance in plating solutions of low acidity.

미국 로스앤젤레스 뉴올리언스에서 2003년 3월 23일부터 3월 27일까지 개최된 'American Chemical Society National Meeting'에서 'University of North Texas'의 Chyan 등이 발표한 최근 연구로부터, 루테늄 산화물(RuO₂)이 금속과 유사한 전도도를 가지며, 구리가 루테늄 산화물에 도금되고 강하게 부착된다는 것을 알 수 있다. 증착된 Ru 표면상에서 관찰되는 높은 CCD는 Ru 표면 산화 및/또는 유기 표면 오염물질의 존재로 인한 것일 수 있다. "순수" Ru 표면은 Cu 핵 생성에 대해 보다 활성인 것으로 생각된다. 구리 도금 전의 예비-처리 프로세스에 의해 표면 산화물 층 또는 유기 표면 오염물질을 제거하는 것이, 구리/Ru 계면 공극 없이 연속적인 구리 층을 형성하는데 필요한 도금 용액 산성도 및 도금 전류를 크게 감소시킬 수 있다. 예비-처리 프로세스는 기판 표면을 환원제에 노출시키는 것일 수 있다. 도 3a는 예비-처리 프로세스 플로우를 도시한다. 단계(301)에서, 금속 산화물 또는 유기 오염물질을 세척하기 위해, Ru와 같은 Ⅷ족 금속을 상부에 가지는 기판이 환원 가스(예를 들어, 수소 가스)내에서의 어닐링과 같은 프로세스에 의해 예비-처리된다. 단계(302)에서, 구리 필름이 예비-처리된 기판상에 직접 도금된다. 하나의 가능한 산화물 환원 반응이 다음 식으로 표시된다. RuO ₂ from a recent study published by Chyan of the University of North Texas at the American Chemical Society National Meeting, March 23-March 27, 2003 in New Orleans, Los Angeles, USA It has a conductivity similar to this metal, and it can be seen that copper is plated and strongly attached to ruthenium oxide. The high CCD observed on the deposited Ru surface may be due to Ru surface oxidation and / or the presence of organic surface contaminants. The "pure" Ru surface is believed to be more active against Cu nucleation. Removing the surface oxide layer or organic surface contaminants by a pre-treatment process prior to copper plating can greatly reduce the plating solution acidity and plating current required to form a continuous copper layer without copper / Ru interface voids. The pre-treatment process may be exposing the substrate surface to a reducing agent. 3A shows a pre-processing process flow. In step 301, in order to clean metal oxides or organic contaminants, a substrate having a Group VIII metal such as Ru is pre-used by a process such as annealing in a reducing gas (eg hydrogen gas). Is processed. In step 302, a copper film is plated directly onto the pre-treated substrate. One possible oxide reduction reaction is represented by the following formula.

RuO₂ + 2H₂ ----> Ru + 2H₂ORuO ₂ + 2H ₂ ----> Ru + 2H ₂ O

100Å PVD Ru 필름을 가지는 기판이 Cu 도금 직전에 어닐링에 의해 예비-처리된다. 4% H₂ 및 96% N₂를 포함하는 포밍 가스(forming gas)와 같은 수소-함유 가스의 존재하에서, 대략적인 상온 내지 약 400℃의 온도, 바람직하게는 약 100℃ 내지 약 400℃의 온도에서, 약 1 sccm 내지 약 20 slm의 가스 유동 속도에서, 그리고 약 5 mTorr 내지 약 1500 Torr에서 약 2초 내지 약 5시간 동안 어닐링 프로세스를 실시하였다. 제조 효율을 위해 어닐링 시간은 바람직하게 1시간 이내이다. 기판 어닐링의 목적은 RuO₂ 표면이 Ru로 되돌아가는 것을 줄이기 위해서 및/또는 유기 표 면 오염물질을 탈착시키기 위해서 이다. 일 실시예에서, 수소-함유 가스가 N₂ 또는 불활성 가스(예를 들어, Ar, He 등)와 같은 비-반응성 가스와 혼합된다. 유기 표면 오염물질의 탈착을 위해, Ru에 대한 비-반응성 가스, 예를 들어 N₂ 또는 불활성 가스(예를 들어, Ar)를 이용할 수 있다. 어닐링 프로세스는 미국 캘리포니아 산타클라라에 소재하는 Applied Materials가 제공하는 단일-웨이퍼 고속(rapid) 열적 어닐링 챔버내에서, 또는 배치식 노(batch furnace)내에서 실시될 수 있다. Substrates with 100 μs PVD Ru films were pre-treated by annealing just prior to Cu plating. In the presence of a hydrogen-containing gas such as forming gas comprising 4% H ₂ and 96% N ₂ , a temperature of approximately room temperature to about 400 ° C., preferably from about 100 ° C. to about 400 ° C. At about 1 sccm to about 20 slm and at about 5 mTorr to about 1500 Torr for about 2 seconds to about 5 hours. For manufacturing efficiency the annealing time is preferably within 1 hour. The purpose of the substrate annealing is to reduce the return of the RuO ₂ surface to Ru and / or to desorb organic surface contaminants. In one embodiment, the hydrogen-containing gas is mixed with a non-reactive gas such as N ₂ or an inert gas (eg, Ar, He, etc.). For the desorption of organic surface contaminants, a non-reactive gas for Ru, for example N ₂ or an inert gas (eg Ar) can be used. The annealing process can be performed in a single-wafer rapid thermal annealing chamber provided by Applied Materials, Santa Clara, Calif., Or in a batch furnace.

도 3b는, 도 5에 도시된 어닐링 챔버에서 증착된 그대로의(as-deposited) Ru 기판을 270℃의 온도에서 30초 동안 포밍 가스내에서 어닐링한 후에, CCD의 크기가 어느 지점에서 감소되는지의 예를 도시한다. 곡선(311)은 증착된(as-deposited) Ru 기판 표면상에 구리를 도금하기 위한 CCD를 나타낸다. 곡선(312)은 포밍 가스 어닐링된 Ru 기판 표면상에 구리를 도금하기 위한 상당히 감소된 CCD를 나타낸다. 예를 들어, 10 g/l의 H₂SO₄를 포함하는 용액의 경우에 CCD가 40 mA/cm²로부터 8 mA/cm²로 낮아지고, 100 g/l의 H₂SO₄를 포함하는 도금 용액의 경우에 CCD가 10 mA/cm²로부터 3 mA/cm²로 낮아졌다. 두 곡선(311 및 312)은, 산 농도가 높아지면 CCD가 감소된다는 것을 나타낸다. 도금 용액에 사용된 산은 술폰산(알칸 술폰산을 포함함)과 같은 다른 타입의 산이 될 수도 있다. 만약, 황산 대신에 다른 타입의 산이 사용된다면, 동등한 산 농도 범위가 적용될 것이다. FIG. 3B shows at which point the size of the CCD is reduced after annealing the as-deposited Ru substrate in a forming gas for 30 seconds at a temperature of 270 ° C. in the annealing chamber shown in FIG. 5. An example is shown. Curve 311 represents a CCD for plating copper on an as-deposited Ru substrate surface. Curve 312 shows a significantly reduced CCD for plating copper on the forming gas annealed Ru substrate surface. For example, in the case of a solution containing 10 g / l H ₂ SO ₄ , the CCD is lowered from 40 mA / cm ² to 8 mA / cm ² and the plating comprises 100 g / l H ₂ SO ₄ . In the case of the solution the CCD was lowered from 10 mA / cm ² to 3 mA / cm ² . Both curves 311 and 312 indicate that the CCD decreases as the acid concentration increases. The acid used in the plating solution may be another type of acid, such as sulfonic acid (including alkanesulfonic acid). If other types of acid are used instead of sulfuric acid, equivalent acid concentration ranges will apply.

포밍 가스 어닐링을 이용하여, 직접적인 구리 도금 프로세스가 종래의 구리 도금 프로세스와 유사한 전류 밀도에서 실시될 수 있을 것이다. 포밍 가스 어닐링 후에, 보다 청정하고 순수한 Ru 표면에서 예상되는 바와 같이, Ru 기판 표면은 보다 더 친수성을 가지는 경향이 있다. 큰 CCD 감소를 유지하기 위해서는, 포밍 가스 어닐링된 Ru 필름상에 Cu를 도금하는 것이 반드시 포밍 가스 어닐링후 4시간 이내에, 바람직하게는 2시간 이내에 실시되어야 한다. 기판이 산소나 기타 오염물질에 너무 장시간 노출되면, RuO_x의 재형성 또는 주변 분위기로부터의 유기 표면 오염물질의 재-부착으로 인해, CCD는 어닐링 이전 상태로 점차적으로 되돌아갈 것이다. Using forming gas annealing, a direct copper plating process may be performed at a current density similar to conventional copper plating processes. After forming gas annealing, the Ru substrate surface tends to be more hydrophilic, as expected on cleaner and pureer Ru surfaces. In order to maintain large CCD reduction, plating of Cu on the forming gas annealed Ru film must be performed within 4 hours, preferably 2 hours after forming gas annealing. If the substrate is exposed to oxygen or other contaminants for too long, the CCD will gradually return to its pre-annealed state due to the reforming of RuO _x or the re-adhesion of organic surface contaminants from the ambient atmosphere.

수소-함유 가스 어닐링에 의한 큰 CCD 감소는 매우 중요한데, 이는 CCD의 감소로 인해, 약 10 g/l 내지 약 300 g/l의 총 실질(all practical) 산 농도를 포함하는 산성 CuSO₄ 도금욕을 이용하여 미크론 이하의 트렌치/비아 구조물을 갭 충진하는데 적합한 전류 밀도에서 Cu 필름이 증착될 수 있기 때문이다. Large CCD reduction by hydrogen-containing gas annealing is very important because, due to the reduction in CCD, an acidic CuSO ₄ plating bath containing an all practical acid concentration of about 10 g / l to about 300 g / l This is because Cu films can be deposited at current densities suitable for gap filling sub-micron trench / via structures.

하나의 예에서, 100 g/l 농도의 황산을 포함하는 도금 용액 및 3 mA/cm²의 도금 전류 밀도(PCD)(CCD와 같음, PCD/CCD=1)를 이용하여, 어닐링된 80Å ALD Ru상에 1000Å 구리 필름을 증착한 것을 나타내는 SEM 사진으로부터, 구리/Ru 계면에 공극이 없이 연속적인 구리 필름이 증착되었다는 것을 확인할 수 있다. 구리/Ru 계면에 공극이 없다는 것은 양호한 구리(Cu) 및 Ru 계면의 일체성(integrity) 그리고 어닐링된 Ru 표면에 대한 구리의 양호한 부착성(adhesion)을 나타내는 지표이다. 두번째 예에서, 100 g/l 농도의 황산을 포함하는 도금 용액 및 4.5 mA/cm²의 도금 전류 밀도(또는 PCD/CCD=1.5)를 이용하여, 어닐링된 80Å ALD Ru상에 1000Å 구리 필름을 증착한 것을 나타내는 SEM 사진으로부터, 구리/Ru 계면에 공극이 없이 연속적인 구리 필름이 증착되었다는 것을 확인할 수 있다. 유사하게, 7.5 mA/cm²의 도금 전류 밀도(또는 PCD/CCD=2.5)에서도 구리/Ru 계면에 공극이 없는 연속적인 구리 필름을 달성하였다. 이러한 결과는, 가스 어닐링 예비-처리가 도금 전류 밀도를 낮추고 Ru/Cu 계면 부착성 및 일체성을 개선한다는 것을 나타낸다. In one example, an 80 Å ALD Ru annealed using a plating solution containing sulfuric acid at a concentration of 100 g / l and a plating current density (PCD) of 3 mA / cm ² (same as CCD, PCD / CCD = 1) From the SEM photograph showing the deposition of a 1000 kPa copper film on, it can be seen that a continuous copper film was deposited without voids at the copper / Ru interface. The absence of voids at the copper / Ru interface is an indicator of good copper (Cu) and Ru interface integrity and good adhesion of copper to the annealed Ru surface. In a second example, using a plating solution containing sulfuric acid at a concentration of 100 g / l and a plating current density of 4.5 mA / cm ² (or PCD / CCD = 1.5), deposit a 1000 μs copper film on the annealed 80 μs ALD Ru From the SEM photograph showing one, it can be confirmed that a continuous copper film was deposited without pores at the copper / Ru interface. Similarly, even at a plating current density of 7.5 mA / cm ² (or PCD / CCD = 2.5), a continuous copper film without voids at the copper / Ru interface was achieved. These results indicate that gas annealing pre-treatment lowers the plating current density and improves Ru / Cu interface adhesion and integrity.

Cu가 포밍-가스 어닐링된 Ru 표면상에 증착될 때, PCD/CCD가 1인 경우에도, 구리/Ru 계면은 공극이 없는 양호한 일체성을 보여 준다. 대조적으로, CCD(또는 PCD/CCD=1)에서 도금할 때, 구리와 어닐링되지 않은 Ru 표면 사이의 계면에는 전술한 바와 같이 중간 공극이 형성될 것이다. 청정한 Ru 표면에 의해, 보다 많은 구리 핵 생성 및 증착이 가능해지며, 그에 따라 계면 일체성이 개선된다. When Cu is deposited on the forming-gas annealed Ru surface, even when the PCD / CCD is 1, the copper / Ru interface shows good integrity without voids. In contrast, when plating on a CCD (or PCD / CCD = 1), an intermediate void will form at the interface between copper and the annealed Ru surface as described above. The clean Ru surface enables more copper nucleation and deposition, thereby improving interface integrity.

Ⅷ족 금속 표면을 수소-함유 가스 어닐링으로 예비-처리하는 것의 다른 이점은, Ⅷ족 금속과 구리 사이의 부착성 개선이다. 실험 결과를 통해서, 예비-처리되고 청정하며 가능한 한 산화물이 없는 Ru 표면과 Cu 사이의 부착성이 보다 더 양호하다는 것을 알 수 있는데, 이는 양호한 구리/Ru 계면 일체성(공극이 없는)에 기인한다. Cu 층과 Ru 층 사이의 양호한 계면 일체성은 신뢰할 수 있는 반도체 소자 형성의 측면에서 중요한 의미를 가질 수 있다. 분명하게, 예비-처리 Ru 표면을 가지는지의 여부는 Ru 필름상에 Cu를 고품질로 부착하는데 있어서 중요하다. Another advantage of pre-treating the Group VIII metal surface with hydrogen-containing gas annealing is improved adhesion between the Group VIII metal and copper. Experimental results show that the adhesion between the pre-treated, clean, oxide-free Ru surface and Cu is as good as possible, due to good copper / Ru interface integrity (no voids). . Good interface integrity between the Cu layer and the Ru layer can have important significance in terms of reliable semiconductor device formation. Clearly, having a pre-treated Ru surface is important for high quality adhesion of Cu on the Ru film.

포밍 가스 어닐링된 Ru 표면상에 Cu를 도금하는 것의 다른 특징은, 전술한 바와 같은 개선된 친수성으로 인한, 도금 Cu 필름에 의한 전체 기판 표면의 피복에 있다. 기판 피쳐에 대한 구리 도금의 단차 피복(step coverage) 역시 개선되는데, 이는 어닐링된 Ru 표면이 보다 친수성을 가지며 피쳐내로 도금 용액을 보다 깊게 끌어 당길 수 있기 때문이다. 도 4는 어닐링된 Ru 표면상에 도금된 구리의 우수한 갭 충진을 나타내는 0.14 ㎛ x 0.8 ㎛ 트렌치의 SEM 사진을 도시한다. 증착된 그대로의 Ru는 80Å ALD Ru이다. 예비-처리는 300℃에서 3분 동안의 포밍 가스 어닐링이다. 구리 도금 전류는 처음 100Å에 대해서는 10 mA/cm² 이고 나머지 1900Å에 대해서는 5 mA/cm² 이다.Another feature of plating Cu on the forming gas annealed Ru surface is the coating of the entire substrate surface with the plated Cu film due to the improved hydrophilicity as described above. Step coverage of copper plating on substrate features is also improved because the annealed Ru surface is more hydrophilic and can draw the plating solution deeper into the feature. FIG. 4 shows an SEM image of a 0.14 μm × 0.8 μm trench showing good gap fill of copper plated on the annealed Ru surface. As deposited, the Ru is 80 Å ALD Ru. The pre-treatment is a forming gas annealing at 300 ° C. for 3 minutes. The copper plating current is 10 mA / cm ² for the first 100 mA and 5 mA / cm ² for the remaining 1900 mA.

어닐링 프로세스는 도 5의 어닐링 챔버(535)와 같은 일체형(integrated) 어닐링 챔버내에서 또는 별도의 어닐링 챔버내에서 실시될 수 있다. 어닐링 프로세스는 단일-웨이퍼 챔버내에서 또는 배치식 노(batch furnace)내에서 실시될 수 있다. The annealing process may be performed in an integrated annealing chamber, such as the annealing chamber 535 of FIG. 5, or in a separate annealing chamber. The annealing process can be carried out in a single-wafer chamber or in a batch furnace.

수소-함유 가스를 이용한 어닐링 이외에도, 직접적인 구리 도금 이전의 Ⅷ족 금속의 표면 예비-처리가 다른 방법에 의해도 이루어질 수 있을 것이다. 다른 예비-처리 방법의 한 예는 구리-이온이 없는(copper-ion-free) 산성 용액내에서 음극 처리하는 것이다. 표면 RuO_x 필름은 음극 환원될 수 있고 그리고 약하게 결합된 유기 표면 오염물질이 음극 극화(cathodic polarization)에 의해 표면으로부터 방출될 수 있다. 하나의 가능한 환원 반응이 이하의 반응식 2로 표시된다. 음극 처리는, 도 6과 관련하여 이하에서 설명하는 바와 같이, 구리 도금 셀과 유사한 일체형 셀내에서 또는 구리 도금 시스템과 분리된 처리 셀내에서 실시될 수 있다. 음극 처리 셀은 양극, 음극 및 구리-이온이 없는 산성 욕(bath)을 필요로 한다. 산 농도는 약 10 g/l 내지 약 100 g/l, 바람직하게는 약 10 g/l 내지 약 50 g/l이다. 바람직한 산은 H₂SO₄ 이나, 유기 술폰산 용액(예를 들어, 메틸술폰산)과 같은 다른 타입의 산 용액도 이용될 수 있다. 구리 부착 방지를 위해서, 산성 욕에는 음극 처리 중에 Ru상에 열악한 (poorly) 핵 생성 구리 아일랜드를 형성할 수 있는 구리가 없어야 한다. In addition to annealing with a hydrogen-containing gas, surface pre-treatment of the Group VIII metal prior to direct copper plating may be accomplished by other methods. One example of another pre-treatment method is cathodic treatment in a copper-ion-free acidic solution. The surface RuO _x film can be cathodic reduced and weakly bound organic surface contaminants can be released from the surface by cathodic polarization. One possible reduction reaction is represented by Scheme 2 below. Cathodic treatment can be carried out in an integrated cell similar to a copper plating cell or in a treatment cell separate from the copper plating system, as described below in connection with FIG. 6. Cathodic treatment cells require an acid bath that is free of anodes, cathodes and copper-ions. The acid concentration is about 10 g / l to about 100 g / l, preferably about 10 g / l to about 50 g / l. Preferred acids are H ₂ SO ₄ However, other types of acid solutions, such as organic sulfonic acid solutions (eg methylsulfonic acid) may also be used. To prevent copper adhesion, the acidic bath should be free of copper that can form poorly nucleated copper islands on Ru during cathodic treatment.

RuO₂ + 4H^* + 4e^_ ----> Ru + 2H₂ORuO ₂ + 4H ^* + 4e ^_ ----> Ru + 2H ₂ O

포텐셜 제어 또는 전류 제어를 통해 음극 처리가 실현될 수 있다. 포텐셜 제어 방식을 이용할 때, 웨이퍼 표면상의 얇은 증착 Ru 필름인 작업 전극들 및 양극 외에, 웨이퍼 포텐셜을 모니터링하기 위한 기준 전극이 필요하다. 바람직한 기준 전극은 기판 표면에 인접한 얇은 구리 와이어이다. 포텐셜 제어는 전위기(potentiostat)를 통해 이루어질 수 있다. 제어된 Ru 전극 포텐셜은, 구리 기준 전극과 관련하여, 약 0 볼트 내지 약 -0.5 볼트이다. RuO_x의 Ru로의 환원에 더하여, H₂ 진화(evolution)가 Ru 필름 표면에서 발생할 수 있다. 전류 제어 방식을 이용할 때, 음극 전류가 증착된 그대로의 Ru를 구비하는 기판과 양극 사이에서 흐를 것이다. 전류 밀도는 약 0.05 mA/cm² 내지 약 1 mA/cm² 일 것이다. 처리 시간은 약 2초 내지 약 30분일 것이다. 그러나, 생산량과 관련하여, 처리시간이 5분 미만으로 유지되는 것이 바람직하다. Cathodic treatment can be realized through potential control or current control. When using the potential control scheme, besides working electrodes and anodes which are thin deposited Ru films on the wafer surface, a reference electrode for monitoring the wafer potential is required. Preferred reference electrodes are thin copper wires adjacent the substrate surface. Potential control may be through a potentiostat. The controlled Ru electrode potential is about 0 volts to about -0.5 volts with respect to the copper reference electrode. In addition to the reduction of RuO _x to Ru, H ₂ evolution can occur at the Ru film surface. When using the current control scheme, the cathode current will flow between the anode and the substrate with Ru as it is deposited. The current density will be about 0.05 mA / cm ² to about 1 mA / cm ² . The treatment time will be about 2 seconds to about 30 minutes. However, with regard to the yield, it is desirable that the treatment time is kept below 5 minutes.

Ru와 관련한 실험 결과 및 이에 대한 검토가 단지 예로서 사용되었다. 본 발명의 개념은 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 및 플래티늄(Pt)과 같은 Ⅷ족 금속에도 적용될 수 있을 것이다. Experimental results relating to Ru and a review thereof have been used only as examples. The concept of the present invention may be applied to Group VIII metals such as rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), and platinum (Pt).

구리 도금은 미국 캘리포니아 산타클라라에 소재하는 Applied Materials, Inc.가 공급하는 Electra Cu ECP® 시스템 또는 SlimCell 구리 도금 시스템내에서 이루어질 수 있다. 도 5에는 SlimCell 구리 도금 시스템(500)의 평면도가 도시되어 있다. ECP 시스템(500)은 일반적으로 기판 로딩 스테이션이라고 칭하는 팩토리 인터페이스(factory interface; FI)(530)를 포함한다. 팩토리 인터페이스(530)는 기판 수용 카세트(534)와 인터페이스하도록 구성된 다수의 기판 로딩 스테이션을 포함한다. 로봇(532)이 팩토리 인터페이스(530)내에 위치되고 카세트(534)내에 수용된 기판에 접근하도록 구성된다. 또한, 로봇(532)은 팩토리 인터페이스(530)를 프로세싱 메인프레임 또는 플랫폼(513)에 연결하는 링크 터널(515)내로 연장한다. 로봇(532)의 위치는 그 로봇이 기판 카세트(534)에 접근하여 그 카세트로부터 기판을 회수하고 메인프레임(513)에 위치된 프로세싱 셀(514, 516)들 중 하나로 전달하거나, 또는 그 대신에, 어닐링 스테이션(535)으로 전달할 수 있게 허용한다. 유사하게, 기판 프로세싱 시퀀스가 완료된 후에, 로봇(532)을 이용하여 기판을 프로세싱 셀(514, 516)로부터 또는 어닐링 챔버(535)로부터 회수할 수 있다. 이러한 상황에서, 로봇(532)은 기판을 시스템(500)으로부터 제거하기 위해 카세트(534)들 중 하나로 기판을 다시 되돌려 보낼 수 있다. Copper plating can be made in either the Electra Cu ECP® system or SlimCell copper plating system supplied by Applied Materials, Inc., Santa Clara, California. 5 is a plan view of a SlimCell copper plating system 500. The ECP system 500 includes a factory interface (FI) 530, commonly referred to as a substrate loading station. Factory interface 530 includes a plurality of substrate loading stations configured to interface with substrate receiving cassette 534. The robot 532 is configured to access a substrate located in the factory interface 530 and housed in the cassette 534. The robot 532 also extends the factory interface 530 into a link tunnel 515 that connects to the processing mainframe or platform 513. The location of the robot 532 is such that the robot approaches the substrate cassette 534 to retrieve the substrate from the cassette and transfers it to one of the processing cells 514, 516 located in the mainframe 513, or instead. Allow delivery to the annealing station 535. Similarly, after the substrate processing sequence is completed, the robot 532 can be used to withdraw the substrate from the processing cells 514 and 516 or from the annealing chamber 535. In such a situation, the robot 532 may return the substrate back to one of the cassettes 534 to remove the substrate from the system 500.

이하에서 추가로 설명하는 어닐링 스테이션(535)은, 대략적으로, 두 개의 포지션 어닐링 챔버를 포함하며, 이때 냉각 플레이트/포지션(536) 및 가열 플레이트/포지션(537)이 인접하에 배치된, 예를 들어 두 개의 스테이션들 사이에 배치된 기판 이송 로봇(540)에 인접하여 위치된다. 일반적으로, 로봇(540)은 각 가열 플레이트(537)와 냉각 플레이트(536) 사이에서 기판을 이동시키도록 구성된다. 또한, 어닐링 챔버(535)가 링크 터널(515)로부터 접근할 수 있는 위치에 배치된 것으로 도시되어 있지만, 본 발명의 실시예는 특정 구성이나 배치로 제한되지 않는다. 일 실시예에서, 어닐링 스테이션(535)이 메인프레임(513)과 직접 소통되도록, 즉 메인프레임 로봇(520)에 의해 접근될 수 있도록, 위치될 수 있을 것이다. 예를 들어, 도 5에 도시된 바와 같이, 어닐링 스테이션(535)이 링크 터널(515)과 직접 소통하도록 위치될 수 있을 것이며, 이는 메인프레임(513)으로 접근할 수 있게 허용하며, 그 경우에, 어닐링 챔버(535)가 메인프레임(513)과 소통하도록 도시되어 있다. 적절한 어닐링 챔버에 관한 상세한 사항이 2003년 4월 18일자로 출원되고 본 출원인에게 양도된 "Two Position Anneal Chamber"라는 명칭의 미국 특허출원 제 60/463,860호에 기재되어 있다. The annealing station 535, which will be described further below, comprises approximately two position annealing chambers, with the cooling plate / position 536 and the heating plate / position 537 being arranged adjacently, for example It is located adjacent to the substrate transfer robot 540 disposed between the two stations. In general, the robot 540 is configured to move the substrate between each heating plate 537 and cooling plate 536. Further, although annealing chamber 535 is shown disposed in a location accessible from link tunnel 515, embodiments of the present invention are not limited to any particular configuration or arrangement. In one embodiment, the annealing station 535 may be positioned to be in direct communication with the mainframe 513, ie, accessible by the mainframe robot 520. For example, as shown in FIG. 5, the annealing station 535 may be positioned to communicate directly with the link tunnel 515, which allows access to the mainframe 513, in which case The annealing chamber 535 is shown in communication with the mainframe 513. Details regarding suitable annealing chambers are described in US patent application Ser. No. 60 / 463,860, filed April 18, 2003 and assigned to Applicant.

일 실시예에서, 어닐링 프로세스가 도 5의 어닐링 챔버(535)로 도시된 바와 같은 일체형 어닐링 챔버내에서 실시된다. 다른 실시예에서, 어닐링 프로세스가 별도의 어닐링 시스템내에서 실시된다. 다른 실시예에서, 어닐링 프로세스는 단일-웨이퍼 챔버 또는 배치식 노내에서 실시된다. In one embodiment, the annealing process is carried out in an integrated annealing chamber as shown by the annealing chamber 535 of FIG. 5. In another embodiment, the annealing process is carried out in a separate annealing system. In another embodiment, the annealing process is carried out in a single-wafer chamber or batch furnace.

전술한 바와 같이, ECP 시스템(500)은 또한 기판 이송 로봇(520)이 중앙에 위치된 프로세싱 메인프레임(513)을 포함한다. 개략적으로, 로봇(520)은 기판을 지지 및 이송하도록 구성된 하나 이상의 아암/블레이드(522, 524)를 포함한다. 또한, 개략적으로, 로봇(520) 및 부속 블레이드(522, 524)가 연장, 회전 및 수직 이동되어 그 로봇(520)이 메인프레임(513)에 위치된 다수의 프로세싱 로케이션(502, 504, 506, 508, 510, 512, 514, 516) 내외로 기판을 삽입 및 제거하도록 구성된다. 유사하게, 팩토리 인터페이스 로봇(532) 역시 기판 지지 블레이드를 회전, 연장, 및 수직 이동시킬 수 있으며, 팩토리 인터페이스(530)로부터 메인프레임(513)까지 연장하는 로봇 트랙을 따라 선형 이동될 수 있다. 일반적으로, 프로세스 로케이션(502, 504, 506, 508, 510, 512, 514, 516)은 전기화학적 도금 플랫폼내에 이용되는 임의 수의 프로세싱 셀일 수 있다. 특히, 프로세스 로케이션은 전기화학적 도금 셀, 린싱(rinsing) 셀, 베벨 클린(bevel clean) 셀, 스핀 린스 드라이 셀, 기판 표면 세정 셀(세정, 린스, 및 에칭 셀을 집합적으로 포함한다), 무전해 도금 셀, 계량 검사 스테이션, 및/또는 도금 플랫폼과 결합되어 이용될 수 있는 기타 프로세싱 셀로서 구성될 수 있다. 일반적으로, 각각의 프로세싱 셀 및 로봇은 프로세스 제어부(511)와 통신되며, 상기 제어부는 사용자 및/또는 시스템(500)에 배치된 여러 센서들로부터 입력을 수신하고 입력에 따라 시스템(500)의 작동을 적절하게 제어하도록 구성된 마이크로프로세서-기반의 제어 시스템일 수 있다.As mentioned above, the ECP system 500 also includes a processing mainframe 513 with the substrate transfer robot 520 centrally located. In general, the robot 520 includes one or more arms / blades 522 and 524 configured to support and transport the substrate. Also, schematically, the robot 520 and the accessory blades 522, 524 are extended, rotated, and vertically moved so that the robot 520 has multiple processing locations 502, 504, 506, located in the mainframe 513. 508, 510, 512, 514, 516 to insert and remove substrates. Similarly, factory interface robot 532 can also rotate, extend, and vertically move the substrate support blade, and can be linearly moved along a robot track extending from factory interface 530 to mainframe 513. In general, process locations 502, 504, 506, 508, 510, 512, 514, 516 may be any number of processing cells used within an electrochemical plating platform. In particular, process locations include electrochemical plating cells, rinsing cells, bevel clean cells, spin rinse dry cells, substrate surface cleaning cells (collectively cleaning, rinsing, and etching cells), electroless It can be configured as a plating cell, a weighing inspection station, and / or other processing cell that can be used in combination with the plating platform. In general, each processing cell and robot is in communication with a process controller 511, which receives inputs from users and / or various sensors disposed in the system 500 and operates the system 500 in accordance with the inputs. May be a microprocessor-based control system configured to appropriately control the

도 6은 도 5의 프로세싱 로케이션(502, 504, 506, 508, 510, 512, 514, 516)으로 구현될 수 있는 예시적인 도금 셀(600)의 부분 단면도이다. 개략적으로, 전 기화학적 도금 셀(600)은 외측 베이슨(basin)(601) 및 상기 외측 베이슨(601)내에 위치된 내측 베이슨(602)을 포함한다. 개략적으로, 내측 베이슨(602)은 전기화학적 도금 프로세스 중에 금속, 예를 들어 구리를 기판상에 도금하기 위해 이용되는 도금 용액을 수용하도록 구성된다. 도금 프로세스 중에, 도금 용액은 일반적으로 계속해서 내측 베이슨(602)으로 공급되고(예를 들어, 10 리터 도금 셀의 경우에 분당 약 1 갤론), 그에 따라 도금 용액은 내측 베이슨(602)의 최상부 지점(일반적으로, "둑(weir)"이라 한다)에서 계속적으로 넘쳐 흐르고 외측 베이슨(601)에서 수집되며 화학적 처리 및 재순환을 위해 배출된다. 일반적으로, 도금 셀(600)은 경사 각도로 위치된다. 즉, 도금 셀(600)의 프레임 부분(603)의 일 측부가 상승되며 그에 따라 도금 셀(600)의 부품들이 약 3°내지 약 30°만큼, 일반적으로 최적의 결과를 위해 약 4°내지 약 10°만큼 경사진다. 도금 셀(600)의 프레임 부재(603) 상부에는 환형 베이스 부재가 지지된다. 프레임 부재(603)의 일 측부가 상승되었기 때문에, 일반적으로 베이스 부재(604)의 상부 표면이 수평 위치로부터 경사져서 수평 위치에 대한 프레임 부재(603)의 각도에 대응하는 각도가 된다. 베이스 부재(604)의 중앙에는 환형 또는 디스크 형상 리세스가 형성되며, 상기 환형 리세스는 디스크 형상의 양극 부재(605)를 수용하도록 구성된다. 베이스 부재(604)는 하부 표면으로부터 연장하는 다수의 유체 유입구/배출구(609)를 추가로 포함한다. 일반적으로, 각각의 유체 유입구/배출구(609)는 도금 셀(600)의 양극 격실 또는 음극 격실의 내외로 유체를 개별적으로 공급 또는 배출하도록 구성된다. 일반적으로, 양극 부재(605)는 다수의 관통 슬롯(607)을 포함하고, 상기 슬롯(607)은 양 극(605)의 표면에 걸쳐 서로 평행하게 배향되어 배치된다. 평행한 배향에 의해, 양극 표면에서 유체가 양극 표면을 가로질러서 그리고 슬롯(607)들 중 하나의 내부로 조밀(dense)하게 유동될 수 있다. 도금 셀(600)은 막(membrane) 지지 조립체(606)를 더 포함한다. 막 지지 조립체(606)의 외측 둘레가 일반적으로 베이스 부재(604)에 고정되고, 상기 막 지지 조립체는 유체가 통과할 수 있도록 구성된 내부 영역을 포함한다. 막(608)은 지지부(606)를 가로질러 연장되고 도금 셀의 음극전극액(catholyte) 챔버 부분과 양극전극액 챔버 부분을 유체적으로 분리하는 작용을 한다. 막 지지 조립체는 막의 둘레에 인접 배치된 O-링 타입 밀봉부를 포함할 수 있으며, 상기 밀봉부는 막 지지부(606)상에 고정된 막의 일 측부로부터 막의 타 측부까지 유체가 이동하는 것을 방지하도록 구성된다. 일반적으로 다공성 세라믹 디스크 부재이고 도금되는 기판을 향하는 방향으로 실질적인 층류 또는 균일한 유체 유동을 생성하도록 구성된 확산판(610)이 막(608)과 도금되는 기판 사이에서 셀내에 위치된다. 예시적인 도금 셀이 2002년 7월 24일자로 출원된 미국 가명세서 특허출원 제60/398,345호를 기초로 우선권을 주장하여 2002년 10월 9일자로 출원되고 본 출원인에게 양도된 "Electrochemical Processing Cell"이라는 명칭의 미국 특허출원 제 10/268,284호에 기재되어 있으며, 상기 두 출원은 모두 본 명세서에서 참조되고 있다.6 is a partial cross-sectional view of an example plating cell 600 that may be implemented with the processing locations 502, 504, 506, 508, 510, 512, 514, 516 of FIG. 5. In general, the electrochemical plating cell 600 includes an outer basin 601 and an inner basin 602 located within the outer basin 601. In general, inner basin 602 is configured to receive a plating solution that is used to plate a metal, such as copper, onto a substrate during an electrochemical plating process. During the plating process, the plating solution generally continues to be fed to the inner basin 602 (eg, about 1 gallon per minute for a 10 liter plating cell), so that the plating solution is applied to the inner basin 602. Continuously overflows at the top point (generally referred to as "weir") and is collected at outer basin 601 and discharged for chemical treatment and recycling. In general, the plating cells 600 are positioned at tilt angles. That is, one side of the frame portion 603 of the plating cell 600 is raised so that the components of the plating cell 600 are about 3 ° to about 30 °, generally about 4 ° to about 30 degrees for optimal results. Incline by 10 ° An annular base member is supported on the frame member 603 of the plating cell 600. Since one side of the frame member 603 is raised, the top surface of the base member 604 is generally inclined from the horizontal position to be an angle corresponding to the angle of the frame member 603 with respect to the horizontal position. An annular or disc shaped recess is formed in the center of the base member 604, which is configured to receive a disc shaped anode member 605. Base member 604 further includes a plurality of fluid inlets / outlets 609 extending from the bottom surface. In general, each fluid inlet / outlet 609 is configured to individually supply or discharge fluid into and out of the anode compartment or cathode compartment of the plating cell 600. Generally, the anode member 605 includes a plurality of through slots 607, which slots 607 are arranged oriented parallel to each other over the surface of the anode 605. By the parallel orientation, fluid at the anode surface can be dense across the anode surface and into the interior of one of the slots 607. The plating cell 600 further includes a membrane support assembly 606. An outer perimeter of the membrane support assembly 606 is generally secured to the base member 604, which includes an interior region configured to allow fluid to pass therethrough. The film 608 extends across the support 606 and serves to fluidly separate the catholyte chamber portion and the anolyte chamber portion of the plating cell. The membrane support assembly may comprise an O-ring type seal disposed adjacent the perimeter of the membrane, the seal configured to prevent fluid from moving from one side of the membrane fixed on the membrane support 606 to the other side of the membrane. . A diffuser plate 610, which is generally a porous ceramic disk member and configured to produce substantial laminar or uniform fluid flow in the direction towards the substrate to be plated, is located in the cell between the film 608 and the plated substrate. An exemplary plating cell is an "Electrochemical Processing Cell" filed on October 9, 2002 and assigned to the applicant, claiming priority based on US Provisional Patent Application No. 60 / 398,345, filed July 24, 2002. US patent application Ser. No. 10 / 268,284, entitled, Both applications are incorporated herein by reference.

본 발명의 사상을 포함하는 몇 가지 실시예를 도시하고 설명하였지만, 소위 당업자는 본 발명의 사상을 포함하는 다른 변형 실시예들을 용이하게 인식할 수 있을 것이다. While certain embodiments have been shown and described which incorporate the spirit of the invention, those skilled in the art will readily recognize other alternative embodiments that incorporate the spirit of the invention.

Claims (20)

기판 표면상에 Ⅷ족 금속 층을 가지는 기판에 구리를 직접 도금하기 위한 방법으로서:A method for directly plating copper on a substrate having a Group VIII metal layer on the substrate surface: 상기 기판 표면상의 Ⅷ족 금속 표면 산화물 층 및/또는 유기 표면 오염물질을 제거하여 도금 중의 임계 전류 밀도를 감소시키기 위해 상기 기판 표면을 예비-처리하는 단계; 및Pre-treating the substrate surface to remove the Group VIII metal surface oxide layer and / or organic surface contaminants on the substrate surface to reduce the critical current density during plating; And 상기 임계 전류 밀도 이상의 도금 전류 밀도를 이용하여 산성 도금욕내에서 상기 예비-처리된 기판 표면에 연속적이고 공극이 없는 구리 층을 도금하는 단계를 포함하는 구리 도금 방법.Plating a continuous, pore-free copper layer on the surface of the pre-treated substrate in an acidic plating bath using a plating current density above the critical current density. 제 1항에 있어서, 상기 Ⅷ족 금속이 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 및 플래티늄(Pt)으로 이루어진 그룹으로부터 선택되는 구리 도금 방법.The method of claim 1, wherein the Group VIII metal is selected from the group consisting of ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), and platinum (Pt). . 제 1항에 있어서, 상기 Ⅷ족 금속의 두께가 약 1000Å 미만인 구리 도금 방법.The copper plating method of claim 1, wherein the Group VIII metal has a thickness of less than about 1000 GPa. 제 1항에 있어서, 상기 구리 도금이 상기 예비-처리 후에 4시간 이내에 실시되는 구리 도금 방법.The copper plating method of claim 1, wherein the copper plating is performed within 4 hours after the pre-treatment. 제 1항에 있어서, 상기 임계 전류 밀도가 도금욕의 산성도가 증가함에 따라 감소되는 구리 도금 방법.The copper plating method of claim 1, wherein the critical current density decreases as the acidity of the plating bath increases. 제 1항에 있어서, 상기 산성 도금욕내의 산성도는 농도가 약 10 g/l 내지 약 300 g/l 인 황산으로부터 얻어지는 구리 도금 방법.The copper plating method of claim 1, wherein the acidity in the acidic plating bath is obtained from sulfuric acid having a concentration of about 10 g / l to about 300 g / l. 제 1항에 있어서, 상기 임계 전류 밀도는 10 mA/cm² 미만인 구리 도금 방법.The method of claim 1, wherein the critical current density is less than 10 mA / cm ² . 제 1항에 있어서, 상기 기판을 예비-처리하는 단계는 Ⅷ족 금속에 대해 비-반응적인 가스 및/또는 수소-함유 가스를 가지는 분위기내에서 기판을 어닐링함으로써 이루어지는 구리 도금 방법.The method of claim 1, wherein the pre-treatment of the substrate is by annealing the substrate in an atmosphere having a non-reactive gas and / or a hydrogen-containing gas for the Group VIII metal. 제 8항에 있어서, 상기 가스의 유동 속도는 약 1 sccm 내지 약 20 slm인 구리 도금 방법.The method of claim 8, wherein the flow rate of the gas is from about 1 sccm to about 20 slm. 제 8항에 있어서, 상기 어닐링이 약 100℃ 내지 약 400℃의 온도에서 이루어지는 구리 도금 방법.The copper plating method of claim 8, wherein the annealing is performed at a temperature of about 100 ° C. to about 400 ° C. 10. 제 8항에 있어서, 상기 어닐링이 약 5 mTorr 내지 약 1500 Torr의 압력에서 이루어지는 구리 도금 방법.The method of claim 8, wherein the annealing is performed at a pressure of about 5 mTorr to about 1500 Torr. 제 8항에 있어서, 상기 어닐링이 약 2초 내지 약 5 시간 동안 지속되는 구리 도금 방법.The method of claim 8, wherein the annealing lasts for about 2 seconds to about 5 hours. 제 1항에 있어서, 상기 기판이 약 1 시간 미만 동안 예비-처리되는 구리 도금 방법.The method of claim 1, wherein the substrate is pre-treated for less than about 1 hour. 제 1항에 있어서, 상기 예비-처리단계가 일체형 단일 웨이퍼 어닐링 챔버내에서 이루어지는 구리 도금 방법.The method of claim 1, wherein the pre-treatment step is performed in an integrated single wafer annealing chamber. 제 1항에 있어서, 상기 기판을 예비-처리하는 단계는 산-함유 욕내에서의 음극 처리에 의해 이루어지는 구리 도금 방법.The method of claim 1, wherein pre-treating the substrate is by cathodic treatment in an acid-containing bath. 제 15항에 있어서, 상기 산-함유 욕은 약 10 g/l 내지 약 100 g/l의 산 농도를 가지는 구리 도금 방법.The method of claim 15, wherein the acid-containing bath has an acid concentration of about 10 g / l to about 100 g / l. 제 15항에 있어서, 상기 음극 처리는 약 0 볼트 내지 약 -0.5 볼트의 포텐셜 에서 또는 약 0.05 mA/cm² 내지 약 1 mA/cm² 의 전류 밀도에서 이루어지는 구리 도금 방법.The method of claim 15, wherein the cathodic treatment is at a potential of about 0 volts to about −0.5 volts or at a current density of about 0.05 mA / cm ² to about 1 mA / cm ² . 제 15항에 있어서, 상기 산-함유 욕은 황산을 포함하는 구리 도금 방법.The method of claim 15, wherein the acid-containing bath comprises sulfuric acid. 제 16항에 있어서, 상기 산 농도는 10 g/l 내지 약 50 g/l 인 구리 도금 방법.The method of claim 16, wherein the acid concentration is from 10 g / l to about 50 g / l. 제 1항에 있어서, 상기 예비-처리된 Ⅷ족 금속 표면상에 구리를 도금하는 초기 도금 전류가 상기 임계 전류 밀도 이상인 구리 도금 방법.The copper plating method of claim 1, wherein an initial plating current for plating copper on the pre-treated Group VIII metal surface is greater than or equal to the threshold current density.

Images