KR20070031168A - Chamber of semiconductor manufacturing device - Google Patents

Chamber of semiconductor manufacturing device Download PDF

Info

Publication number
KR20070031168A
KR20070031168A KR1020050085900A KR20050085900A KR20070031168A KR 20070031168 A KR20070031168 A KR 20070031168A KR 1020050085900 A KR1020050085900 A KR 1020050085900A KR 20050085900 A KR20050085900 A KR 20050085900A KR 20070031168 A KR20070031168 A KR 20070031168A
Authority
KR
South Korea
Prior art keywords
liner
chamber
semiconductor manufacturing
wall
yttrium oxide
Prior art date
Application number
KR1020050085900A
Other languages
Korean (ko)
Inventor
정현민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050085900A priority Critical patent/KR20070031168A/en
Publication of KR20070031168A publication Critical patent/KR20070031168A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Abstract

본 발명은 반도체 제조장치의 챔버에 관한 것이다. 본 발명은 내부 공간을 갖는 바디; 및 바디의 내측벽에 밀착 설치되어 내측벽을 보호하는 라이너(liner)를 포함하는 반도체 제조장치의 챔버에 있어서, 라이너의 표면은 양극산화처리(anodizing coating)된 후 이트륨 산화물(Yttrium Oxide; Y2O3)로 코팅되는 것을 특징으로 하는 반도체 제조장치의 챔버를 제공한다.The present invention relates to a chamber of a semiconductor manufacturing apparatus. The present invention is a body having an interior space; And a liner installed in close contact with an inner wall of the body to protect the inner wall, wherein the surface of the liner is anodized and then yttrium oxide (Y 2). O 3 ) provides a chamber of the semiconductor manufacturing apparatus, characterized in that the coating.

이와 같은 본 발명의 반도체 제조장치의 챔버에 의하면, 라이너의 표면을 알루미늄으로 양극산화처리한 후 이트륨옥사이드(Yttrium Oxide; Y2O3)로 산화막을 형성시킴으로써, 라이너가 플라즈마에 장기간 노출되더라도 쉽게 부식하지 않아 부식으로 인한 아킹 발생을 감소시킬 수 있으며, 라이너의 표면에 폴리머를 잘 증착시킬 수 있어 웨이퍼 불량을 최소화할 수 있으므로 생산 수율이 향상된다.According to the chamber of the semiconductor manufacturing apparatus of the present invention, by anodizing the surface of the liner with aluminum and forming an oxide film with Yttrium Oxide (Y 2 O 3 ), even if the liner is exposed to plasma for a long time, it is easily corroded. This can reduce the occurrence of arcing due to corrosion, and can deposit polymer well on the surface of the liner, thereby minimizing wafer defects, thereby improving production yield.

공정챔버, 라이너, 양극산화, 이트륨 산화물 Process chamber, liner, anodization, yttrium oxide

Description

반도체 제조장치의 챔버{CHAMBER OF SEMICONDUCTOR MANUFACTURING DEVICE}Chamber of Semiconductor Manufacturing Equipment {CHAMBER OF SEMICONDUCTOR MANUFACTURING DEVICE}

도 1은 본 발명의 바람직한 실시예에 따른 공정챔버의 상부 바디의 평면도.1 is a plan view of an upper body of a process chamber according to a preferred embodiment of the present invention.

도 2는 본 발명의 바람직한 실시예에 따른 라이너의 횡단면도.2 is a cross-sectional view of a liner according to a preferred embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100; 공정챔버 110; 상부 바디100; Process chamber 110; Upper body

114; 상부 바디의 내측벽 120; 라이너114; Inner wall 120 of the upper body; Liner

120a; 라이너 표면 120b; 양극산화막120a; Liner surface 120b; Anodized film

120c; 이트륨 산화막120c; Yttrium oxide

본 발명은 반도체 제조장치의 챔버에 관한 것으로서, 더욱 상세하게는 내식성, 내마모성, 내열성 등이 뛰어나고, 부식으로 인한 아킹 발생을 방지할 수 있으며, 내측벽에 폴리머가 보다 잘 증착될 수 있는 라이너를 구비한 반도체 제조장치의 챔버에 관한 것이다.The present invention relates to a chamber of a semiconductor manufacturing apparatus, and more particularly, has excellent corrosion resistance, abrasion resistance, heat resistance, and the like, and prevents arcing caused by corrosion, and has a liner capable of better depositing a polymer on the inner wall. A chamber of a semiconductor manufacturing apparatus.

일반적으로 반도체 소자 제조 공정은 반도체 기판에 박막의 적층, 식각에 의한 패턴 공정 및 이온 주입 공정을 반복실시하여 원하는 회로 동작 특성을 가지는 반도체 소자를 형성하는 것이다.In general, a semiconductor device manufacturing process is to form a semiconductor device having a desired circuit operation characteristics by repeating the process of laminating a thin film, patterning by etching and ion implantation process on a semiconductor substrate.

반도체 기판에 박막을 적층하거나 반도체 기판에 적층된 박막을 식각하는 방법은 여러 가지가 있지만, 최근 반도체 소자의 미세화에 따라 플라즈마를 이용한 공정이 주로 사용되고 있다. 즉, 플라즈마를 이용한 증착 공정에 의해 박막을 적층하거나 플라즈마를 이용한 식각 공정에 의해 박막을 식각하고 있다.There are various methods of laminating a thin film on a semiconductor substrate or etching a thin film laminated on a semiconductor substrate, but in recent years, a process using a plasma is mainly used according to the miniaturization of semiconductor devices. That is, the thin films are laminated by the deposition process using plasma or the thin films are etched by the etching process using plasma.

플라즈마를 이용한 공정을 진행하기 위하여 사용되는 반응 가스 및 RF 파워는 일정한 공간 안에서 안정적인 가스공급과 RF 파워의 제어가 이루어져야 하는 데 이러한 공간을 만들기 위해서는 공정챔버가 필요하다.Reaction gas and RF power used for the process using plasma must be stable gas supply and control of RF power within a certain space. In order to create such a space, a process chamber is required.

상기 공정챔버는 외부로부터의 파티클(particle) 유입을 차단하여 공정이 원활히 이루어지도록 하며, 진공을 유지한 상태에서 공정을 진행해야 할 경우 공정챔버를 진공상태로 만들어 공정을 수행한다.The process chamber blocks the inflow of particles from the outside to facilitate the process, and when the process is to be carried out in a state of maintaining the vacuum to make the process chamber in a vacuum state to perform the process.

한편, 플라즈마를 이용한 식각공정에 사용되는 플라즈마 공정챔버는 크게 상부 챔버와 하부 챔버로 나누어진다. On the other hand, the plasma process chamber used for the etching process using plasma is largely divided into an upper chamber and a lower chamber.

이때, 상부 챔버의 내부 벽(wall)은 전기적 절연(isolation)효과를 높이기 위해서 양극산화(anodizing)처리를 한다. 상부 챔버의 양극산화처리된 벽면은 에칭공정의 필수적인 고주파(RF POWER)에 대해서는 그 식각 정도가 미비하지만, 특정한 금속(예를 들어 Al)을 에칭하기 위한 금속식각의 공정에서는 식각이 빠르게 진행된다. At this time, the inner wall of the upper chamber is anodized to increase the electrical insulation effect. The anodized wall surface of the upper chamber is not sufficiently etched for the essential RF power of the etching process, but the etching proceeds rapidly in the metal etching process for etching a specific metal (eg Al).

전기적 절연효과를 높이기 위해서 설치된 양극산화막이 식각되면, 에칭공정에서 플라즈마 발생을 위해 사용되는 고주파가 금속성을 띤 챔버의 벽으로 누전되 거나 금속성의 벽면에서 파티클(particle)이 발생하는 문제가 발생한다.When the anodized film installed to enhance the electrical insulation effect is etched, the high frequency used for plasma generation in the etching process is short-circuited to the wall of the metallic chamber, or particles (particles) in the metallic wall surface occurs.

플라즈마 식각 공정에서는 이러한 문제를 최소화하기 위해 정기적인 유지 보수를 실시하고 있지만, 상부 챔버 분해 및 조립시 leak down으로 백업 시간 지연, 예방 정비작업(PM) 시 작업자의 실수로 챔버 내벽에 스크래치가 발생되는 경우 챔버를 재사용하지 못하는 등의 문제점이 있었다.In the plasma etching process, regular maintenance is performed to minimize these problems.However, when the upper chamber is dismantled and assembled, leak down delays the backup time and prevents accidental scratches on the inner wall of the chamber. If there was a problem such as not reusing the chamber.

따라서, 이러한 문제점을 해결하기 위하여 상부 챔버의 내측벽에 라이너(liner)를 설치하였다. 상기 라이너의 표면은 알루미늄으로 양극산화처리(anodizing coating)되어 있으므로 전기적 절연효과를 높일 수 있으며, 에칭 공정에서 라이너의 측벽이 일차적으로 식각되므로 상부 챔버의 내측벽이 직접 식각되는 것을 방지할 수 있을 뿐만 아니라, 라이너를 상부 챔버에서 분리하여 PM 작업을 실시하면 되므로 용이하게 PM 작업을 수행할 수 있다.Therefore, in order to solve this problem, a liner was installed on the inner wall of the upper chamber. Since the surface of the liner is anodized with aluminum, the electrical insulation effect can be enhanced, and since the sidewall of the liner is primarily etched in the etching process, the inner wall of the upper chamber can be prevented from being directly etched. Rather, since the liner is separated from the upper chamber to perform the PM operation, the PM operation can be easily performed.

그러나, 이와 같이 표면이 알루미늄으로 양극산화처리된 라이너를 사용하면, 라이너의 표면이 장시간 플라즈마에 노출되면 양극산화처리된 코팅층이 쉽게 부식하여 아킹(arcing)이 발생할 뿐만 아니라, 알루미늄으로 양극산화처리되면 표면이 매끄러워 폴리머가 라이너의 표면에 잘 증착하지 못하므로 파티클이 증가해 현 공정 진행 후 파티클이 많이 발생하는 문제점이 발생한다.However, when the surface of the liner is anodized with aluminum in this way, when the surface of the liner is exposed to plasma for a long time, the anodized coating layer is easily corroded to cause arcing, as well as anodizing with aluminum. Since the surface is smooth, the polymer does not deposit well on the surface of the liner, which causes an increase in particles, causing a lot of particles after the current process.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 라이너의 표면을 알루미늄으로 양극산화처리한 후 이트륨옥사이 드(Yttrium Oxide; Y2O3)로 산화막 처리함으로써, 플라즈마에 장기간 노출되더라도 쉽게 부식하지 않고, 폴리머를 잘 증착시킬 수 있는 반도체 제조장치의 챔버를 제공하는 데 있다.Accordingly, the present invention has been made to solve the above problems, an object of the present invention, by anodizing the surface of the liner with aluminum, followed by an oxide film treatment with Yttrium Oxide (Y 2 O 3 ) In addition, the present invention provides a chamber of a semiconductor manufacturing apparatus capable of depositing a polymer well without being easily corroded even after long-term exposure to plasma.

이상과 같은 목적을 달성하기 위하여, 본 발명은 내부 공간을 갖는 바디; 및 바디의 내측벽에 밀착 설치되어 내측벽을 보호하는 라이너(liner)를 포함하는 반도체 제조장치의 챔버에 있어서, 라이너의 표면은 양극산화처리(anodizing coating)된 후 이트륨 산화물(Yttrium Oxide; Y2O3)로 코팅되는 것을 특징으로 하는 반도체 제조장치의 챔버를 제공한다.In order to achieve the above object, the present invention provides a body having an internal space; And a liner installed in close contact with an inner wall of the body to protect the inner wall, wherein the surface of the liner is anodized and then yttrium oxide (Y 2). O 3 ) provides a chamber of the semiconductor manufacturing apparatus, characterized in that the coating.

바람직하게는, 상기 챔버에서는 플라즈마 에칭 공정(plasma etching process)이 이루어지는 것을 특징으로 한다.Preferably, the chamber is characterized in that the plasma etching process (plasma etching process) is performed.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 실시예에 따른 공정챔버의 상부 바디의 평면도이고, 도 2는 본 발명의 바람직한 실시예에 따른 라이너의 횡단면도이다.1 is a plan view of an upper body of a process chamber according to a preferred embodiment of the present invention, and FIG. 2 is a cross-sectional view of a liner according to a preferred embodiment of the present invention.

도 1에 도시된 바와 같이, 공정챔버(100)의 상부 바디(body; 110)는 내부 공간을 가지며, 상기 상부 바디의 내측벽(114)에 밀착되어 라이너(liner;120)가 설치된다.As shown in FIG. 1, the upper body 110 of the process chamber 100 has an inner space, and a liner 120 is installed in close contact with the inner wall 114 of the upper body.

상기 상부 바디(110)에서는 플라즈마 에칭 공정(plasma etching process)이 이루어지므로, 상부 바디의 내측벽(114)의 표면은 전기적 절연효과를 높이기 위해서 양극산화막(anodizing)으로 코팅된다. Since the plasma etching process is performed in the upper body 110, the surface of the inner wall 114 of the upper body is coated with an anodizing film to increase the electrical insulation effect.

상기 양극 산화처리된 상부 바디의 내측벽(114)은 고주파(RF POWER)에 대해서는 식각정도가 미비하지만, 특정한 금속(예를 들어 Al)을 에칭하기 위한 금속식각 공정 동안에는 식각이 빠르게 진행되어 파티클이 발생하며, 발생한 파티클은 상부 바디(110)의 내부공간(112)으로 분산된다.Although the inner wall 114 of the anodized upper body has a low degree of etching with respect to high frequency (RF POWER), during the metal etching process for etching a specific metal (for example, Al), the etching proceeds rapidly and the particles are formed. Generated, and the generated particles are dispersed in the inner space 112 of the upper body 110.

이러한 파티클 또는 불순물 원자들은 반도체 웨이퍼(semiconductor wafer)에 형성된 박막(thin film)에 혼입되고, 소위 중금속오염(heavy metal contamination) 및 디펙트(defect)의 원인이 된다.These particles or impurity atoms are incorporated in a thin film formed on a semiconductor wafer and cause so-called heavy metal contamination and defects.

따라서 이러한 문제를 최소화하기 위해 상기 상부 바디(110)의 내부공간(112)에는 착탈이 가능한 라이너(120)를 설치한다. Therefore, in order to minimize this problem, the inner space 112 of the upper body 110 is provided with a removable liner 120.

상기 라이너(120)는 상부 바디(110)의 내측벽(114)에 코팅된 양극산화막을 보호하고, 공정 중에 생성되는 폴리머(polymer)와 같은 반응 부산물이 상부 바디(110)의 내측벽(114)에 흡착되는 것을 방지하기 위한 부재로서, 상부 바디(110)의 내측벽(114)에 완전히 밀착되도록 설치된다.The liner 120 protects the anodized film coated on the inner wall 114 of the upper body 110, and reaction by-products such as a polymer generated during the process may be formed on the inner wall 114 of the upper body 110. As a member for preventing the adsorption to the, it is installed to be in close contact with the inner wall 114 of the upper body (110).

즉, 라이너(120)를 설치함으로써 플라즈마에 상부 바디의 내측벽(114)이 노출되어 손상되는 것을 방지할 수 있으며, 반응 부산물이 라이너(120)에 흡착되어 상부 바디의 내측벽(114)에 직접 흡착되는 것을 방지할 수 있다.That is, by installing the liner 120, the inner wall 114 of the upper body may be prevented from being damaged by the plasma, and reaction by-products may be absorbed by the liner 120 to directly contact the inner wall 114 of the upper body. Adsorption can be prevented.

뿐만 아니라, 반응 부산물이 라이너(120)에 흡착되므로, 공정챔버(100)를 유지 보수하고자 할 때 라이너(120)를 따로 분리하여 라이너(120)에 흡착되어 있는 반응 부산물을 제거하면 되므로, PM 작업을 용이하게 수행할 수 있다.In addition, since the reaction by-products are adsorbed on the liner 120, when maintaining the process chamber 100, the liner 120 is separated and the reaction by-products adsorbed on the liner 120 may be removed. Can be easily performed.

상기 라이너의 표면(120a)은 양극산화막(120a) 및 이트륨 산화막(120c)으로 코팅되어 있으며, 이들 산화막(120b,120c)은 라이너(120)의 표면에 순차적으로 코팅되어 있다. The surface 120a of the liner is coated with the anodization film 120a and the yttrium oxide film 120c, and these oxide films 120b and 120c are sequentially coated on the surface of the liner 120.

본 발명은 종래 기술과 달리, 양극산화막(120b)으로 라이너의 표면(120a)을 코팅한 후 그 위에 이트륨 산화물의 산화막(120c)을 코팅한다.Unlike the prior art, the present invention coats the surface 120a of the liner with an anodization film 120b and then coats the oxide film 120c of yttrium oxide thereon.

이트륨 산화물은 내식성, 내마모성 및 내열성 등이 우수하여 라이너(120)의 표면을 이트륨 산화물로 코팅함으로써, 라이너(120)가 플라즈마에 장기간 노출되더라도 표면이 잘 부식되지 않으므로 라이너(120)의 부식으로 인한 아킹(arcing) 발생을 감소시킬 수 있다.Yttrium oxide is excellent in corrosion resistance, abrasion resistance, and heat resistance, so that the surface of the liner 120 is coated with yttrium oxide. (arcing) can be reduced.

뿐만 아니라, 이트륨 산화물을 라이너(120)의 표면에 코팅하면 라이너(120)의 표면이 거칠게 되어 반응 부산물인 폴리머 등이 라이너(120)의 표면에 잘 증착되므로, 공정 중 폴리머로 인한 파티클 발생으로 웨이퍼가 불량하게 되는 문제점을 해결할 수 있다.In addition, when the yttrium oxide is coated on the surface of the liner 120, the surface of the liner 120 becomes rough so that a polymer, which is a reaction by-product, is deposited on the surface of the liner 120. Can solve the problem that becomes poor.

이상에서는 도면과 명세서에 최적 실시예를 개시하였다. 여기서는 설명을 위해 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미를 한정하거나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 한다.In the above, the best embodiment has been disclosed in the drawings and the specification. Although specific terms have been used herein for the purpose of description, they are used only for the purpose of describing the present invention and are not intended to limit the meaning or the scope of the invention as set forth in the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention should be defined by the technical spirit of the appended claims.

본 발명에 의하면, 라이너의 표면을 알루미늄으로 양극산화처리한 후 이트륨옥사이드(Yttrium Oxide; Y2O3)로 산화막을 형성시킴으로써, 라이너가 플라즈마에 장기간 노출되더라도 쉽게 부식하지 않아 부식으로 인한 아킹 발생을 감소시킬 수 있으며, 라이너의 표면에 폴리머를 잘 증착시킬 수 있어 웨이퍼 불량을 최소화할 수 있으므로 생산 수율이 향상된다.According to the present invention, by anodizing the surface of the liner with aluminum and forming an oxide film with Yttrium Oxide (Y 2 O 3 ), even if the liner is exposed to plasma for a long time, it does not easily corrode, thereby causing arcing due to corrosion. It is possible to reduce and improve the production yield because the polymer can be well deposited on the surface of the liner to minimize wafer defects.

Claims (2)

내부 공간을 갖는 바디; 및A body having an interior space; And 상기 바디의 내측벽에 밀착 설치되어 내측벽을 보호하는 라이너(liner)를 포함하는 반도체 제조장치의 챔버에 있어서,In the chamber of the semiconductor manufacturing apparatus comprising a liner is installed in close contact with the inner wall of the body to protect the inner wall, 상기 라이너의 표면은 양극산화처리(anodizing coating)된 후 이트륨 산화물(Yttrium Oxide; Y2O3)로 코팅되는 것을 특징으로 하는 반도체 제조장치의 챔버.The surface of the liner is anodizing (anodizing coating) after the chamber of the semiconductor manufacturing apparatus, characterized in that the coating with yttrium oxide (Yttrium Oxide; Y 2 O 3 ). 제 1 항에 있어서,The method of claim 1, 상기 챔버에서는 플라즈마 에칭 공정(plasma etching process)이 이루어지는 것을 특징으로 하는 반도체 제조장치의 챔버.The chamber of the semiconductor manufacturing apparatus, characterized in that the plasma etching process (plasma etching process) is performed.
KR1020050085900A 2005-09-14 2005-09-14 Chamber of semiconductor manufacturing device KR20070031168A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050085900A KR20070031168A (en) 2005-09-14 2005-09-14 Chamber of semiconductor manufacturing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050085900A KR20070031168A (en) 2005-09-14 2005-09-14 Chamber of semiconductor manufacturing device

Publications (1)

Publication Number Publication Date
KR20070031168A true KR20070031168A (en) 2007-03-19

Family

ID=43655572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050085900A KR20070031168A (en) 2005-09-14 2005-09-14 Chamber of semiconductor manufacturing device

Country Status (1)

Country Link
KR (1) KR20070031168A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773645B2 (en) 2015-04-14 2017-09-26 Samsung Electronics Co., Ltd. Remote plasma generator using ceramic

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773645B2 (en) 2015-04-14 2017-09-26 Samsung Electronics Co., Ltd. Remote plasma generator using ceramic

Similar Documents

Publication Publication Date Title
TWI616552B (en) Process kit shield and physical vapor deposition chamber having same
US20040072426A1 (en) Process chamber for manufacturing a smiconductor device
US20160079040A1 (en) Plasma Processing Devices Having a Surface Protection Layer
US20110207332A1 (en) Thin film coated process kits for semiconductor manufacturing tools
US9324569B2 (en) Plasma etching method and plasma etching apparatus
JP5759718B2 (en) Plasma processing equipment
JP4963842B2 (en) Substrate processing chamber cleaning method, storage medium, and substrate processing apparatus
US20120270406A1 (en) Cleaning method of plasma processing apparatus and plasma processing method
US20090203218A1 (en) Plasma etching method and computer-readable storage medium
US20050016684A1 (en) Process kit for erosion resistance enhancement
US9011635B2 (en) Plasma processing apparatus
JP2008103403A (en) Substrate mount table and plasma treatment apparatus
WO2014057799A1 (en) Plasma etching method
TWI439575B (en) A substrate processing device, and a film forming method
TWI761455B (en) Semiconductor manufacturing method and plasma processing apparatus
US20090203219A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
KR20100009831U (en) Replaceable upper chamber section of plasma processing apparatus
KR102013029B1 (en) Plasma etching method and plasma etching system
KR20070031168A (en) Chamber of semiconductor manufacturing device
JP3987637B2 (en) Etching method
US9721766B2 (en) Method for processing target object
US20070275564A1 (en) Etching method and storage medium
US9711371B2 (en) Method of etching organic film
US20070221332A1 (en) Plasma processing apparatus
TW202013426A (en) Process chamber process kit with protective coating

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination