KR20070031037A - Device for driving the sense amplifier of a memory chip - Google Patents
Device for driving the sense amplifier of a memory chip Download PDFInfo
- Publication number
- KR20070031037A KR20070031037A KR1020050085653A KR20050085653A KR20070031037A KR 20070031037 A KR20070031037 A KR 20070031037A KR 1020050085653 A KR1020050085653 A KR 1020050085653A KR 20050085653 A KR20050085653 A KR 20050085653A KR 20070031037 A KR20070031037 A KR 20070031037A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- sense amplifier
- clamp
- driving
- terminal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
본 발명의 메모리 장치용 감지 증폭기의 구동 장치는 제 1 전압을 일정 부분 전압강하시켜 제 2 전압을 출력하는 전압 분배부, 및 상기 제 2 전압을 수신하는 게이트와, 상기 메모리 장치의 전원전압을 수신하는 드레인과, 클램프 전압을 출력하는 소오스를 갖는 트랜지스터로 이루어지는 구동전압 발생기를 구비하며, 상기 클램프 전압은 상기 감지 증폭기의 센싱 동작 초기에 인가되어 상기 감지 증폭기를 오버 드라이빙시키기 위한 공급전압이다.A driving device of a sense amplifier for a memory device of the present invention includes a voltage divider for outputting a second voltage by dropping a first voltage by a predetermined voltage, a gate for receiving the second voltage, and a power supply voltage of the memory device. And a driving voltage generator including a drain having a drain and a source for outputting a clamp voltage, wherein the clamp voltage is supplied at an initial stage of sensing operation of the sense amplifier to supply a driving voltage for overdriving the sense amplifier.
본 발명은 오버 드라이빙용 전압을 낮추어 낮은 문턱전압을 갖는 트랜지스터로 구성된 감지 증폭기의 오동작을 방지할 수 있다. According to the present invention, the overdriving voltage can be lowered to prevent malfunction of a sense amplifier composed of a transistor having a low threshold voltage.
Description
도 1은 감지 증폭기를 구동하는 일반적인 방법을 설명하는 도면이다. 1 illustrates a general method of driving a sense amplifier.
도 2는 종래에 사용되고 있는 구동전압 발생기의 일예이다.2 is an example of a driving voltage generator conventionally used.
도 3a, 3b는 본 발명에 따른 구동전압(클램프 전압) 발생기의 일 실시예이다.3A and 3B illustrate an embodiment of a driving voltage (clamp voltage) generator according to the present invention.
도 4는 전원 전압(VDD)의 변화에 따른 클램프 전압의 변화를 설명하는 그래프이다. 4 is a graph illustrating a change in clamp voltage according to a change in power supply voltage VDD.
도 5는 도 1의 회로에서 설명한 제어신호(SAP1, SAP2)의 인에이블 시기와 그에 따른 RTO 단자와 SB 단자(감지 증폭기의 공급전압 단자)의 전압 레벨의 변동을 보여주는 그래프이다. FIG. 5 is a graph showing variation of voltage levels of the RTO terminal and the SB terminal (supply voltage terminal of the sense amplifier) when the control signals SAP1 and SAP2 described in the circuit of FIG. 1 are enabled.
본 발명은 메모리 장치에 관한 것으로, 특히 감지 증폭기의 구동 장치에 관한 것이다. The present invention relates to a memory device, and more particularly to a driving device of a sense amplifier.
주지된 바와 같이, 메모리 장치는 데이터를 저장하는 메모리 셀 어레이와, 메모리 셀 어레이로부터 데이터를 독출하거나 메모리 셀 어레이에 데이터를 기입하기 위한 기능을 갖는 주변 회로로 크게 구분할 수 있다. As is well known, a memory device may be classified into a memory cell array that stores data and a peripheral circuit having a function of reading data from or writing data to the memory cell array.
여기서, 메모리 셀 어레이는 복수개의 비트라인과, 이에 수직으로 교차하는 복수개의 비트라인과, 비트라인상의 데이타를 증폭하는 감지 증폭부와, 메모리 장치의 동작 모드(프리차지, 액티브, 리드 또는 라이트 동작)에 따라서 비트 라인의 전압 레벨을 조절하기 위한 회로부를 기본적으로 포함하는 개념이다. The memory cell array may include a plurality of bit lines, a plurality of bit lines perpendicular to the bit lines, a sensing amplifier for amplifying data on the bit lines, and an operation mode (precharge, active, read or write operation) of the memory device. ) Is a concept that basically includes a circuit unit for adjusting the voltage level of the bit line.
본 명세서는 이 중에서도 특히 상기 감지 증폭기를 구동하는 장치에 관하여 논하기로 한다.This specification discusses, among others, a device for driving the sense amplifier.
주지된 바와 같이, 감지 증폭기는 리드 또는 라이트 동작시 구동 장치로부터 인가되는 구동 전압을 수신하여 비트라인상의 데이타를 증폭시킨다. As is well known, the sense amplifier amplifies the data on the bit line by receiving a driving voltage applied from the driving device in a read or write operation.
이하, 도 1을 참조하여 종래 감지 증폭기의 구동 장치에 대하여 설명하기로 한다. Hereinafter, a driving apparatus of a conventional sense amplifier will be described with reference to FIG. 1.
도 1은 감지 증폭기를 구동하는 일반적인 방법을 설명하는 도면이다. 1 illustrates a general method of driving a sense amplifier.
도 1에서, 제어 신호(SAP1)에 의하여 턴온/오프되는 트랜지스터(T1)는 전압(VDDCLP)을 감지 증폭기(100)의 RTO 단자로 인가하며, 제어 신호(SAP2)에 의하여 턴온/오프되는 트랜지스터(T2)는 전압(VCORE)을 감지 증폭기(100)의 RTO 단자로 인가하며, 제어 신호(SAN)에 의하여 턴온/오프되는 트랜지스터(T3)는 접지 접지 전압을 감지 증폭기의 SB 단자로 인가한다.In FIG. 1, the transistor T1 turned on / off by the control signal SAP1 applies the voltage VDDCLP to the RTO terminal of the
여기서, 제어신호(SAP1)는 감지 증폭기의 RTO 단자 전압을 짧은 시간내에 상승시키는 역할을 하는 제어 신호, 즉 오버 드라이빙을 위한 제어 신호로서, 감지 증폭기의 센싱 동작 초기에 인에이블되어 감지 증폭기의 RTO 단자로 전압(VDDCLP)을 공급한다. 참고로, 전압(VDDCLP)은 센싱 동작 초기에만 공급되는 전압으로서 감지 증폭기의 정상 구동 전압인 코아전압(VCORE)보다 더 높은 전압이다. Here, the control signal SAP1 is a control signal that increases the RTO terminal voltage of the sense amplifier in a short time, that is, a control signal for overdriving, and is enabled at the initial stage of sensing operation of the sense amplifier, thereby enabling the RTO terminal of the sense amplifier. Supply the voltage VDDCLP. For reference, the voltage VDDCLP is a voltage supplied only at the beginning of a sensing operation and is higher than the core voltage VCORE, which is a normal driving voltage of the sense amplifier.
다음, 제어 신호(SAP2)는 제어 신호(SAP1)가 디스에이블 된 후에 하이로 인에이블되어 감지 증폭기의 RTO 단자에 정상적인 구동 전압인 코아 전압(VCORE)을 공급하도록 하는 제어 신호이다. 여기서, RTO 단자는 감지 증폭기의 공급전압 단자이다. Next, the control signal SAP2 is enabled after the control signal SAP1 is disabled to enable the control signal SAP2 to supply the core voltage VCORE, which is a normal driving voltage, to the RTO terminal of the sense amplifier. Here, the RTO terminal is a supply voltage terminal of the sense amplifier.
다음, 제어 신호(SAN)는 센싱 동작시 감지 증폭기의 SB 단자 전압을 접지 레벨로 다운시키는 역할을 한다. 여기서, SB 단자는 감지 증폭기의 공급전압 단자이다. Next, the control signal SAN serves to lower the SB terminal voltage of the sense amplifier to the ground level during the sensing operation. Here, the SB terminal is a supply voltage terminal of the sense amplifier.
도 1에서, 센싱 동작 초기에는 코아 전압(VCORE)보다 높은 전압(VDDCLP)을 공급하고(즉, 오버 드라이빙) 그 후에는 안정적인 코아전압(VCORE)을 공급하는 것은 감지 증폭기의 동작 속도를 개선시키기 위한 것이다. In FIG. 1, initially supplying a voltage VDDCLP higher than the core voltage VCORE (ie, overdriving) and then supplying a stable core voltage VCORE afterwards to improve the operating speed of the sense amplifier. will be.
이하에서는 오버 드라이빙을 위한 전압(VDDCLP)을 어떻게 형성하는 가에 대하여 살펴 보기로 한다. Hereinafter, the method of forming the voltage VDDCLP for overdriving will be described.
도 2는 종래에 사용되고 있는 구동전압 발생기의 일예이다. 2 is an example of a driving voltage generator conventionally used.
도 2에서, 전압(VPP)는 파워 펌핑에 의하여 발생된 내부 고전압으로서 워드라인을 액티브시킬 때 사용하는 전압을 나타내고, 전압(VDD)은 외부에서 메모리 장치에 공급되는 공급전압 레벨을 나타낸다. In FIG. 2, the voltage VPP represents an internal high voltage generated by power pumping and is used to activate a word line, and the voltage VDD represents a supply voltage level supplied to the memory device from the outside.
도 2에서 알 수 있듯이, 종래에는 트랜지스터의 드레인에 전압(VDD)을 공급 한 상태에서, 게이트에 전압(VPP)을 인가하여 클램프 전압(VDDCLP)을 출력하는 빙식을 취하고 있다. 일반적으로, 전압(VDD)가 전압(VPP)보다 높은 경우, 클램프 전압(VDDCLP)의 레벨은 VPP-Vt(Vt는 트랜지스터의 문턱 전압)이며, 그 반대인 경우에는 대략 VDD레벨이다.As can be seen from Fig. 2, conventionally, the voltage VDD is applied to the drain of the transistor, and the ice voltage VPP is applied to the gate to output the clamp voltage VDDCLP. In general, when the voltage VDD is higher than the voltage VPP, the level of the clamp voltage VDDCLP is VPP-Vt (Vt is the threshold voltage of the transistor), and vice versa, approximately.
일반적으로, 전압(VPP)은 전압(VDD)보다 상당히 높으므로, 클램프 전압(VDDCLP)은 VDD 레벨이다. In general, the voltage VPP is considerably higher than the voltage VDD, so the clamp voltage VDDCLP is at the VDD level.
따라서, 도 1의 제어신호(SAP1)이 하이로 인에이블되면 감지 증폭기의 RTO 단자로 VDD 레벨을 전압이 인가된다. Therefore, when the control signal SAP1 of FIG. 1 is enabled high, a voltage is applied to the VDD level to the RTO terminal of the sense amplifier.
그런데, 최근들어 고속 메모리 장치를 구현하게 되면서 낮은 문턱 전압을 갖는 트랜지스터로 감지 증폭기를 구현하고 있으며, 이러한 이유로 인하여 상대적으로 높은 전압(VDD)를 감지 증폭기의 RTO 단자로 인가하는 경우 감지 증폭기 자체의 누설 전류가 증가하게 되는 원인이 되고 있다. 이는 결과적으로, 감지 증폭기의 오동작을 초래하는 원인이 된다. However, recently, a high speed memory device has been implemented, and a sense amplifier is implemented using a transistor having a low threshold voltage. For this reason, when a relatively high voltage (VDD) is applied to the RTO terminal of the sense amplifier, leakage of the sense amplifier itself is achieved. This causes the current to increase. This in turn causes a malfunction of the sense amplifier.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 감지 증폭기에 안정적인 구동전압(오버 드라이빙 전압)을 공급할 수 있는 감지 증폭기 구동 장치를 제공한다. The present invention has been made to solve the above-described problem, and provides a sense amplifier driving apparatus capable of supplying a stable driving voltage (overdriving voltage) to the sense amplifier.
또한, 본 발명은 낮은 문턱 전압을 갖는 트랜지스터로 구성된 감지 증폭기에 안정적인 구동전압(오버 드라이빙 전압)을 공급할 수 있는 감지 증폭기 구동 장치를 제공한다. The present invention also provides a sense amplifier driving apparatus capable of supplying a stable driving voltage (overdriving voltage) to a sense amplifier composed of a transistor having a low threshold voltage.
본 발명의 제 1 실시예인 메모리 장치용 감지 증폭기의 구동 장치는 제 1 전압을 일정 부분 전압강하시켜 제 2 전압을 출력하는 전압 분배부, 및 상기 제 2 전압을 수신하는 게이트와, 상기 메모리 장치의 전원전압을 수신하는 드레인과, 클램프 전압을 출력하는 소오스를 갖는 트랜지스터로 이루어지는 구동전압 발생기를 구비하며, 상기 클램프 전압은 상기 감지 증폭기의 센싱 동작 초기에 인가되어 상기 감지 증폭기를 오버 드라이빙시키기 위한 공급전압이다.A driving device of a sense amplifier for a memory device according to a first embodiment of the present invention includes a voltage divider for outputting a second voltage by a predetermined partial voltage drop, a gate for receiving the second voltage, And a driving voltage generator including a drain for receiving a power supply voltage and a transistor having a source for outputting a clamp voltage, wherein the clamp voltage is applied at an initial stage of sensing operation of the sense amplifier to supply a driving voltage for overdriving the sense amplifier. to be.
제 1 실시예에 있어서, 상기 클램프 전압은 센싱 동작 초기에 인가된 후부터 일정 시간이 경과하면 차단된다.In the first embodiment, the clamp voltage is cut off when a predetermined time elapses from the initial application of the sensing operation.
제 1 실시예에 있어서, 상기 전압 분배부는 상기 제 1 전압과 접지사이에 다이오드형으로 직렬 연결된 복수개의 NMOS 트랜지스터로 구성되며, 상기 제 2 전압은 상기 복수개의 NMOS 트랜지스터를 서로 연결하는 단자로부터 출력 가능하다. 여기서, 상기 제 1 전압과 상기 제 2 전압과 상기 클램프 전압의 전압 크기 관계는 제 1 전압 > 제 2 전압 > 클램프 전압이다. In the first embodiment, the voltage divider is composed of a plurality of NMOS transistors connected in series with a diode between the first voltage and ground, and the second voltage is output from a terminal connecting the plurality of NMOS transistors to each other. Do. Here, the voltage magnitude relationship between the first voltage, the second voltage, and the clamp voltage is first voltage> second voltage> clamp voltage.
(실시예)(Example)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 구체적으로 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
참고로, 도 1의 회로는 본원 발명의 실시예에도 동일하게 적용된다. 따라서, 이하에서는 안정적인 클램프 전압을 공급하는 회로에 대하여 설명하기로 한다. For reference, the circuit of FIG. 1 applies equally to the embodiment of the present invention. Therefore, hereinafter, a circuit for supplying a stable clamp voltage will be described.
도 3a은 본 발명에 따른 구동전압(클램프 전압) 발생기의 일 실시예이다. 3A is an embodiment of a drive voltage (clamp voltage) generator according to the present invention.
도 3a의 구동전압 발생기는 고전압(VPP)과 단자(A) 사이에 연결된 다이오드 형으로 연결된 NMOS 트랜지스터(T1)와, 단자(A)와 접지 사이에 다이오드형 타잎의 직렬 연결된 복수개의 NMOS 트랜지스터(T2, T3)와, 게이트가 단자(A)에 연결되고 드레인이 전압(VDD)와 연결되며, 소오스로 전압(VDDCLP)을 출력하는 NMOS 트랜지스터(T4)로 구성된다. 여기서, 다이오드형 NMOS 트랜지스터는 게이트와 드레인이 상호 연결되어 있는 트랜지스터를 의미한다. The driving voltage generator of FIG. 3A includes a diode-type NMOS transistor T1 connected between a high voltage VPP and a terminal A, and a plurality of NMOS transistors T2 connected in series of a diode type between the terminal A and ground. , T3, and a gate connected to the terminal A, a drain connected to the voltage VDD, and an NMOS transistor T4 outputting a voltage VDDCLP to the source. Here, the diode type NMOS transistor refers to a transistor having a gate and a drain connected to each other.
도 3a에서 알 수 있듯이, 트랜지스터(T1, T2, T3)는 전압 분배기와 유사한 기능을 하고 있다. 또한, 트랜지스터(T4)는 전압 강하된 단자(A)의 전압을 게이트로 수신하여 소오스를 통하여 클램프 전압(VDDCLP)을 출력하고 있다. As can be seen in FIG. 3A, the transistors T1, T2, T3 function similar to voltage dividers. In addition, the transistor T4 receives the voltage of the voltage drop terminal A as a gate and outputs the clamp voltage VDDCLP through the source.
이하, 도 3a의 동작을 보다 구체적으로 설명한다. Hereinafter, the operation of FIG. 3A will be described in more detail.
다이오드형 트랜지스터(T1)의 드레인으로 고전압(VPP)가 인가되는 경우, 단자(A)의 전압은 VPP-Vt이다. 트랜지스터(T4)는 단자(A)의 전압(VPP-Vt)을 게이트를 통하여 수신하고 있으므로, 트랜지스터(T4)의 소오스를 통하여 출력되는 클램프 전압(VDDCLP)은 대략 VPP-2Vt이다. 여기서, 트랜지스터(T1, T4)의 문턱 전압은 동일하다고 가정하였으나, 문턱 전압이 달라도 상관없을 것이다. When the high voltage VPP is applied to the drain of the diode transistor T1, the voltage of the terminal A is VPP-Vt. Since the transistor T4 receives the voltage VPP-Vt of the terminal A through the gate, the clamp voltage VDDCLP output through the source of the transistor T4 is approximately VPP-2Vt. Here, although the threshold voltages of the transistors T1 and T4 are assumed to be the same, the threshold voltages may be different.
여기서, 트랜지스터(T2, T3)는 단자(A)의 전압을 안정하게 유지시키기 위한 저항 역할을 한다. 따라서 필요에 따라서는 없을 수도 있다. Here, the transistors T2 and T3 serve as resistors for stably maintaining the voltage of the terminal A. Therefore, it may not be necessary if necessary.
또한, 다른 실시예로서, 단자(A)와 트랜지스터(T4)의 게이트를 연결시키는 대신에 단자(B)와 트랜지스터(T4)의 게이트를 연결하는 경우에는 클램프 전압(VDDCLP)은 대략 VPP-3Vt가 될 것이다. 이처럼, 본 발명의 실시예는 다양한 변형이 가능하다(도 3b 참조). In another embodiment, when the gate of the terminal B and the transistor T4 is connected instead of the gate of the terminal A and the transistor T4, the clamp voltage VDDCLP is approximately VPP-3Vt. Will be. As such, embodiments of the present invention may be variously modified (see FIG. 3B).
도 3a(또는 도 3b)에 도시된 본 발명에 따른 구동전압 발생기의 일 실시예로부터 출력된 클램프 전압(VDDCLP)은 도 1에서 언급한 클램프 전압단자(VDDCLP)로 인가된다. The clamp voltage VDDCLP output from the embodiment of the driving voltage generator according to the present invention shown in FIG. 3A (or FIG. 3B) is applied to the clamp voltage terminal VDDCLP mentioned in FIG. 1.
본 발명의 클램프 전압은 종래의 경우와 비교하여 상대적으로 낮은 전압이므로 문턱전압이 낮은 감지 증폭기의 RTO 단자에 인가되더라도 누설 전류의 발생 가능성이 줄어든다. 따라서, 감지 증폭기의 안정적인 동작이 가능하다. 참고로, 본 발명의 클램프 전압(VDDCLP)은 여전히 코아전압(VCORE)보다는 높다는 것을 인지하고 있어야 한다. 왜냐하면, 클램프 전압은 감지 증폭기의 동작 초기시에 오버 드라이빙을 위하여 인가되는 전압이기 때문이다. Since the clamp voltage of the present invention is a relatively low voltage as compared with the conventional case, even if the threshold voltage is applied to the RTO terminal of the low sense amplifier, the possibility of leakage current is reduced. Thus, stable operation of the sense amplifier is possible. For reference, it should be noted that the clamp voltage VDDCLP of the present invention is still higher than the core voltage VCORE. This is because the clamp voltage is a voltage applied for overdriving at the beginning of the operation of the sense amplifier.
도 4는 전압(VDD)의 변화에 따른 클램프 전압의 변화를 설명하는 그래프이다. 4 is a graph illustrating a change in clamp voltage according to a change in voltage VDD.
도시된 바와같이, 본원 발명의 실시예인 도 3의 회로에서 출력되는 클램프 전압은 종래의 클램프 전압보다는 낮고 코아전압(VCORE)보다는 높은 레벨을 가짐을 알 수 있다. As shown, it can be seen that the clamp voltage output from the circuit of FIG. 3, which is an embodiment of the present invention, has a level lower than the conventional clamp voltage and higher than the core voltage VCORE.
도 5는 도 1의 회로에서 설명한 제어신호(SAP1, SAP2)의 인에이블 시기와 그에 따른 RTO 단자와 SB 단자의 전압 레벨의 변동을 보여주는 그래프이다. FIG. 5 is a graph illustrating changes in voltage levels of the RTO terminal and the SB terminal according to the enable timing of the control signals SAP1 and SAP2 described in the circuit of FIG. 1.
도시된 바와같이, RTO 단자의 오버 드라이빙을 위하여 제어신호(SAP1)가 하이 레벨로 유지되는 구간은 클램프 전압이 인가되고, 그 후에는 코아전압이 인가되어 안정된 RTO 전압을 유지하는 모습을 보여주고 있다.As shown in the figure, a clamp voltage is applied in a section where the control signal SAP1 is maintained at a high level for overdriving the RTO terminal, and a core voltage is applied thereafter to maintain a stable RTO voltage. .
참고로, a구간은 오버 드라이빙 구간을 나타내고, b 구간은 감지 증폭기가 정성적으로 액티브되어 있는 구간을 나타내고(이 구간 동안 리드 또는 라이트 동작이 수행됨), c구간은 프리차지 구간을 나타낸다. For reference, section a represents an overdriving section, section b represents a section in which the sense amplifier is qualitatively active (a read or write operation is performed during this section), and section c represents a precharge section.
본 발명에 따른 구동전압 발생기의 출력전압인 클램프 전압을 감지 증폭기의 RTO 단자 전압으로 사용하는 경우, 감지 증폭기의 오동작을 줄일 수 있다. When the clamp voltage, which is the output voltage of the driving voltage generator according to the present invention, is used as the RTO terminal voltage of the sense amplifier, malfunction of the sense amplifier can be reduced.
또한, 본 발명의 클램프 전압은 전압 분배 기능을 이용하여 그 전압 레벨을 다양하게 선택할 수 있다는 것은 전술한 바와 같다. 따라서, 개시된 실시예를 기초로 당업자에 의하여 변경 가능한 실시예는 본원의 기술 범위에 속한다고 보아야 한다.In addition, as described above, the clamp voltage of the present invention can be selected in various ways using the voltage division function. Accordingly, the embodiments that can be modified by those skilled in the art based on the disclosed embodiments should be considered to be within the technical scope of the present application.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050085653A KR100728960B1 (en) | 2005-09-14 | 2005-09-14 | Device for driving the sense amplifier of a memory chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050085653A KR100728960B1 (en) | 2005-09-14 | 2005-09-14 | Device for driving the sense amplifier of a memory chip |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070031037A true KR20070031037A (en) | 2007-03-19 |
KR100728960B1 KR100728960B1 (en) | 2007-06-15 |
Family
ID=41633604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050085653A KR100728960B1 (en) | 2005-09-14 | 2005-09-14 | Device for driving the sense amplifier of a memory chip |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100728960B1 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030050350A (en) * | 2001-12-18 | 2003-06-25 | 삼성전자주식회사 | Internal voltage generating circuit in semiconductor memory device |
-
2005
- 2005-09-14 KR KR1020050085653A patent/KR100728960B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100728960B1 (en) | 2007-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8804446B2 (en) | Semiconductor device having equalizing circuit equalizing pair of bit lines | |
US20080019204A1 (en) | Apparatus and Method for Supplying Power in Semiconductor Device | |
US7646652B2 (en) | Internal voltage generator for use in semiconductor memory device | |
KR100643620B1 (en) | Memory device | |
US7567469B2 (en) | Over driving pulse generator | |
US7800962B2 (en) | Bit line control circuit for semiconductor memory device | |
KR100940265B1 (en) | Sense amplifier power supply circuit | |
US7876635B2 (en) | Sense amplifier driving control circuit and method | |
US8659321B2 (en) | Semiconductor device having sense amplifier | |
KR100780633B1 (en) | Over driver control signal generator in semiconductor memory device | |
JP2004111031A (en) | Semiconductor memory device equipped with active load circuit, and its related method | |
KR100652797B1 (en) | Sense amplifier overdriver control circuit and method for controlling sense amplifier of semiconductor device | |
KR100733473B1 (en) | Semiconductor memory device having bit line over driving scheme and driving method thereof | |
US9001610B2 (en) | Semiconductor device generating internal voltage | |
US6928006B2 (en) | Semiconductor memory device capable of reducing noise during operation thereof | |
KR100728960B1 (en) | Device for driving the sense amplifier of a memory chip | |
US6996018B2 (en) | Method for sensing bit line with uniform sensing margin time and memory device thereof | |
US20070070784A1 (en) | Sense amplifier over driver control circuit and method for controlling sense amplifier of semiconductor device | |
KR20160115484A (en) | Power driving device and semiconductor device including the same | |
KR100813524B1 (en) | Bit-line Sense Amplifier Driver and Bit-line Sensing Method Using the Same | |
US7417912B2 (en) | Bit-line sense amplifier driver | |
JP3192709B2 (en) | Semiconductor storage device | |
KR100679255B1 (en) | Semiconductor memory device | |
KR100780634B1 (en) | Over driver control signal generator in semiconductor memory device | |
KR100894488B1 (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |