KR20070027485A - Doped alloys for electrical interconnects, methods of production and uses thereof - Google Patents

Doped alloys for electrical interconnects, methods of production and uses thereof Download PDF

Info

Publication number
KR20070027485A
KR20070027485A KR1020067004601A KR20067004601A KR20070027485A KR 20070027485 A KR20070027485 A KR 20070027485A KR 1020067004601 A KR1020067004601 A KR 1020067004601A KR 20067004601 A KR20067004601 A KR 20067004601A KR 20070027485 A KR20070027485 A KR 20070027485A
Authority
KR
South Korea
Prior art keywords
copper
ppm
based dopant
phosphorus
dopant
Prior art date
Application number
KR1020067004601A
Other languages
Korean (ko)
Inventor
낸시 딘
제임스 플린트
Original Assignee
허니웰 인터내셔날 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허니웰 인터내셔날 인코포레이티드 filed Critical 허니웰 인터내셔날 인코포레이티드
Publication of KR20070027485A publication Critical patent/KR20070027485A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

Solder materials and dopants described herein comprise at least one solder material, at least one phosphorus-based dopant and at least one copper-based dopant. Methods of forming doped solder materials include: a) providing at least one solder material; b) providing at least one phosphorus-based dopant; c) providing at least one copper-based dopant, and d) blending the at least one solder material, the at least one phosphorus-based dopant and the at least one copper-based dopant to form a doped solder material. Layered materials are also described herein that comprise: a) a surface or substrate; b) an electrical interconnect; c) a solder material comprising at least one phosphorus-based dopant and at least one copper-based dopant, such as those described herein, and d) a semiconductor die or package. Electronic and semiconductor components that comprise solder materials and/or layered materials described herein are also contemplated. ® KIPO & WIPO 2007

Description

전기적 상호접속부용 도핑된 합금 및 이들의 제조 방법{DOPED ALLOYS FOR ELECTRICAL INTERCONNECTS, METHODS OF PRODUCTION AND USES THEREOF}DOPED ALLOYS FOR ELECTRICAL INTERCONNECTS, METHODS OF PRODUCTION AND USES THEREOF

본 출원은 본 명세서에서 참조 되는 US 가출원 No 60/501,384호에 기초한 실용 출원이다.This application is a practical application based on US Provisional Application No. 60 / 501,384, which is incorporated herein by reference.

본 발명은 열적 상호접속 시스템, 열적 인터페이스 시스템 및 일렉트로닉 부품, 반도체 부품의 인터페이스 재료 및 다른 관련된 층 재료 분야에 관한 것이다.The present invention relates to the field of thermal interconnect systems, thermal interface systems and electronic components, interface materials of semiconductor components and other related layer materials.

일렉트로닉 부품은 소비자 및 상업적 일렉트로닉 제품들의 수의 증가에 사용된다. 이들 소비자 및 상업적 제품의 소정의 예로는 텔레비전, 퍼스널 컴퓨터, 인터넷 서버, 셀 폰, 페이저, 팜-타입 오거나이저(palm-type organizers), 휴대용 라디어, 카 스테레오, 또는 원격 제어기가 있다. 이들 소비자 및 상업적 일렉트로닉 제품에 대한 수요가 증가함에 따라, 이들 동일한 제품들에 대해 보다 작고, 보다 기능적이며 보다 휴대성을 갖는 것이 요구되고 있다. Electronic components are used to increase the number of consumer and commercial electronic products. Some examples of these consumer and commercial products are televisions, personal computers, Internet servers, cell phones, pagers, palm-type organizers, portable radios, car stereos, or remote controls. As the demand for these consumer and commercial electronic products increases, there is a need for smaller, more functional and more portable for these same products.

이들 제품에서 크기가 감소됨에 따라, 상기 제품들을 포함하는 부품들 또한 작아져야 한다. 크기가 감소되고 축소될 것이 요구되는 이들 부품들의 예로는 인쇄 회로 또는 기록 보드, 레지스터, 와이어링, 키보드, 터치 패드 및 칩 패키징이 있다.As the size is reduced in these products, the parts comprising the products must also be smaller. Examples of these components that need to be reduced in size and reduced in size include printed circuits or write boards, registers, wiring, keyboards, touch pads, and chip packaging.

따라서, 부품들은 보다 작은 일렉트로닉 부품들에 대한 요구사항을 충족시킬 수 있는 보다 나은 빌딩(building) 및 중간 재료, 기계장치(machinery) 및 방법이 있는지 여부를 검출하기 위해 깨져 검사된다. 보다 나은 빌딩 재료, 기계장치 및 방법이 있는지를 검출하는 프로세스의 일부는 부품의 빌딩 및 어셈블링의 제조 장비 및 방법이 어떻게 작동하는지를 검사하는 것이다.Thus, the parts are broken and inspected to detect whether there is a better building and intermediate material, machinery and method that can meet the requirements for smaller electronic parts. Part of the process of detecting whether there are better building materials, machinery and methods is to examine how manufacturing equipment and methods of building and assembling parts work.

일렉트로닉 상호접속부를 요구하는 이들 부품에 대해, 스피어(sphere), 볼, 파우더, 예비성형체(preform) 또는 두개의 부품 사이에 전기적 상호접속부를 제공할 수 있는 소정의 다른 솔더(solder)-기초 부품들이 이용될 수 있다. BGA 스피어의 경우에, 상기 스피어는 패키지와 인쇄 회로 보드 사이에 전기적 상호접속부 및/또는 반도체 다이 및 패키지 또는 보드 사이에 전기적 상호접속부를 형성한다. 스피어가 보드, 패키지 또는 다이와 접촉하는 위치를 본드 패드라 칭한다. 솔더가 리플로우하는 동안 본드 패드 메탈러지(metallurgy)와 스피어의 상호작용은 조인트의 품질을 결정할 수 있고, 적은 상호작용 또는 반응은 본드 패드에서 쉽게 손상되는 조인트를 유도할 수 있다. 본드 패드 메탈러지의 반응 또는 상호작용이 너무 크면 깨지기 쉬운(brittle) 금속간화합물(intermetallics) 또는 금속간화합물의 형성으로부터 야기되는 원치 않는 부산물의 과도한 형성으로 인해 동일한 문제가 유도될 수 있다. For those parts requiring an electronic interconnect, spheres, balls, powders, preforms or some other solder-based parts that can provide an electrical interconnect between the two parts are available. Can be used. In the case of a BGA sphere, the sphere forms an electrical interconnect between the package and the printed circuit board and / or an electrical interconnect between the semiconductor die and the package or board. The location where a sphere is in contact with a board, package, or die is called a bond pad. The bond pad metallurgy and sphere interaction during solder reflow can determine the quality of the joint, and less interaction or reaction can lead to joints that are easily damaged at the bond pad. Too large a reaction or interaction of the bond pad metallurgical can lead to the same problem due to excessive formation of brittle intermetallics or unwanted by-products resulting from the formation of intermetallics.

본 명세서에 개시된 솔더 문제점들을 교정 및/또는 감소시키는 몇 가지 방안이 있다. 예를 들어, 일본 특허 JP 07195189A는 조인트 보전을 개선시키기 위해 BGA 스피어에 도펀트로서 비스무스, 구리 및 안티몬을 동시 사용한다. 인 (phosphorous)이 첨가되거나 첨가되지 않을 수 있다; 그러나, 상기 특허는 인 첨가가 불완전하게 수행된다는 것을 나타낸다. 인은 다른 성분들에 비해 높은 중량 퍼센트로 첨가된다. 구리의 레벨은 100ppm 내지 1000ppm의 범위에 있다.There are several ways to correct and / or reduce the solder problems disclosed herein. For example, Japanese Patent JP 07195189A uses bismuth, copper and antimony simultaneously as dopants in BGA spheres to improve joint integrity. Phosphorous may or may not be added; However, the patent shows that the phosphorus addition is performed incompletely. Phosphorus is added at a higher weight percentage than other components. The level of copper is in the range of 100 ppm to 1000 ppm.

C.E.Ho 등에 의한 "Effect of Cu Concentration on the reactions between Sn-Ag-Cu Solders and Ni"(Electronic Materials Journal ,Vol.31, No.6, p584, 2002) 및 C.R.Kao 및 C.E Ho의 중국 특허 1490961(2001.3.23)에서, ENIG 본드 패드 상에서 개선된 Sn-Pb 공융 성능에 따른 구리 첨가의 효과가 조사되었다. 2000ppm 미만의 Cu를 포함하는 조성물은 조사되지 않았다."Effect of Cu Concentration on the reactions between Sn-Ag-Cu Solders and Ni" by CEHo et al. (Electronic Materials Journal, Vol. 31, No. 6, p584, 2002) and Chinese patent 1490961 to CRKao and CE Ho ( 2001.3.23), the effect of copper addition on improved Sn-Pb eutectic performance on ENIG bond pads was investigated. Compositions containing less than 2000 ppm Cu were not investigated.

Jeon 등의 "Studies of electroless Nickel Under Bump Metallurgy-Solder Interfacial Reactions and There Effects on Flip Chip Joint Reliability"(Electronic Materials Journal ,pg 520-528, Vol.31, No.5, 2002) 및 Jeon 등의 "Comparision of Interfacial Reactions and Reliabilities of Sn3.5Ag and Sn4.0Ag0.5Cu and Sn0.7Cu Solder Bumps on Electroless Ni-P UBM"(Proceeding of Electronic Components and Technology Conference, IEEE, pg 1203, 2003)은 무전극 니켈 본드 패드보다 순수한 니켈 본드 패드상에서 금속간화합물 성장이 빠르다는 것을 논의했다. 0.5%(5000ppm) 이상의 농도에서 구리의 장점은 상기 양 문헌에서 조사 및 논의되었다.Jeon et al. "Studies of electroless Nickel Under Bump Metallurgy-Solder Interfacial Reactions and There Effects on Flip Chip Joint Reliability" (Electronic Materials Journal, pg 520-528, Vol. 31, No. 5, 2002) and Jeon et al. "Comparision of Interfacial Reactions and Reliabilities of Sn3.5Ag and Sn4.0Ag0.5Cu and Sn0.7Cu Solder Bumps on Electroless Ni-P UBM "(Proceeding of Electronic Components and Technology Conference, IEEE, pg 1203, 2003) We discussed the rapid growth of intermetallic compounds on pureer nickel bond pads. The advantages of copper at concentrations above 0.5% (5000 ppm) have been investigated and discussed in both documents.

Zhang 등의 "Effects of Substrate Metallization on Solder/UnderBump Metallization Interfacial Reactions in Flip-Chip Packages during Multiple reflow Cycles"(Journal of Electronic Materials, Vol 32, No 3, pg 123-130, 2003)은 느린 금속간화합물 소모에 따라 인이 작용하지 않는다는 것을 나타낸다. Shing Yeh의 " Copper Doped Eutectic Tin-Lead Bump for Power Flip Chip Applications"(Proceeding of Electronic Components and Technology Conference, IEEE, pg 338, 2003)은 1% 구리 첨가가 니켈층 소모를 감소시킨다는 것을 주지했다.Zhang et al., "Effects of Substrate Metallization on Solder / UnderBump Metallization Interfacial Reactions in Flip-Chip Packages during Multiple reflow Cycles" (Journal of Electronic Materials, Vol 32, No 3, pg 123-130, 2003) This indicates that phosphorus does not work. Shing Yeh's "Copper Doped Eutectic Tin-Lead Bump for Power Flip Chip Applications" (Proceeding of Electronic Components and Technology Conference, IEEE, pg 338, 2003) noted that addition of 1% copper reduces nickel layer consumption.

Niedrich 특허 및 출원(EP0400363 A1 EP0400363B1 및 US5011658)은 구리 본드 패드 또는 접속기의 소모를 감소시키기 위해(즉, 니켈 배리어층이 사용되지 않음) Sn-Pb-In 솔더에 도펀트로서 사용되는 구리를 개시한다. 솔더에서 구리는 구리 접속기 분해를 감소시키는 것으로 발견되었다. Niedrich는 구리 금속간화합물 형성 또는 (Cu, Ni)Sn 금속간화합물의 형성을 통해 니켈 배리어층 상호작용을 방지하기 위해 구리를 사용한다. Niedrich 특허는, 정교한 솔더링 작업 동안 구리 솔더링 아이런 팁의 분해를 최소화시키기 위해 0.5wt% 이상의 양으로 솔더에 구리를 첨가하는 US2671844와 구리의 사용이 매우 유사하다.Niedrich patent and application (EP0400363 A1 EP0400363B1 and US5011658) disclose copper used as a dopant in Sn-Pb-In solders to reduce the consumption of copper bond pads or connectors (ie, no nickel barrier layer is used). Copper in the solder has been found to reduce copper connector degradation. Niedrich uses copper to prevent nickel barrier layer interaction through the formation of copper intermetallics or the formation of (Cu, Ni) Sn intermetallics. The Niedrich patent is very similar to the use of copper with US2671844, which adds copper to the solder in an amount of more than 0.5wt% to minimize disassembly of the copper soldering iron tip during sophisticated soldering operations.

Ozaki의 미국 발행 특허 4,938,924는 200041000 ppm의 구리 첨가가 Sn-36Pb-2Ag 합금의 장기간 조인트 신뢰성 및 웨팅(wetting)을 개선시킨다는 것을 주지했다. 일본 특허 JP6016619A1호 "Solder Alloy Having Excellent Resistance to Fatigue Characteristic"은 피로 저항을 개선시키기 위해 첨가된 300-500ppm 구리를 갖는 Sn Bi Pb 합금을 개시한다.Ozaki's U.S. Patent No. 4,938,924 noted that addition of 200041000 ppm copper improves long term joint reliability and wetting of Sn-36Pb-2Ag alloy. Japanese Patent JP6016619A1 "Solder Alloy Having Excellent Resistance to Fatigue Characteristic" discloses a Sn Bi Pb alloy with 300-500 ppm copper added to improve fatigue resistance.

미국 발행 특허 6,307,160호는 적어도 2%의 인듐의 사용이 무전극 니켈/이머션 골드(ENIG) 본드 패드상에서 공융 Sn-Pb 합금의 본드 세기를 개선시킨다는 것을 나타낸다.US Pat. No. 6,307,160 shows that the use of at least 2% of indium improves the bond strength of eutectic Sn-Pb alloys on electrodeless nickel / immersion gold (ENIG) bond pads.

미국 발행 특허 4,695,428호는 조인트 배선을 위해 사용되는 Pb-프리 솔더 조성물을 개시한다. 사용되는 구리 농도는 1000ppm을 초과하며 솔더의 액상선, 고상선, 플로우 특성 및 표면 마무리를 개선시키기 위해 다른 몇가지 원소들이 합금 첨가물로서 첨가된다.US Pat. No. 4,695,428 discloses a Pb-free solder composition used for joint wiring. The copper concentration used is over 1000 ppm and several other elements are added as alloying additives to improve the liquidus, solidus, flow properties and surface finish of the solder.

미국 발행 특허 2303193A호는 솔더의 내크리프성(creep resistance)을 증가시키기 위해 Cd 및 Sb 이외에 0.1-1.5% Cu(1000-15,000 ppm Cu)의 사용을 개시한다. 상기 문헌은 특정하게 "상기 지시된 양 미만의 구리는 통상의 아연-주석 합금에 비해 내구성을 개선시키는데 있어 실질적으로 충분하지 않다"고 개시한다.US published patent 2303193A discloses the use of 0.1-1.5% Cu (1000-15,000 ppm Cu) in addition to Cd and Sb to increase the creep resistance of the solder. The document specifically discloses that " copper less than the amounts indicated above are substantially not sufficient to improve durability compared to conventional zinc-tin alloys. &Quot;

따라서, a) 니켈-배리어층의 소모 및 인이 풍부한 층의 성장은 느리면서, 벌크 솔더 특성에 악영향을 미치지 않는 솔더 도펀트 및 솔더 재료를 개발하여, 본드 보전이 열적 노화가 리플로우 동안 및 리플로우 이후 유지되도록; b) 전기적 상호접속부와 통합되는 제품의 품질을 최대화시키고 제조 비용을 최소화시키면서 소비자 사항에 부합하는 전기적 상호접속부를 설계 및 제조하기 위해; 그리고 c) 전기적 상호접속부 및 이들 상호접속부를 포함하는 부품을 제조하는 신뢰성있는 방법을 개발하기 위한, 요구사항이 지속되고 있다.Thus, a) the development of solder dopants and solder materials that slow the growth of the nickel-barrier layer and growth of the phosphorus-rich layer, while not adversely affecting the bulk solder properties, so that bond preservation thermal aging during and during reflow To remain thereafter; b) to design and manufacture electrical interconnects that meet consumer requirements while maximizing product quality and minimizing manufacturing costs integrated with electrical interconnects; And c) requirements continue to develop electrical interconnects and reliable methods of manufacturing components comprising these interconnects.

본 명세서에서 개시된 솔더 재료 및 도펀트는 적어도 하나의 솔더 재료, 적어도 하나의 인-기재 도펀트 및 적어도 하나의 구리-기재 도펀트를 포함한다. 도핑된 솔더 재료를 형성하는 방법은, a) 적어도 하나의 솔더 재료를 제공하는 단계; b) 적어도 하나의 인-기재 도펀트를 제공하는 단계; c) 적어도 하나의 구리-기재 도펀트를 제공하는 단계; 및 d) 도핑된 솔더 재료를 형성하기 위해 적어도 하나의 솔더 재료, 적어도 하나의 인-기재 도펀트와 적어도 하나의 구리-기재 도펀트를 혼합하는 단계를 포함한다.The solder materials and dopants disclosed herein include at least one solder material, at least one phosphor-based dopant and at least one copper-based dopant. A method of forming a doped solder material includes: a) providing at least one solder material; b) providing at least one phosphorous-based dopant; c) providing at least one copper-based dopant; And d) mixing at least one solder material, at least one phosphor-based dopant and at least one copper-based dopant to form a doped solder material.

또한 본 명세서에서 개시되는 층 재료는 a) 표면 또는 기판; b) 전기적 상호접속부; c) 본 명세서에서 개시된 바와 같이, 적어도 하나의 인-기재 도펀트 및 적어도 하나의 구리-기재 도펀트를 포함하는 솔더 재료; 및 d) 반도체 다이 또는 패키지를 포함한다. 본 명세서에 개시된 솔더 재료 및/또는 층 재료를 포함하는 일렉트로닉스 및 반도체 부품들이 고려된다.In addition, the layer materials disclosed herein may comprise a) a surface or substrate; b) electrical interconnects; c) a solder material comprising at least one phosphor-based dopant and at least one copper-based dopant, as disclosed herein; And d) a semiconductor die or package. Electronics and semiconductor components including the solder and / or layer materials disclosed herein are contemplated.

앞서 개시된 문헌들과 달리, 도핑된 솔더 재료 및 솔더 도펀트들이 개발되어 본 명세서에 개시되며, 이는 Ni-배리어층의 소모 및 인이 풍부한층의 성장은 느리면서 벌크 솔더 특성에 악영향을 미치지 않아, 본드 보전이 리플로우 동안 그리고 리플로우 이후 열적 노화를 유지할 수 있다. 이러한 솔더 도펀트는 a) 제조 비용을 최소화시키고 전기적 상호접속부가 통합되는 제품의 품질을 최대화시키면서 소비자 사항을 충전시키는 전기적 상호접속부의 설계 및 제조; 및 b) 전기적 상호접속부 및 상기 상호접속부를 포함하는 부품들을 제조하는 신뢰성있는 방법 개발의 목적을 모두 충족시킨다.Unlike the documents disclosed above, doped solder materials and solder dopants have been developed and disclosed herein, which slow down the growth of the Ni-barrier layer and growth of the phosphorus-rich layer, while not adversely affecting the bulk solder properties. Preservation can maintain thermal aging during and after reflow. Such solder dopants may include: a) designing and manufacturing electrical interconnects to fill consumer requirements while minimizing manufacturing costs and maximizing the quality of the product to which the electrical interconnects are integrated; And b) the development of a reliable method of manufacturing an electrical interconnect and a component comprising said interconnect.

기판상의 금속배선(metallization), 패키지 또는 통상적으로 BGA 스피어와 같은 전기적 접속부가 본딩되는 보드는 일반적으로 구리이다. 구리는 대체로 솔더 (주석)의 주요 성분들과 급속히 반응하여, 급속히 성장하며 계면으로부터 스폴링(spalling) 또는 파손을 나타낼수 있는 Cu-Sn 금속간화합물을 형성한다. 이러한 파손은 솔더 조인트의 강도 및 보존도를 감소시킨다.Boards to which electrical connections, such as metallization, packages or typically BGA spheres on a substrate, are bonded are typically copper. Copper generally reacts rapidly with the main components of the solder (tin), forming Cu-Sn intermetallic compounds that can grow rapidly and show spalling or breakage from the interface. This breakage reduces the strength and retention of the solder joint.

본드 패드의 소모를 감소시키기 위해, Sn 및 Cu의 직접적인 접촉을 방지하는 배리어층이 사용된다. 이러한 추가의 층들은 본드 패드 메탈러지 또는 UBM(under bump metallurgy)로서 간주된다. BGA 스피어에 대한 통상적인 본드 패드는 솔더링성(solderability)을 유지하기 위해 구리에 대한 배리어층 및 금의 주석 코팅을 제공하기 위한 니켈-도금(nickel-plating)의 사용을 수반한다. 니켈은 금속간화합물을 형성하기 위해 Sn과 반응하는 반면, 금속간화합물 성장 속도는 실질적으로 Cu-Sn 금속간화합물의 성장 속도보다 느리다. 통상적으로, 전해질 니켈 도금이 사용된다. 이러한 형태의 도금에서의 니켈 증착물은 인과 같이 바람직하지 않은 원소의 소수 공동-증착물과 함께 상당히 순수하다.To reduce the consumption of bond pads, a barrier layer is used that prevents direct contact of Sn and Cu. These additional layers are considered as bond pad metallurgy or under bump metallurgy (UBM). Conventional bond pads for BGA spheres involve the use of nickel-plating to provide a barrier layer for copper and a tin coating of gold to maintain solderability. Nickel reacts with Sn to form an intermetallic compound, while the intermetallic growth rate is substantially slower than that of Cu-Sn intermetallic compound. Typically, electrolytic nickel plating is used. Nickel deposits in this type of plating are quite pure with minority co-deposits of undesirable elements such as phosphorus.

제조 비용을 감소시키기 위해, 새로운 형태의 도금 -IG(immersion gold)에 이은 EN(electroless nickel)-이 수행된다. 무전극 니켈 증착 배쓰(bath)는 통상적으로 7-15 원자%의 레벨로 EN 코팅시 인 공동-증착물을 유도하는 차아인산 (Hypophosphite, H2PO2)의 사용을 수반한다. 이러한 부가적인 인은 IG 도금 동안 그리고 리플로우 또는 순차적인 열적 왕복운동(thermal excursion) 시에 문제를 야기시킬 수 있다. 보다 낮은 인 함량 코팅은 IG 도금 동안 부식 저항으로 불충분하게 수행되어, 보다 높은 인 증착물을 위해 사용자가 보조가 요구된다. To reduce the manufacturing cost, a new type of plating-immersion gold (IG) followed by electroless nickel (EN)-is performed. Electrodeless nickel deposition baths typically involve the use of hypophosphite (H2PO2) to induce phosphorous co-deposits upon EN coating at levels of 7-15 atomic percent. Such additional phosphorus can cause problems during IG plating and upon reflow or sequential thermal excursion. Lower phosphorus coatings are insufficiently performed with corrosion resistance during IG plating, requiring user assistance for higher phosphorus deposits.

솔더 리플로우 동안, 얇은 IG 코팅은 거의 순간적으로 분해된다. 다음 솔더 의 주석이 EN 코팅의 니켈과 반응하여 Ni-Sn 금속간화합물을 형성한다. 이러한 금속간화합물 형성에 인은 수반되지 않아, 금속간화합물이 상승된 온도에서 성장할 수 있고, 금속간화합물 계면에서 인이 점점 거부된다. 이러한 인은 솔더 조인트를 약화시키는 얇은 인-풍부 Ni-P층 또는 솔더 조인트를 약화시키는 결정성 Ni-P에 축적될 수 있다. 솔더 조인트 결함은 이러한 인 풍부층을 통해 발생된다. 이러한 형태의 결함은 "블랙 패드(Black Pad)" 결함으로 업계에 공지되어 있으며, 상기 결함에 의해 나타나는 인 풍부층은 검은 형상을 나타낸다. 금속간화합물은 상기 조인트가 상승된 온도에 노출될 때 고체 상태에서도 급격히 성장할 수 있기 때문에, 이러한 결함은 솔더 리플로우 직후 양호해지는 것으로 나타난 열적으로 노화된 조인트에서 발생할 수 있다.During solder reflow, the thin IG coating disintegrates almost instantaneously. Tin in the solder then reacts with nickel in the EN coating to form a Ni-Sn intermetallic compound. Phosphorus is not involved in the formation of such intermetallic compounds, and the intermetallic compounds can grow at elevated temperatures, and phosphorus is gradually rejected at the intermetallic interface. Such phosphorus may accumulate in a thin phosphorous-rich Ni-P layer that weakens the solder joint or in crystalline Ni-P that weakens the solder joint. Solder joint defects occur through these phosphorus rich layers. This type of defect is known in the art as a "Black Pad" defect, and the phosphorus rich layer exhibited by the defect exhibits a black shape. Since intermetallic compounds can grow rapidly even in the solid state when the joint is exposed to elevated temperatures, these defects can occur in thermally aged joints that have been shown to be good immediately after solder reflow.

본 명세서에서 고려되는 솔더 재료 및 도펀트 는 적어도 하나의 솔더 재료, 적어도 하나의 인-기재 도펀트 및 적어도 하나의 구리-기재 도펀트를 포함한다. 본 명세서에서 개시되는 도펀트 솔더 재료를 형성하는 방법은, a) 적어도 하나의 솔더 재료를 제공하는 단계; b) 적어도 하나의 인-기재 도펀트를 제공하는 단계; c) 적어도 하나의 구리-기재 도펀트를 제공하는 단계; 및 d) 도핑된 솔더 재료를 형성하기 위해 적어도 하나의 솔더 재료, 적어도 하나의 인-기재 도펀트 및 적어도 하나의 구리-기재 도펀트를 혼합하는 단계를 포함한다. 고려되는 실시예에서, 솔더 합금 또는 재료에 첨가되는 구리 및 인 도펀트는 EN 도금 배리어층의 소모를 감소시킨다. 본 명세서에서 참조되는 공동-소유 US 발행 특허 No. 6579479호에 개시된 프로세스를 통해 파우더, 페이스트, 잉곳, 와이어, 예비성형체 또는 BGA 스피어 를 제조하는데 사용될 수 있는 솔더 함금에 상기 도펀트들이 첨가된다.Solder materials and dopants contemplated herein include at least one solder material, at least one phosphor-based dopant and at least one copper-based dopant. A method of forming a dopant solder material disclosed herein includes: a) providing at least one solder material; b) providing at least one phosphorous-based dopant; c) providing at least one copper-based dopant; And d) mixing at least one solder material, at least one phosphor-based dopant and at least one copper-based dopant to form a doped solder material. In the contemplated embodiment, copper and phosphorous dopants added to the solder alloy or material reduce the consumption of the EN plating barrier layer. Co-owned US issued patent no. The dopants are added to a solder alloy that can be used to make powders, pastes, ingots, wires, preforms or BGA spheres through the process disclosed in 6579479.

본 명세서에서 개시되는 층 재료는 a) 표면 또는 기판; b) 전기적 상호접속부; c) 본 명세서에서 개시된 바와 같이, 적어도 하나의 인-기재 도펀트 및 적어도 하나의 구리-기재 도펀트를 포함하는 솔더 재료; 및 d) 반도체 다이 또는 패키지를 포함한다. 고려되는 표면은 인쇄 회로 보드 또는 적절한 일렉트로닉스 부품을 포함할 수 있다. 본 명세서에서 개시되는 솔더 재료 및/또는 층 재료를 포함하는 일렉트로닉 및 반도체 부품 또한 고려된다.Layer materials disclosed herein include a) a surface or substrate; b) electrical interconnects; c) a solder material comprising at least one phosphor-based dopant and at least one copper-based dopant, as disclosed herein; And d) a semiconductor die or package. Surfaces contemplated may include printed circuit boards or suitable electronic components. Also contemplated are electronic and semiconductor components that include the solder and / or layer materials disclosed herein.

본 명세서에서 고려되는 실시예들은 함금 첨가물의 집중이 이루어지는 인용 문헌들과 상이하며 솔더에 첨가물로서 인의 사용시 상이하고 놀라운 효과를 나타낸다. 금속간화합물층의 소모를 낮추기 위해 솔더에 높은 레벨의 구리는 본 명세서에서 앞서 인용된 Jeon 문헌과 같은 다수의 문헌에서 볼수 있다. 본 명세서에서 사용되는 레벨은 2.5- >10 팩터만큼 낮다. Ho에 의한 작업은 0.2%(2000ppm) 이하의 구리 소모를 위해 니켈/솔더 계면에 상이한 금속간화합물을 형성하는 것을 나타낸다. 구리 및 인의 조합은 본 명세서에 제시된 주제(subject matter)의 레벨 어디에서도 주목되지 않는다. 니켈 소모를 감소시키는 메커니즘은 각각의 원소에 대해 상이하다.The embodiments contemplated herein differ from the cited literature in which the concentration of the alloying additives is made and shows different and surprising effects on the use of phosphorus as additive in the solder. High levels of copper in the solder can be found in many literatures, such as the Jeon literature cited earlier herein, to reduce the consumption of the intermetallic compound layer. The level used herein is as low as 2.5-> 10 factors. Work by Ho indicates the formation of different intermetallics at the nickel / solder interface for copper consumption below 0.2% (2000 ppm). The combination of copper and phosphorus is not noticed anywhere at the level of subject matter presented here. The mechanism for reducing nickel consumption is different for each element.

또한, 앞서 본 명세서에서 개시된 Niedrich 특허는 구리 금속간화합물 또는 (Cu, Ni)Sn 금속간화합물의 형성을 통해 니켈 배리어층 상호자용을 방지하기 위해 구리를 사용한다. Niedrich 특허는 정교한 솔더링 작업 동안 구리 솔더링 아이런 팁의 분해를 최소화시키기 위해 0.5wt% 이상의 양으로 솔더에 구리를 첨가하는 US2671844와 매우 유사한 구리의 사용을 개시한다. 이들 문헌에서 구리 첨가는 본 명세서에서 고려되는 양보다 상당히 높은 양을 요구한다. 이는 구리 첨가가 본 명세서에서 고려되는 양 보다 상당히 높은 Ozaki 특허에 대해서도 마찬가지이다.In addition, the Niedrich patent disclosed herein uses copper to prevent nickel barrier layer interconnection through the formation of copper intermetallics or (Cu, Ni) Sn intermetallics. The Niedrich patent discloses the use of copper very similar to US2671844, which adds copper to the solder in an amount of 0.5 wt% or more to minimize decomposition of the copper soldering iron tip during sophisticated soldering operations. Copper additions in these documents require amounts significantly higher than the amounts contemplated herein. The same is true for the Ozaki patent where the copper addition is significantly higher than the amount contemplated herein.

솔더 재료는 인듐, 아연, 은, 구리, 알루미늄, 주석, 비스무스, 갈륨 및 이들의 합금, 은 코팅 구리, 은 코팅 알루미늄 또는 이들의 조합과 같이 임의의 적절한 솔더 재료, 합금 또는 금속을 포함할 수 있다. 바람직한 솔더 재료는 아연(37%)-주석(63%) 공융 합금을 포함하는 아연-주석 합금, 인듐 주석(InSn) 화합물 및 합금, 인듐은(InAg) 화합물 및 합금, 인듐-기재 화합물, 주석 은 구리 화합물(구리를 미리 포함함) 및 합금(SnAgCu), 주석 비스무스 화합물 및 합금(SnBi), 알루미늄-기재 화합물 및 합금 및 이들의 조합을 포함할 수 있다. 본 명세서에서 사용되는 "금속"이란 용어는 실리콘 및 게르마늄과 같이 금속과 같은 성질을 갖는 원소들과 함께, 원소 주기율표의 d-블럭 및 f-블럭에 있는 원소들을 의미한다. 본 명세서에서 사용되는 "d-블럭"이란 문구는 원소의 핵을 둘러싸는 3d, 4d, 5d 및 6d 오비탈을 채우는 전자들을 가지는 원소들을 의미한다. 본 명세서에서 사용되는 "f-블럭"이란 문구는 란탄 및 악티니드를 포함하는 원소의 핵을 둘러싸는 4f 및 5f 오비탈을 채우는 전자를 가지는 원소들을 의미한다. 바람직한 금속은 인듐, 아연, 은, 구리, 알루미늄, 주석, 비스무스, 갈륨 및 이들의 합금, 은 코팅 구리 및 은 코팅 알루미늄을 포함한다. 또한 "금속"이란 용어는 합금, 금속/금속 복합물, 금속 세라믹 복합물, 금속 폴리머 복합물 뿐만 아니라 다른 금속 복합물을 포함한다. 본 명세서에서 사용되는 "화합물(compound)"이란 용어는 화학적 프로세스에 의해 원소에서 분석될 수 있는 일정한 조성을 가지는 물질을 의미한다.The solder material may include any suitable solder material, alloy or metal, such as indium, zinc, silver, copper, aluminum, tin, bismuth, gallium and alloys thereof, silver coated copper, silver coated aluminum or combinations thereof. . Preferred solder materials include zinc-tin alloys, indium tin (InSn) compounds and alloys, including zinc (37%)-tin (63%) eutectic alloys, indium silver (InAg) compounds and alloys, indium-based compounds, tin silver Copper compounds (including copper in advance) and alloys (SnAgCu), tin bismuth compounds and alloys (SnBi), aluminum-based compounds and alloys, and combinations thereof. As used herein, the term "metal" refers to the elements in the d- and f-blocks of the Periodic Table of the Elements, together with elements having properties such as metal, such as silicon and germanium. As used herein, the phrase "d-block" refers to elements with electrons filling the 3d, 4d, 5d and 6d orbitals surrounding the nucleus of the element. As used herein, the phrase "f-block" refers to elements with electrons filling the 4f and 5f orbitals surrounding the nuclei of elements including lanthanum and actinides. Preferred metals include indium, zinc, silver, copper, aluminum, tin, bismuth, gallium and alloys thereof, silver coated copper and silver coated aluminum. The term "metal" also includes alloys, metal / metal composites, metal ceramic composites, metal polymer composites as well as other metal composites. As used herein, the term "compound" refers to a material having a constant composition that can be analyzed on an element by a chemical process.

고려되는 도펀트는 적어도 하나의 인-기재 화합물/도펀트 및 적어도 하나의 구리-기재 화합물/도펀트를 포함한다. 본 명세서에서 고려되는 도펀트 레벨은 인에 대해 약 100ppm 미만 및 구리에 대해 약 800ppm 미만이다. 소정의 실시예에서, 도펀트 레벨은 인에 대해 약 10-100ppm 및 구리에 대해 약 25-800ppm이 고려된다. 소정 실시예에서, 도펀트 레벨은 인에 대해 약 10-70ppm 및 구리에 대해 약 25-500ppm으로 고려된다. 다른 실시예에서, 도펀트 레벨은 인에 대해 약 20-60ppm 및 구리에 대해 약 40-600ppm으로 고려된다. 또다른 실시예에서, 도펀트 레벨은 인에 대해 약 30-60ppm 및 구리에 대해 약 300-500ppm으로 고려된다.Contemplated dopants include at least one phosphorus-based compound / dopant and at least one copper-based compound / dopant. Dopant levels contemplated herein are less than about 100 ppm for phosphorus and less than about 800 ppm for copper. In certain embodiments, the dopant level is considered about 10-100 ppm for phosphorus and about 25-800 ppm for copper. In certain embodiments, the dopant level is considered to be about 10-70 ppm for phosphorus and about 25-500 ppm for copper. In another embodiment, the dopant level is considered to be about 20-60 ppm for phosphorus and about 40-600 ppm for copper. In another embodiment, the dopant level is considered to be about 30-60 ppm for phosphorus and about 300-500 ppm for copper.

도펀트 재료는 캐스팅 동안 직접 솔더의 주성분에 첨가될 수 있다. 소량의 도펀트가 사용되는 경우, 도펀트 농도에 대해 보다 나은 제어를 위해 도핑되지 않은 솔더와 함께 모합금(master alloy)을 만들어 희석하는 것이 바람직하다.The dopant material may be added directly to the main component of the solder during casting. If a small amount of dopant is used, it is desirable to make and dilute a master alloy with undoped solder for better control over the dopant concentration.

적어도 하나의 솔더 재료, 적어도 하나의 인-기재 화합물/도펀트 및/또는 적어도 하나의 구리-기재 화합물/도펀트는, a) 공급자로부터 적어도 하나의 솔더 재료, 적어도 하나의 인-기재 화합물/도펀트 및/또는 적어도 하나의 구리-기재 화합물/도펀트를 구입하는 단계; b) 공급자로부터의 적어도 하나의 솔더 재료, 적어도 하나의 인-기재 화합물/도펀트 및/또는 적어도 하나의 구리-기재 화합물/도펀트중 적어도 일부를 다른 소스에 의해 마련된 화학제를 사용하여 집에서 준비 또는 제조하는 단계; 및/또는 c) 공급자로부터의 적어도 하나의 솔더 재료, 적어도 하나의 인-기재 화합물/도펀트 및/또는 적어도 하나의 구리-기재 화합물/도펀트를 집에서 또는 다른 위치에서 제조 또는 제공된 화학제를 사용하여 집에서 마련 또는 제조하는 단계를 포함하는, 임의의 적합한 방법에 의해 제공될 수 있다.At least one solder material, at least one phosphorus-based compound / dopant and / or at least one copper-based compound / dopant may comprise a) at least one solder material, at least one phosphorus-based compound / dopant and / or Or purchasing at least one copper-based compound / dopant; b) preparing at least one of at least one solder material, at least one phosphor-based compound / dopant and / or at least one copper-based compound / dopant from a supplier at home using chemicals prepared by other sources or Manufacturing step; And / or c) at least one solder material, at least one phosphor-based compound / dopant and / or at least one copper-based compound / dopant from a supplier, using a chemical prepared or provided at home or at another location. It may be provided by any suitable method, including the step of preparing or manufacturing at home.

솔더 재료, 스피어 및 본 명세서에 개시된 다른 관련 재료는 본 명세서에서 참조되는 허니웰 인터내셔널 주식회사의 발행 특허 및 계류중인 특허 출원 -US 특허 출원 번호 09/851103, 60/357754, 60/372525, 60/396294, 및 09/543628호; 및 PCT 출원 번호 PCT/US02/14613, 및 모든 관련 연속, 분할, CIP 및 외국 출원들-에서 개시된 것과 같은 솔더 페이스트, 폴리머 솔더 및 다른 솔더-기재 제품(formulation) 및 재료를 제조하기 위해 사용될 수도 있다. 솔더 재료, 코팅 조성물 및 본 명세서에 개시된 다른 관련 재료가 부품으로서 또는 일렉트로닉 제품, 일렉트로닉 부품 및 반도체 부품을 제조하는데 사용될 수 있다. 고려되는 실시예에서, 본 명세서에 개시되는 합금은 BGA 스피어를 제조하는데 사용될 수 있고, 범프 또는 볼 다이, 패키지 또는 기판과 같이 BGA 스피어를 포함하는 일렉트로닉 어셈블리에 이용될 수 있고, 애노드, 와이어 또는 페이스트로서 사용되거나 또는 배쓰 형성에 사용될 수도 있다.Solder materials, spheres, and other related materials disclosed herein are issued by Honeywell International, Inc., and pending patent applications referenced herein-US Patent Application Nos. 09/851103, 60/357754, 60/372525, 60/396294 And 09/543628; And PCT Application No. PCT / US02 / 14613, and all related continuous, split, CIP, and foreign applications-may be used to make solder pastes, polymer solders, and other solder-based formulations and materials. . Solder materials, coating compositions, and other related materials disclosed herein can be used as components or to manufacture electronic products, electronic components, and semiconductor components. In contemplated embodiments, the alloys disclosed herein can be used to make BGA spheres, can be used in electronic assemblies that include BGA spheres such as bumps or ball dies, packages or substrates, and can be used as anodes, wires or pastes It may be used as or used in bath formation.

또한 고려되는 실시예에서, 스피어는 도핑되지 않은 스피어와 유사한 방식으로 패키지/기판 또는 다이에 부착되고 리플로우된다. 도펀트는 EN 코팅에 대한 소모 속도를 늦춰 보다 높은 보전도(보다 높은 강도) 조인트를 형성한다.Also in contemplated embodiments, the spheres are attached and reflowed to the package / substrate or die in a manner similar to the undoped spheres. Dopants slow down the consumption of the EN coating to form a higher integrity (higher strength) joint.

일렉트로닉 제품은 산업적으로 사용되기 위해 또는 다른 소비자들에 의해 사용되기 위해 마련된다는 의미의 "완성(finished)"될 수 있다. 완성된 소비자 제품의 예로는 텔레비젼, 컴퓨터, 셀 폰, 페이저, 팜형 오가나이저, 휴대용 라디오, 카 스테레오, 및 원격 제어기가 있다. 또한 완성된 제품에 잠재적으로 이용되는 회로 보드, 칩 패키징, 및 키보드와 같은 "중간" 제품이 있다.The electronic product may be "finished" in the sense that it is prepared for industrial use or for use by other consumers. Examples of finished consumer products are televisions, computers, cell phones, pagers, palm-type organizers, portable radios, car stereos, and remote controls. There are also "middle" products such as circuit boards, chip packaging, and keyboards that are potentially used in finished products.

또한 일렉트로닉 제품은 최종 스케일-업/모크-업(scale-up/mock-up)을 위해 개념상의 모델로부터 임의의 개발 단계에서 프로토타입 부품을 포함할 수 있다. 프로토타입은 완성된 제품에 예정된 실제 부품을 모두 포함하거나 포함하지 않을 수 있으며, 프로토타입은 초기에 테스트되는 동안 다른 부품상의 이들 초기의 작용을 부정하기 위해 복합 재료부터 구성된 소정의 부품을 포함할 수 있다.Electronic products may also include prototype components at any stage of development from a conceptual model for final scale-up / mock-up. Prototypes may or may not contain all of the actual parts scheduled for the finished product, and prototypes may include certain parts constructed from composite materials to negate their initial behavior on other parts during initial testing. have.

본 명세서에서 사용되는 "일렉트로닉 부품"이란 용어는 소정의 원하는 전기적 작용을 얻기 위해 회로에 사용될 수 있는 임의의 디바이스 또는 부품을 의미한다. 본 명세서에서 고려되는 일렉트로닉 부품은 다수의 다양한 방식으로 액티브 부품 및 패시브 부품의 분류를 포함하는 분류로 나뉜다. 액티브 부품은 동작을 위해서는 통상적으로 전원장치를 필요로 하는 증폭기, 오실레이터, 또는 신호 제어기와 같이 소정의 다이나믹 기능을 할 수 있는 일렉트로닉 부품들이다. 예를 들어, 바이폴라 트랜지스터, 전계 효과 트랜지스터 및 집적회로가 있다. 패시브 부품은 동작시 정적인 즉, 통상적으로 증폭 또는 발진을 할 수 없고 특성 동작을 위해 통상적으로 전력이 요구되지 않는 일렉트로닉 부품들이다. 예를 들어, 종래의 레지스터, 캐패시터, 인덕터, 다이오드, 정류기 및 퓨즈가 있다. As used herein, the term "electronic component" means any device or component that can be used in a circuit to achieve any desired electrical action. Electronic components contemplated herein are divided into classifications, which include classifications of active and passive components in a number of different ways. Active components are electronic components that can perform some dynamic functions, such as amplifiers, oscillators, or signal controllers, which typically require a power supply to operate. For example, there are bipolar transistors, field effect transistors, and integrated circuits. Passive components are electronic components that are static in operation, typically unable to amplify or oscillate and typically do not require power for characteristic operation. For example, there are conventional resistors, capacitors, inductors, diodes, rectifiers and fuses.

본 명세서에 고려되는 일렉트로닉 부품들은 도체, 반도체, 또는 절연체로 분류될 수 있다. 여기서, 도체는 전하 캐리어들(전자) 전류에서 처럼 원자들 사이에서 쉽게 이동할 수 있는 부품이다. 도체 부품의 예로는 회로 트레이스 및 금속을 포함하는 비아가 있다. 절연체는 다른 부품들과의 전기적 절연을 위해 사용되는 재료와 같이, 전류의 전도에 극도로 저항하는 재료의 능력과 관련된 기능이 있는 부품인 반면, 반도체는 도체와 절연체 사이에서 자연 저항력으로 전류 전도에 대한 재료의 능력과 관련된 기능을 갖는 부품들이다. 반도체 부품들의 예로는 트랜지스터, 다이오드, 소정의 레이저, 정류기, 싸이리스터 및 광감지기가 있다.Electronic components contemplated herein may be classified as conductors, semiconductors, or insulators. Here, conductors are components that can easily move between atoms as in charge carriers (electrons) current. Examples of conductor components include circuit traces and vias that contain metal. Insulators are components that have a function related to the ability of the material to be extremely resistant to the conduction of currents, such as materials used for electrical isolation from other components, while semiconductors are a natural resistance between conductors and insulators. Parts with functions related to the material's ability to Examples of semiconductor components are transistors, diodes, predetermined lasers, rectifiers, thyristors and photodetectors.

본 명세서에서 고려되는 일렉트로닉 부품은 전원장치 또는 전력 소모기로 분류된다. 전원장치 부품은 통상적으로 다른 부품에 전력을 가하기 위해 사용되며, 배터리, 캐패시터, 코일 및 연료전지를 포함한다. 본 명세서에서 사용되는 "배터리"란 용어는 화학 작용을 통해 사용될 수 있는 전력의 양을 산출하는 장치를 의미한다. 유사하게, 재충전가능한 또는 제 2차 배터리는 화학 반응을 통해 사용가능한 전기 에너지의 양을 저장하는 장치이다. 전력 소모 부품은 레지스터, 트랜지스터, IC, 센서 등을 포함한다.Electronic components contemplated herein are classified as either power supplies or power consumers. Power supply components are typically used to power other components and include batteries, capacitors, coils, and fuel cells. As used herein, the term "battery" means a device that calculates the amount of power that can be used through chemical reactions. Similarly, rechargeable or secondary batteries are devices that store the amount of electrical energy available through chemical reactions. Power consumption components include resistors, transistors, ICs, sensors, and the like.

또한, 본 명세서에서 고려되는 일렉트로닉 부품은 개별 또는 집적된 것으로 분류된다. 개별 부품은 회로의 한 위치에서 집중되는 하나의 특정한 전기적 특성을 제공하는 장치이다. 예를 들어, 레지스터, 캐패시터, 다이오드 및 트랜지스터가 있다. 집적화된 부품은 회로의 한 위치에서 다수의 특정한 전기적 특성을 제공할 수 있는 부품이다. 예를 들어, IC, 즉, 다수의 부품 및 접속 트레이스들이 로직과 같은 다중 또는 복합 기능을 수행하도록 조합되는 집적회로가 있다. In addition, the electronic components contemplated herein are classified as individual or integrated. Individual components are devices that provide one particular electrical characteristic that is concentrated at one location in a circuit. For example, there are resistors, capacitors, diodes and transistors. Integrated components are components that can provide many specific electrical characteristics at one location in a circuit. For example, an IC, an integrated circuit, in which multiple component and connection traces are combined to perform multiple or complex functions such as logic.

실시예들Examples

하기의 양으로 구리 및 인 도펀트가 도핑된 Sn37Pb를 포함하는 4개의 대표적 실시예가 도시된다. Four representative embodiments are shown comprising Sn37Pb doped with copper and phosphorous dopant in the following amounts.

실시예#1: 구리 및 인에 대해 40 ppm +/- 10 ppmExample # 1: 40 ppm +/- 10 ppm for copper and phosphorus

실시예#2: 구리에 대해 500 ppm +/- 10 ppm 및 인에 대해 30 ppm +/- 10 ppmExample # 2: 500 ppm +/- 10 ppm for copper and 30 ppm +/- 10 ppm for phosphorus

실시예#3: 구리에 대해 200 ppm +/- 10 ppm 및 인에 대해 30 ppm +/- 10 ppmExample # 3: 200 ppm +/- 10 ppm for copper and 30 ppm +/- 10 ppm for phosphorus

실시예#4: 구리에 대해 200 ppm +/- 30 ppm 및 인에 대해 15 ppm +/- 5 ppmExample # 4: 200 ppm +/- 30 ppm for copper and 15 ppm +/- 5 ppm for phosphorus

실시예#5: 도핑되지 않은 Sn37Pb 합금(제어)Example # 5: Undoped Sn37Pb Alloy (Control)

실시예 번호Example number ENIG 보드 패드로부터 쉐어 볼에 흡수된 전체 에너지Total energy absorbed by the share ball from the ENIG board pad 볼 쉐어 손상 모드Ball Share Damage Mode 구리에 대한 웨팅Wetting on Copper 용융점 (+/-1℃)Melting Point (+/- 1 ℃) 1One 55.555.5 연성/깨짐Ductile / broken 양호Good 186.3186.3 22 60.760.7 연성ductility 매우 양호Very good 184.9184.9 33 63.963.9 대체로 연성Generally soft 양호Good 185.5185.5 44 51.351.3 깨짐/부분적으로 연성Cracked / partially ductile 양호Good 185.8185.8 55 41.841.8 깨짐fracture 양호Good 187.0187.0

상기 데이터는 합금 도펀트가 도핑되지 않은 재료(실시예#%)로부터 용융점을 크게 감소시키지 않는다는 것을 나타낸다. 구리에 대한 웨팅은 모든 합금에 대해 양호하다. ENIG 본드 패드 메탈러지에 솔더링된 쉐어 볼에 대해 요구되는 전체 에너지는 도핑된 스피어에 대해 높고 손상 모드는 도핑되지 않은 재료에서의 깨짐 손상으로부터 도펀트 레벨이 증가함에 따라 보다 원하는 연성의 손상으로 변한다.The data indicate that the alloy dopant does not significantly reduce the melting point from the undoped material (Example #%). Wetting on copper is good for all alloys. The total energy required for the shear balls soldered to the ENIG bond pad metallage is high for the doped spheres and the damage mode changes from cracking damage in undoped material to more desired ductile damage as the dopant level increases.

일렉트로닉 상호접속부로서 사용되는 도핑된 솔더 재료 및 솔더 도펀트의 특정 실시예 및 분야가 개시되었다. 그러나, 당업자는 앞서 개시된 것들 외에 본 발 명의 범주를 이탈하지 않고 보다 다양한 변형이 이루어질 수 있음을 인식할 것이다. 또한, 본 명세서에서 모든 용어는 문장을 일관성 있게 표현하기 위한 것으로 넓은 범위로 해석되어야 한다. 특히, "포함한다" 및 "포함하는"은 비배타적인 방식의 원소, 부품 또는 단계들로서 해석되어야 하며, 참조되는 원소, 부품, 또는 단계들이 제공, 또는 이용 또는 참조되지 않은 다른 원소, 부품, 또는 단계들과 조합될 수 있다는 것을 의미한다.Certain embodiments and applications of doped solder materials and solder dopants for use as electronic interconnects have been disclosed. However, one skilled in the art will recognize that many more modifications can be made without departing from the scope of the present invention in addition to those disclosed above. In addition, all terms are used in this specification to express sentences consistently and should be interpreted in a wide range. In particular, “comprises” and “comprising” should be interpreted as elements, parts, or steps in a non-exclusive manner, and other elements, parts, or other elements, parts, or steps to which reference refers are provided, used or not used or referenced. It can be combined with the steps.

Claims (31)

적어도 하나의 솔더 재료;At least one solder material; 적어도 하나의 인-기재 도펀트; 및At least one phosphor-based dopant; And 적어도 하나의 구리-기재 도펀트At least one copper-based dopant 를 포함하는, 도핑된 솔더 재료.Doped solder material comprising. 제 1 항에 있어서,The method of claim 1, 상기 적어도 하나의 솔더 재료는 인듐, 아연, 은, 구리, 알루미늄, 주석, 비스무스, 갈륨 및 이들의 합금들, 은 코팅 구리, 은 코팅 알루미늄 또는 이들의 조합을 포함하는 것을 특징으로 하는 도핑된 솔더 재료.The at least one solder material comprises indium, zinc, silver, copper, aluminum, tin, bismuth, gallium and alloys thereof, silver coated copper, silver coated aluminum or combinations thereof . 제 2 항에 있어서,The method of claim 2, 상기 적어도 하나의 솔더 재료는 아연-주석 합금들, 인듐 주석(InSn) 화합물들 및 합금들, 인듐 은(InAg) 화합물들 및 합금들, 인듐-기재 화합물들, 주석 은 구리 화합물들 및 합금들(SnAgCu), 주석 비스무스 화합물들 및 합금들(SnBi), 알루미늄-기재 화합물들 및 합금들 및 이들의 조합물들을 포함하는 것을 특징으로 하는 도핑된 솔더 재료.The at least one solder material may comprise zinc-tin alloys, indium tin (InSn) compounds and alloys, indium silver (InAg) compounds and alloys, indium-based compounds, tin silver copper compounds and alloys ( Doped solder material comprising SnAgCu), tin bismuth compounds and alloys (SnBi), aluminum-based compounds and alloys and combinations thereof. 제 3 항에 있어서,The method of claim 3, wherein 상기 아연-주석 합금은 아연(37%)-주석(63%) 공융 합금을 포함하는 것을 특징으로 하는 도핑된 솔더 재료.And wherein the zinc-tin alloy comprises zinc (37%)-tin (63%) eutectic alloy. 제 1 항에 있어서,The method of claim 1, 상기 적어도 하나의 인-기재 도펀트는 약 100ppm 미만의 양의 인으로 제공되는 것을 특징으로 하는 도핑된 솔더 재료.Wherein said at least one phosphor-based dopant is provided in an amount of less than about 100 ppm of phosphorus. 제 5 항에 있어서,The method of claim 5, 상기 적어도 하나의 인-기재 도펀트는 약 70ppm 미만의 양의 인으로 제공되는 것을 특징으로 하는 도핑된 솔더 재료.Wherein said at least one phosphor-based dopant is provided in an amount of phosphorus less than about 70 ppm. 제 6 항에 있어서,The method of claim 6, 상기 적어도 하나의 인-기재 도펀트는 약 60ppm 미만의 양의 인으로 제공되는 것을 특징으로 하는 도핑된 솔더 재료.Wherein the at least one phosphor-based dopant is provided in phosphorus in an amount of less than about 60 ppm. 제 1 항에 있어서,The method of claim 1, 상기 적어도 하나의 구리-기재 도펀트는 약 800ppm 미만의 양의 구리로 제공되는 것을 특징으로 하는 도핑된 솔더 재료.Wherein the at least one copper-based dopant is provided in an amount of copper of less than about 800 ppm. 제 8 항에 있어서,The method of claim 8, 상기 적어도 하나의 구리-기재 도펀트는 약 600ppm 미만의 양의 구리로 제공되는 것을 특징으로 하는 도핑된 솔더 재료.Wherein said at least one copper-based dopant is provided in an amount of less than about 600 ppm copper. 제 9 항에 있어서,The method of claim 9, 상기 적어도 하나의 구리-기재 도펀트는 약 500ppm 미만의 양의 구리로 제공되는 것을 특징으로 하는 도핑된 솔더 재료.Wherein the at least one copper-based dopant is provided in an amount of less than about 500 ppm copper. 제 1 항에 있어서,The method of claim 1, 상기 적어도 하나의 인-기재 도펀트 및 상기 적어도 하나의 구리-기재 도펀트는 인에 대해 약 10-100ppm 및 구리에 대해 약 25-800ppm의 양으로 제공되는 것을 특징으로 하는 도핑된 솔더 재료.Wherein the at least one phosphor-based dopant and the at least one copper-based dopant are provided in an amount of about 10-100 ppm for phosphorus and about 25-800 ppm for copper. 제 1 항에 있어서,The method of claim 1, 상기 적어도 하나의 인-기재 도펀트 및 상기 적어도 하나의 구리-기재 도펀트는 인에 대해 약 10-70ppm 및 구리에 대해 약 25-500ppm의 양으로 제공되는 것을 특징으로 하는 도핑된 솔더 재료.Wherein the at least one phosphor-based dopant and the at least one copper-based dopant are provided in an amount of about 10-70 ppm for phosphorus and about 25-500 ppm for copper. 제 1 항에 있어서,The method of claim 1, 상기 적어도 하나의 인-기재 도펀트 및 상기 적어도 하나의 구리-기재 도펀트는 인에 대해 약 20-60ppm 및 구리에 대해 약 40-600ppm의 양으로 제공되는 것을 특징으로 하는 도핑된 솔더 재료.Wherein the at least one phosphor-based dopant and the at least one copper-based dopant are provided in an amount of about 20-60 ppm for phosphorus and about 40-600 ppm for copper. 제 1 항에 있어서,The method of claim 1, 상기 적어도 하나의 인-기재 도펀트 및 상기 적어도 하나의 구리-기재 도펀트는 인에 대해 약 30-60ppm 및 구리에 대해 약 300-500ppm의 양으로 제공되는 것을 특징으로 하는 도핑된 솔더 재료.Wherein the at least one phosphor-based dopant and the at least one copper-based dopant are provided in an amount of about 30-60 ppm for phosphorus and about 300-500 ppm for copper. 적어도 하나의 솔더 재료를 제공하는 단계;Providing at least one solder material; 적어도 하나의 인-기재 도펀트를 제공하는 단계;Providing at least one phosphor-based dopant; 적어도 하나의 구리-기재 도펀트를 제공하는 단계; 및Providing at least one copper-based dopant; And 도핑된 솔더 재료를 형성하기 위해, 상기 적어도 하나의 솔더 재료 및 상기 적어도 하나의 인-기재 도펀트 및 상기 적어도 하나의 구리-기재 도펀트를 혼합하는 단계Mixing the at least one solder material and the at least one phosphor-based dopant and the at least one copper-based dopant to form a doped solder material 를 포함하는, 도핑된 솔더 재료 형성 방법.Comprising a doped solder material. 제 15 항에 있어서,The method of claim 15, 상기 적어도 하나의 솔더 재료는 인듐, 아연, 은, 구리, 알루미늄, 주석, 비스무스, 갈륨 및 이들의 합금들, 은 코팅 구리, 은 코팅 알루미늄 또는 이들의 조합을 포함하는 것을 특징으로 하는 도핑된 솔더 재료 형성 방법.The at least one solder material comprises indium, zinc, silver, copper, aluminum, tin, bismuth, gallium and alloys thereof, silver coated copper, silver coated aluminum or combinations thereof Forming method. 제 16 항에 있어서, The method of claim 16, 상기 적어도 하나의 솔더 재료는 아연-주석 합금들, 인듐 주석(InSn) 화합물들 및 합금들, 인듐 은(InAg) 화합물들 및 합금들, 인듐-기재 화합물들, 주석 은 구리 화합물들 및 합금들(SnAgCu), 주석 비스무스 화합물들 및 합금들(SnBi), 알루미늄-기재 화합물들 및 합금들 및 이들의 조합물들을 포함하는 것을 특징으로 하는 도핑된 솔더 재료 형성 방법.The at least one solder material may comprise zinc-tin alloys, indium tin (InSn) compounds and alloys, indium silver (InAg) compounds and alloys, indium-based compounds, tin silver copper compounds and alloys ( SnAgCu), tin bismuth compounds and alloys (SnBi), aluminum-based compounds and alloys and combinations thereof. 제 17 항에 있어서,The method of claim 17, 상기 아연-주석 합금은 아연(37%)-주석(63%) 공융 합금을 포함하는 것을 특징으로 하는 도핑된 솔더 재료 형성 방법.Wherein said zinc-tin alloy comprises a zinc (37%)-tin (63%) eutectic alloy. 제 15 항에 있어서, The method of claim 15, 상기 적어도 하나의 인-기재 도펀트는 약 100ppm 미만의 양의 인으로 제공되는 것을 특징으로 하는 도핑된 솔더 재료 형성 방법.Wherein the at least one phosphor-based dopant is provided in an amount of phosphorus less than about 100 ppm. 제 19 항에 있어서,The method of claim 19, 상기 적어도 하나의 인-기재 도펀트는 약 70ppm 미만의 양의 인으로 제공되는 것을 특징으로 하는 도핑된 솔더 재료 형성 방법.Wherein the at least one phosphor-based dopant is provided in an amount of less than about 70 ppm of phosphorus. 제 20 항에 있어서,The method of claim 20, 상기 적어도 하나의 인-기재 도펀트는 약 60ppm 미만의 양의 인으로 제공되는 것을 특징으로 하는 도핑된 솔더 재료 형성 방법.Wherein the at least one phosphor-based dopant is provided in an amount of phosphorus less than about 60 ppm. 제 15 항에 있어서,The method of claim 15, 상기 적어도 하나의 구리-기재 도펀트는 약 800ppm 미만의 양의 구리로 제공되는 것을 특징으로 하는 도핑된 솔더 재료 형성 방법.Wherein said at least one copper-based dopant is provided in an amount of less than about 800 ppm copper. 제 22 항에 있어서,The method of claim 22, 상기 적어도 하나의 구리-기재 도펀트는 약 600ppm 미만의 양의 구리로 제공되는 것을 특징으로 하는 도핑된 솔더 재료 형성 방법.Wherein said at least one copper-based dopant is provided in an amount of less than about 600 ppm copper. 제 23 항에 있어서,The method of claim 23, 상기 적어도 하나의 구리-기재 도펀트는 약 500ppm 미만의 양의 구리로 제공되는 것을 특징으로 하는 도핑된 솔더 재료 형성 방법.Wherein said at least one copper-based dopant is provided in an amount of less than about 500 ppm copper. 제 15 항에 있어서,The method of claim 15, 상기 적어도 하나의 인-기재 도펀트 및 상기 적어도 하나의 구리-기재 도펀트는 인에 대해 약 10-100ppm 및 구리에 대해 약 25-800ppm의 양으로 제공되는 것을 특징으로 하는 도핑된 솔더 재료 형성 방법.Wherein the at least one phosphor-based dopant and the at least one copper-based dopant are provided in an amount of about 10-100 ppm for phosphorus and about 25-800 ppm for copper. 제 15 항에 있어서,The method of claim 15, 상기 적어도 하나의 인-기재 도펀트 및 상기 적어도 하나의 구리-기재 도펀트는 인에 대해 약 10-70ppm 및 구리에 대해 약 25-500ppm의 양으로 제공되는 것을 특징으로 하는 도핑된 솔더 재료 형성 방법.Wherein the at least one phosphor-based dopant and the at least one copper-based dopant are provided in an amount of about 10-70 ppm for phosphorus and about 25-500 ppm for copper. 제 15 항에 있어서,The method of claim 15, 상기 적어도 하나의 인-기재 도펀트 및 상기 적어도 하나의 구리-기재 도펀트는 인에 대해 약 20-60ppm 및 구리에 대해 약 40-600ppm의 양으로 제공되는 것을 특징으로 하는 도핑된 솔더 재료 형성 방법.Wherein the at least one phosphor-based dopant and the at least one copper-based dopant are provided in an amount of about 20-60 ppm for phosphorus and about 40-600 ppm for copper. 제 15 항에 있어서,The method of claim 15, 상기 적어도 하나의 인-기재 도펀트 및 상기 적어도 하나의 구리-기재 도펀트는 인에 대해 약 30-60ppm 및 구리에 대해 약 300-500ppm의 양으로 제공되는 것을 특징으로 하는 도핑된 솔더 재료 형성 방법.And wherein the at least one phosphor-based dopant and the at least one copper-based dopant are provided in an amount of about 30-60 ppm for phosphorus and about 300-500 ppm for copper. 표면 또는 기판 ;Surface or substrate; 전기적 상호접속부;Electrical interconnects; 적어도 하나의 인-기재 도펀트 및 적어도 하나의 구리-기재 도펀트를 포함하는 솔더 재료; 및A solder material comprising at least one phosphor-based dopant and at least one copper-based dopant; And 반도체 다이 또는 패키지Semiconductor die or package 를 포함하는 층 재료.Layer material comprising a. 제 1 항의 도핑된 솔더 재료를 포함하는 일렉트로닉 부품.An electronic component comprising the doped solder material of claim 1. 제 1 항의 도핑된 솔더 재료를 포함하는 반도체 부품.A semiconductor component comprising the doped solder material of claim 1.
KR1020067004601A 2003-09-08 2004-09-07 Doped alloys for electrical interconnects, methods of production and uses thereof KR20070027485A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50138403P 2003-09-08 2003-09-08
US60/501,384 2003-09-08

Publications (1)

Publication Number Publication Date
KR20070027485A true KR20070027485A (en) 2007-03-09

Family

ID=34312272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067004601A KR20070027485A (en) 2003-09-08 2004-09-07 Doped alloys for electrical interconnects, methods of production and uses thereof

Country Status (7)

Country Link
EP (1) EP1665337A4 (en)
JP (1) JP2007533457A (en)
KR (1) KR20070027485A (en)
CN (1) CN1943030A (en)
DE (1) DE04783167T1 (en)
TW (1) TWI272152B (en)
WO (1) WO2005027198A2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10319888A1 (en) 2003-04-25 2004-11-25 Siemens Ag Solder material based on SnAgCu
JP4993916B2 (en) * 2006-01-31 2012-08-08 昭和シェル石油株式会社 In solder-coated copper foil ribbon conductor and connection method thereof
US20130045131A1 (en) * 2011-08-17 2013-02-21 Honeywell International Inc. Lead-Free Solder Compositions
CN112705878A (en) * 2014-08-27 2021-04-27 贺利氏德国有限两合公司 Solder paste
HUE038343T2 (en) 2014-08-27 2018-10-29 Heraeus Deutschland Gmbh & Co Kg Method for producing a solder connection
US10421161B2 (en) * 2016-05-06 2019-09-24 Honeywell International Inc. High quality, void and inclusion free alloy wire

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853345A (en) * 1988-08-22 1989-08-01 Delco Electronics Corporation Process for manufacture of a vertical DMOS transistor
US6033488A (en) * 1996-11-05 2000-03-07 Samsung Electronics Co., Ltd. Solder alloy
JPH11267880A (en) * 1998-03-23 1999-10-05 Ishikawa Kinzoku Kk Solder alloy
US6348740B1 (en) * 2000-09-05 2002-02-19 Siliconware Precision Industries Co., Ltd. Bump structure with dopants
JP2002263880A (en) * 2001-03-06 2002-09-17 Hitachi Cable Ltd Pb-FREE SOLDER, AND CONNECTION LEAD WIRE AND ELECTRIC PART USING THE SAME
JP3682654B2 (en) * 2002-09-25 2005-08-10 千住金属工業株式会社 Solder alloy for soldering to electroless Ni plated parts

Also Published As

Publication number Publication date
TWI272152B (en) 2007-02-01
EP1665337A2 (en) 2006-06-07
CN1943030A (en) 2007-04-04
DE04783167T1 (en) 2007-01-04
WO2005027198A3 (en) 2005-09-22
WO2005027198A2 (en) 2005-03-24
JP2007533457A (en) 2007-11-22
EP1665337A4 (en) 2007-10-31
TW200513337A (en) 2005-04-16

Similar Documents

Publication Publication Date Title
US20210167034A1 (en) Chip arrangements
US20060113683A1 (en) Doped alloys for electrical interconnects, methods of production and uses thereof
EP3062956B1 (en) Lead-free, silver-free solder alloys
JP6642865B2 (en) Solder joint
US10500680B2 (en) Solder alloy, solder ball, and solder joint
US20020155024A1 (en) Lead-free solder compositions
US20080118761A1 (en) Modified solder alloys for electrical interconnects, methods of production and uses thereof
US20240075559A1 (en) Solder material
JP4844393B2 (en) Die bonding method and electronic parts
JP2011143442A (en) Power module having highly reliable solder-bonded part
US20040241039A1 (en) High temperature lead-free solder compositions
US20070138442A1 (en) Modified and doped solder alloys for electrical interconnects, methods of production and uses thereof
KR102240214B1 (en) Lead-free solder alloy
JP2005503926A (en) Improved composition, method and device suitable for high temperature lead-free solders
KR20100132470A (en) Pb-free solder alloy
CN112334267B (en) Braze joint
KR20070027485A (en) Doped alloys for electrical interconnects, methods of production and uses thereof
KR101141762B1 (en) Copper-cored solder balls for micro-electronic packages and micro-electronic packages including the same
Sabri et al. High-Temperature Lead-free Solder Materials and Applications

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid