KR20070025566A - Lead frame having recessed diepad and semiconductor package - Google Patents

Lead frame having recessed diepad and semiconductor package Download PDF

Info

Publication number
KR20070025566A
KR20070025566A KR1020050081867A KR20050081867A KR20070025566A KR 20070025566 A KR20070025566 A KR 20070025566A KR 1020050081867 A KR1020050081867 A KR 1020050081867A KR 20050081867 A KR20050081867 A KR 20050081867A KR 20070025566 A KR20070025566 A KR 20070025566A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
die pad
recess
lead frame
lead
Prior art date
Application number
KR1020050081867A
Other languages
Korean (ko)
Other versions
KR100782225B1 (en
Inventor
원용희
양훈철
김정호
Original Assignee
엘에스전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스전선 주식회사 filed Critical 엘에스전선 주식회사
Priority to KR1020050081867A priority Critical patent/KR100782225B1/en
Publication of KR20070025566A publication Critical patent/KR20070025566A/en
Application granted granted Critical
Publication of KR100782225B1 publication Critical patent/KR100782225B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

A lead frame and a semiconductor package are provided to prevent the motion of a semiconductor chip by restraining a nonuniform motion of a bonding member between a die pad and a semiconductor chip using an improved die pad structure with a recessed portion and a groove. A lead frame comprises a die pad(100) for mounting a semiconductor chip and a lead(200) spaced apart from the die pad. The die pad includes a recessed portion and a groove. The recessed portion(110) is formed on a semiconductor chip mounting portion of the die pad. The groove(120) is formed on the recessed portion. The groove is formed like a grid pattern.

Description

함몰부가 형성된 다이패드를 구비한 리드프레임 및 반도체 패키지{Lead frame having recessed diepad and semiconductor package} Lead frame having recessed diepad and semiconductor package

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.The following drawings attached to this specification are illustrative of preferred embodiments of the present invention, and together with the detailed description of the invention to serve to further understand the technical spirit of the present invention, the present invention is a matter described in such drawings It should not be construed as limited to.

도 1은 종래 기술에 따른 반도체 패키지의 구성을 개략적으로 도시한 단면도와, 부분을 확대한 확대도 및 본딩재의 유동을 설명하기 위한 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a cross-sectional view schematically showing a configuration of a semiconductor package according to the prior art, an enlarged view in which portions are enlarged, and a diagram for explaining the flow of a bonding material.

도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따른 리드프레임의 구성과 형태를 도시한 사시도 및 단면도.2A and 2B are a perspective view and a cross-sectional view showing the configuration and form of a lead frame according to a preferred embodiment of the present invention.

도 3a 내지 도 3e는 본 발명의 바람직한 실시예에 따른 리드프레임의 변형예를 도시한 사시도.3a to 3e is a perspective view showing a modification of the lead frame according to a preferred embodiment of the present invention.

도 4는 본 발명의 바람직한 실시예에 따른 리드프레임의 다이패드에 본딩재를 사용하여 반도체 칩이 탑재된 상태를 도시한 단면도.Figure 4 is a cross-sectional view showing a state in which a semiconductor chip is mounted using a bonding material on the die pad of the lead frame according to an embodiment of the present invention.

도 5는 본 발명의 바람직한 실시예에 따른 리드프레임을 이용한 반도체 패키지의 구성을 나타낸 단면도.5 is a cross-sectional view showing the configuration of a semiconductor package using a lead frame according to an embodiment of the present invention.

<도면의 주요 참조 부호에 대한 설명><Description of Major Reference Marks in Drawing>

100.. 다이패드 110..함몰부 120..요입부100 .. die pad 110. depression 120. indentation

200..리드 300..반도체 칩 400..본딩재 200. Lead 300. Semiconductor chip 400. Bonding material

본 발명은 리드프레임과 이를 이용한 반도체 칩 패키지에 관한 것이다.The present invention relates to a lead frame and a semiconductor chip package using the same.

리드프레임은 반도체 칩(Chip)을 지지하는 단일한 틀 형태의 지지체로서 칩과 외부단자를 전기적으로 접속하는 기능과 칩에서 발생한 열을 외부로 방출하는 경로로서의 기능을 수행한다. The lead frame is a single frame support that supports a semiconductor chip, and electrically connects the chip and an external terminal and serves as a path for releasing heat generated from the chip to the outside.

최근에는 반도체칩 패키지의 두께를 현저히 줄일 수 있고, 반도체 칩에서 발생되는 열을 외부로 효과적으로 배출시킬 수 있도록 패드가 노출되어 있는 고밀도 실장용의 리드리스(leadless) 패키지가 선보이고 있다. Recently, leadless packages for high-density packaging have been introduced, which can significantly reduce the thickness of semiconductor chip packages and expose pads to effectively discharge heat generated from semiconductor chips to the outside.

리드리스 패키지는 리드가 외측에 돌출되지 않는 형태로, 도 1에 도시된 바와 같이, 다이패드(10)위에 반도체 칩(20)이 탑재되고, 이때, 다이패드(10)와 반도체 칩(20) 사이에는 본딩재(30)가 개재되어 다이패드(10) 위에 반도체 칩(20)을 고정시킨다. 또한, 반도체 칩(20)의 접속 전극과 리드부(40)가 와이어(50)를 통하여 전기적으로 접속되어 있다. 그리고 이 반도체 칩(20)은 리드부(40)의 선단부까지 피복하는 몰드 수지(60)에 의해 밀봉되어 있다. In the leadless package, the lead does not protrude to the outside, and as shown in FIG. 1, the semiconductor chip 20 is mounted on the die pad 10. In this case, the die pad 10 and the semiconductor chip 20 are mounted. A bonding material 30 is interposed therebetween to fix the semiconductor chip 20 on the die pad 10. In addition, the connecting electrode of the semiconductor chip 20 and the lead part 40 are electrically connected through the wire 50. And this semiconductor chip 20 is sealed by the mold resin 60 which coat | covers even the front-end | tip part of the lead part 40. FIG.

여기서, 반도체 칩(20)과 다이패드(10) 사이에 개재되는 본딩재(30)는 예를 들면, 본딩재로써 양면기재필름(31)의 양면에 접착층(32)이 형성된 구조이고, 다이 패드(10)와 반도체 칩(20)을 본딩재(30)를 이용하여 접착시키고 가열 및 압착함으로써 반도체 칩(20)을 고정시킨다.Here, the bonding material 30 interposed between the semiconductor chip 20 and the die pad 10 has a structure in which an adhesive layer 32 is formed on both sides of the double-sided base film 31 as a bonding material, for example. The semiconductor chip 20 is fixed by bonding (10) and the semiconductor chip 20 with the bonding material 30, and heating and pressing.

이때, 본딩재(30)의 접착층(32)은 가열에 의해 다이패드면을 따라 외곽으로(도 1의 화살표 참조) 유동하게 되는데, 이러한 유동은 접착층(32)의 중심부에서 외곽으로 갈수록 커진다. 따라서, 접착층의 유동은 균일하지 않아서 후공정으로 인한 냉각 및 감압시 불균일한 접착층으로 인해 냉각속도에 차이가 발생할 뿐만 아니라, 유동량의 차이로 인해 본딩재(30) 상면에 고정된 반도체 칩(20)의 위치도 변동하는 문제점이 있다.At this time, the adhesive layer 32 of the bonding material 30 flows outward along the die pad surface (see arrows in FIG. 1) by heating, and this flow increases from the center of the adhesive layer 32 to the outside. Therefore, the flow of the adhesive layer is not uniform, so that the cooling rate is reduced due to the non-uniform adhesive layer during cooling and decompression due to the post-process, and the semiconductor chip 20 fixed to the upper surface of the bonding material 30 due to the difference in flow amount. There is also a problem that the position of.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 다이패드와 반도체 칩 사이에 개재되는 본딩재의 불균일한 유동을 방지하여 그 위에 접착되는 반도체 칩의 유동을 방지할 수 있는 리드프레임 및 이를 이용한 반도체 패키지를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, a lead frame that can prevent the non-uniform flow of the bonding material interposed between the die pad and the semiconductor chip to prevent the flow of the semiconductor chip adhered thereon and using the same The purpose is to provide a semiconductor package.

상기와 같은 목적을 달성하기 위하여 본 발명은 함몰부와 요입부가 형성된 다이패드를 사용하여, 그 상면에 탑재되는 반도체 칩의 이동을 최소화 할 수 있는 리드프레임 및 이를 이용한 반도체 패키지를 제공한다.In order to achieve the above object, the present invention provides a lead frame and a semiconductor package using the same, by using a die pad formed with a recess and a recess, to minimize the movement of the semiconductor chip mounted on the upper surface.

본 발명의 일 측면에 따르면, 리드프레임은, 상면에 반도체 칩이 탑재되는 다이패드와, 다이패드와 이격되어 배열된 리드를 포함하고, 다이패드는 반도체 칩이 탑재되는 부위가 함몰되어 형성된 함몰부 및 함몰부의 표면에서 소정의 패턴으 로 더 함몰되어 형성된 요입부를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, the lead frame includes a die pad on which a semiconductor chip is mounted, and a lead spaced apart from the die pad, and the die pad is formed by recessing a portion on which the semiconductor chip is mounted. And a recessed portion formed by further recessing in a predetermined pattern on the surface of the recessed portion.

바람직하게, 함몰부 및 요입부에는 본딩재가 삽입된다.Preferably, a bonding material is inserted into the depressions and recesses.

여기서, 본딩재는 양면기재필름과 양면기재필름 양면에 구비된 접착층을 포함한다.Here, the bonding material includes a double-sided base film and an adhesive layer provided on both sides of the double-sided base film.

본 발명의 다른 측면에 따르면, 반도체 패키지는, 반도체 칩과, 반도체 칩이 탑재되고, 반도체 칩이 탑재되는 부위가 함몰되어 형성된 함몰부와 함몰부의 표면에서 소정의 패턴으로 더 함몰되어 형성된 요입부를 구비한 다이패드와, 반도체 칩과 다이패드 사이에 개재되어 이들을 접착하는 본딩재와, 다이패드와 이격되어 배열된 리드와, 반도체 칩의 전극과 리드간을 전기적으로 연결하는 본딩 와이어 및 반도체 칩이 탑재된 다이패드, 본딩 와이어로 연결된 반도체 칩 및 리드를 밀봉하는 몰딩 수지를 포함한다.According to another aspect of the present invention, a semiconductor package includes a semiconductor chip, a recess in which a semiconductor chip is mounted, and a recess in which a portion on which the semiconductor chip is mounted is recessed and a recess formed in a predetermined pattern on the surface of the recess. A die pad, a bonding material interposed between the semiconductor chip and the die pad and bonded thereto, a lead spaced apart from the die pad, a bonding wire and a semiconductor chip electrically connecting the electrodes and the leads of the semiconductor chip to be mounted. Die pads, semiconductor chips connected by bonding wires, and molding resin for sealing the leads.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the present specification and claims should not be construed as being limited to the common or dictionary meanings, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따른 리드프레임을 도시한 것으로 도 2a는 리드프레임의 평면구조를 도시한 것이고, 도 2b는 도 2a의 B-B선에 따른 리드프레임의 단면구조를 개략적으로 도시한 것이다.2A and 2B illustrate a lead frame according to a preferred embodiment of the present invention. FIG. 2A illustrates a planar structure of a lead frame, and FIG. 2B schematically illustrates a cross-sectional structure of a lead frame according to line BB of FIG. 2A. It is shown as.

도 2a 및 도 2b를 참조하면, 리드프레임은, 반도체 칩이 탑재되는 다이패드(100)와, 다이패드(100)와 이격되어 배열된 리드(200)로 구성된다.2A and 2B, a lead frame includes a die pad 100 on which a semiconductor chip is mounted, and a lead 200 spaced apart from the die pad 100.

다이패드(100)는, 그 상면에 반도체 칩이 탑재되는 것으로서, 반도체 칩을 고정시키기 위해 다이패드와 반도체 칩 사이에는 본딩재가 개재된다.The die pad 100 is a semiconductor chip mounted on an upper surface thereof, and a bonding material is interposed between the die pad and the semiconductor chip to fix the semiconductor chip.

본 발명에 따른 다이패드(100)는 반도체 칩이 탑재되는 부위, 즉 다이패드(100)의 중앙 부분이 그 외곽 가장자리보다 함몰된 함몰부(110)를 구비하고, 함몰부(110)에는 함몰부(110)의 표면에서 소정의 패턴으로 함몰되어 형성된 요입부(120)가 마련된다. The die pad 100 according to the present invention includes a recess 110 in which a semiconductor chip is mounted, that is, a central portion of the die pad 100 is recessed from an outer edge thereof, and the recess 110 is recessed. A recess 120 formed by recessing in a predetermined pattern on the surface of 110 is provided.

함몰부(110)는 에칭 또는 스탬핑 방법으로 형성되고, 그 두께는 다이패드(100)의 두께보다 상대적으로 얇은, 예컨대, 다이패드(100)의 반 두께 정도인 것이 바람직하다. The depression 110 is formed by an etching or stamping method, the thickness of which is preferably relatively thinner than the thickness of the die pad 100, for example, about half the thickness of the die pad 100.

이러한 함몰부(110)에는 반도체 칩과 다이패드(100)를 접착하기 위한 본딩재가 삽입된다. 여기서, 함몰부(110)는 다이패드(100)의 중앙 부분에 형성되어 그 외곽 가장자리보다 함몰되어 다이패드(100)의 외곽 부분에는 일정 높이를 갖는 턱이 형성된다. 이와 같은 구조의 턱은 반도체 칩을 부착하기 위한 본딩재가 다이패드(100)면을 따라 중심부로부터 외곽으로 유동되는 것을 한정하게 된다. 따라서, 본딩재가 균일하게 함몰부(110)에 위치 된다.A bonding material for bonding the semiconductor chip and the die pad 100 is inserted into the recess 110. Here, the depression 110 is formed in the central portion of the die pad 100 is recessed than the outer edge of the die pad 100 has a jaw having a predetermined height is formed. The jaw of such a structure limits the bonding material for attaching the semiconductor chip to the outside from the center along the die pad 100 surface. Therefore, the bonding material is uniformly positioned in the depression 110.

또한, 본딩재가 함몰부(110)에 삽입되고, 그 위에 반도체 칩이 탑재됨으로써, 반도체 패키징시 그 부피를 줄이는데 효과적이다.In addition, the bonding material is inserted into the recess 110 and the semiconductor chip is mounted thereon, which is effective to reduce the volume of the semiconductor packaging.

요입부(120)는, 함몰부(110)의 표면에서 소정의 패턴으로 함몰되어 형성되며, 요입부(120)는 상술한 함몰부(110)와 같이, 에칭(etching) 방식 또는 스탬핑(stamping) 방식으로 소정의 패턴으로 형성된다. The recess 120 is formed by recessing in a predetermined pattern on the surface of the recess 110, and the recess 120 may be etched or stamped like the recess 110 described above. In a predetermined pattern.

본 실시예에서는 요입부의 형상이 그리드 패턴으로 도시되어 있으나 다른 변형예들, 예컨대, 도 3a 내지 도 3e에 도시된 바와 같이, 다각형 패턴, 원형의 방사상 패턴, 다각형의 방사상 패턴, 벌집 패턴, 엠보싱 패턴 등의 다양한 형태가 채택될 수 있음은 물론이다.In the present embodiment, the shape of the recess is shown as a grid pattern, but other modifications, for example, as shown in FIGS. 3A to 3E, are polygonal patterns, circular radial patterns, polygonal radial patterns, honeycomb patterns, and embossed patterns. Of course, various forms such as can be adopted.

상기와 같이 함몰부(110)의 표면보다 더 함몰된 요입부(120)가 소정의 패턴으로 홈을 형성함으로써 반도체 칩을 다이패드(100) 위에 부착하는 공정에서 본딩재가 불균일하게 위치되는 것을 방지할 수 있고, 다이패드(100)의 함몰부(110)에 불균일하게 본딩재가 위치될 경우 요입부(120)로 본딩재의 접착층 물질이 흘러들어가 본딩재의 높이를 재조정할 수 있다.As described above, the recessed portion 120 recessed more than the surface of the recess 110 forms a groove in a predetermined pattern to prevent the bonding material from being unevenly positioned in the process of attaching the semiconductor chip onto the die pad 100. When the bonding material is unevenly positioned in the recess 110 of the die pad 100, the adhesive layer material of the bonding material flows into the recess 120 to readjust the height of the bonding material.

리드(200)는, 패키지에서 돌출되지 않는 형태로 다이패드(100)와 이격거리를 두고 형성된다(도 5참조).The lid 200 is formed to be spaced apart from the die pad 100 in a form that does not protrude from the package (see FIG. 5).

도 4는 본 발명에 따라 함몰부(110) 및 요입부(120)가 형성된 다이패드(100)에 본딩재(400)가 삽입되고, 그 위에 반도체 칩(300)이 접착된 상태를 도시한 도면이다.4 is a view illustrating a state in which a bonding material 400 is inserted into a die pad 100 having recesses 110 and recesses 120 formed therein, and a semiconductor chip 300 is adhered thereto. to be.

도 4에 도시된 바와 같이, 함몰부(110)에 본딩재(400)가 삽입되면, 본딩재의 접착층(410)의 유동이 요입부(120)를 향해(도 4의 화살표 참조) 발생하여 반도체 칩 고정시 본딩재(400)의 균일한 유동을 유도할 수 있다.As shown in FIG. 4, when the bonding material 400 is inserted into the depression 110, the flow of the adhesive layer 410 of the bonding material is generated toward the recessed portion 120 (see the arrow in FIG. 4) to form the semiconductor chip. When fixed, a uniform flow of the bonding material 400 may be induced.

다음으로, 이와 같이 형성된 본 발명에 따른 리드프레임은 그 위에 반도체 칩이 탑재되고, 반도체 칩의 전극과 리드프레임간을 연결하고, 밀봉하여 반도체 패키지를 형성한다.Next, in the lead frame formed according to the present invention, a semiconductor chip is mounted thereon, and the semiconductor chip is connected to the lead frame of the semiconductor chip and sealed to form a semiconductor package.

도 5는 본 발명에 따른 반도체 패키지의 구성을 개략적으로 도시한 단면도이다.5 is a cross-sectional view schematically showing the configuration of a semiconductor package according to the present invention.

도 5를 참조하면, 반도체 패키지는, 반도체 칩과, 반도체 칩이 탑재되는 다이패드(100)와, 반도체 칩(300)과 다이패드(100) 사이에 개재되어 이들을 접착하는 본딩재(400)와, 다이패드(100)와 이격되어 배열된 리드(200)와, 본딩 와이어(500) 및 몰딩수지(600)를 포함한다.Referring to FIG. 5, the semiconductor package includes a semiconductor chip, a die pad 100 on which the semiconductor chip is mounted, a bonding material 400 interposed between the semiconductor chip 300 and the die pad 100, and bonded thereto. And a lead 200 spaced apart from the die pad 100, a bonding wire 500, and a molding resin 600.

다이패드(100)는 반도체 칩이 탑재되는 부위가 함몰되어 형성된 함몰부(110)와, 함몰부(110)의 표면에서 소정의 패턴으로 함몰된 요입부(120)를 포함한다.The die pad 100 includes a recess 110 formed by recessing a portion where a semiconductor chip is mounted, and a recess 120 formed in a predetermined pattern on the surface of the recess 110.

이러한 함몰부(110)에 반도체 칩(300)과 다이패드(100)를 접착하기 위한 본딩재(400)가 삽입된다. 이때, 본딩재(400)가 함몰부(110)와 함몰부(110)의 표면에 함몰된 요입부(120)에 도포 되어, 반도체 칩(300) 부착시 균일한 본딩재(400)의 유동을 유도함으로써, 반도체 칩(300)의 움직임을 방지할 수 있고 동시에 반도체 패키징시 그 부피를 줄일 수 있다.A bonding material 400 for adhering the semiconductor chip 300 and the die pad 100 is inserted into the recess 110. In this case, the bonding material 400 is applied to the recess 110 and the recess 120 recessed on the surface of the recess 110, thereby uniformly flowing the bonding material 400 when attaching the semiconductor chip 300. By inducing, the movement of the semiconductor chip 300 can be prevented and at the same time the volume of the semiconductor chip can be reduced.

리드(200)는, 패키지에서 돌출되지 않는 형태로 다이패드(100)와 이격거리를 두고 형성된다.The lead 200 is formed to be spaced apart from the die pad 100 in a form that does not protrude from the package.

본딩 와이어(500)는 반도체 칩(300)의 전극과 리드(200)간을 전기적으로 연결하기 위해 반도체 칩(300)의 상면에 형성된 접속 전극과 리드(200)의 어느 하나에 연결된다.The bonding wire 500 is connected to any one of the connection electrode and the lead 200 formed on the upper surface of the semiconductor chip 300 to electrically connect the electrode of the semiconductor chip 300 and the lead 200.

상기와 같이 전기적으로 연결된 본딩 와이어(500), 다이패드(100), 반도체 칩(300) 및 리드(200)는 몰딩수지(600)를 이용하여 밀봉된다.As described above, the bonding wire 500, the die pad 100, the semiconductor chip 300, and the lead 200 are electrically sealed using the molding resin 600.

한편, 상술한 실시예에서 본 발명은 반도체 패키징 시 리드가 외부로 돌출되지 않는 리드리스 패키지를 예로 들어 설명되었으나, 본 발명이 이것에 의해 한정되지 않으며 본 발명의 바람직한 실시예에 따른 리드프레임은 리드리스 구조 이외의 반도체 패키지에도 적용 가능함은 물론이다.Meanwhile, in the above-described embodiment, the present invention has been described by taking a leadless package in which the lead does not protrude to the outside during semiconductor packaging, but the present invention is not limited thereto, and the lead frame according to the preferred embodiment of the present invention is a lead. It goes without saying that the present invention can be applied to a semiconductor package other than the lease structure.

이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.Although the present invention has been described above by means of limited embodiments and drawings, the present invention is not limited thereto and will be described below by the person skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of the claims.

본 발명은 반도체 칩이 탑재되는 다이패드에 함몰부 및 요입부를 형성함으로써, 본딩재의 유동량을 균일하게 하여 그 위에 접착되는 반도체 칩의 이동을 방지할 수 있다. 또한, 다이패드의 함몰된 함몰부에 본딩재를 삽입함으로써 반도체 패키징시 그 부피를 현저히 감소시킬 수 있다.According to the present invention, by forming a recess and a recess in a die pad on which a semiconductor chip is mounted, it is possible to make the flow amount of the bonding material uniform and prevent the movement of the semiconductor chip adhered thereon. In addition, by inserting the bonding material in the recessed depression of the die pad, the volume of the semiconductor packaging can be significantly reduced.

Claims (12)

상면에 반도체 칩이 탑재되는 다이패드와, 다이패드와 이격되어 배열된 리드를 구비하는 리드프레임에 있어서,A lead frame comprising a die pad on which a semiconductor chip is mounted on an upper surface thereof, and a lead arranged to be spaced apart from the die pad. 상기 다이패드는,The die pad, 상기 반도체 칩이 탑재되는 부위가 함몰되어 형성된 함몰부; 및A recess formed by recessing a portion on which the semiconductor chip is mounted; And 상기 함몰부의 표면에서 소정의 패턴으로 함몰되어 형성된 요입부(groove);를 포함하는 리드프레임.And a recess formed in a predetermined pattern on the surface of the recess. 제 1항에 있어서,The method of claim 1, 상기 요입부는 상기 함몰부의 표면에서 그리드(grid) 패턴으로 함몰되어 형성된 것을 특징으로 하는 리드프레임.The recess is a lead frame, characterized in that formed in the grid (grid) pattern on the surface of the depression. 제 1항에 있어서,The method of claim 1, 상기 요입부는 상기 함몰부의 표면에서 다각형 패턴으로 함몰되어 형성된 것을 특징으로 하는 리드프레임.The recess is a lead frame, characterized in that formed in the polygonal pattern on the surface of the depression. 제 1항에 있어서,The method of claim 1, 상기 요입부는 상기 함몰부의 표면에서 원형 방사상 패턴으로 함몰되어 형성된 것을 특징으로 하는 리드프레임.The recess is a lead frame, characterized in that formed by recessing in a circular radial pattern on the surface of the depression. 제 1항에 있어서,The method of claim 1, 상기 요입부는 상기 함몰부의 표면에서 다각형 방사상 패턴으로 함몰되어 형성된 것을 특징으로 하는 리드프레임.The recess is a lead frame, characterized in that formed in the polygonal radial pattern on the surface of the depression. 제 1항에 있어서,The method of claim 1, 상기 요입부는 상기 함몰부의 표면에서 벌집 패턴으로 함몰되어 형성된 것을 특징으로 하는 리드프레임.The recess is a lead frame, characterized in that formed in the honeycomb pattern on the surface of the depression. 제 1항에 있어서,The method of claim 1, 상기 요입부는 상기 함몰부의 표면에서 엠보싱 패턴으로 함몰되어 형성된 것을 특징으로 하는 리드프레임.The recess is a lead frame, characterized in that formed in the embossed pattern on the surface of the depression. 제 1항에 있어서,The method of claim 1, 상기 다이패드의 함몰부와 요입부는 스탬핑(stamping) 방식으로 형성된 것을 특징으로 하는 리드프레임.Recesses and recesses of the die pad leadframe, characterized in that formed in a stamping (stamping) method. 제 1항에 있어서,The method of claim 1, 상기 다이패드의 함몰부와 요입부는 에칭(etching) 방식으로 형성된 것을 특징으로 하는 리드프레임.Recesses and recesses of the die pad leadframe, characterized in that formed by etching (etching) method. 반도체 칩;Semiconductor chips; 상기 반도체 칩이 탑재되고, 상기 반도체 칩이 탑재되는 부위가 함몰되어 형성된 함몰부와 상기 함몰부의 표면에서 소정의 패턴으로 함몰되어 형성된 요입부를 구비한 다이패드;A die pad on which the semiconductor chip is mounted, and having a recess formed by recessing a portion where the semiconductor chip is mounted and a recess formed in the surface of the recess by a predetermined pattern; 상기 반도체 칩과 상기 다이패드 사이에 개재되어 이들을 접착하는 본딩재;A bonding material interposed between the semiconductor chip and the die pad and bonded thereto; 상기 다이패드와 이격되어 배열된 리드;A lead spaced apart from the die pad; 상기 반도체 칩의 전극과 상기 리드간을 전기적으로 연결하는 본딩 와이어; 및Bonding wires electrically connecting the electrodes of the semiconductor chip to the leads; And 상기 반도체 칩이 탑재된 상기 다이패드, 상기 본딩 와이어로 연결된 상기 반도체 칩 및 상기 리드를 밀봉하는 몰딩 수지;를 포함하는 반도체 칩 패키지.And a molding resin sealing the die pad on which the semiconductor chip is mounted, the semiconductor chip connected to the bonding wire, and the lead. 제 10항에 있어서,The method of claim 10, 상기 리드가 상기 패키지 외부로 돌출되지 않는 리드리스(leadless) 패키지인 것을 특징으로 하는 반도체 칩 패키지.And the lead is a leadless package that does not protrude out of the package. 제 10항에 있어서,The method of claim 10, 상기 본딩재는 양면기재필름;과 상기 양면기재필름 양면에 구비된 접착층;을 포함하는 것을 특징으로 하는 반도체 칩 패키지.The bonding material is a semiconductor chip package comprising a; a double-sided base film; and an adhesive layer provided on both sides of the double-sided base film.
KR1020050081867A 2005-09-02 2005-09-02 Lead frame having recessed diepad and semiconductor package KR100782225B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050081867A KR100782225B1 (en) 2005-09-02 2005-09-02 Lead frame having recessed diepad and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050081867A KR100782225B1 (en) 2005-09-02 2005-09-02 Lead frame having recessed diepad and semiconductor package

Publications (2)

Publication Number Publication Date
KR20070025566A true KR20070025566A (en) 2007-03-08
KR100782225B1 KR100782225B1 (en) 2007-12-05

Family

ID=38099823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050081867A KR100782225B1 (en) 2005-09-02 2005-09-02 Lead frame having recessed diepad and semiconductor package

Country Status (1)

Country Link
KR (1) KR100782225B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055984A2 (en) * 2009-11-04 2011-05-12 Lg Innotek Co., Ltd. Leadframe and method of manufacuring the same
CN109904131A (en) * 2019-02-22 2019-06-18 西安航思半导体有限公司 High-stability D FN packaging
CN109950158A (en) * 2019-02-22 2019-06-28 西安航思半导体有限公司 The preparation method of high thermal conductivity DFN packaging
CN113451227A (en) * 2019-03-06 2021-09-28 西安航思半导体有限公司 High-reliability QFN (quad Flat No lead) packaging device structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892139B2 (en) * 1998-03-27 2007-03-14 株式会社ルネサステクノロジ Semiconductor device
KR20020055903A (en) * 2000-12-29 2002-07-10 박종섭 Method of packaging a semiconductor device
JP4093818B2 (en) * 2002-08-07 2008-06-04 三洋電機株式会社 Manufacturing method of semiconductor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055984A2 (en) * 2009-11-04 2011-05-12 Lg Innotek Co., Ltd. Leadframe and method of manufacuring the same
WO2011055984A3 (en) * 2009-11-04 2011-09-22 Lg Innotek Co., Ltd. Leadframe and method of manufacuring the same
CN112435974A (en) * 2019-02-22 2021-03-02 西安航思半导体有限公司 High strength DFN packaged semiconductor device
CN109950158A (en) * 2019-02-22 2019-06-28 西安航思半导体有限公司 The preparation method of high thermal conductivity DFN packaging
CN112420532A (en) * 2019-02-22 2021-02-26 西安航思半导体有限公司 Packaging process of integrated circuit device
CN112435975A (en) * 2019-02-22 2021-03-02 西安航思半导体有限公司 Chip packaging structure
CN109904131A (en) * 2019-02-22 2019-06-18 西安航思半导体有限公司 High-stability D FN packaging
CN112563226A (en) * 2019-02-22 2021-03-26 西安航思半导体有限公司 DFN packaging device convenient for heat dissipation
CN112701054A (en) * 2019-02-22 2021-04-23 西安航思半导体有限公司 Method for manufacturing semiconductor device for electronic product
CN112420532B (en) * 2019-02-22 2022-07-19 西安航思半导体有限公司 Packaging process of pin-free DFN packaging device
CN112435975B (en) * 2019-02-22 2022-07-19 西安航思半导体有限公司 Heat dissipation DFN semiconductor device packaging structure
CN112701054B (en) * 2019-02-22 2022-07-19 西安航思半导体有限公司 Method for manufacturing DFN semiconductor device for electronic product
CN113451227A (en) * 2019-03-06 2021-09-28 西安航思半导体有限公司 High-reliability QFN (quad Flat No lead) packaging device structure
CN113451227B (en) * 2019-03-06 2022-07-19 西安航思半导体有限公司 High-reliability QFN (quad Flat No lead) packaging device structure

Also Published As

Publication number Publication date
KR100782225B1 (en) 2007-12-05

Similar Documents

Publication Publication Date Title
US6258630B1 (en) Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
WO2004004005A1 (en) Semiconductor device and its manufacturing method
KR930020649A (en) Lead frame, semiconductor integrated circuit device using same, and manufacturing method thereof
JP2006318996A (en) Lead frame and resin sealed semiconductor device
KR20020076030A (en) Semiconductor package and method for manufacturing the same
JP2004179253A (en) Semiconductor device and manufacturing method therefor
JP2012015202A (en) Semiconductor device, and method of manufacturing the same
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
KR100782225B1 (en) Lead frame having recessed diepad and semiconductor package
KR100364978B1 (en) Clamp and Heat Block for Wire Bonding in Semiconductor Package
JP2002093982A (en) Semiconductor device and manufacturing method therefor
JP2006156437A (en) Lead frame and semiconductor device
JP2010010567A (en) Semiconductor device and its nethod for manufacturing
JPH0992757A (en) Semiconductor device
JP2001177007A (en) Semiconductor device and manufacturing method thereof
KR100819794B1 (en) Lead-frame and method for manufacturing semi-conductor package using such
JP2008147267A (en) Semiconductor device and manufacturing method therefor, and lead frame with radiation board
KR100726039B1 (en) Multi-layered lead frame and manufacturing method thereof
JP2005109007A (en) Semiconductor device and its manufacturing method
JPH1168016A (en) Resin-sealed semiconductor device
KR200274132Y1 (en) Semiconductor Package Manufacturing Equipment
JPH0366150A (en) Semiconductor integrated circuit device
KR100229223B1 (en) Lead on chip type semiconductor package
JP2004273571A (en) Resin sealed semiconductor device
KR20010055923A (en) Semiconductor structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee