KR20070024678A - 온-핀 캐패시터들을 이용하는 고속 메모리 모듈 - Google Patents
온-핀 캐패시터들을 이용하는 고속 메모리 모듈 Download PDFInfo
- Publication number
- KR20070024678A KR20070024678A KR1020067027833A KR20067027833A KR20070024678A KR 20070024678 A KR20070024678 A KR 20070024678A KR 1020067027833 A KR1020067027833 A KR 1020067027833A KR 20067027833 A KR20067027833 A KR 20067027833A KR 20070024678 A KR20070024678 A KR 20070024678A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- memory
- lines
- line
- parallel
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Description
Claims (21)
- 각각이, 복수의 전송 신호선(transmission signal line) 중 하나를 경유하여 메모리 버스에 연결된 복수의 메모리 디바이스; 및상기 복수의 메모리 디바이스 중 하나에 병렬로 제1 전송 신호선 및 제1 서브 전송 신호선(sub-transmission signal line) 중 하나에 연결된 적어도 하나의 캐패시터를 포함하는 장치.
- 제1항에 있어서,상기 복수의 메모리 디바이스는 쌍들로 나뉘고, 각 쌍들은 브랜치(branch)를 형성하는 장치.
- 제2항에 있어서,하나의 캐패시터가 약 1㎊ 내지 약 40㎊의 범위에 있는 장치.
- 제2항에 있어서,하나의 캐패시터가 4㎊ 캐패시터인 장치.
- 제2항에 있어서,제2 브랜치와 평행하게 제2 TS선 및 제2 STS선 중 하나에 연결된 제2 캐패시터를 더 포함하는 장치.
- 제5항에 있어서,상기 제1 캐패시터 및 상기 제2 캐패시터는 실질적으로 동일한 크기인 장치.
- 제6항에 있어서,상기 제1 캐패시터 및 상기 제2 캐패시터는 각각 약 1㎊ 내지 약 40㎊의 범위에 있는 장치.
- 제5항에 있어서,상기 제1 캐패시터 및 상기 제2 캐패시터는 상이한 크기인 장치.
- 제8항에 있어서,상기 제1 캐패시터 및 상기 제2 캐패시터는 각각 약 1㎊ 내지 약 40㎊의 범위에 있는 장치.
- 제2항에 있어서,제1 브랜치와 병렬로 연결된 제1 복수의 캐패시터를 더 포함하고, 상기 제1 브랜치 상의 전체 캐패시턴스는 약 1㎊ 내지 약 40㎊의 범위에 있는 장치.
- 제2항에 있어서,복수의 전송 신호선 및 복수의 서브 전송 신호선 중 하나의 각각에 연결된 적어도 하나의 캐패시터를 더 포함하고, 각 캐패시터는 상기 복수의 메모리 디바이스 각각에 병렬인 장치.
- 제11항에 있어서,각각의 브랜치 상의 상기 전체 캐패시턴스는 약 1㎊ 내지 약 40㎊의 범위에 있는 장치.
- 제1항에 있어서,상기 복수의 메모리 디바이스 각각이 브랜치를 형성하고, 및제1 브랜치 상의 상기 캐패시턴스는 약 1㎊ 내지 약 40㎊의 범위에 있는 장치.
- 제13항에 있어서,복수의 전송 신호선 각각에 연결된 적어도 하나의 캐패시터를 더 포함하고, 각 캐패시터는 하나의 메모리 디바이스에 병렬로 연결된 장치.
- 제14항에 있어서,각 전송 신호선 상의 상기 캐패시턴스는 약 1㎊ 내지 약 40㎊의 범위에 있는 장치.
- 복수의 전송 신호선을 경유하여 메모리 버스에 연결된 복수의 메모리 디바이스, 및제1 전송 신호선에 연결된 적어도 하나의 캐패시터를 포함하며, 하나의 메모리 디바이스와 병렬인 상기 제1 캐패시터는 약 1㎊ 내지 약 40㎊의 범위에 있는 메모리 패키지;상기 메모리 패키지에 연결된 칩셋; 및시스템 버스를 경유하여 상기 칩셋에 연결된 프로세서를 포함하는 시스템.
- 제16항에 있어서,상기 메모리 패키지는 DIMM(dual in-line memory module)을 포함하는 시스템.
- 제17항에 있어서,상기 메모리 패키지는 SIMM(single in-line memory module)을 포함하는 시스템.
- 복수의 TS선 및 복수의 STS선 중 하나를 포함하는 PCB(printed circuit board)를 제조하는 단계;상기 복수의 TS선 및 상기 복수의 STS선 중 적어도 하나에 하나 이상의 메모리 디바이스를 연결시키는 단계를 포함하고,상기 복수의 TS선 및 상기 복수의 STS선 중 상기 하나의 각각은 메모리 버스에 또한 연결되고, 제1 TS선 및 제1 STS선 중 하나는 약 1㎊ 내지 약 40㎊의 범위에 있고 상기 복수의 메모리 디바이스 중 제1 메모리 디바이스에 병렬로 접속된 제1 캐패시터를 포함하는 방법.
- 제19항에 있어서,제2 캐패시터를 제2 TS선 및 제2 STS선 중 하나 상의 제2 메모리 디바이스와 병렬로 연결하는 단계를 더 포함하는 방법.
- 제19항에 있어서,상기 복수의 TS선 및 상기 복수의 STS선 중 상기 하나의 각각 상의 개별적인 메모리 디바이스와 적어도 하나의 캐패시터를 병렬로 연결시키는 단계를 더 포함하는 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/882,626 US7336098B2 (en) | 2004-06-30 | 2004-06-30 | High speed memory modules utilizing on-pin capacitors |
US10/882,626 | 2004-06-30 | ||
PCT/US2005/022855 WO2006004711A1 (en) | 2004-06-30 | 2005-06-24 | High speed memory modules utilizing on-pin capacitors |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070024678A true KR20070024678A (ko) | 2007-03-02 |
KR100909112B1 KR100909112B1 (ko) | 2009-07-23 |
Family
ID=35219442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020067027833A KR100909112B1 (ko) | 2004-06-30 | 2005-06-24 | 온-핀 캐패시터들을 이용하는 고속 메모리 모듈 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7336098B2 (ko) |
JP (1) | JP2008503005A (ko) |
KR (1) | KR100909112B1 (ko) |
CN (1) | CN1973277B (ko) |
DE (1) | DE112005001524T5 (ko) |
TW (1) | TWI317070B (ko) |
WO (1) | WO2006004711A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9978460B2 (en) | 2015-12-22 | 2018-05-22 | Samsung Electronics Co., Ltd. | Memory module including on-die termination circuit and control method thereof |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101398747A (zh) * | 2007-09-28 | 2009-04-01 | 鸿富锦精密工业(深圳)有限公司 | 支持混合式存储器的主机板 |
TW200921595A (en) * | 2007-11-14 | 2009-05-16 | Darfon Electronics Corp | Multi-lamp backlight apparatus |
US8308304B2 (en) * | 2008-06-17 | 2012-11-13 | The Invention Science Fund I, Llc | Systems associated with receiving and transmitting information related to projection |
US8390316B2 (en) * | 2008-09-09 | 2013-03-05 | Airmar Technology Corporation | Termination resistor scheme |
US7915912B2 (en) * | 2008-09-24 | 2011-03-29 | Rambus Inc. | Signal lines with internal and external termination |
US8626997B2 (en) * | 2009-07-16 | 2014-01-07 | Micron Technology, Inc. | Phase change memory in a dual inline memory module |
US9402320B2 (en) | 2012-11-15 | 2016-07-26 | International Business Machines Corporation | Electronic component assembly |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940016243A (ko) * | 1992-12-26 | 1994-07-22 | 김광호 | 싱글 인 라인 메모리 모듈(simm; single in line memory module) |
JP3399630B2 (ja) * | 1993-09-27 | 2003-04-21 | 株式会社日立製作所 | バスシステム |
IT1274537B (it) * | 1994-05-20 | 1997-07-17 | Fujitsu Ltd | Apparato a circuito elettronico per trasmettere segnali attraverso un bus e dispositivo a semiconduttore per generare una predeterminata tensione stabile |
JPH07321828A (ja) | 1994-05-20 | 1995-12-08 | Fujitsu Ltd | 電子装置 |
JP3293756B2 (ja) * | 1997-02-27 | 2002-06-17 | キンセキ株式会社 | 電圧制御回路及びそれを用いた温度補償型圧電発振器 |
JP2002025244A (ja) * | 2000-07-10 | 2002-01-25 | Mitsubishi Electric Corp | メモリモジュール |
US6745268B1 (en) | 2000-08-11 | 2004-06-01 | Micron Technology, Lnc. | Capacitive multidrop bus compensation |
US6522165B2 (en) * | 2001-06-29 | 2003-02-18 | Intel Corporation | Bus termination scheme for flexible uni-processor and dual processor platforms |
JP3821678B2 (ja) * | 2001-09-06 | 2006-09-13 | エルピーダメモリ株式会社 | メモリ装置 |
KR100450677B1 (ko) | 2002-06-04 | 2004-10-01 | 삼성전자주식회사 | 고주파 잡음을 감소시키는 데이터 버스 구조를 가지는반도체 메모리 장치 |
JP3866618B2 (ja) * | 2002-06-13 | 2007-01-10 | エルピーダメモリ株式会社 | メモリシステム及びその制御方法 |
JP3886425B2 (ja) * | 2002-07-29 | 2007-02-28 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
JP4094370B2 (ja) * | 2002-07-31 | 2008-06-04 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
DE60221407T2 (de) * | 2002-11-21 | 2008-08-07 | Qimonda Ag | Speichersystem und Speichersubsystem |
US7334141B2 (en) * | 2003-04-23 | 2008-02-19 | Dell Products L.P. | Method of saving energy in an information handling system by controlling a main converter based on the amount of power drawn by the system |
US20050050285A1 (en) * | 2003-08-26 | 2005-03-03 | Haas William Robert | Memory control system and method for installing new memory |
US7151683B2 (en) * | 2004-06-30 | 2006-12-19 | Intel Corporation | High speed memory modules utilizing on-trace capacitors |
-
2004
- 2004-06-30 US US10/882,626 patent/US7336098B2/en not_active Expired - Fee Related
-
2005
- 2005-06-24 CN CN2005800211764A patent/CN1973277B/zh not_active Expired - Fee Related
- 2005-06-24 WO PCT/US2005/022855 patent/WO2006004711A1/en active Application Filing
- 2005-06-24 KR KR1020067027833A patent/KR100909112B1/ko active IP Right Grant
- 2005-06-24 JP JP2007516855A patent/JP2008503005A/ja active Pending
- 2005-06-24 DE DE112005001524T patent/DE112005001524T5/de not_active Withdrawn
- 2005-06-29 TW TW094121833A patent/TWI317070B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9978460B2 (en) | 2015-12-22 | 2018-05-22 | Samsung Electronics Co., Ltd. | Memory module including on-die termination circuit and control method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN1973277A (zh) | 2007-05-30 |
US7336098B2 (en) | 2008-02-26 |
JP2008503005A (ja) | 2008-01-31 |
WO2006004711A1 (en) | 2006-01-12 |
DE112005001524T5 (de) | 2007-05-16 |
CN1973277B (zh) | 2012-11-21 |
TWI317070B (en) | 2009-11-11 |
TW200619955A (en) | 2006-06-16 |
KR100909112B1 (ko) | 2009-07-23 |
US20060001443A1 (en) | 2006-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100909112B1 (ko) | 온-핀 캐패시터들을 이용하는 고속 메모리 모듈 | |
US8130560B1 (en) | Multi-rank partial width memory modules | |
US7624245B2 (en) | Memory systems for automated computing machinery | |
US20080091888A1 (en) | Memory system having baseboard located memory buffer unit | |
US8559190B2 (en) | Memory systems and method for coupling memory chips | |
KR100957875B1 (ko) | 온 트레이스 커패시터를 이용하는 고속 메모리 모듈 | |
CN107507637B (zh) | 一种低功耗双列直插式存储器及其增强驱动方法 | |
US20080215790A1 (en) | Memory systems for automated computing machinery | |
US6715014B1 (en) | Module array | |
US8144481B2 (en) | Memory board structure having stub resistor on main board | |
CN100498752C (zh) | 高速存储器模块 | |
CN217880301U (zh) | 数据背板 | |
CN110839314B (zh) | Pcb板 | |
US7004759B2 (en) | Modules having a plurality of contacts along edges thereof configured to conduct signals to the modules and further having a plurality of contacts along edges thereof configured to conduct signals from the modules | |
WO2009045493A1 (en) | Memory device | |
CN113703531A (zh) | 内存条扩展装置 | |
CN117909273A (zh) | 一种计算设备 | |
CN101676893B (zh) | 主板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 10 |