KR20070019480A - 반도체 메모리 장치 및 이의 테스트 시스템 - Google Patents
반도체 메모리 장치 및 이의 테스트 시스템 Download PDFInfo
- Publication number
- KR20070019480A KR20070019480A KR1020050074493A KR20050074493A KR20070019480A KR 20070019480 A KR20070019480 A KR 20070019480A KR 1020050074493 A KR1020050074493 A KR 1020050074493A KR 20050074493 A KR20050074493 A KR 20050074493A KR 20070019480 A KR20070019480 A KR 20070019480A
- Authority
- KR
- South Korea
- Prior art keywords
- clock signal
- signal
- mode
- semiconductor device
- generating
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3173—Marginal testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
Abstract
Description
Claims (17)
- 제1 모드시에는 클럭 신호와 상보 클럭 신호에 응답하여 내부 클럭 신호를 생성하며, 제2 모드시에는 상기 클럭 신호와 기준 전압에 응답하여 상기 내부 클럭 신호를 생성하는 클럭 버퍼;상기 일정한 "위상 및 펄스폭"을 가지는 제1 및 제2 신호를 각각 발생하는 제1 및 제2 회로;상기 상보 클럭 신호와 상기 기준 전압에 응답하여 가변되는 "위상 및 펄스폭"을 가지는 마진 제어 신호를 생성하는 마진 제어 신호 발생 회로;상기 제2 신호와 상기 마진 제어 신호를 수신하고, 제1 모드시에는 상기 제2 신호를 전송하며, 제2 모드시에는 상기 마진 제어 신호를 전송하는 마진 제어 회로; 및제1 모드시에는 상기 제1 및 제2 신호에 응답하여 상기 제3 신호를 생성하고, 제2 모드시에는 상기 제1 신호와 상기 마진 제어 신호에 응답하여 상기 제3 신호를 생성하는 제3 회로를 구비하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 반도체 장치는외부로부터 제1 모드시에는 일정한 "위상 및 펄스폭"을 가지는 상기 클럭 신호와 상기 상보 클럭 신호를 제공받고, 제2 모드시에는 일정한 "위상 및 펄스폭"을 가지는 상기 클럭 신호와 가변되는 "위상 및 펄스폭"을 가지는 상기 상보 클럭 신 호를 제공받는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 반도체 장치는상기 클럭 신호 및 상보 클럭 신호의 제1 레벨은 "기준 전압 + α(정수)"의 전압 값을 가지고, 상기 클럭 신호 및 상기 상보 클럭 신호는 제2 레벨은 "기준 전압(Vref) - α(정수)"의 전압 값을 가지는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 클럭 버퍼는상기 상보 클럭 신호와 상기 기준 전압을 수신하고, 제1 모드시에는 상기 상보 클럭 신호를 전송하며 제2 모드시에는 상기 기준 전압을 전송하는 스위치; 및상기 스위치의 출력 신호와 상기 클럭 신호를 비교하여 상기 내부 클럭 신호를 생성하는 비교기를 구비하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 클럭 버퍼는상기 클럭 신호와 상기 상보 클럭 신호를 비교하여 제1 내부 클럭 신호를 생성하는 제1 비교기;상기 클럭 신호와 상기 기준 전압을 비교하여 제2 내부 클럭 신호를 생성하는 제2 비교기; 및제1 모드시에는 상기 제1 내부 클럭 신호를 상기 내부 클럭 신호로서 전송하고, 제2 모드시에는 상기 제2 내부 클럭 신호를 상기 내부 클럭 신호로서 전송하는 스위치를 구비하는 것을 특징으로 하는 반도체 장치.
- 제5항에 있어서, 상기 스위치는먹스인 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 마진 제어 신호 발생 회로는상기 상보 클럭 신호와 상기 기준 전압을 비교하여 상기 마진 제어 신호를 생성하는 비교기인 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 마진 제어 회로는상기 제2 신호와 상기 마진 제어 신호를 수신하고, 제1 모드시에는 상기 제2 신호를 전송하며, 제2 모드시에는 상기 마진 제어 신호를 전송하는 먹스인 것을 특징으로 하는 반도체 장치.
- 제1 모드시에는 상기 클럭 신호 및 상보 클럭 신호에 응답하여 생성된 내부 클럭 신호에 따라 동작을 수행하고, 제2 모드시에는 상기 클럭 신호와 기준 전압에 응답하여 생성된 상기 내부 클럭 신호에 따라 동작을 수행하며, 제2 모드시에는 상기 상보 클럭 신호와 상기 기준 전압에 응답하여 생성된 마진 제어 신호에 따라 내부 신호들의 타이밍 마진을 가변하는 반도체 장치; 및제1 모드시에는 일정한 "위상 및 펄스폭"을 가지는 클럭 신호 및 상보 클럭 신호를 발생하고, 제2 모드시에는 일정한 "위상 및 펄스폭"을 가지는 상기 클럭 신호와, 가변되는 "위상 및 펄스폭"을 가지는 상기 상보 클럭 신호를 발생하는 테스트 장치를 구비하는 것을 특징으로 하는 테스트 시스템.
- 제9항에 있어서, 상기 반도체 장치는제1 모드시에는 상기 클럭 신호와 상기 상보 클럭 신호에 응답하여 상기 내부 클럭 신호를 생성하며, 제2 모드시에는 상기 클럭 신호와 상기 기준 전압에 응답하여 상기 내부 클럭 신호를 생성하는 클럭 버퍼;상기 일정한 "위상 및 펄스폭"을 가지는 제1 및 제2 신호를 각각 발생하는 제1 및 제2 회로;상기 상보 클럭 신호와 상기 기준 전압에 응답하여 가변되는 "위상 및 펄스폭"을 가지는 상기 마진 제어 신호를 생성하는 마진 제어 신호 발생 회로;상기 제2 신호와 상기 마진 제어 신호를 수신하고, 제1 모드시에는 상기 제2 신호를 전송하며, 제2 모드시에는 상기 마진 제어 신호를 전송하는 마진 제어 회로; 및제1 모드시에는 상기 제1 및 제2 신호에 응답하여 상기 제3 신호를 생성하고, 제2 모드시에는 상기 제1 신호와 상기 마진 제어 신호에 응답하여 상기 제3 신호를 생성하는 제3 회로를 구비하는 것을 특징으로 하는 테스트 시스템.
- 제9항에 있어서, 상기 반도체 장치는외부로부터 제1 모드시에는 일정한 "위상 및 펄스폭"을 가지는 상기 클럭 신호와 상기 상보 클럭 신호를 제공받고, 제2 모드시에는 일정한 "위상 및 펄스폭"을 가지는 상기 클럭 신호와 가변되는 "위상 및 펄스폭"을 가지는 상기 상보 클럭 신호를 제공받는 것을 특징으로 하는 테스트 시스템.
- 제9항에 있어서, 상기 반도체 장치는상기 클럭 신호 및 상보 클럭 신호의 제1 레벨은 "기준 전압 + α(정수)"의 전압 값을 가지고, 상기 클럭 신호 및 상기 상보 클럭 신호는 제2 레벨은 "기준 전압(Vref) - α(정수)"의 전압 값을 가지는 것을 특징으로 하는 테스트 시스템.
- 제9항에 있어서, 상기 클럭 버퍼는상기 상보 클럭 신호와 상기 기준 전압을 수신하고, 제1 모드시에는 상기 상보 클럭 신호를 전송하며 제2 모드시에는 상기 기준 전압을 전송하는 스위치; 및상기 스위치의 출력 신호와 상기 클럭 신호를 비교하여 상기 내부 클럭 신호를 생성하는 비교기를 구비하는 것을 특징으로 하는 테스트 시스템.
- 제9항에 있어서, 상기 클럭 버퍼는상기 클럭 신호와 상기 상보 클럭 신호를 비교하여 제1 내부 클럭 신호를 생성하는 제1 비교기;상기 클럭 신호와 상기 기준 전압을 비교하여 제2 내부 클럭 신호를 생성하 는 제2 비교기; 및제1 모드시에는 상기 제1 내부 클럭 신호를 상기 내부 클럭 신호로서 전송하고, 제2 모드시에는 상기 제2 내부 클럭 신호를 상기 내부 클럭 신호로서 전송하는 스위치를 구비하는 것을 특징으로 하는 테스트 시스템.
- 제14항에 있어서, 상기 스위치는먹스인 것을 특징으로 하는 테스트 시스템.
- 제9항에 있어서, 상기 마진 제어 신호 발생 회로는상기 상보 클럭 신호와 상기 기준 전압을 비교하여 상기 마진 제어 신호를 생성하는 비교기인 것을 특징으로 하는 테스트 시스템.
- 제9항에 있어서, 상기 마진 제어 회로는상기 제2 신호와 상기 마진 제어 신호를 수신하고, 제1 모드시에는 상기 제2 신호를 전송하며, 제2 모드시에는 상기 마진 제어 신호를 전송하는 먹스인 것을 특징으로 하는 테스트 시스템.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050074493A KR100782480B1 (ko) | 2005-08-12 | 2005-08-12 | 반도체 메모리 장치 및 이의 테스트 시스템 |
US11/499,661 US7543210B2 (en) | 2005-08-12 | 2006-08-07 | Semiconductor device and test system thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050074493A KR100782480B1 (ko) | 2005-08-12 | 2005-08-12 | 반도체 메모리 장치 및 이의 테스트 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070019480A true KR20070019480A (ko) | 2007-02-15 |
KR100782480B1 KR100782480B1 (ko) | 2007-12-05 |
Family
ID=37741792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050074493A KR100782480B1 (ko) | 2005-08-12 | 2005-08-12 | 반도체 메모리 장치 및 이의 테스트 시스템 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7543210B2 (ko) |
KR (1) | KR100782480B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100801054B1 (ko) * | 2005-10-08 | 2008-02-04 | 삼성전자주식회사 | 반도체 회로의 타이밍 마진 측정 장치 및 이를 포함한 온칩특성 측정 장치 |
KR20230060135A (ko) * | 2021-10-27 | 2023-05-04 | 경희대학교 산학협력단 | 발광 제어 신호를 생성하는 신호 생성 장치 및 그 동작방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100902048B1 (ko) * | 2007-05-14 | 2009-06-15 | 주식회사 하이닉스반도체 | 반도체 장치의 어드레스 수신회로 |
US10163899B2 (en) * | 2016-11-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Temperature compensation circuits |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3487532B2 (ja) * | 1996-07-08 | 2004-01-19 | 株式会社東芝 | データ処理装置、半導体記憶装置、及びデータ処理方法 |
JP3309782B2 (ja) * | 1997-06-10 | 2002-07-29 | 日本電気株式会社 | 半導体集積回路 |
KR100275108B1 (ko) * | 1997-06-30 | 2000-12-15 | 김영환 | 반도체메모리장치 |
JP3945897B2 (ja) * | 1998-03-20 | 2007-07-18 | 富士通株式会社 | 半導体装置 |
JP3953206B2 (ja) * | 1998-09-24 | 2007-08-08 | 富士通株式会社 | 高速クロックに対応可能な入力バッファを持つ集積回路装置 |
JP3504220B2 (ja) * | 2000-06-23 | 2004-03-08 | 株式会社東芝 | 半導体集積回路及びその内部基準電位変更方法 |
KR100370134B1 (ko) * | 2000-12-05 | 2003-01-29 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100384061B1 (ko) * | 2001-02-12 | 2003-05-14 | 삼성전자주식회사 | 반도체 메모리 장치에 적용되는 센스 증폭기의 제로 마진인에이블 조절 장치 및 방법 |
JP2002298580A (ja) * | 2001-03-28 | 2002-10-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004158144A (ja) * | 2002-11-07 | 2004-06-03 | Renesas Technology Corp | 半導体集積回路 |
KR100520178B1 (ko) * | 2003-03-28 | 2005-10-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 입력 버퍼 |
-
2005
- 2005-08-12 KR KR1020050074493A patent/KR100782480B1/ko active IP Right Grant
-
2006
- 2006-08-07 US US11/499,661 patent/US7543210B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100801054B1 (ko) * | 2005-10-08 | 2008-02-04 | 삼성전자주식회사 | 반도체 회로의 타이밍 마진 측정 장치 및 이를 포함한 온칩특성 측정 장치 |
KR20230060135A (ko) * | 2021-10-27 | 2023-05-04 | 경희대학교 산학협력단 | 발광 제어 신호를 생성하는 신호 생성 장치 및 그 동작방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100782480B1 (ko) | 2007-12-05 |
US7543210B2 (en) | 2009-06-02 |
US20070034868A1 (en) | 2007-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4685482B2 (ja) | メモリモジュール | |
US7607055B2 (en) | Semiconductor memory device and method of testing the same | |
US6857093B2 (en) | Semiconductor integrated circuit device capable of self-testing internal power supply currents provided to internal circuits integrated on chip | |
KR20080006888A (ko) | 저속 테스트 동작이 가능한 반도체 메모리 장치 및 반도체메모리 장치의 테스트 방법 | |
KR950015397A (ko) | 반도체 메모리장치의 멀티비트 테스트회로 및 그 방법 | |
KR100782480B1 (ko) | 반도체 메모리 장치 및 이의 테스트 시스템 | |
US6707735B2 (en) | Semiconductor memory device | |
US9087610B2 (en) | Semiconductor memory device, semiconductor memory module and operation methods thereof | |
US8341477B2 (en) | Test board having a plurality of test modules and a test system having the same | |
US7248068B2 (en) | Semiconductor device and method for testing semiconductor device | |
US10134484B2 (en) | Semiconductor devices, semiconductor systems including the same, methods of testing the same | |
US7227810B2 (en) | Semiconductor device and testing method for semiconductor device | |
US7783942B2 (en) | Integrated circuit device with built-in self test (BIST) circuit | |
US20170148528A1 (en) | Semiconductor device and semiconductor system including the same | |
US8201034B2 (en) | Memory device and related testing method | |
KR100587233B1 (ko) | 반도체 메모리소자의 번인테스트 방법 | |
JP2011080808A (ja) | 半導体集積回路および半導体集積回路のテスト方法 | |
KR100337206B1 (ko) | 모드 레지스터 세팅장치 | |
US8310881B2 (en) | Semiconductor device testing memory cells and test method | |
KR20050111480A (ko) | 메모리 테스트 장치 및 이를 수행하는 방법 | |
KR20070087456A (ko) | 입출력 센스앰프 구동회로 및 이를 구비하는 반도체 메모리장치 | |
KR20110073966A (ko) | 반도체 메모리 장치 | |
KR100186335B1 (ko) | 디램 메모리의 병렬시험회로 | |
KR20050118808A (ko) | 기준전압의 레벨을 선택하기 위한 테스트모드를 갖는반도체메모리소자 | |
CN114822621A (zh) | 信号接收电路、存储器及控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141031 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20191031 Year of fee payment: 13 |