KR20070009150A - Chip package having heat spreading property - Google Patents

Chip package having heat spreading property Download PDF

Info

Publication number
KR20070009150A
KR20070009150A KR1020050064205A KR20050064205A KR20070009150A KR 20070009150 A KR20070009150 A KR 20070009150A KR 1020050064205 A KR1020050064205 A KR 1020050064205A KR 20050064205 A KR20050064205 A KR 20050064205A KR 20070009150 A KR20070009150 A KR 20070009150A
Authority
KR
South Korea
Prior art keywords
heat dissipation
chip
substrate
dissipation plate
chip package
Prior art date
Application number
KR1020050064205A
Other languages
Korean (ko)
Inventor
이재찬
강규철
조한진
김기중
허대헌
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050064205A priority Critical patent/KR20070009150A/en
Publication of KR20070009150A publication Critical patent/KR20070009150A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

A chip package with a heat radiating characteristic is provided to easily radiate the heat generated from a chip attached to the upper surface of an internal heat radiating plate by including an internal heat radiating plate with a broad area while using a substrate of a multilayered structure. A first substrate structure(110a) is made of at least one layer, including a plurality of through holes penetrating the upper surface of an uppermost layer and the lower surface of a lowermost layer. An external heat-radiating plate(140) is formed on the lower surface of the lowermost layer of the first substrate structure. The through hole is filled with a thermal conductive metal material(130). An internal heat-radiating plate is formed on the upper surface of the uppermost layer of the first substrate structure. A second substrate structure(110b) is formed on the internal heat-radiating plate, made of at least one layer and including an open region penetrating the upper surface of an uppermost layer and the lower surface of the lowermost layer. A chip is attached to the upper surface of the internal heat-radiating plate exposed by the open region. The multilayered substrate can be a PCB. The area of the open region is greater than that of the chip.

Description

방열 특성을 갖는 칩 패키지{CHIP PACKAGE HAVING HEAT SPREADING PROPERTY}Chip package with heat dissipation characteristics {CHIP PACKAGE HAVING HEAT SPREADING PROPERTY}

도 1은 종래의 칩 패키지의 측단면도이다.1 is a side cross-sectional view of a conventional chip package.

도 2는 본 발명의 일실시형태에 따른 방열 특성을 갖는 칩 패키지의 측단면도이다.2 is a side cross-sectional view of a chip package having heat dissipation characteristics according to an embodiment of the present invention.

도 3은 도 2에 도시된 방열 특성을 갖는 칩 패키지의 일부를 도시한 분해 사시도이다.3 is an exploded perspective view illustrating a portion of a chip package having heat dissipation characteristics illustrated in FIG. 2.

*도면의 주요부분에 대한 부호의 설명** Explanation of symbols for main parts of drawings *

110a: 제1 기판 110b: 제2 기판110a: first substrate 110b: second substrate

120: 리드 패턴 130: 열전도성 금속제120: lead pattern 130: thermally conductive metal

140: 외부 방열 플레이트 150: 내부 방열 플레이트140: external heat dissipation plate 150: internal heat dissipation plate

170: 열전도성 접착제 180: 칩170: thermally conductive adhesive 180: chip

190: 몰딩부190: molding part

본 발명은 방열 특성을 갖는 칩 패키지에 관한 것으로, 더욱 상세하게는 다층구조의 기판을 이용하여 내부에 넓은 면적의 내부 방열 플레이트를 구비하고 상기 내부 방열 플레이트 상에 칩을 부착하며, 복수의 관통홀에 충진된 열전도성 금속제를 통해 상기 내부 방열 플레이트와 외부 방열 플레이트를 접촉시킴으로써 우수한 방열 특성을 갖는 칩 패키지에 관한 것이다.The present invention relates to a chip package having a heat dissipation characteristic, and more particularly, a multi-layered substrate having an internal heat dissipation plate having a large area therein, and attaching a chip on the internal heat dissipation plate, wherein the plurality of through holes are provided. The present invention relates to a chip package having excellent heat dissipation characteristics by contacting the inner heat dissipation plate and the outer heat dissipation plate through a thermally conductive metal filled in.

일반적으로 반도체 소자 등을 패키징하는 기술에 있어서, 반도체 소자 즉, 칩으로부터 발생되는 열을 패키지 외부로 용이하게 방출하는 기술이 요구되고 있다. 칩으로부터 발생되는 열이 효율적으로 패키지 외부로 방출되지 않는 경우, 칩의 특성 열화, 오작동 등이 발생하며, 소자의 수명을 단축시키는 등의 문제가 발생할 수 있으므로 패키지 분야에서 방열을 개선하기 위한 기술은 매우 중요하다.BACKGROUND ART In general, a technology for packaging a semiconductor device or the like is required to easily discharge heat generated from a semiconductor device, that is, a chip, to an outside of a package. If the heat generated from the chip is not efficiently discharged to the outside of the package, there may be a problem such as deterioration of the characteristics of the chip, malfunction, and shorten the life of the device. very important.

특히, 전력 증폭기 등과 같은 액티브 소자는 작동시 많은 열을 방출하기 때문에 이 열을 효율적으로 패키지의 외부로 방출하기 위한 다양한 시도가 이루어지고 있다. 이와 같은 칩 패키지의 방열을 개선하기 위한 종래의 칩 패키지 구조가 도 1에 도시된다.In particular, since active devices such as power amplifiers emit a lot of heat during operation, various attempts have been made to efficiently discharge this heat to the outside of the package. A conventional chip package structure for improving heat dissipation of such a chip package is shown in FIG. 1.

도 1은 방열 구조를 구비한 종래의 칩 패키지의 구조를 도시한 측단면도이다. 도 1을 참조하면, 종래의 칩 패키지는, 복수의 관통홀(13)이 형성된 기판(11)과, 상기 기판(11) 상면의 일영역에 형성된 내부 방열 플레이트(15)와, 상기 기판(11) 상면의 타영역에 형성된 복수의 리드 패턴(12)과, 상기 기판(11)의 하면에 형 성된 외부 방열 플레이트(14)와, 상기 외부 방열 플레이트(14) 및 내부 방열 플레이트(15)와 서로 접촉하도록 상기 관통홀(13) 내에 충진된 금속제(13')와, 상기 내부 방열 플레이트(15) 상에 부착된 칩(18)과, 상기 칩(18)과 기판(11)의 상면을 밀봉하는 몰드부(19)를 포함하여 구성된다.Figure 1 is a side cross-sectional view showing the structure of a conventional chip package having a heat dissipation structure. Referring to FIG. 1, a conventional chip package includes a substrate 11 having a plurality of through holes 13, an internal heat dissipation plate 15 formed in one region of an upper surface of the substrate 11, and the substrate 11. A plurality of lead patterns 12 formed in the other area of the upper surface, the outer heat dissipation plate 14 formed on the lower surface of the substrate 11, the outer heat dissipation plate 14 and the inner heat dissipation plate 15 The metal 13 ′ filled in the through hole 13 to contact the chip, the chip 18 attached to the internal heat dissipation plate 15, and the upper surface of the chip 18 and the substrate 11 are sealed. The mold part 19 is comprised.

이와 같은, 구조를 갖는 종래의 칩 패키지는, 칩(18)으로부터 발생되는 열을 내부 방열 플레이트(15)를 통해 금속제(13')를 거쳐 외부 방열 플레이트(14)로 방출하는 방열 구조를 구비한다. 그러나, 종래의 칩 패키지에 구비된 방열 구조는, 내부 방열 플레이트(15)가 거의 칩(18)의 면적과 동일하게 형성된다. 열은 물체의 내부로보다 면을 따라 더욱 양호하게 전달되는 특성을 가지므로 면적이 넓은 방열 플레이트를 사용하는 것이 바람직하나, 종래의 칩 패키지는 기판의 상면에 리드 패턴(12) 등의 다른 요소들을 형성하기 위한 면적이 필요하므로 넓은 방열 플레이트를 형성하는 것이 불가능하다. 즉 종래의 칩 패키지에서는, 칩(18)으로부터 방출되는 열이 내부 방열 플레이트(15)의 면을 따라 전달되는 경로가 형성되지 못하고, 관통홀에 형성된 금속제로 직접 전달됨으로써 방열의 효과가 떨어지는 문제점을 갖는다.The conventional chip package having such a structure has a heat dissipation structure for dissipating heat generated from the chip 18 to the external heat dissipation plate 14 via the metal 13 'through the internal heat dissipation plate 15. . However, in the heat dissipation structure provided in the conventional chip package, the internal heat dissipation plate 15 is formed almost equal to the area of the chip 18. It is preferable to use a heat dissipation plate having a large area because heat is better transmitted along the surface than inside the object, but a conventional chip package may use other elements such as lead patterns 12 on the upper surface of the substrate. It is impossible to form a wide heat dissipation plate because an area for forming is required. That is, in the conventional chip package, the path from which the heat emitted from the chip 18 is transmitted along the surface of the internal heat dissipation plate 15 is not formed, and is directly transmitted to the metal formed in the through hole, thereby reducing the effect of heat dissipation. Have

더하여, 상기 칩을 내부 방열 플레이트(15) 상에 부착하기 위해 사용되는 열전도성 접착제(예를 들어, Ag 함유 에폭시)(17)가 유출되어 와이어나 리드 패턴과 단락되는 것을 방지하기 위해, 유출된 접착제(17')를 수용하기 위한 댐(16)이 내부 방열 플레이트(15) 주위로 형성되어야 한다. 이와 같은, 댐(16)은 상기 내부 방열 플레이트(15)의 면적을 감소시켜 방열 효과를 저감시키는 문제를 발생시킬 뿐만 아 니라, 댐(16)을 형성하기 위한 공정이 추가됨으로써 공정을 복잡하게 하는 문제점을 발생시킨다.In addition, the thermally conductive adhesive (eg, Ag-containing epoxy) 17 used to attach the chip onto the internal heat dissipation plate 15 is leaked to prevent leakage and short-circuit with the wire or lead pattern. A dam 16 for receiving the adhesive 17 'must be formed around the internal heat dissipation plate 15. As described above, the dam 16 not only causes the problem of reducing the heat radiation effect by reducing the area of the internal heat dissipation plate 15, but also complicates the process by adding a process for forming the dam 16. Cause problems.

본 발명은 전술한 종래 기술의 문제점을 해결하기 위해 안출된 것으로, 다층구조의 기판을 이용하여 내부에 넓은 면적의 내부 방열 플레이트를 구비하고 상기 내부 방열 플레이트 상에 칩을 부착하며, 복수의 관통홀에 충진된 열전도성 금속제를 통해 상기 내부 방열 플레이트와 외부 방열 플레이트를 접촉시킴으로써 우수한 방열 특성을 갖는 칩 패키지를 제공하는데 그 목적이 있다.The present invention has been made to solve the problems of the prior art described above, using a multi-layered substrate having a large internal heat dissipation plate therein and attaching a chip on the internal heat dissipation plate, a plurality of through holes It is an object of the present invention to provide a chip package having excellent heat dissipation characteristics by contacting the inner heat dissipation plate and the outer heat dissipation plate through a thermally conductive metal filled therein.

상기 목적을 달성하기 위한 기술적 구성으로서, 본 발명은,As a technical configuration for achieving the above object, the present invention,

일층 또는 그 이상의 다층 구조로 이루어지며, 최상층의 상면과 최하층의 하면을 관통하는 복수개의 관통홀이 형성된 제1 기판 구조물;A first substrate structure formed of one or more multilayered structures, the first substrate structure having a plurality of through holes penetrating the upper surface of the uppermost layer and the lower surface of the lower layer;

상기 제1 기판 구조물 최하층의 하면에 형성된 외부 방열 플레이트;An external heat dissipation plate formed on a lower surface of the lowermost layer of the first substrate structure;

상기 관통홀에 충진된 열전도성 금속제;A thermally conductive metal filled in the through hole;

상기 제1 기판 구조물 최상층의 상면에 형성된 내부 방열 플레이트; 및An internal heat dissipation plate formed on an upper surface of the uppermost layer of the first substrate structure; And

상기 내부 방열 플레이트 상에 일층 또는 그 이상의 다층 구조로 배치되며, 최상층의 상면과 최하층의 하면을 관통하는 오픈 영역이 형성된 제2 기판 구조물을 포함하여,A second substrate structure disposed on the inner heat dissipation plate in one or more multilayered structures, the second substrate structure having an open area penetrating through an upper surface of the uppermost layer and a lower surface of the lower layer;

상기 오픈 영역에 의해 노출된 상기 내부 방열 플레이트의 상면에 칩이 부착되는 것을 특징으로 하는 방열 특성을 갖는 칩 패키지를 제공한다.A chip package having heat dissipation characteristics is provided, wherein a chip is attached to an upper surface of the internal heat dissipation plate exposed by the open area.

본 발명의 일실시형태에서, 상기 다층 기판은 인쇄 회로 기판인 것이 바람직하다.In one embodiment of the invention, the multilayer substrate is preferably a printed circuit board.

본 발명의 일실시형태에서, 오픈 영역의 면적은 상기 칩의 면적보다 큰 것이 바람직하다.In one embodiment of the present invention, the area of the open area is preferably larger than the area of the chip.

본 발명의 일실시형태에서, 상기 외부 방열 플레이트, 상기 외부 방열 플레이트 및 상기 열전도성 금속제는 Cu 또는 Al으로 이루어지는 것이 바람직하다.In one embodiment of the present invention, it is preferable that the outer heat dissipation plate, the outer heat dissipation plate, and the heat conductive metal agent are made of Cu or Al.

본 발명의 일실시형태에서, 상기 칩은 열전도성 접착제를 이용하여 상기 오픈 영역에 의해 노출된 상기 내부 방열 플레이트의 상면에 부착되는 것이 바람직하다.In one embodiment of the invention, the chip is preferably attached to the upper surface of the internal heat dissipation plate exposed by the open area using a thermally conductive adhesive.

본 발명의 일실시형태는, 상기 칩 및 상기 제2 기판 구조물의 상부를 밀봉하는 몰딩부를 더 포함할 수 있다.One embodiment of the present invention may further include a molding part sealing an upper portion of the chip and the second substrate structure.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에 도시된 구성요소 들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiment of this invention is provided in order to demonstrate this invention more completely to the person skilled in the art to which this invention belongs. Therefore, the shape and size of the components shown in the drawings may be exaggerated for more clear description.

도 2는 본 발명의 일실시형태에 따른 방열 특성을 갖는 칩 패키지의 측단면도이며, 도 3은 도 2에 도시된 방열 특성을 갖는 칩 패키지의 일부를 도시한 분해 사시도이다.2 is a side cross-sectional view of a chip package having heat dissipation characteristics according to an embodiment of the present invention, and FIG. 3 is an exploded perspective view illustrating a portion of the chip package having heat dissipation characteristics shown in FIG. 2.

도 2 및 도 3을 참조하면, 본 발명의 일실시형태에 따른 방열 특성을 갖는 칩 패키지는, 상면과 하면을 관통하는 복수개의 관통홀(130)이 형성된 제1 기판(110a); 상기 제1 기판(110a)의 하면에 형성된 외부 방열 플레이트(140); 상기 관통홀(130)에 충진된 열전도성 금속제(130'); 상기 제1 기판(110a)의 상면에 형성된 내부 방열 플레이트(150); 상기 내부 방열 플레이트(150) 상에 배치되며, 상면과 하면을 관통하는 오픈 영역(H)이 형성된 제2 기판(110b); 상기 제2 기판(110b)의 상면에 형성된 리드 패턴(120); 상기 오픈 영역(H)에 의해 노출된 상기 내부 방열 플레이트의 상면에 부착되며 상기 리드 패턴(120)과 전기적으로 연결된 칩(180); 및 상기 칩(180)과 상기 제2 기판(110b)의 상부를 밀봉하는 몰딩부(190)를 포함하여 구성된다.2 and 3, a chip package having heat dissipation characteristics according to an embodiment of the present invention may include a first substrate 110a having a plurality of through holes 130 penetrating through an upper surface and a lower surface thereof; An external heat dissipation plate 140 formed on a bottom surface of the first substrate 110a; A thermally conductive metal 130 ′ filled in the through hole 130; An internal heat dissipation plate 150 formed on an upper surface of the first substrate 110a; A second substrate 110b disposed on the inner heat dissipation plate 150 and having an open region H penetrating the upper and lower surfaces thereof; A lead pattern 120 formed on an upper surface of the second substrate 110b; A chip 180 attached to an upper surface of the internal heat dissipation plate exposed by the open area H and electrically connected to the lead pattern 120; And a molding part 190 sealing the upper portion of the chip 180 and the second substrate 110b.

상기 제1 및 제2 기판(110a, 110b)은 통상적으로 칩 패키지 분야에 이용되는 다양한 기판이 사용될 수 있다. 상기 제1 및 제2 기판(110a, 110b)은, 서로 접합되어 다층 구조로 형성되므로, 다층 구조의 기판에 적합한 것으로 알려져 있는 인쇄 회로 기판(Printed Circuit Board: PCB)인 것이 바람직하다.As the first and second substrates 110a and 110b, various substrates commonly used in the field of chip packages may be used. Since the first and second substrates 110a and 110b are bonded to each other to form a multi-layered structure, the first and second substrates 110a and 110b are preferably printed circuit boards (PCBs) that are known to be suitable for multi-layered substrates.

본 실시형태에서는 상기 제1 및 제2 기판(110a, 110b)이 각각 단일층 구조로 형성된 예를 설명하고 있으나, 필요에 따라 상기 제1 및 제2 기판(110a, 110b) 각각은 복수의 층으로 이루어진 다층 구조로 형성될 수 있다. 상기 제1 기판(110a)이 다층 구조를 갖는 기판 구조물인 경우에, 상기 관통홀(130)은 다층 구조의 기판 구조물 최상층의 상면과 최하층의 하면을 서로 관통하는 구조로 형성된다. 마찬가지로, 상기 제2 기판(110b)이 다층 구조를 갖는 기판 구조물인 경우에, 상기 오픈 영역은 다층 구조의 기판 구조물 최상층의 상면과 최하층의 하면을 서로 관통하는 구조로 형성된다.In the present embodiment, an example in which the first and second substrates 110a and 110b are formed in a single layer structure, respectively, is described. However, each of the first and second substrates 110a and 110b may be formed in a plurality of layers as necessary. It may be formed of a multi-layer structure. When the first substrate 110a is a substrate structure having a multilayer structure, the through hole 130 is formed to have a structure that penetrates the upper surface of the uppermost layer and the lower surface of the lowermost layer of the multilayer substrate structure. Similarly, when the second substrate 110b is a substrate structure having a multilayer structure, the open area is formed to have a structure that penetrates the upper surface of the uppermost layer of the multilayered substrate structure and the lower surface of the lowermost layer.

상기 제1 기판(110a)의 상하면에는 방열 플레이트(140, 150)가 형성되며, 상기 두 방열 플레이트는 상기 관통홀(130)에 충진된 열전도성 금속제(130')와 서로 접촉한다.Heat dissipation plates 140 and 150 are formed on upper and lower surfaces of the first substrate 110a, and the two heat dissipation plates contact the thermally conductive metal 130 ′ filled in the through hole 130.

상기 제1 기판(110a)의 하면에 형성된 방열 플레이트(140)는 상기 제1 기판(110a)의 상부에 제2 기판(110b)이 접합된 이후에 칩 패키지의 외부에 위치하게 되므로 외부 방열 플레이트(140)라 지칭하기로 한다. 또한, 상기 제1 기판(110a)의 상면에 형성된 방열 플레이트(150)는 상기 제1 기판(110a)의 상부에 제2 기판(110b)이 접합된 이후에 칩 패키지의 내부에 위치하게 되므로 내부 방열 플레이트(150)라 지칭하기로 한다.Since the heat dissipation plate 140 formed on the lower surface of the first substrate 110a is positioned outside the chip package after the second substrate 110b is bonded to the upper portion of the first substrate 110a, the heat dissipation plate 140 140). In addition, the heat dissipation plate 150 formed on the upper surface of the first substrate 110a is positioned inside the chip package after the second substrate 110b is bonded to the upper portion of the first substrate 110a. This is referred to as plate 150.

본 발명에서, 상기 내부 방열 플레이트(150)는 상기 제1 기판(110a) 상면의 거의 전면에 형성될 수 있으며, 그 상면에 열이 발생되는 칩이 접착된다. 열은 물 체의 내부로보다 면을 따라 더욱 양호하게 전달되는 특성을 가지므로, 본 발명에서는 종래 기술에 비해 칩과 접촉된 방열판의 면적이 넓게 확보되어 방열특성이 향상될 수 있다. 더하여, 칩(180)에서 발생하는 열은 상기 내부 방열 플레이트(150)를 통해 먼저 확산된 후, 다수의 관통홀에 충진된 금속제(130')를 거쳐 상기 외부 방열 플레이트(140)를 통해 외부로 방출되는 방열 경로를 가지므로, 본 발명에서는 열을 내부 방열 플레이트(150)에서 외부 방열 플레이트(140)로 전달할 수 있는 금속제(130')를 충진할 수 있는 관통홀(130)을 더욱 다량으로 형성할 수 있으므로 방열특성은 더욱 향상될 수 있다. 칩(180)에서 발생하는 열은 상기 내부 방열 플레이트(150)를 통해 먼저 확산된 후, 다수의 관통홀에 충진된 금속제(130')를 거쳐 상기 외부 방열 플레이트(140)를 통해 외부로 방출된다. 상기 외부 방열 플레이트(140), 상기 내부 방열 플레이트(150) 및 관통홀에 충진된 금속제(130')는 열 전도도가 우수한 금속인 Cu 또는 Al으로 이루어지는 것이 바람직하다.In the present invention, the internal heat dissipation plate 150 may be formed on an almost front surface of the upper surface of the first substrate 110a, and a chip that generates heat is adhered to the upper surface. Since heat has a better property of being transferred along the surface than in the inside of the object, in the present invention, the area of the heat sink in contact with the chip is wider than that in the prior art, and thus the heat dissipation property may be improved. In addition, heat generated from the chip 180 is first diffused through the internal heat dissipation plate 150, and then, through the metal 130 ′ filled in the plurality of through holes, to the outside through the external heat dissipation plate 140. Since there is a heat radiation path is discharged, in the present invention, the through hole 130 for filling the metal 130 'which can transfer heat from the internal heat dissipation plate 150 to the external heat dissipation plate 140 is formed in a greater amount. Since the heat dissipation characteristics can be further improved. Heat generated in the chip 180 is first diffused through the internal heat dissipation plate 150, and then is discharged to the outside through the external heat dissipation plate 140 through the metal 130 ′ filled in the plurality of through holes. . Preferably, the outer heat dissipation plate 140, the inner heat dissipation plate 150, and the metal 130 ′ filled in the through holes are made of Cu or Al, which is a metal having excellent thermal conductivity.

한편, 상기 제2 기판(110b)는 상기 제1 기판(110a) 상에 형성된 내부 방열 플레이트(150) 상부에 접합된다. 상기 제2 기판(110b)에는 상하면이 관통된 오픈 영역(H)을 가지므로, 제2 기판(110b)이 접합된 이후에는 상기 오픈 영역(H)에 의해 상기 내부 방열 플레이트(150)의 상면 일부 영역이 노출된다. 이는 도 3을 참조하면 더욱 쉽게 이해될 수 있을 것이다. 상기 제2 기판(110b)에 형성된 오픈 영역(H)에 의해 상기 내부 방열 플레이트(150)의 노출된 상면 영역은 칩(180)이 부착되는 영역이 된다.Meanwhile, the second substrate 110b is bonded to the upper portion of the internal heat dissipation plate 150 formed on the first substrate 110a. Since the second substrate 110b has an open area H through which an upper and lower surfaces penetrate, a part of an upper surface of the internal heat dissipation plate 150 is formed by the open area H after the second substrate 110b is bonded. The area is exposed. This may be more readily understood with reference to FIG. 3. The exposed upper surface area of the internal heat dissipation plate 150 by the open area H formed on the second substrate 110b becomes an area to which the chip 180 is attached.

상기 칩(180)은 다양한 방식으로 상기 내부 방열 플레이트(150)의 노출 영역에 부착될 수 있으며, 열전도성이 우수한 특징을 갖는 접착제(예를 들어, Ag함유 에폭시)(170)를 이용하여 부착되는 것이 바람직하다. 한편, 상기 오픈 영역(H)의 면적이 칩이 부착되는 면적보다 넓게 형성되는 경우, 칩과 오픈 영역(H)의 측벽 사이에 소정의 공간을 확보할 수 있으므로, 이 공간에 접착제(170)를 수용함으로써, 접착제(170)가 외부로 흘러 넘치는 것을 방지할 수 있다. 따라서, 상기 오픈 영역(H)의 면적이 칩이 부착되는 면적보다 넓게 형성되는 것이 바람직하다. 이와 같이, 본 발명은 기판 상부에 흘러 넘치는 접착제를 수용하기 위한 별도의 댐을 생략할 수 있다.The chip 180 may be attached to the exposed area of the internal heat dissipation plate 150 in various ways, and may be attached using an adhesive (eg, Ag-containing epoxy) 170 having excellent thermal conductivity. It is preferable. On the other hand, when the area of the open area H is wider than the area to which the chip is attached, a predetermined space can be secured between the chip and the side wall of the open area H, so that the adhesive 170 is applied to the space. By accommodating, it can prevent that the adhesive agent 170 flows outward. Therefore, it is preferable that the area of the open area H is wider than the area to which the chip is attached. As such, the present invention can omit a separate dam for accommodating the adhesive flowing over the substrate.

상기 칩(180)은 와이어 본딩 등을 통해 제2 기판(110b)의 상면에 형성된 리드패턴(120)에 전기적으로 연결되며, 상기 리드패턴(120)은 외부로부터 상기 칩(180)에 다양한 전기적 신호를 입력하고 칩(180)에서 생성된 신호를 외부로 출력하기 위한 패키지 단자(미도시)에 전기적으로 연결된다. 상기 패키지 단자는 당 기술 분야에 알려진 다양한 방식으로 형성될 수 있으며, 이에 대한 더욱 상세한 설명은 본 발명의 특징과는 관련이 적으므로 생략하기로 한다.The chip 180 is electrically connected to a lead pattern 120 formed on an upper surface of the second substrate 110b through wire bonding, and the lead pattern 120 is connected to the chip 180 from the outside by various electrical signals. And is electrically connected to a package terminal (not shown) for outputting a signal generated by the chip 180 to the outside. The package terminal may be formed in various ways known in the art, and a more detailed description thereof will be omitted since it is less relevant to the features of the present invention.

상기 몰딩부(190)는 상기 칩(180) 및 상기 제2 기판(110b)의 상부를 에폭시 등의 재료를 이용하여 밀봉한다. 상기 몰딩부(190)는 외부의 충격으로부터 칩(180)과 리드 패턴(120) 및 와이어 본딩 등을 보호하는 기능을 한다. 다른 실시형태에서 상기 몰딩부(19) 대신 금속 재질의 리드(lid)로 상기 칩(180)과 제2 기판(110b)의 상부를 커버할 수 도 있으며, 또 다른 실시형태에서는 몰딩부(190)의 외면에 추가적으로 금속 박막을 코팅할 수도 있다. 이와 같은 금속 재질의 리드 또는 코팅은 외부의 물리적 충격으로부터의 보호 기능 뿐만 아니라 전자파를 차폐하는 기능을 더하여 수행할 수 있다.The molding part 190 seals an upper portion of the chip 180 and the second substrate 110b using a material such as epoxy. The molding part 190 serves to protect the chip 180, the lead pattern 120, and wire bonding from an external impact. In another embodiment, an upper portion of the chip 180 and the second substrate 110b may be covered by a lid made of metal instead of the molding part 19. In another embodiment, the molding part 190 may be formed. In addition to the outer surface of the metal thin film may be coated. Such a metal lead or coating may be performed by adding a function of shielding electromagnetic waves as well as a protection from external physical shocks.

이와 같이, 본 발명은, 다층구조의 기판을 이용하여 내부에 넓은 면적의 내부 방열 플레이트를 구비함으로써 상기 내부 방열 플레이트의 상면에 부착된 칩에서 발생하는 열을 용이하게 외부로 방출할 수 있다. 더하여, 기판 상면에 추가적으로 댐을 형성하는 공정을 생략할 수 있다.As described above, according to the present invention, a heat dissipation plate having a large area therein may be easily discharged to the outside by using a substrate having a multi-layered structure. In addition, the process of additionally forming a dam on the upper surface of the substrate may be omitted.

이상에서 설명한 바와 같이, 본 발명에 따르면, 다층구조의 기판을 이용하여 내부에 넓은 면적의 내부 방열 플레이트를 구비함으로써 상기 내부 방열 플레이트의 상면에 부착된 칩에서 발생하는 열을 용이하게 외부로 방출할 수 있으며, 이를 통해 칩의 수명을 연장시키고 신뢰성을 향상시킬 수 있는 효과가 있다.As described above, according to the present invention, a heat dissipation plate having a large area therein may be easily discharged to the outside by using a multi-layered substrate. This has the effect of extending the life of the chip and improving reliability.

더하여, 본 발명에 따르며, 칩을 기판에 부착하는데 사용되는 접착제를 수용하기 위한 별도의 댐을 기판 상에 형성하는 공정을 생략함으로써 칩 패키지의 제작 공정을 단순화 시킬 수 있는 효과가 있다.In addition, according to the present invention, there is an effect that can simplify the manufacturing process of the chip package by omitting the step of forming a separate dam on the substrate for accommodating the adhesive used to attach the chip to the substrate.

Claims (8)

일층 또는 그 이상의 다층 구조로 이루어지며, 최상층의 상면과 최하층의 하면을 관통하는 복수개의 관통홀이 형성된 제1 기판 구조물;A first substrate structure formed of one or more multilayered structures, the first substrate structure having a plurality of through holes penetrating through an upper surface of an uppermost layer and a lower surface of a lower layer; 상기 제1 기판 구조물 최하층의 하면에 형성된 외부 방열 플레이트;An external heat dissipation plate formed on a lower surface of the lowermost layer of the first substrate structure; 상기 관통홀에 충진된 열전도성 금속제;A thermally conductive metal filled in the through hole; 상기 제1 기판 구조물 최상층의 상면에 형성된 내부 방열 플레이트; 및An internal heat dissipation plate formed on an upper surface of the uppermost layer of the first substrate structure; And 상기 내부 방열 플레이트 상에 일층 또는 그 이상의 다층 구조로 배치되며, 최상층의 상면과 최하층의 하면을 관통하는 오픈 영역이 형성된 제2 기판 구조물을 포함하여,A second substrate structure disposed on the inner heat dissipation plate in one or more multilayered structures, the second substrate structure having an open area penetrating through an upper surface of the uppermost layer and a lower surface of the lower layer; 상기 오픈 영역에 의해 노출된 상기 내부 방열 플레이트의 상면에 칩이 부착되는 것을 특징으로 하는 방열 특성을 갖는 칩 패키지.Chip package having a heat dissipation, characterized in that the chip is attached to the upper surface of the internal heat dissipation plate exposed by the open area. 제1항에 있어서,The method of claim 1, 상기 다층 기판은 인쇄 회로 기판인 것을 특징으로 하는 방열 특성을 갖는 칩 패키지.The multilayer substrate is a chip package having a heat dissipation characteristic, characterized in that the printed circuit board. 제1항에 있어서,The method of claim 1, 상기 오픈 영역의 면적은 상기 칩의 면적보다 큰 것을 특징으로 하는 방열 특성을 갖는 칩 패키지.Chip area having a heat dissipation, characterized in that the area of the open area is larger than the area of the chip. 제1항에 있어서,The method of claim 1, 상기 외부 방열 플레이트는 Cu 또는 Al으로 이루어진 것을 특징으로 하는 방열 특성을 갖는 칩 패키지.The external heat dissipation plate is a chip package having a heat dissipation characteristic, characterized in that consisting of Cu or Al. 제1항에 있어서,The method of claim 1, 상기 내부 방열 플레이트는 Cu 또는 Al으로 이루어진 것을 특징으로 하는 방열 특성을 갖는 칩 패키지.The internal heat dissipation plate is a chip package having a heat dissipation characteristic, characterized in that consisting of Cu or Al. 제1항에 있어서,The method of claim 1, 상기 열전도성 금속제는 Cu 또는 Al으로 이루어진 것을 특징으로 하는 방열 특성을 갖는 칩 패키지.The thermally conductive metal package is a chip package having a heat dissipation characteristic, characterized in that consisting of Cu or Al. 제1항에 있어서,The method of claim 1, 상기 칩은 열전도성 접착제를 이용하여 상기 오픈 영역에 의해 노출된 상기 내부 방열 플레이트의 상면에 부착되는 것을 특징으로 하는 방열 특성을 갖는 칩 패키지.And the chip is attached to an upper surface of the inner heat dissipation plate exposed by the open area using a thermally conductive adhesive. 제1항에 있어서,The method of claim 1, 상기 칩 및 상기 제2 기판 구조물의 상부를 밀봉하는 몰딩부를 더 포함하는 것을 특징으로 하는 방열 특성을 갖는 칩 패키지.The chip package having a heat dissipation characteristic further comprises a molding unit for sealing the upper portion of the chip and the second substrate structure.
KR1020050064205A 2005-07-15 2005-07-15 Chip package having heat spreading property KR20070009150A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050064205A KR20070009150A (en) 2005-07-15 2005-07-15 Chip package having heat spreading property

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050064205A KR20070009150A (en) 2005-07-15 2005-07-15 Chip package having heat spreading property

Publications (1)

Publication Number Publication Date
KR20070009150A true KR20070009150A (en) 2007-01-18

Family

ID=38011022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050064205A KR20070009150A (en) 2005-07-15 2005-07-15 Chip package having heat spreading property

Country Status (1)

Country Link
KR (1) KR20070009150A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053399B1 (en) * 2009-02-10 2011-08-01 삼성전기주식회사 LTC module and its manufacturing method
US8462511B2 (en) 2010-01-20 2013-06-11 Samsung Electronics Co., Ltd. Stacked semiconductor package
KR20180024434A (en) * 2016-08-30 2018-03-08 주식회사 엠디엠 Multi-layer PCB assembly having multi-directional heat-radiation structure
KR20190007980A (en) * 2017-07-14 2019-01-23 전자부품연구원 High heat radiating fan-out package and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053399B1 (en) * 2009-02-10 2011-08-01 삼성전기주식회사 LTC module and its manufacturing method
US8462511B2 (en) 2010-01-20 2013-06-11 Samsung Electronics Co., Ltd. Stacked semiconductor package
US9214403B2 (en) 2010-01-20 2015-12-15 Samsung Electronics Co., Ltd. Stacked semiconductor package
KR20180024434A (en) * 2016-08-30 2018-03-08 주식회사 엠디엠 Multi-layer PCB assembly having multi-directional heat-radiation structure
KR20190007980A (en) * 2017-07-14 2019-01-23 전자부품연구원 High heat radiating fan-out package and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US5583378A (en) Ball grid array integrated circuit package with thermal conductor
US7825498B2 (en) Semiconductor device
US7656015B2 (en) Packaging substrate having heat-dissipating structure
KR100339044B1 (en) ball grid array semiconductor package and method for making the same
KR100698526B1 (en) Substrate having heat spreading layer and semiconductor package using the same
US6803257B2 (en) Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
KR20080014004A (en) Interposer and semiconductor device
KR20010099684A (en) Tape ball grid array with interconnected ground plane
KR100236889B1 (en) Electronic part mounting board and method of manufacturing the same
JP2004023103A (en) High-voltage ball grid array (bga) package, manufacture of heat spreader for high voltage bga package, and heat spreader for high-voltage bga package
KR20070009150A (en) Chip package having heat spreading property
KR101237685B1 (en) Heat radiating substrate and method of manufacturing the same
KR101163893B1 (en) The radiant heat circuit board and the method for manufacturing the same
KR20150076816A (en) Electronic device module
JP2002057238A (en) Integrated circuit package
JP5062583B2 (en) Package for electronic components
JPWO2004068581A1 (en) Semiconductor device and support plate
JP2841945B2 (en) Semiconductor device
JP2016219535A (en) Electronic circuit device
JP3153062B2 (en) Substrate for mounting electronic components
JPH07273462A (en) Electronic part mounting substrate
JPH0897336A (en) Semiconductor device
JP2005012126A (en) Packaging structure for electronic component
KR100244090B1 (en) Package type ic device and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application