KR20070005265A - Plasma display apparatus and driving method thereof - Google Patents

Plasma display apparatus and driving method thereof Download PDF

Info

Publication number
KR20070005265A
KR20070005265A KR1020050060485A KR20050060485A KR20070005265A KR 20070005265 A KR20070005265 A KR 20070005265A KR 1020050060485 A KR1020050060485 A KR 1020050060485A KR 20050060485 A KR20050060485 A KR 20050060485A KR 20070005265 A KR20070005265 A KR 20070005265A
Authority
KR
South Korea
Prior art keywords
reset
subfield
plasma display
sustain
period
Prior art date
Application number
KR1020050060485A
Other languages
Korean (ko)
Inventor
김근수
정윤권
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050060485A priority Critical patent/KR20070005265A/en
Publication of KR20070005265A publication Critical patent/KR20070005265A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/62—Circuit arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

A plasma display device and a driving method thereof are provided to increase a driving margin of a plasma display panel by improving charging uniformity of discharge cells. A plasma display device includes a plasma display panel(PDP,500), at least one driver(502,503,504), and a reset pulse controller(501). At least two electrodes are formed on the plasma display panel. The drivers apply signals on the electrodes to drive the PDP. The reset pulse controller controls the drivers, so that plural reset pulses are applied on a reset period of at least one sub-field. The number of the reset pulses is adjusted according to the weight of the sub-field, especially, increased for the sub-field with a low weight. Two reset pulses are applied on first and second sub-fields with the lowermost weightings, while one reset pulse is applied on the reset sub-field.

Description

플라즈마 디스플레이 장치 및 그의 구동방법{Plasma Display Apparatus and Driving Method thereof}Plasma display device and driving method thereof {Plasma Display Apparatus and Driving Method}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.1 is a diagram showing the structure of a typical plasma display panel.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도.2 is a diagram illustrating a method of implementing image gradation of a conventional plasma display panel.

도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도.3 is a view illustrating a driving waveform according to a driving method of a conventional plasma display panel.

도 4는 일반적인 플라즈마 디스플레이 패널에 배기를 위한 배기관이 장착된 구조를 도시한 도.4 is a diagram illustrating a structure in which an exhaust pipe for exhausting gas is mounted on a general plasma display panel.

도 5는 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도.5 is a view for explaining a plasma display device of the present invention.

도 6은 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형을 나타낸 도.6 is a view showing a driving waveform in accordance with the driving method of the plasma display panel of the present invention;

도 7은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 개수를 조절하는 일 예를 설명하기 위한 도.7 is a view for explaining an example of adjusting the number of the reset pulse in the plasma display panel driving method of the present invention.

도 8은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 크기를 조절하는 일 예를 설명하기 위한 도.8 is a view for explaining an example of adjusting the size of the reset pulse in the plasma display panel driving method of the present invention.

***** 도면의 주요 부분에 대한 부호의 설명 ********** Explanation of symbols for the main parts of the drawing *****

100: 전면 패널 110: 후면 패널100: front panel 110: rear panel

102: 스캔 전극 103: 서스테인 전극102: scan electrode 103: sustain electrode

113: 어드레스 전극 114: 형광층113: address electrode 114: fluorescent layer

401: 배기구 501: 펄스 제어부401: exhaust port 501: pulse control unit

본 발명은 플라즈마 디스플레이 장치 및 그의 구동방법에 관한 것으로, 더욱 자세하게는 플라즈마 디스플레이 패널의 구동시 방전셀의 초기화를 안정적으로 수행하여 오방전을 방지할 수 있는 플라즈마 디스플레이 장치 및 그의 구동방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof. More particularly, the present invention relates to a plasma display device and a driving method thereof capable of stably initializing a discharge cell when driving the plasma display panel to prevent erroneous discharge.

일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel: 이하, PDP라 함.)은 전극에 교류(DC) 또는 직류(AC)전압을 인가하여 전극사이에서 가스방전을 발생시키고, 이때 발생되는 자외선 방사를 이용해 형광체를 발광시켜 화상을 표시하는 평판표시소자이다.In general, a plasma display panel (hereinafter referred to as a PDP) generates a gas discharge between electrodes by applying an alternating current (DC) or a direct current (AC) voltage to the electrodes. A flat panel display device that emits light to display an image.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.1 illustrates a structure of a general plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면 패널(100)과, 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극 (113)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.As shown in FIG. 1, a plasma display panel includes a front panel in which a plurality of sustain electrode pairs formed by pairing a scan electrode 102 and a sustain electrode 103 are arranged on a front glass 101 that is a display surface on which an image is displayed. 100 and the rear panel 110 on which the plurality of address electrodes 113 are arranged so as to intersect the plurality of sustain electrode pairs on the rear glass 111 forming the rear surface are coupled in parallel with a predetermined distance therebetween. do.

전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The front panel 100 is made of a scan electrode 102 and a sustain electrode 103, that is, a transparent electrode (a) formed of a transparent ITO material and a metal material to mutually discharge and maintain light emission of the cells in one discharge cell. The scan electrode 102 and the sustain electrode 103 provided as the bus electrode b are included in pairs. The scan electrode 102 and the sustain electrode 103 are covered by one or more upper dielectric layers 104 that limit the discharge current and insulate the electrode pairs, and to facilitate the discharge conditions on the upper dielectric layer 104 top surface. A protective layer 105 on which magnesium oxide (MgO) is deposited is formed.

후면 패널(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.The rear panel 110 is arranged such that a plurality of discharge spaces, that is, barrier ribs 112 of a stripe type (or well type) for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 113 which perform address discharge to generate vacuum ultraviolet rays are arranged in parallel with the partition wall 112. On the upper side of the rear panel 110, R, G, and B phosphors 114 which emit visible light for image display during address discharge are coated. A lower dielectric layer 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113.

이와 같은 플라즈마 디스플레이 패널에서 화상 계조를 구현하는 방법은 다음의 도 2와 같다.A method of implementing image gradation in such a plasma display panel is shown in FIG. 2.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다.2 is a diagram illustrating a method of implementing image grayscale of a conventional plasma display panel.

도 2에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고, 각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋 기간(RPD), 방전될 셀을 선택하기 위한 어드레스 기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.As shown in FIG. 2, in the conventional method of expressing a gray level of a plasma display panel, a frame is divided into several subfields having different number of emission times, and each subfield is a reset period (RPD) for initializing all cells again. ) Is divided into an address period APD for selecting a cell to be discharged and a sustain period SPD for implementing gradation according to the number of discharges. For example, when displaying an image with 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG. 2, and eight subfields. Each of the SFs SF1 to SF8 is divided into a reset period, an address period, and a sustain period.

각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다. 이러한 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 살펴보면 다음 도 3과 같다.The reset period and the address period of each subfield are the same for each subfield. The address discharge for selecting the cell to be discharged is caused by the voltage difference between the address electrode and the transparent electrode which is the scan electrode. The sustain period is increased at a rate of 2 n ( where n = 0, 1, 2, 3, 4, 5, 6, 7) in each subfield. In this way, since the sustain period is different in each subfield, the gray scale of the image is expressed by adjusting the sustain period of each subfield, that is, the number of sustain discharges. The driving waveforms according to the driving method of the plasma display panel are shown in FIG. 3.

도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도이다.3 is a diagram illustrating a driving waveform according to a driving method of a conventional plasma display panel.

도 3에 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화 시키기 위한 리셋 기간, 방전시킬 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다.As shown in FIG. 3, the plasma display panel is driven by being divided into a reset period for initializing all cells, an address period for selecting a cell to be discharged, and a sustain period for maintaining discharge of the selected cell.

리셋 기간에 있어서, 셋업 기간(SU) 동안에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 방전이 일어난다. 이 셋업 방전에 의해 어드레스전극(X)과 서스테인전극(Z)상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y)상에는 부극성의 벽전하가 쌓이게 된다. 셋 다운기간(SD)에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서부터 떨어지기 시작하여 기저전압(GND) 또는 부극성의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 인가된다. 이로인해 방전셀들 내에 미약한 소거방전이 발생되어 과도하게 형성된 벽 전하가 일부 소거되며, 이 셋 다운방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 방전셀들 내에 균일하게 잔류된다.In the reset period, the rising ramp waveform Ramp-up is simultaneously applied to all the scan electrodes Y during the setup period SU. Due to this rising ramp waveform, discharge occurs in the discharge cells of the full screen. By this setup discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y. In the set down period SD, after the rising ramp waveform is supplied, the ramp ramp starts to fall from the positive voltage lower than the peak voltage of the rising ramp waveform and then falls to the base voltage GND or a specific voltage level of the negative ramp. -down) is applied. As a result, a weak erase discharge is generated in the discharge cells, so that the excessively formed wall charge is partially erased, and the wall charge enough to cause the address discharge to be stably caused by the set down discharge remains uniformly in the discharge cells. .

어드레스기간에는 부극성 스캔 펄스(Scan)가 스캔 전극들(Y)에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 초기화기간에 생성된 상기 벽 전하에 의한 벽 전압이 더해지면서 데이터펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 방전셀들 내에는 서스테인 전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 이때, 서스테인 전극(Z)에는 셋다운 기간과 어드레스기간 동안에 스캔 전극(Y)과의 전압차를 줄여 스캔 전극(Y)과의 오방전이 일어나지 않도록 하기 위한 정극성 직류전압(Zdc)이 공급된다.In the address period, the negative scan pulse Scan is sequentially applied to the scan electrodes Y, and the positive data pulse data is applied to the address electrodes X in synchronization with the scan pulse. An address discharge is generated in the discharge cell to which the data pulse is applied while the voltage difference between the scan pulse and the data pulse and the wall voltage caused by the wall charge generated in the initialization period are added. In the discharge cells selected by the address discharge, wall charges such that a discharge can occur when a sustain voltage is applied are formed. At this time, the positive electrode DC voltage Zdc is supplied to the sustain electrode Z to reduce the voltage difference between the scan electrode Y during the set-down period and the address period so as to prevent erroneous discharge from the scan electrode Y.

서스테인 기간에는 스캔 전극들(Y)과 서스테인 전극들(Z)에 교번적으로 서스 테인 펄스(Sus)가 인가된다. 어드레스방전에 의해 선택된 방전셀은 방전셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극(Y)과 서스테인 전극(Z)사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.In the sustain period, the sustain pulse Su is applied to the scan electrodes Y and the sustain electrodes Z alternately. In the discharge cell selected by the address discharge, the sustain voltage, that is, the display discharge, is generated between the scan electrode Y and the sustain electrode Z every time the sustain pulse is applied as the wall voltage and the sustain pulse in the discharge cell are added.

서스테인 방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(Ramp-ers)이 서스테인 전극(Z)에 공급되어 전화면의 방전셀들 내에 잔류하는 벽 전하를 소거시키게 된다.After the sustain discharge is completed, a ramp waveform (Ramp-ers) having a small pulse width and a low voltage level is supplied to the sustain electrode Z to erase the wall charge remaining in the discharge cells of the full screen.

한편, 상술한 바와같은 구조를 갖는 전면 패널(100)과 후면 패널(110)은 프릿 글라스에 의해 실링되어 PDP를 이루고, 상기 PDP 내부에서 플라즈마 방전시 방전효율을 높이기 위하여 헬륨(He), 네온(Ne), 크세논(Xe) 등과 같은 불활성 가스가 주입된다. 이와 같은 불활성 가스 주입 과정은 다음의 도 4를 참조하여 설명하도록 한다. Meanwhile, the front panel 100 and the rear panel 110 having the structure as described above are sealed by frit glass to form a PDP, and in order to increase the discharge efficiency during plasma discharge inside the PDP, helium (He), neon ( Inert gas, such as Ne), xenon (Xe), is injected. This inert gas injection process will be described with reference to FIG. 4.

도 4는 일반적인 플라즈마 디스플레이 패널에 배기를 위한 배기관이 장착된 구조를 도시한 도이다.4 is a diagram illustrating a structure in which an exhaust pipe for exhausting gas is mounted on a general plasma display panel.

도 4에 도시된 바와같이, PDP는 전면 패널(100)이나 후면 패널(110)의 비방전영역에 배기 공(hole)을 형성하여 내부에 존재하는 불순 가스를 진공펌프(미도시)등에 의해 강제적으로 배기시키고, 일정한 진공도를 갖춘 상태에서 상술한 불활성 가스를 주입한다. As shown in FIG. 4, the PDP forms an exhaust hole in a non-discharge area of the front panel 100 or the rear panel 110 to forcibly remove impurities present therein by a vacuum pump (not shown). It exhausts and inerts the above-mentioned inert gas in a state with constant vacuum degree.

이때, PDP 내부에 존재하는 불순물 가스나 공기가 충분히 배기되지 않은 상태에서 불활성가 가스 주입되면 H2O, H2, O2, CO, CO2 등과 같은 불순물 가스가 다량 으로 존재하게 되어 PDP 구동시 방전셀의 방전 특성에 악영향을 끼치게 된다. 아울러, 이러한 불순물 가스는 PDP를 베이킹(baking) 장치(미도시) 내에 삽입하여 가열시키면서 배기시 각 방전셀 영역에 형성된 형광층(114) 등에서의 화학 반응의 발생으로 인해 그 농도가 더욱 높아지고 있다.At this time, when the inert gas is injected while the impurity gas or air present in the PDP is not sufficiently exhausted, a large amount of impurity gas such as H 2 O, H 2 , O 2 , CO, CO 2, etc. is discharged when the PDP is driven. The discharge characteristics of the cell are adversely affected. In addition, the impurity gas has a higher concentration due to the occurrence of a chemical reaction in the fluorescent layer 114 formed in each discharge cell region during exhausting while inserting and heating the PDP into a baking apparatus (not shown).

한편, 불순물 가스는 배기 후 도 4에서 볼 수 있는 바와 같이 배기관(301) 주변에 집중하여 남게 되는 현상이 발생하게 되는데, 이러한 배기관(401) 주변의 잔존 불순물 가스(402)에 의해 배기관(401)에 인접한 방전셀들에서의 방전 특성이 악화되며, 서스테인 기간에 적은 수의 방전 횟수를 갖는 낮은 가중치의 저계조 서브필드에서 더욱더 악화된다는 문제점이 있었다.Meanwhile, as shown in FIG. 4, the impurity gas remains concentrated around the exhaust pipe 301 after exhaust, and the exhaust pipe 401 is formed by the remaining impurity gas 402 around the exhaust pipe 401. There is a problem that the discharge characteristics in the discharge cells adjacent to are deteriorated, and are further deteriorated in the low weight low gradation subfield having a small number of discharges in the sustain period.

따라서 본 발명은 플라즈마 디스플레이 패널의 구동 시, 리셋 기간에 공급되는 리셋 펄스를 개선하여 오방전을 방지하고, 이에 따라 구동 마진을 향상시킬 수 있는 플라즈마 디스플레이 장치 및 그의 구동방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a plasma display device and a method of driving the same, which improves a driving margin by improving a reset pulse supplied in a reset period when driving a plasma display panel, thereby improving a driving margin. .

상술한 목적을 달성하기 위한 본 발명은 적어도 두 개 이상의 전극이 형성된 플라즈마 디스플레이 패널; 상기 전극에 신호를 인가하여 상기 플라즈마 디스플레이 패널을 구동시키기 위한 하나 이상의 구동부; 및 상기 구동부를 제어하여, 적어도 하나 이상의 서브필드의 리셋기간에 복수개의 리셋펄스가 인가되도록 하는 리셋펄스 제어부를 포함하는 것을 특징으로 한다.The present invention for achieving the above object is a plasma display panel formed with at least two electrodes; At least one driver for driving the plasma display panel by applying a signal to the electrode; And a reset pulse controller configured to control the driving unit to apply a plurality of reset pulses to at least one reset period of at least one subfield.

여기서, 리셋펄스 제어부는 서브필드의 가중치에 따라 리셋펄스의 수를 조절 하는 것을 특징으로 한다.Here, the reset pulse control unit may adjust the number of reset pulses according to the weight of the subfield.

또한, 리셋펄스 제어부는 가중치가 높은 서브필드에서 보다 가중치가 낮은 서브필드에서 리셋펄스의 수가 더 많도록 조절하는 것을 특징으로 한다.The reset pulse controller may control the number of reset pulses to be higher in the subfield having a lower weight than in the subfield having a high weight.

또한, 리셋펄스 제어부는 가중치가 가장 낮은 첫 번째 서브필드에서부터 두 번째 서브필드에 이르기까지의 각 서브필드의 리셋기간에 인가되는 리셋펄스의 수는 2개이고, 그 외 적어도 하나의 서브필드의 리셋기간에 인가되는 리셋펄스의 수는 1개가 되도록 조절하는 것을 특징으로 한다.In addition, the reset pulse controller controls the number of reset pulses to be applied in the reset period of each subfield from the first subfield having the lowest weight to the second subfield, and the reset period of at least one subfield. The number of reset pulses applied to is characterized in that the adjustment to be one.

또한, 리셋펄스 제어부는 서브필드의 가중치에 따라 리셋펄스의 전압 레벨을 조절하는 것을 특징으로 한다.The reset pulse controller may adjust the voltage level of the reset pulse according to the weight of the subfield.

또한, 리셋펄스 제어부는 가중치가 높은 서브필드에서 보다 가중치가 낮은 서브필드에서 리셋펄스의 전압 레벨이 더 크도록 조절하는 것을 특징으로 한다.The reset pulse controller may control the voltage level of the reset pulse to be greater in the subfield having a lower weight than in the subfield having a high weight.

또한, 전술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치의 구동방법은 복수개의 서브필드를 이용하여 화상을 구현함에 있어서, 적어도 어느 하나 이상의 서브필드의 리셋기간에 복수개의 리셋펄스를 인가하여 구동시키는 것을 특징으로 한다.In addition, the driving method of the plasma display apparatus of the present invention for achieving the above object is to implement a plurality of reset pulses in the reset period of at least one or more subfields in realizing an image using a plurality of subfields. It is characterized by.

또한, 리셋펄스의 수는 상기 서브필드의 가중치에 따라 조절하여 구동시키는 것을 특징으로 한다.The number of reset pulses may be adjusted and driven according to the weight of the subfield.

또한, 리셋펄스의 수는 가중치가 높은 서브필드에서 보다 가중치가 낮은 서브필드에서 더 많도록 조절하여 구동시키는 것을 특징으로 한다.In addition, the number of reset pulses is characterized in that the driving is adjusted to be more in the lower weight subfield than in the high weight subfield.

또한, 리셋펄스의 수는 가중치가 가장 낮은 첫 번째 서브필드에서부터 두 번 째 서브필드에 이르기까지의 각 서브필드의 리셋기간에서 2개이고, 그 외 서브필드의 리셋기간에서 1개가 되도록 조절하여 구동시키는 것을 특징으로 한다.Also, the number of reset pulses is two in the reset period of each subfield from the first subfield having the lowest weight to the second subfield, and is adjusted to be one in the reset period of the other subfield. It is characterized by.

또한, 리셋펄스의 전압 레벨은 상기 서브필드의 가중치에 따라 조절하여 구동시키는 것을 특징으로 한다.In addition, the voltage level of the reset pulse is characterized in that it is driven according to the weight of the subfield.

또한, 리셋펄스의 전압 레벨은 높은 가중치를 가진 서브필드에서 보다 낮은 가중치를 가진 서브필드에서 더 크도록 조절하여 구동시키는 것을 특징으로 한다.In addition, the voltage level of the reset pulse is characterized in that it is driven to be adjusted to be larger in the subfield with a lower weight than in the subfield with a high weight.

이하 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치 및 그의 구동방법에 대해 상세히 설명하도록 한다.Hereinafter, a plasma display device and a driving method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도면이다.5 is a view for explaining a plasma display device of the present invention.

도 5에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 전술한 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X1 내지 Xm), 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)에 구동 펄스가 인가되고 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널(500)과, 플라즈마 디스플레이 패널(500)에 형성된 어드레스 전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(502)와, 스캔 전극들(Y1 내지 Yn)을 구동하기 위한 스캔 구동부(503)와, 공통전극인 서스테인 전극들(Z)을 구동하기 위한 서스테인 구동부(504)와, 플라즈마 디스플레이 패널(500) 구동 시 전술한 스캔 구동부(503) 및 서스테인 구동부(504)를 제어하여 리셋 기간에서의 리셋 펄스의 공급을 조절하고, 어드레스 기간에서의 스캔 펄스의 공급을 조절하며, 서스테인 기간에의 서스테인 펄스의 공급을 조절하는 펄스 제어부(501), 및 각각의 구 동부(502, 503, 504)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(505)를 포함하여 이루어진다.As shown in Fig. 5, the plasma display apparatus of the present invention drives driving pulses to the address electrodes X1 to Xm, the scan electrodes Y1 to Yn, and the sustain electrode Z in the above-described reset period, address period and sustain period. Is applied and data for supplying data to the plasma display panel 500 representing an image made of a frame by the combination of at least one subfield and the address electrodes X1 to Xm formed in the plasma display panel 500. The driver 502, the scan driver 503 for driving the scan electrodes Y1 to Yn, the sustain driver 504 for driving the sustain electrodes Z serving as a common electrode, and the plasma display panel 500. In driving, the scan driver 503 and the sustain driver 504 described above are controlled to adjust the supply of the reset pulse in the reset period. A pulse control unit 501 for adjusting the supply of scan pulses and controlling a supply of the sustain pulses in the sustain period, and a driving voltage generator for supplying driving voltages required for the respective driving sections 502, 503, 504 ( 505).

한편, 상기 펄스 제어부는 도시하지는 않았지만 리셋 기간에 리셋펄스의 인가를 조절하기 위한 리셋펄스 제어부와 어드레스 기간에 어드레스펄스의 인가를 조절하기 위한 어드레스펄스 제어부 및 서스테인 기간에 서스테인펄스의 인가를 조절하기 위한 서스테인펄스 제어부를 포함하여 이루어진다.On the other hand, although not shown, the pulse control unit for controlling the application of the reset pulse in the reset period, the address pulse control unit for adjusting the application of the address pulse in the address period and the sustain pulse in the sustain period, although not shown It includes a sustain pulse control unit.

여기서, 전술한 플라즈마 디스플레이 패널(500)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 전면 패널 또는 후면 패널에 다수의 전극들 예를 들어, 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)이 쌍을 이뤄 형성되고, 전술한 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)과 교차되게 어드레스 전극들(X1 내지 Xm)이 형성된다.Here, the above-described plasma display panel 500 is bonded to the front panel (not shown) and the rear panel (not shown) at regular intervals, a plurality of electrodes, for example, scan electrodes (for example) Y1 to Yn and the sustain electrode Z are formed in pairs, and address electrodes X1 to Xm are formed to intersect the scan electrodes Y1 to Yn and the sustain electrode Z described above.

데이터 구동부(502)에는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 서브필드 맵핑회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다. 이러한 데이터 구동부(502)는 타이밍 컨트롤부(미도시)로부터의 데이터 타이밍 제어신호(CTRX)에 응답하여 데이터를 샘플링하고 래치(latch)한 다음, 그 데이터를 어드레스 전극들(X1 내지 Xm)에 공급하게 된다.The data driver 502 is subjected to inverse gamma correction and error diffusion by an inverse gamma correction circuit, an error diffusion circuit, and the like not shown, and then data mapped to each subfield is supplied by the subfield mapping circuit. The data driver 502 samples and latches data in response to a data timing control signal CTRX from a timing controller (not shown), and then supplies the data to the address electrodes X1 to Xm. Done.

스캔 구동부(503)는 리셋펄스 제어부의 제어 하에 리셋 기간동안 해당 서브필드의 계조 값에 따라 전압레벨 또는 개수가 조절된 리셋 펄스를 스캔 전극들(Y1 내지 Yn)에 공급한다. 또한 어드레스펄스 제어부의 제어 하에 어드레스 기간동안 스캔 펄스를 스캔 전극들(Y1 내지 Yn)에 공급한다. 또한, 서스테인펄스 제어부의 제어하에 서스테인 기간 동안 서스테인 펄스를 스캔 전극들(Y1 내지 Yn)에 공급한다.The scan driver 503 supplies, to the scan electrodes Y1 to Yn, a reset pulse whose voltage level or number is adjusted according to the gray level value of the corresponding subfield during the reset period under the control of the reset pulse controller. Further, under the control of the address pulse controller, a scan pulse is supplied to the scan electrodes Y1 to Yn during the address period. In addition, the sustain pulse is supplied to the scan electrodes Y1 to Yn during the sustain period under the control of the sustain pulse controller.

서스테인 구동부(504)는 타이밍 컨트롤부(미도시)의 제어 하에 하강 램프파형(Ramp-down)이 발생되는 기간과 어드레스 기간 동안 소정 크기의 바이어스전압을 서스테인 전극들(Z)에 공급하고, 서스테인 제어부의 제어에 따라 서스테인 기간 동안 스캔 구동부(503)와 교대로 동작하여 서스테인 펄스(sus)를 서스테인 전극들(Z)에 공급하게 된다.The sustain driver 504 supplies a bias voltage of a predetermined magnitude to the sustain electrodes Z during a period in which a ramp ramp down occurs and an address period under the control of a timing controller (not shown). According to the control of the control unit alternately with the scan driver 503 during the sustain period to supply the sustain pulse (sus) to the sustain electrodes (Z).

한편, 펄스 제어부(501)는 리셋 기간에서 스캔 구동부(503) 또는 서스테인 구동부(504)의 동작 타이밍과 동기화를 제어하기 위한 소정의 제어신호를 리셋펄스 제어부에 공급하고, 어드레스 기간에서는 스캔 펄스를 조절하도록 제어신호를 어드레스펄스 제어부에 공급하며, 서스테인 기간에서 서스테인 펄스를 조절하도록 제어신호를 서스테인펄스 제어부에 공급하여 스캔 구동부(503) 및 서스테인 구동부(504)를 조절한다.On the other hand, the pulse controller 501 supplies a predetermined control signal to the reset pulse controller for controlling operation timing and synchronization of the scan driver 503 or the sustain driver 504 in the reset period, and adjusts the scan pulse in the address period. The control signal is supplied to the address pulse controller so as to control the scan driver 503 and the sustain driver 504 by supplying the control signal to the sustain pulse controller to adjust the sustain pulse in the sustain period.

특히, 종래 기술과 차별적으로 본 발명의 플라즈마 디스플레이 장치의 리셋펄스 제어부는 안정적인 초기화를 위해, 리셋 기간에 스캔전극(Y)에 인가되는 리셋 펄스를 하나의 프레임을 이루는 복수개의 서브필드들 중 적어도 어느 하나 이상에서 복수개 인가될 수 있도록 스캔 구동부(503)를 조절한다. 즉, 종래의 리셋펄스 제어부는 모든 서브필드의 각 리셋기간에서 각각 한 개의 리셋펄스만이 스캔 전극에 인가되도록 스캔 구동부(503)를 조절하던 것과 비교하여, 본 발명에서는 적어도 어느 하나 이상의 서브필드의 리셋기간에서 복수개의 리셋펄스가 스캔 전극에 인가 되도록 스캔 구동부(503)를 조절한다.In particular, the reset pulse control unit of the plasma display apparatus of the present invention is different from the prior art, at least any one of a plurality of subfields forming one frame of the reset pulse applied to the scan electrode (Y) in the reset period, for stable initialization The scan driver 503 is adjusted to be applied in a plurality or more. That is, the conventional reset pulse controller controls the scan driver 503 so that only one reset pulse is applied to the scan electrode in each reset period of all the subfields. The scan driver 503 is adjusted to apply a plurality of reset pulses to the scan electrodes in the reset period.

또한, 본 발명에 따른 플라즈마 디스플레이 장치의 리셋펄스 제어부는 상술한 바와 같이 어느 하나 이상의 서브필드의 리셋기간에서 복수개의 리셋펄스가 스캔 전극에 인가되도록 스캔 구동부(503)를 조절하는 경우, 상기 한 프레임 내의 각 서브필드 마다의 리셋펄스 수를 각 서브필드의 가중치에 따라 서로 다른 개수로 공급되도록 조절한다. In addition, the reset pulse controller of the plasma display apparatus according to the present invention adjusts the scan driver 503 to apply the plurality of reset pulses to the scan electrodes in the reset period of any one or more subfields as described above. The number of reset pulses for each subfield in the controller is adjusted to be supplied in different numbers according to the weight of each subfield.

예를 들어, 256계조를 표현하기 위해 제 1 서브필드 부터 제 8서브필드 까지 가중치가 상대적으로 낮은 저계조 서브필드부터 순차적으로 조합되어 8개의 서브필드를 갖는 경우, 상대적으로 가중치가 가장 높은 고계조의 제 8 서브필드에서 가장 적은 수의 리셋펄스를 인가되도록 조절한다.For example, in the case of having eight subfields sequentially combined from the low gradation subfields having relatively low weights from the first subfield to the eighth subfield to represent 256 gradations, the highest gradation weight having the highest weight is relatively high. Adjust to apply the least number of reset pulses in the eighth subfield.

바람직하게는, 시간적 측면과 안정적인 초기화를 모두 이루기 위해 제 1서브필 및 제 2 서브필드에서는 2개의 리셋펄스를 공급하고, 그 외 제 3내지 제 8서브필드에서는 1개의 리셋펄스가 공급되도록 조절한다. 한편, 본 발명의 실시예에서는 가중치가 낮은 첫번째 및 두번째 서브필드에서만 2개의 리셋펄스가 인가하고, 나머지 서브필드에서는 1개의 리셋펄스를 인가하는 것으로 설명하였지만, 나머지 서브필드 중 적어도 하나의 서브필드에서 2개의 리셋펄스를 추가적으로 인가할 수도 있다Preferably, two reset pulses are supplied in the first subfill and the second subfield, and one reset pulse is supplied in the third to eighth subfields in order to achieve both a temporal aspect and stable initialization. . Meanwhile, in the exemplary embodiment of the present invention, two reset pulses are applied only in the first and second subfields having low weights, and one reset pulse is applied in the remaining subfields. However, at least one of the remaining subfields is applied. Two reset pulses can also be applied.

이상에서 각 서브필드의 가중치에 따라 리셋펄스의 개수를 조절하는 리셋펄스 제어부를 설명하였으나, 리셋펄스의 개수 이외에 리셋펄스의 전압레벨을 각 서브필드의 가중치에 따라 조절하는 것 역시 가능하다. 즉, 상술한 바와 같이 상대적 으로 가중치가 낮은 저계조 서브필드에서의 리셋펄스 전압레벨이 상대적으로 전압레벨이 높은 고계조 서브필드에서의 리셋펄스 전압레벨보다 크도록 조절한다.Although the reset pulse controller for controlling the number of reset pulses according to the weight of each subfield has been described above, it is also possible to adjust the voltage level of the reset pulse according to the weight of each subfield in addition to the number of reset pulses. That is, as described above, the reset pulse voltage level in the low gray subfield having a relatively low weight is adjusted to be greater than the reset pulse voltage level in the high gray subfield with a relatively high voltage level.

한편, 전술한 데이터 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 스캔 제어신호(CTRY)에는 스캔 구동부(503) 내의 에너지 회수회로(미도시)와 구동 스위치소자(미도시)의 온/오프타임을 제어하기 위한 스위치제어신호가 포함되고, 서스테인 제어신호(CTRZ)에는 서스테인 구동부(504) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다.The data control signal CTRX described above includes a sampling clock for latching data, a latch control signal, a switch control signal for controlling the on / off time of the energy recovery circuit and the driving switch element. The scan control signal CTRY includes a switch control signal for controlling on / off time of an energy recovery circuit (not shown) and a driving switch element (not shown) in the scan driver 503, and a sustain control signal CTRZ. Includes a switch control signal for controlling the on / off time of the energy recovery circuit and the drive switch element in the sustain driver 504.

구동전압 발생부(505)는 셋업전압(Vsetup), 스캔 공통전압(Vscan-com), 스캔전압(-Vy), 서스테인전압(Vs), 데이터전압(Vd) 등을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.The driving voltage generator 505 generates a setup voltage Vsetup, a scan common voltage Vscan-com, a scan voltage -Vy, a sustain voltage Vs, a data voltage Vd, and the like. These driving voltages may vary depending on the composition of the discharge gas or the structure of the discharge cell.

이러한 도 5의 본 발명의 플라즈마 디스플레이 장치의 기능은 이후의 구동방법에서 보다 명확히 될 것이다.The function of the plasma display device of the present invention of FIG. 5 will be more apparent in the following driving method.

도 6은 본 발명의 플라즈마 디스플레이 패널의 구동방법에 따른 구동파형을 나타낸 도이다.6 is a view showing a driving waveform in accordance with the driving method of the plasma display panel of the present invention.

도 6에 도시된 바와 같이, 초기화기간에 있어서, 셋업 기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가되고, 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 방전이 일어난다. 이 셋업 방전에 의해 어드레스전극(X)과 서스테인전극(Z)상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y)상에는 부 극성의 벽전하가 쌓이게 된다. As shown in Fig. 6, in the initialization period, the rising ramp waveform Ramp-up is simultaneously applied to all the scan electrodes Y in the setup period SU, and the rising ramp waveform discharges the full screen. Discharges occur within the cells. By this setup discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y.

한편, 셋 다운기간(SD)에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 기저전압(GND) 또는 부극성의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)은 방전셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 그러나, 한 번의 셋 업기간 및 셋 다운기간을 거쳐 초기화된 방전셀에는 후속의 셀을 선택하기 위한 어드레싱에 적합할 정도록 적정량의 벽전하가 쌓이게(또는, 충전)되지 아니하거나, 모든 방전셀에 균일한 벽전하가 충전되지 아니하는 경우가 발생할 수 있어 후속의 어드레스 및 서스테인 기간 등의 구동기간에서의 오방전의 원인이 된다.On the other hand, after the rising ramp waveform is supplied in the set down period SD, the falling ramp waveform starts to fall from the positive voltage lower than the peak voltage of the rising ramp waveform and falls to the base voltage GND or a specific voltage level of the negative polarity. Ramp-down causes a slight erase discharge in the discharge cells, thereby partially erasing the overcharged wall charge. However, the discharge cells initialized through one set-up period and the set-down period do not accumulate (or charge) an appropriate amount of wall charges to suit the addressing for selecting subsequent cells, or to all discharge cells. The uniform wall charges may not be charged, which may cause mis-discharges in the driving periods such as subsequent address and sustain periods.

이를 위해, 본 발명에서는, 셋 업기간(SU)과 셋 다운(SD) 기간에 상승 램프파형(Ramp-up) 및 하강 램프파형(Ramp-down)을 갖는 리셋 펄스를 하나의 프레임을 이루는 복수개의 서브필드들 중 어느 하나 이상에서 복수개 인가하여 PDP를 구동시킨다. 즉, 종래에는 모든 서브필드의 리셋기간에서 각각 한 개의 리셋펄스만을 인가하여 방전셀들을 초기화시킨 것에 비해, 본 발명에서는 상기 서브필드 중 어느 하나의 서브필드에서는 두 개 이상의 리셋펄스를 인가하여 초기화 시킨다.To this end, in the present invention, a plurality of reset pulses having a rising ramp waveform (Ramp-up) and falling ramp waveform (Ramp-down) in a set-up period (SU) and the set-down (SD) period of a frame a plurality of A plurality of subfields are applied to drive the PDP. That is, in the present invention, in the reset period of all the subfields, only one reset pulse is applied to initialize the discharge cells, whereas in the present invention, at least one reset pulse is applied to one of the subfields to initialize the discharge cells. .

이에 따르면, 리셋기간 동안 하나의 리셋펄스를 구성하는 상승 램프파형(Ramp-up)과 하강 램프 파형(Ramp-down)이 스캔 전극에 복수개 공급되어 벽전하의 충전과 방전이 두 번 이상 연속하여 발생되므로, 한 개의 리셋 펄스가 공급된 경우 와 비교하여 상술한 각 방전셀에서의 벽 전하 부족 충전 및 각 방전셀들 사이의 불 균등 충전에 따른 오방전을 방지할 수 있게 된다.According to this, a plurality of rising ramp waveforms (Ramp-up) and falling ramp waveforms (Ramp-down) constituting one reset pulse is supplied to the scan electrode during the reset period, so that charges and discharges of wall charges are generated two or more times in succession. Therefore, compared with the case where one reset pulse is supplied, it is possible to prevent the wall charge deficient charge and the erroneous discharge due to the uneven charging between the discharge cells as described above.

이러한 도 6의 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 다음의 도 7에 의해 보다 명확히 될 것이다.The driving method of the plasma display panel according to the present invention of FIG. 6 will be more clearly illustrated by the following FIG. 7.

도 7은 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 개수를 조절하는 일 예를 설명하기 위한 도이다.7 is a view for explaining an example of adjusting the number of the reset pulse in the driving method of the plasma display panel according to the present invention.

도 7에 도시된 바와 같이, 하나의 프레임(1Frame)은 8개의 서브필드들(제 1 내지 제 8 서브필드)로 이루어지고, 각 서브필드들은 서로 다른 가중치에 따른 서로 다른 계조값 및 서스테인 펄스 개수를 갖는다. 즉, 제 1 서브필드 내지 제 8 서브필드는 각각 1, 2, 4, 8, 16, 32, 64, 128의 계조값과, 각각 10, 20, 40, 80, 160, 320, 640, 1280개의 서스테인 펄스들을 갖는다.As shown in FIG. 7, one frame 1Frame is composed of eight subfields (first to eighth subfields), and each subfield has different gray values and sustain pulse numbers according to different weights. Has That is, the first to eighth subfields each have gray levels of 1, 2, 4, 8, 16, 32, 64, and 128, and 10, 20, 40, 80, 160, 320, 640, and 1280, respectively. With sustain pulses.

하나의 프레임은 상술한 바와같이 복수개의 서브필드들을 갖고, 그 중 적어도 어느 하나 이상의 서브필드의 리셋기간에는 복수개의 리셋펄스가 공급되며, 도 7의 일 예에서는 제 1 서브필드 및 제 2 서브필드에서는 2개의 리셋펄스를 공급하였고, 그 외 제 3 내지 제 8 서브필드에서는 1개의 리셋펄스를 공급하였다. 즉, 상대적으로 저계조를 표현하기 위한 제 1 서브필드 및 제 2 서브필드의 리셋펄스 개수를 상대적으로 고계조를 표현하기 위한 그 이외 서브필드의 리셋펄스 개수보다 많도록 한다. 이는, 상대적으로 가장 낮은 가중치를 갖는 제 1 서브필드와 후순위로 낮은 가중치를 갖는 제 2 서브필드에서 인가되는 서스테인펄스의 개수(또는 서스테인 방전횟수)가 각각 10개 및 20개로서 가장 적기 때문이다.One frame has a plurality of subfields as described above, and a plurality of reset pulses are supplied in the reset period of at least one or more of the subfields, and in the example of FIG. 7, the first subfield and the second subfield. In the two reset pulses, one reset pulse was supplied in the third to eighth subfields. That is, the number of reset pulses of the first subfield and the second subfield for representing the relatively low gray level is greater than the number of reset pulses of the other subfields for the relatively high gray level. This is because the number of sustain pulses (or the number of sustain discharges) applied in the first subfield having the relatively lowest weight and the second subfield having the lowest weight in the lower order is 10 and 20, respectively.

이와 같은 본 발명의 플라즈마 디스플레이 장치의 구동방법에 따르면, 도 7 에서 본 바와같이 가장 적은 서스테인펄스 개수를 갖는 제 1 서브필드 및 제 2 서브필드에서 리셋펄스의 인가 개수를 증가시킴에 따라, 방전셀 초기화 시 각 방전셀의 벽 전하가 불충분하게 충전되거나 각 방전셀들간의 벽전하 충전 균일도가 악화되는 것을 방지하게 된다. 따라서, 어드레스 기간에서의 어드레스 방전특성을 향상시키고, 나아가 서스테인 기간에서의 서스테인 방전 유지 특성을 향상기키게 된다.According to the driving method of the plasma display device according to the present invention, as shown in FIG. 7, as the number of reset pulses is increased in the first and second subfields having the lowest number of sustain pulses, the discharge cells are discharged. During initialization, the wall charge of each discharge cell is prevented from being insufficiently charged or the wall charge charging uniformity between each discharge cell is deteriorated. Therefore, the address discharge characteristic in the address period is improved, and the sustain discharge sustain characteristic in the sustain period is further improved.

한편, 도 7에 따른 예 에서는 초기화기간이 길어지는 것을 방지하면서도 오방전이 발생하는 것을 방지할 수 있도록 하기 위해, 제 1 서브필드부터 제 2 서브필드 까지는 2개의 리셋펄스를 인가하도록 조절하고, 그 외 제 3 서브필드부터 제 8서브필드 까지의 서브필드에는 종래와 같이 1개의 리셋펄스가 인가되도록 조절하였으나, 초기화 시간을 고려하지 않는다면 더욱 많은 수의 리셋펄스를 더욱 많은 서브필드에 공급 가능할 것이다.On the other hand, in the example according to Figure 7, in order to prevent the occurrence of the mis-discharge while preventing the initialization period is prolonged, it is adjusted to apply two reset pulses from the first subfield to the second subfield, Although one reset pulse is controlled to be applied to the subfields from the third subfield to the eighth subfield as in the related art, a larger number of reset pulses can be supplied to more subfields without considering the initialization time.

이상, 리셋펄스의 인가 수를 조절하여 오방전을 방지하는 방법을 설명하였다. 그러나, 본 발명에서는 다음의 도 8에서 알 수 있는 바와 같이, 리셋펄스의 개수 이외에 리셋펄스의 전압레벨을 조절하여 방전셀의 초기화를 안정시킨다.In the above, the method of preventing erroneous discharge by adjusting the number of application of reset pulses was demonstrated. In the present invention, however, as shown in FIG. 8, the initialization of the discharge cells is stabilized by adjusting the voltage level of the reset pulses in addition to the number of reset pulses.

도 8은 본 발명의 플라즈마 디스플레이 패널의 구동 방법에서 리셋 펄스의 크기를 조절하는 일 예를 설명하기 위한 도이다. 8 is a view for explaining an example of adjusting the size of the reset pulse in the driving method of the plasma display panel of the present invention.

도 8에 도시된 바와 같이, 각 서브필드의 리셋기간에 인가되는 리셋펄스의 전압 레벨은 상기 서브필드의 가중치에 따라 조절된다. 상술한 리셋펄스의 개수 인가 방법과 유사하게 상대적으로 낮은 가중치의 저계조 서브필드인 제 1 및 제 2 서브필드에서는 상대적으로 높은 전압레벨(V2)을 갖는 리셋펄스를 인가하고, 상대적 으로 높은 가중치의 고계조 서브필드에서는 상대적으로 낮은 전압레벨(V1)의 리셋펄스를 인가한다. 여기서, 낮은 전압레벨(V1)과 높은 전압레벨(V2)의 차이는 5V 내지 20V가 적절하다.As shown in FIG. 8, the voltage level of the reset pulse applied in the reset period of each subfield is adjusted according to the weight of the subfield. Similar to the method of applying the number of reset pulses described above, reset pulses having a relatively high voltage level (V2) are applied in the first and second subfields having a relatively low weight low gray level subfield. In the high gradation subfield, a reset pulse of a relatively low voltage level V1 is applied. Here, the difference between the low voltage level V1 and the high voltage level V2 is appropriately 5V to 20V.

또한, 제 1 및 제 2 서브필드에서는 2개의 리셋펄스들이 각각 인가되면서 그 전압레벨 역시 그 외의 서브필드들 보다 높게 공급될 수 있다.In addition, two reset pulses may be applied in the first and second subfields, respectively, and the voltage level thereof may be supplied higher than the other subfields.

이에 따르면, 서스테인 펄스 인가수가 적은 저계조 서브필드에서 상대적으로 전압레벨이 높은 리셋펄스를 인가하게 되어, 방전셀 내의 벽전하가 후속의 어드레스 기간에 적합할 정도의 소정 양으로 충분히 충전 될 수 있게 되므로, 방전셀의 벽전하 부족 충전에 의한 오방전을 방지하게 된다. 또한, 도 8에 도시된 바와 같이, 제 1 내지 제 8 서브필드에서의 리셋 펄스의 상승 램프(Ramp-up)의 기울기는 서로 같고 다만, 최대 전압 값의 크기만 서로 다르게 하여 동일한 기울기의 상승 램프를 갖게 된다면 상승 램프(Ramp-up)를 발생시키는 회로의 구조적 관점에서 동일한 셋업 펄스 발생회로(미도시)를 이용하여 제 1 내지 제 8 서브필드까지의 모든 서브필드에서의 상승 램프를 발생시키는 것이 가능하고, 제어가 보다 용이할 수 있다.According to this, the reset pulse having a relatively high voltage level is applied in the low gradation subfield with the low number of sustain pulses applied, so that the wall charges in the discharge cells can be sufficiently charged to a predetermined amount suitable for the subsequent address period. In addition, erroneous discharge due to insufficient wall charge of the discharge cells is prevented. In addition, as shown in FIG. 8, the ramps of the ramp-ups of the reset pulses in the first to eighth subfields are equal to each other, except that the ramps of the same slope are different because only the magnitude of the maximum voltage is different. From the structural point of view of the circuit for generating the rise ramp (Ramp-up) using the same setup pulse generation circuit (not shown) to generate the rise ramp in all subfields from the first to the eighth subfield Possible and easier to control.

이상과 같이 리셋 기간에 각 방전셀들을 초기화 시키기 위해 리셋펄스들을 인가한 후, 어드레스기간에는 부극성 스캔 펄스(Scan)가 스캔 전극들(Y)에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 초기화기간에 생성된 벽 전압이 더해지면서 데이터펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 방전셀들 내에는 서스테인 전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. As described above, after applying reset pulses to initialize each discharge cell in a reset period, in the address period, a negative scan pulse Scan is sequentially applied to the scan electrodes Y, and at the same time, the address electrode is synchronized with the scan pulse. Positive data pulse data is applied to field X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated during the initialization period are added, an address discharge is generated in the discharge cell to which the data pulse is applied. In the discharge cells selected by the address discharge, wall charges such that a discharge can occur when a sustain voltage is applied are formed.

한편, 서스테인 전극(Z)에는 리셋기간 동안에 소정의 정극성의 전압을 갖는 파형이 인가된다. 리셋기간에 서스테인 전극(Z)에 인가되는 정극성의 펄스의 전압값은 서스테인전압(Vs)과 거의 동일하고, 펄스폭은 0.5 내지 3 us 이내의 값을 갖는다. 또한, 리셋기간에 서스테인 전극(Z)에 인가되는 정극성의 펄스는 스캔 전극(Y)에 인가되는 두 개의 리셋펄스의 사이에 존재하는 그라운드(GND) 레벨의 기간 내에 존재한다. 서스테인 전극(Z)에는 어드레스기간 동안에 스캔 전극(Y)과의 전압차를 줄여 스캔 전극(Y)과의 오방전이 일어나지 않도록 정극성 직류전압(Zdc)이 공급된다.On the other hand, a waveform having a predetermined positive voltage is applied to the sustain electrode Z during the reset period. The voltage value of the positive pulse applied to the sustain electrode Z in the reset period is almost equal to the sustain voltage Vs, and the pulse width has a value within 0.5 to 3 us. In addition, a positive pulse applied to the sustain electrode Z in the reset period exists within a period of the ground GND level existing between two reset pulses applied to the scan electrode Y. The sustain electrode Z is supplied with a positive polarity DC voltage Zdc so as to reduce the voltage difference with the scan electrode Y during the address period so that no erroneous discharge with the scan electrode Y occurs.

서스테인 기간에는 스캔 전극들(Y)과 서스테인 전극들(Z)에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스방전에 의해 선택된 방전셀은 방전셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극(Y)과 서스테인 전극(Z)사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.In the sustain period, a sustain pulse Su is applied to the scan electrodes Y and the sustain electrodes Z alternately. In the discharge cell selected by the address discharge, the sustain voltage, that is, the display discharge, is generated between the scan electrode Y and the sustain electrode Z every time the sustain pulse is applied as the wall voltage and the sustain pulse in the discharge cell are added.

상기 서스테인 방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(Ramp-ers)이 서스테인 전극(Z)에 공급되어 전화면의 방전셀들 내에 잔류하는 벽 전하를 소거시키게 된다.After the sustain discharge is completed, a ramp waveform (Ramp-ers) having a small pulse width and a low voltage level is supplied to the sustain electrode Z to erase the wall charge remaining in the discharge cells of the full screen.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이와 같이, 본 발명의 플라즈마 디스플레이 장치 및 그의 구동방법에 의하면, 한 프레임 내의 복수개 서브필드들의 리셋펄스 개수 및 전압레벨을 각 서브필드의 가중치에 따라 조절하게 됨에 따라, 각 방전셀내의 벽전하의 충전 특성 및 각 방전셀 간의 충전 균일도를 향상시킴에 따라 각 방전셀들의 오방전을 방지하고 나아가, 플라즈마 디스플레이 패널의 구동 마진을 향상시킨다.As described above, according to the plasma display device and the driving method thereof, the number of reset pulses and the voltage level of a plurality of subfields in one frame are adjusted according to the weight of each subfield, thereby charging wall charges in each discharge cell. By improving the characteristics and the uniformity of charge between the discharge cells, it is possible to prevent erroneous discharge of each discharge cell and further improve the driving margin of the plasma display panel.

Claims (10)

적어도 두 개 이상의 전극이 형성된 플라즈마 디스플레이 패널;A plasma display panel on which at least two electrodes are formed; 상기 전극에 신호를 인가하여 상기 플라즈마 디스플레이 패널을 구동시키기 위한 하나 이상의 구동부; 및At least one driver for driving the plasma display panel by applying a signal to the electrode; And 상기 구동부를 제어하여, 적어도 하나 이상의 서브필드의 리셋기간에 복수개의 리셋펄스가 인가되도록 하는 리셋펄스 제어부A reset pulse controller configured to control the driving unit to apply a plurality of reset pulses to a reset period of at least one subfield; 를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device comprising a. 제 1항에 있어서,The method of claim 1, 상기 서브필드의 가중치에 따라 상기 리셋펄스의 개수를 조절하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And controlling the number of reset pulses according to the weight of the subfield. 제 1항에 있어서, The method of claim 1, 가중치가 높은 서브필드보다 가중치가 낮은 서브필드에서 상기 리셋펄스의 개수가 많도록 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And controlling the number of reset pulses to be larger in a subfield having a lower weight than a high weight. 제 1항에 있어서,The method of claim 1, 가중치가 낮은 첫 번째 서브필드와 두 번째 서브필드에는 2개의 리셋펄스를 인가하고, 나머지 적어도 하나의 서브필드의 리셋기간에는 1개의 리셋펄스를 인가 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And two reset pulses are applied to the first subfield and the second subfield having a low weight, and one reset pulse is applied to the reset period of the remaining at least one subfield. 제 1항에 있어서,The method of claim 1, 상기 서브필드의 가중치에 따라 상기 리셋펄스의 전압 레벨을 조절하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And controlling the voltage level of the reset pulse according to the weight of the subfield. 제 1항에 있어서, The method of claim 1, 가중치가 높은 서브필드보다 가중치가 낮은 서브필드에서의 상기 리셋펄스의 전압 레벨을 더 크도록 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And controlling the voltage level of the reset pulse in the subfield having a lower weight to be greater than the high weight subfield. 제 1항에 있어서,The method of claim 1, 가중치가 높은 서브필드의 리셋펄스와 가중치가 낮은 서브필드의 리셋펄스의 전압 차이는 5 내지 20V인 것을 특징으로 하는 플라즈마 디스플레이 장치.And a voltage difference between the reset pulse of the high-weight subfield and the reset pulse of the low-weight subfield is 5 to 20V. 복수 개의 서브필드를 이용하여 화상을 구현하는 플라즈마 디스플레이 장치의 구동방법에 있어서,In a driving method of a plasma display apparatus for implementing an image using a plurality of subfields, 적어도 하나 이상의 서브필드의 리셋기간에 복수 개의 리셋펄스를 인가하여 구동시키는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.And driving a plurality of reset pulses during a reset period of at least one subfield. 제 8항에 있어서,The method of claim 8, 가중치가 높은 서브필드보다 가중치가 낮은 서브필드에서 상기 리셋펄스의 개수가 많도록 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.And controlling the number of reset pulses in the subfield having a lower weight than that of the high weight. 제 8항에 있어서,The method of claim 8, 가중치가 높은 서브필드보다 가중치가 낮은 서브필드에서의 상기 리셋펄스의 전압 레벨을 더 크도록 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.And controlling the voltage level of the reset pulse to be greater in the subfield having a lower weight than the high weight subfield.
KR1020050060485A 2005-07-05 2005-07-05 Plasma display apparatus and driving method thereof KR20070005265A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050060485A KR20070005265A (en) 2005-07-05 2005-07-05 Plasma display apparatus and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060485A KR20070005265A (en) 2005-07-05 2005-07-05 Plasma display apparatus and driving method thereof

Publications (1)

Publication Number Publication Date
KR20070005265A true KR20070005265A (en) 2007-01-10

Family

ID=37870942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060485A KR20070005265A (en) 2005-07-05 2005-07-05 Plasma display apparatus and driving method thereof

Country Status (1)

Country Link
KR (1) KR20070005265A (en)

Similar Documents

Publication Publication Date Title
JP4719462B2 (en) Driving method and driving apparatus for plasma display panel
KR100607252B1 (en) Plasma display panel, apparatus, driving apparatus and method thereof
JP2005321803A (en) Plasma display apparatus and driving method thereof
JP2006268044A (en) Plasma display device and method of driving the same
EP1748407B1 (en) Plasma display apparatus and driving method of the same
KR100747168B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR100692867B1 (en) Plasma display apparatus and driving method thereof
KR100667570B1 (en) Plasma Display Panel, Apparatus, Driving Apparatus and Method thereof
JP2006235574A (en) Plasma display apparatus, driving method of the same, plasma display panel and driving gear of plasma display panel
KR20070087706A (en) Plasma display apparatus and driving method thereof
KR20070087703A (en) Plasma display panel, apparatus, driving apparatus and method thereof
KR100603662B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR100761166B1 (en) Plasma Display Apparatus and Driving Method thereof
EP1669973A2 (en) Plasma display apparatus
KR100747269B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100658395B1 (en) Plasma display apparatus and driving method thereof
KR20070027052A (en) Plasma display apparatus and driving method thereof
KR100793292B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR100872364B1 (en) Plasma Display Apparatus and Driving Method there of
KR100705810B1 (en) Plasma Display Apparatus
KR100658357B1 (en) Plasma display apparatus and driving method thereof
KR100658343B1 (en) Plasma display apparatus and driving method thereof
KR100602276B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR20070005265A (en) Plasma display apparatus and driving method thereof
KR100705280B1 (en) Plasma Display Apparatus and Driving Method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application