KR20070004234A - Method of forming fine pattern and structure formed using the method - Google Patents
Method of forming fine pattern and structure formed using the method Download PDFInfo
- Publication number
- KR20070004234A KR20070004234A KR1020050059669A KR20050059669A KR20070004234A KR 20070004234 A KR20070004234 A KR 20070004234A KR 1020050059669 A KR1020050059669 A KR 1020050059669A KR 20050059669 A KR20050059669 A KR 20050059669A KR 20070004234 A KR20070004234 A KR 20070004234A
- Authority
- KR
- South Korea
- Prior art keywords
- resist
- organic material
- deprotecting group
- membrane
- photosensitive polymer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
- G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
Abstract
Description
도 1 내지 도 7은 본 발명의 제1 실시예에 의한 미세패턴 형성방법을 나타낸 공정단면도들이다.1 to 7 are process cross-sectional views illustrating a method for forming a micropattern according to a first embodiment of the present invention.
도 8 내지 도 14는 본 발명의 제2 실시예에 의한 미세패턴 형성방법을 나타낸 공정단면도들이다.8 to 14 are process cross-sectional views showing a method for forming a fine pattern according to a second embodiment of the present invention.
도 15는 본 발명의 제2 실시예에 의한 미세패턴이 형성된 모습을 평면적으로 나타낸 사진이다. 15 is a plan view showing a state in which a fine pattern is formed according to a second embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Explanation of symbols for main parts of drawings *
12; 제1 레지스트 구조물 14; 경화물 멤브레인12;
18; 디프로텍팅 그룹 22; 제2 레지스트층18;
22a; 디프로텍팅 그룹이 풍부한 영역22a; Areas rich in deprotecting groups
22b; 디프로텍팅 그룹이 부족한 영역22b; Area lacking deprotecting group
24; 제2 레지스트 구조물24; Second resist structure
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 미세한 패턴을 형성하는 방법과 이를 이용한 미세패턴 구조물에 관한 것이다. The present invention relates to a method for manufacturing a semiconductor device, and in particular, to a method of forming a fine pattern and a fine pattern structure using the same.
반도체소자가 고집적화됨에 따라, 게이트, 배선 또는 콘택 등의 패턴도 미세해지고 있다. 상기 패턴은 리소그래피를 이용하여 형성된 레지스트 패턴을 따라 각종 피식각막을 식각하여 형성된 것이다. 리소그래피는 레지스트 도포, 패턴에 따른 노광 및 현상을 통하여 행하여진다. 리소그래피에 의해 형성된 레지스트 패턴의 최소선폭(R)은 아래의 식(1)과 같다.As semiconductor devices are highly integrated, patterns such as gates, wirings, and contacts are also becoming finer. The pattern is formed by etching various etching films along a resist pattern formed using lithography. Lithography is performed through resist coating, exposure and development in accordance with a pattern. The minimum line width R of the resist pattern formed by lithography is expressed by the following equation (1).
R = K1×(λ/NA) ‥ (1)R = K 1 × (λ / NA) ‥ (1)
여기서, K1은 공정에 기인한 공정상수이고, λ는 노광된 광의 파장이며, NA는 투영렌즈의 개구수이다. K1은 공정상수로써, 리소그래피의 공정의 난이도를 평가하는 기준이 된다. 구체적으로, K1의 값이 작을수록 구현하기 어려운 공정이며, 클수록 용이하게 실시할 수 있는 공정이다. K1 값이 0.25 이하는 리소그래피로써 구현하기 어려운 물리적인 한계로써 받아들여지고 있다. Here, K 1 is a process constant due to the process, λ is a wavelength of exposed light, and NA is a numerical aperture of the projection lens. K 1 is a process constant and serves as a criterion for evaluating the difficulty of the lithography process. Specifically, the smaller the value of K1, the more difficult the process is to implement, and the larger the process, the easier the process can be. This K 1 value of less than 0.25 is accepted as hard physical limit to implement as lithography.
그런데, 디자인룰이 감소되면서 기존의 포토리소그래피는 한계에 다다르게 되었다. 상기 한계를 극복하기 위하여, 낮은 공정상수(K1)를 구현하는 공정을 확립하는 방법과 공정상수(K1)가 0.25 이하에서의 패턴 형성방법에 대한 연구가 진행되고 있다. 전자의 예로써는 측벽 패터닝(sidewall patterning)과 같이 식각공정을 포함한 공정을 확립하는 방법이 있고, 후자의 예로써는 이중 패터닝(double patterning)과 같이 레지스트를 2회 패터닝하는 방법이 있다. However, as the design rules decrease, conventional photolithography has reached its limit. In order to overcome the above limitations, studies have been conducted on a method of establishing a process for implementing a low process constant (K 1 ) and a pattern formation method having a process constant (K 1 ) of 0.25 or less. An example of the former is a method of establishing a process including an etching process such as sidewall patterning, and the latter is a method of patterning a resist twice, such as double patterning.
전자는 식각공정까지 고려한 공정에 의해 낮은 공정상수(K1)를 구현하는 것으로, 동일한 결과가 반복되지 않는 등 신뢰도가 떨어지고 있다. 후자는 광을 이용하여 레지스트 자체를 패터닝하는 것으로, 전자에 비해 상대적으로 신뢰도가 향상되었다. 그러나, 후자는 셀 내의 패턴 사이 또는 셀과 패턴 사이에 오버레이가 일치하지 않는 문제가 발생한다. The former implements a low process constant (K 1 ) by a process that even considers the etching process, and the reliability is inferior such that the same result is not repeated. The latter patterned the resist itself using light, and the reliability was improved relative to the former. However, the latter causes a problem that the overlay does not match between the patterns in the cell or between the cell and the pattern.
따라서, 본 발명이 이루고자 하는 기술적 과제는 레지스트 자체를 패터닝하여 낮은 공정상수를 극복할 수 있는 미세패턴의 형성방법을 제공하는 데 있다. Therefore, the technical problem to be achieved by the present invention is to provide a method of forming a fine pattern that can overcome the low process constant by patterning the resist itself.
또한 본 발명이 이루고자 하는 다른 기술적 과제는 레지스트 자체를 패터닝하여 낮은 공정상수를 극복할 수 있는 상기 미세패턴의 형성방법에 의한 구조물을 제공하는 데 있다.In addition, another technical problem to be achieved by the present invention is to provide a structure by the method of forming the fine pattern that can overcome the low process constant by patterning the resist itself.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 미세패턴의 형성방법은 먼저 반도체기판을 제공한다. 그후, 상기 반도체기판 상에 제1 피치를 가지면서, 디프로텍팅(deprotecting) 그룹을 포함하는 제1 레지스트 구조물을 형성한다. 상기 제1 레지스트 구조물의 표면에 상기 디프로텍팅(deprotecting) 그룹이 외부로 확산시킬 수 있는 멤브레인을 형성한다. 상기 제1 구조물의 전면을 노광하여 상기 제1 구조물 내에 디프로텍팅 그룹을 생성시킨다. 상기 제1 구조물과 상기 반도체기판의 노출된 부분을 제2 레지스트를 도포하여 제2 레지스트층을 형성한다. 상기 제2 레지스트가 도포된 상기 반도체기판에 열을 가하여, 상기 디프로텍팅 그룹을 상기 제2 레지스트층으로 확산시켜 상기 제1 구조물 근처의 상기 제2 레지스트층에 디프로텍팅 그룹이 풍부한 영역을 형성한다. 상기 디프로텍팅 그룹이 풍부한 영역을 현상액에 의해 제거하여 상기 제1 레지스트 구조물 사이에 제2 레지스트 구조물을 형성한다. The method of forming a fine pattern according to the present invention for achieving the above technical problem first provides a semiconductor substrate. Thereafter, a first resist structure is formed on the semiconductor substrate, the first resist structure including a deprotecting group. A surface of the first resist structure forms a membrane through which the deprotecting group can diffuse out. Exposing the front surface of the first structure to create a deprotecting group in the first structure. A second resist is coated on the exposed portion of the first structure and the semiconductor substrate to form a second resist layer. Heat is applied to the semiconductor substrate to which the second resist is applied to diffuse the deprotecting group into the second resist layer to form a region rich in deprotecting group in the second resist layer near the first structure. A region rich in the deprotecting group is removed by a developer to form a second resist structure between the first resist structures.
상기 멤브레인은 플라즈마, 자외선 또는 전자빔 중에서 선택된 어느 하나의 소스를 이용하여 상기 제1 레지스트 구조물의 표면을 경화시켜 형성할 수 있다. 상기 멤브레인은 실리콘으로 이루어진 막으로 형성될 수 있다. 상기 멤브레인은 상기 디프로텍팅 그룹은 외부로 이동시킬 수 있으나, 외부로부터 상기 제1 레지스트 구조물 내로 상기 현상액이 침투되는 것을 방지할 수 있다..The membrane may be formed by curing the surface of the first resist structure using any one source selected from plasma, ultraviolet light, or electron beam. The membrane may be formed of a film made of silicon. The membrane may move the deprotecting group to the outside, but may prevent the developer from penetrating into the first resist structure from the outside.
상기 제1 레지스트는 화학증폭형 감광성 고분자, 양이온을 이용한 유기물, 음이온을 이용한 유기물 또는 나노임프린트(nanoimprint)에 사용하는 유기물 중에서 선택된 적어도 유기물일 수 있다. 상기 디프로텍팅 그룹은 화학증폭형 감광성 고분자에 포함된 광산복합물, 광산발생기, 광산복합물의 변형물 또는 광산발생기의 변형물 중에 서 선택된 적어도 하나의 유기물일 수 있다. 상기 제2 포토레지스트는 화학증폭형 감광성 고분자, 양이온을 이용한 유기물, 음이온을 이용한 유기물 또는 나노임프린트(nanoimprint)에 사용하는 유기물 중에서 선택된 적어도 하나의 유기물일 수 있다.The first resist may be at least an organic material selected from a chemically amplified photosensitive polymer, an organic material using a cation, an organic material using an anion, or an organic material used for a nanoimprint. The deprotecting group may be at least one organic material selected from a photoacid complex, a photoacid generator, a modification of the photoacid complex, or a modification of the photoacid generator included in the chemically amplified photosensitive polymer. The second photoresist may be at least one organic material selected from a chemically amplified photosensitive polymer, an organic material using a cation, an organic material using an anion, or an organic material used for a nanoimprint.
상기 제1 구조물과 상기 제2 구조물 사이의 간격은 상기 디프로텍팅 그룹이 상기 제2 구조물 내로 확산되는 거리에 의해 결정될 수 있다. The spacing between the first structure and the second structure may be determined by the distance that the deprotecting group diffuses into the second structure.
상기 기술적 과제를 달성하기 위한 본 발명의 상기 미세패턴의 형성방법에 의해 제조된 구조물은 반도체기판과, 상기 반도체기판 상에 제1 피치를 가지며, 디프로텍팅(deprotecting) 그룹을 포함하는 제1 레지스트 구조물을 포함한다. 상기 제1 레지스트의 표면부위에 형성되며, 상기 디프로텍팅(deprotecting) 그룹이 외부로 확산시킬 수 있는 멤브레인 및 상기 제1 레지스트 구조물 사이에 제2 피치를 가진 제2 레지스트 구조물을 포함한다.The structure manufactured by the method of forming the micropattern of the present invention for achieving the technical problem is a first resist structure having a semiconductor substrate, a first pitch on the semiconductor substrate, and includes a deprotecting group It includes. And a second resist structure formed on a surface of the first resist and having a second pitch between the membrane and the first resist structure through which the deprotecting group can diffuse out.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 도면에 있어서, 층 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 게재될 수도 있다. 실시예 전체에 걸쳐서 동일한 참조부호는 동일한 구성요소를 나타낸다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments described below may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. In the drawings, the thicknesses of layer regions are exaggerated for clarity. In addition, where a layer is said to be "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. Like reference numerals denote like elements throughout the embodiments.
본 발명의 실시예는 멤브레인의 종류에 따라 나누어 설명된다. 예컨대, 레지스트 자체의 표면을 경화시켜 형성한 멤브레인은 제1 실시예, 그리고 레지스트 표면에 실리콘막과 같은 멤브레인을 형성한 제2 실시예로 나누어진다. 하지만, 상기 멤브레인은 디프로텍팅(deprotecting) 그룹은 외부로 방출하고, 현상액이 침투되는 것을 방지하는 물질로써, 본 발명의 실시예에 한정되는 것은 아니다. Embodiments of the invention are described separately according to the type of membrane. For example, the membrane formed by curing the surface of the resist itself is divided into the first embodiment and the second embodiment in which a membrane such as a silicon film is formed on the resist surface. However, the membrane is a material which releases the deprotecting group to the outside and prevents the developer from penetrating, and is not limited to the embodiment of the present invention.
제1 실시예First embodiment
도 1 내지 도 7은 본 발명의 제1 실시예에 의한 미세패턴 형성방법을 나타낸 공정단면도들이다.1 to 7 are process cross-sectional views illustrating a method for forming a micropattern according to a first embodiment of the present invention.
도 1을 참조하면, 반도체기판(10) 상에 제1 피치(a)를 가지면서, 디프로텍팅(deprotecting) 그룹을 포함하는 제1 레지스트 구조물(12)을 형성한다. 여기서, 피치는 반복되어지는 동일한 패턴 사이의 최소거리이다. 제1 피치(a)는 원하는 패턴의 피치에 비해 최소한 2배 이상으로 설정할 수 있다. 제1 레지스트 구조물(12)은 화학증폭형 감광성 고분자, 양이온을 이용한 유기물, 음이온을 이용한 유기물 또는 나노임프린트(nanoimprint)에 사용하는 유기물 중에서 선택된 적어도 유기물일 수 있다. 디프로텍팅 그룹(도 3의 18)은, 예를 들어 화학증폭형 감광성 고분자에 포함된 광산복합물(photo acid compound), 광산발생기(photo acid generator), 광산복합물의 변형물(derivatives) 또는 광산발생기의 변형물(derivatives) 중에서 선택된 적어도 하나의 유기물일 수 있다. Referring to FIG. 1, a
도 2를 참조하면, 제1 레지스트 구조물(12)의 표면에 디프로텍팅 그룹(18)이 제1 레지스트 구조물(12)의 외부로 이동할 수 있는 멤브레인(14; membrane)을 형성한다. 멤브레인(14)은 디프로텍팅 그룹(18)은 외부로 이송시킬 수 있으나, 후속 공정에서 사용되는 현상액의 침투는 방지할 수 있는 다공성막이다. 또한, 멤브레인(14)은 이후에 도포되는 제2 레지스트와 상호 혼합되는 것을 방지하는 역할도 한다. 본 발명의 제1 실시예에서는 플라즈마, 자외선 또는 전자빔 중에서 선택된 어 느 하나의 소스(source)를 이용하여 상기 제1 레지스트 구조물(12)의 표면을 경화시켜 멤브레인(14)을 형성한다. 참조번호 16은 플라즈마, 자외선 또는 전자빔을 지칭한다. Referring to FIG. 2, a deprotecting
도 3을 참조하면, 제1 레지스트 구조물(12)의 전면을 현상(develope)이 일어나는 문턱에너지(threshold energy; Eth)보다 3 내지 5배 낮은 에너지로 노광(20)한다. 노광을 실시하면, 멤브레인에 둘러싸인 제1 레지스트 구조물(12) 내에 디프로텍팅 그룹(18)이 생성된다. 예를 들어, 1 레지스트 구조물(12)이 포지티브 형태의 감광성 고분자인 경우에, 제1 레지스트 구조물(12)에 전면을 노광하여 산(acid) 성분을 증가시킬 수 있다.Referring to FIG. 3, the entire surface of the first resist
도 4를 참조하면, 제1 레지스트 구조물(12)과 반도체기판(10)의 노출된 부분을 제2 레지스트로 도포하여 제2 레지스트층(22)을 형성한다. 제2 레지스트층(22)은 화학증폭형 감광성 고분자, 양이온을 이용한 유기물, 음이온을 이용한 유기물 또는 나노임프린트(nanoimprint)에 사용하는 유기물 중에서 선택된 적어도 하나의 유기물일 수 있다. 제2 포토레지스트는 제1 포토레지스트에 비해 적은 량의 디프로텍팅 그룹을 포함하는 것이 바람직하다. Referring to FIG. 4, the exposed portions of the first resist
선택적으로 도 5와 같이, 제2 레지스트층(22)이 현상액과 반응하기 위한 최소에너지 이하의 에너지로 제2 레지스트층(22)의 전면을 노광(24)하여 디프로텍팅 그룹을 더 생성시킬 수도 있다.Alternatively, as shown in FIG. 5, the second resist
도 6을 참조하면, 제2 레지스트가 도포된 반도체기판(10)에 열을 가하여, 디프로텍팅 그룹을 제2 레지스트층(22)으로 확산시켜 제1 구조물(12) 근처의 제2 레지스트층(22)에 디프로텍팅 그룹(18)이 풍부한 영역(22a)을 형성한다. 제1 구조물(12)의 근처는 반도체기판(10) 상의 제1 구조물(12)이 양측과 제1 구조물(12)의 상부를 포함한다. 이에 따라, 제2 포토레지스트층(22)은 디프로텍팅 그룹 풍부한 영역(22a)과 상대적으로 부족한 영역(22b)이 교대로 반복된다. 이때, 가해지는 열은 디프로텍팅 그룹(18)의 확산계수 등을 고려하여 결정될 수 있다. 가해진 열은 디프로텍팅 그룹이 확산하기에 충분한 열적 에너지를 말하고, 통상적으로 사용되는 열판(hot plate)의 온도보다 약간 높은 온도가 바람직하다. Referring to FIG. 6, heat is applied to the
도 7을 참조하면, 디프로텍팅 그룹이 풍부한 영역(22a)을 현상액을 이용하여 제거한다. 이에 따라, 제1 레지스트 구조물(12) 사이의 반도체기판(10) 상에는 디프로텍팅 그룹이 부족한 영역(22b)이 그대로 남아서 제2 레지스트 구조물(26)을 형성된다. 제2 구조물(26)은 제2 피치(b)를 가지면서 반복된다. Referring to Fig. 7, the
그런데, 주어진 열에 의해 디프로텍팅 그룹(18)이 확산되는 거리는 일정하므로, 제1 피치(a)의 제1 구조물(12)과 일정한 간격(c)을 가진 제2 구조물(26)을 형성할 수 있다. 즉, 제1 피치(a)에 비해 감소된 간격(c)을 가진 구조물(12, 26)을 형성할 수 있다. 또한, 열에 의하여 디프로텍팅 그룹(18)의 확산되는 거리를 조절할 수 있으므로, 가해진 열을 조절하여 상기 간격(c)을 결정할 수 있다. 나아가 제2 구조물(26)은 별도의 리소그래피를 거치지 않고 자기정렬 방식으로 형성되므로, 미세패턴의 오버랩 마진을 확보하는 데 유리하다. However, since the distance in which the
제2 실시예Second embodiment
도 8 내지 도 14는 본 발명의 제2 실시예에 의한 미세패턴 형성방법을 나타낸 공정단면도들이다. 본 발명의 제2 실시예에 적용되는 멤브레인은 다공성 실리콘막을 이용한다는 점이 제1 실시예에서의 멤브레인과 다른 점이다. 노광에 의해서 디프로텍팅 그룹을 생성하고 제2 레지스트 구조물을 형성하는 과정은 도 3 내지 도 7을 참조하여 설명한 제1 실시예와 동일하므로 설명을 생략하기로 한다. 8 to 14 are process cross-sectional views showing a method for forming a fine pattern according to a second embodiment of the present invention. The membrane applied to the second embodiment of the present invention differs from the membrane in the first embodiment in that it uses a porous silicon film. Since the process of generating the deprotecting group and forming the second resist structure by exposure is the same as the first embodiment described with reference to FIGS. 3 to 7, description thereof will be omitted.
도 8을 참조하면, 도 1에서 설명된 바와 같이 제1 레지스트 구조물(12)을 형성한다. Referring to FIG. 8, the first resist
도 9를 참조하면, 제1 레지스트 구조물(12)의 노출된 표면에 실리콘으로 이루어진 다공성막(30)을 형성한다. 실리콘 다공성막(30)은 실리콘 물질을 스퍼터링 방식으로 이용하여 형성할 수 있다. 구체적으로, 알곤(Ar) 플라즈마(32)를 사용하여 실리콘 타겟을 스퍼터링하여 제1 레지스트 구조물(12)의 표면에 실리콘 다공성막(30)을 증착한다. 실리콘 다공성막(30)은 디프로텍팅 그룹(18)은 외부로 이송시킬 수 있으나, 후속 공정에서 사용되는 현상액의 침투는 방지할 수 있는 막이다. 또한, 실리콘 다공성막(30)은 이후에 도포되는 제2 레지스트와 상호 혼합되는 것을 방지하는 역할도 한다. 실리콘 다공성막(30)의 두께는 1 내지 5 nm정도가 바람직하다. Referring to FIG. 9, a
도 15는 본 발명의 제2 실시예에 의한 미세패턴이 형성된 모습을 평면적으로 나타낸 사진이다. 15 is a plan view showing a state in which a fine pattern is formed according to a second embodiment of the present invention.
도 15를 참조하면, 제1 레지스트 구조물(12)의 양측에는 실리콘 다공성막(30)이 형성되어 있고, 간격(c)만큼 이격되어 제2 레지스트 구조물(26)이 위치하고 있다. 간격(c)은 제2 레지스트 구조물(26)에서 디프로텍팅 그룹(18)이 풍부한 영역이 현상액에 의해 제거되어 반도체기판(10)이 노출된 부분이다. Referring to FIG. 15, silicon
이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다. As mentioned above, although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. It is possible.
상술한 본 발명에 따른 미세패턴의 형성방법 및 구조물에 의하면, 디프로텍팅 그룹의 확산에 의해 조성된 디프로텍팅 그룹이 풍부한 영역을 현상액에 의해 제거함으로써, 제거되는 영역에 해당하는 미세한 패턴을 형성할 수 있다. According to the method and structure for forming a micropattern according to the present invention described above, by removing a region rich in the deprotecting group formed by diffusion of the deprotecting group with a developer, a fine pattern corresponding to the region to be removed can be formed. have.
또한, 제2 구조물은 별도의 리소그래피를 거치지 않고 자기정렬 방식으로 형성되므로, 미세패턴의 오버랩 마진을 확보하는 데 유리하다. In addition, since the second structure is formed in a self-aligning manner without undergoing separate lithography, it is advantageous to secure overlap margin of the micropattern.
Claims (19)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050059669A KR20070004234A (en) | 2005-07-04 | 2005-07-04 | Method of forming fine pattern and structure formed using the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050059669A KR20070004234A (en) | 2005-07-04 | 2005-07-04 | Method of forming fine pattern and structure formed using the method |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070004234A true KR20070004234A (en) | 2007-01-09 |
Family
ID=37870514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050059669A KR20070004234A (en) | 2005-07-04 | 2005-07-04 | Method of forming fine pattern and structure formed using the method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070004234A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100913005B1 (en) * | 2006-10-31 | 2009-08-20 | 주식회사 하이닉스반도체 | Method for forming a mask pattern |
CN101572226A (en) * | 2008-05-02 | 2009-11-04 | 三星电子株式会社 | Method of forming fine patterns of semiconductor device |
KR20100102451A (en) * | 2009-03-11 | 2010-09-24 | 주식회사 동진쎄미켐 | Method for forming fine pattern in semiconductor device |
WO2010140870A2 (en) * | 2009-06-05 | 2010-12-09 | 주식회사 동진쎄미켐 | Method for forming fine pattern in semiconductor device |
US7851135B2 (en) | 2007-11-30 | 2010-12-14 | Hynix Semiconductor Inc. | Method of forming an etching mask pattern from developed negative and positive photoresist layers |
US8530147B2 (en) * | 2007-11-21 | 2013-09-10 | Macronix International Co., Ltd. | Patterning process |
KR101523951B1 (en) * | 2008-10-09 | 2015-06-02 | 삼성전자주식회사 | Method for forming fine patterns for semiconductor device |
WO2015157416A1 (en) * | 2014-04-10 | 2015-10-15 | Tokyo Electron Limited | Method for patterning contact openings on a substrate |
-
2005
- 2005-07-04 KR KR1020050059669A patent/KR20070004234A/en not_active Application Discontinuation
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100913005B1 (en) * | 2006-10-31 | 2009-08-20 | 주식회사 하이닉스반도체 | Method for forming a mask pattern |
US8530147B2 (en) * | 2007-11-21 | 2013-09-10 | Macronix International Co., Ltd. | Patterning process |
US7851135B2 (en) | 2007-11-30 | 2010-12-14 | Hynix Semiconductor Inc. | Method of forming an etching mask pattern from developed negative and positive photoresist layers |
CN101572226A (en) * | 2008-05-02 | 2009-11-04 | 三星电子株式会社 | Method of forming fine patterns of semiconductor device |
US8778598B2 (en) | 2008-05-02 | 2014-07-15 | Samsung Electronics Co., Ltd. | Method of forming fine patterns of semiconductor device by using double patterning process which uses acid diffusion |
CN101572226B (en) * | 2008-05-02 | 2013-04-24 | 三星电子株式会社 | Method of forming fine patterns of semiconductor device |
US8431331B2 (en) | 2008-05-02 | 2013-04-30 | Samsung Electronics Co., Ltd. | Method of forming fine patterns of semiconductor device by using double patterning process which uses acid diffusion |
KR101523951B1 (en) * | 2008-10-09 | 2015-06-02 | 삼성전자주식회사 | Method for forming fine patterns for semiconductor device |
KR20100102451A (en) * | 2009-03-11 | 2010-09-24 | 주식회사 동진쎄미켐 | Method for forming fine pattern in semiconductor device |
WO2010140870A2 (en) * | 2009-06-05 | 2010-12-09 | 주식회사 동진쎄미켐 | Method for forming fine pattern in semiconductor device |
WO2010140870A3 (en) * | 2009-06-05 | 2011-03-31 | 주식회사 동진쎄미켐 | Method for forming fine pattern in semiconductor device |
KR20100131377A (en) * | 2009-06-05 | 2010-12-15 | 주식회사 동진쎄미켐 | Method for forming fine pattern in semiconductor device |
WO2015157416A1 (en) * | 2014-04-10 | 2015-10-15 | Tokyo Electron Limited | Method for patterning contact openings on a substrate |
US9406526B2 (en) | 2014-04-10 | 2016-08-02 | Tokyo Electron Limited | Method for patterning contact openings on a substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7851135B2 (en) | Method of forming an etching mask pattern from developed negative and positive photoresist layers | |
US5716758A (en) | Process for forming fine pattern for semiconductor device utilizing multiple interlaced exposure masks | |
KR20070004234A (en) | Method of forming fine pattern and structure formed using the method | |
CN107851557A (en) | The method for forming the mask for substrate pattern | |
KR20070122049A (en) | Forming method of fine pattern using double exposure process | |
TW200925776A (en) | Method of forming mask pattern | |
US8445183B2 (en) | Method of manufacturing semiconductor device and pattern formation method | |
KR20090050699A (en) | Forming method of fine pattern and method for fabricating semiconductor device | |
KR100489660B1 (en) | Method for forming a nano-pattern and method for manufacturing a semiconductor device using the same | |
KR100907898B1 (en) | Semiconductor device manufacturing method | |
US8465884B2 (en) | Electron beam depicting pattern design, photomask, methods of depicting and fabricating photomask, and method of fabricating semiconductor device using the same | |
US7223527B2 (en) | Immersion lithography process, and structure used for the same and patterning process | |
CN101452206B (en) | Method for forming mask pattern | |
CN108231550B (en) | Method for manufacturing semiconductor device | |
KR101159689B1 (en) | Method for forming overlay vernier in semiconductor device | |
KR100510448B1 (en) | Manufacturing method of small photoresist pattern using thermal flow process for semiconductor device | |
JP2001272769A (en) | Photomask and method for manufacturing the same as well as method for manufacturing semiconductor device | |
US8318408B2 (en) | Method of forming patterns of semiconductor device | |
US7595145B2 (en) | Method of forming pattern of semiconductor device | |
KR101087789B1 (en) | Method for Manufacuring Semiconductor Device | |
KR100272518B1 (en) | Method for patterning photoresist | |
KR100943132B1 (en) | Method for forming a pattern of semiconductor device | |
KR100769830B1 (en) | Method of manufacturing semiconductor device | |
JPS61222127A (en) | Forming method of submicrom photo-resist pattern | |
KR20030070653A (en) | A method for forming contact hole of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |