KR20060136007A - Plasma Display panel - Google Patents

Plasma Display panel Download PDF

Info

Publication number
KR20060136007A
KR20060136007A KR1020050055066A KR20050055066A KR20060136007A KR 20060136007 A KR20060136007 A KR 20060136007A KR 1020050055066 A KR1020050055066 A KR 1020050055066A KR 20050055066 A KR20050055066 A KR 20050055066A KR 20060136007 A KR20060136007 A KR 20060136007A
Authority
KR
South Korea
Prior art keywords
lower plate
dielectric
sealing layer
plasma display
glass
Prior art date
Application number
KR1020050055066A
Other languages
Korean (ko)
Other versions
KR100686056B1 (en
KR20070000037A (en
Inventor
류진형
장명수
신운서
Original Assignee
엘지전자 주식회사
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050055066A priority Critical patent/KR100686056B1/en
Priority claimed from KR1020050055066A external-priority patent/KR100686056B1/en
Publication of KR20070000037A publication Critical patent/KR20070000037A/en
Publication of KR20060136007A publication Critical patent/KR20060136007A/en
Application granted granted Critical
Publication of KR100686056B1 publication Critical patent/KR100686056B1/en

Links

Images

Abstract

본 발명은 양산성 및 수율을 향상시키기 위한 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel for improving mass productivity and yield.

본 발명은 하판유리와 어드레스전극과 하판유전체 및 격벽을 포함하여 이루어지는 하판와, 방전공간을 사이에 두고 상기 하판의 상부에 구비되는 상판 및 상기 하판유전체와 상기 상판의 사이에 구비되는 실링층을 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.The present invention includes a lower plate comprising a lower plate glass, an address electrode, a lower plate dielectric, and a partition wall, an upper plate provided on an upper portion of the lower plate with a discharge space therebetween, and a sealing layer provided between the lower plate dielectric and the upper plate. The present invention provides a plasma display panel.

따라서, 본 발명에 의하면 플라즈마 디스플레이 패널에 있어서 가열 또는 냉각시 발생하는 국부적인 열응력을 분산시켜 하판의 크랙(crack)을 방지할 수 있다.Therefore, according to the present invention, local thermal stress generated during heating or cooling in the plasma display panel can be dispersed to prevent cracking of the lower plate.

PDP(Plasma display panel), 실링층, 버퍼층, 열팽창계수 PDP (Plasma display panel), sealing layer, buffer layer, thermal expansion coefficient

Description

플라즈마 디스플레이 패널{Plasma Display panel}Plasma Display panel

도1은 종래의 플라즈마 디스플레이 패널의 픽셀의 단면도.1 is a cross-sectional view of a pixel of a conventional plasma display panel.

도2는 종래의 플라즈마 디스플레이 패널의 구조를 나타낸 사시도.2 is a perspective view showing the structure of a conventional plasma display panel.

도3은 종래의 플라즈마 디스플레이 패널과 실링층을 나타낸 단면도.3 is a cross-sectional view showing a conventional plasma display panel and a sealing layer.

도4는 본 발명에 따른 플라즈마 디스플레이 패널의 제1실시예를 나타낸 단면도.4 is a sectional view showing a first embodiment of a plasma display panel according to the present invention;

도5는 본 발명에 따른 플라즈마 디스플레이 패널의 제2실시예를 나타낸 단면도.Fig. 5 is a sectional view showing a second embodiment of the plasma display panel according to the present invention.

도6은 본 발명에 따른 플라즈마 디스플레이 패널의 제3실시예를 나타낸 단면도.6 is a sectional view showing a third embodiment of the plasma display panel according to the present invention;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 하판유리 30 : 어드레스전극10: lower glass 30: address electrode

40 : 하판유전체 50 : 격벽40: lower plate dielectric 50: partition wall

55 : 블랙 매트릭스 60 : 형광체55 black matrix 60 phosphor

70 : 상판 유리 73 : 서스테인전극70: top glass 73: sustain electrode

76 : 버스전극 80 : 상판유전체76: bus electrode 80: top dielectric

85 : 보호막 90 : 방전가스85: protective film 90: discharge gas

310 : 하판유리 330 : 어드레스 전극310: lower glass 330: address electrode

340 : 하판유전체 350 : 격벽340: lower plate dielectric 350: partition wall

360 : 형광체 370 : 상판 유리360: phosphor 370: top glass

373 : 서스테인 전극 376 : 버스 전극373: sustain electrode 376: bus electrode

380 : 상판유전체 385 :보호막380: top dielectric 385: protective film

390 : 방전가스 393 :실링층390: discharge gas 393: sealing layer

396 : 버퍼층396 buffer layer

본 발명은 멀티 미디어 시대의 새로운 화상 표시 장치 중의 하나인 플라즈마 디스플레이 패널(Plasma Display Panel, 이하 'PDP'라 함)에 관한 것으로서, 특히 PDP의 상판 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel (PDP), which is one of new image display devices in the multimedia era, and more particularly, to a top plate structure of a PDP.

멀티 미디어 시대의 도래와 함께 더 세밀하고, 더 크고, 더욱 자연색에 가까운 색을 표현해줄 수 있는 디스플레이 장치의 등장이 요구되고 있다.With the advent of the multimedia era, display devices that can express more detailed, larger, and more natural colors are required.

그런데, 40인치 이상의 큰 화면을 구성하기에는 현재의 CRT(Cathode Ray Tube) 구조나 LCD(Liquid Crystal Display) 방식으로는 한계가 있어서, 평판표시장치 중 PDP가 각광받고 있으며 고화질 영상의 분야로 용도확대를 위해 고정세화와 대화면화가 급속도로 발전하고 있다.However, there is a limit to the current CRT (Cathode Ray Tube) structure or LCD (Liquid Crystal Display) method to construct a large screen of 40 inches or more, and PDP is attracting attention among flat panel display devices, and its use is expanding to the field of high-definition image. For the sake of this, high-definition and large screens are rapidly developing.

PDP의 최대 특징은 같은 자체 발광형인 CRT와 비교하여 10cm 이하로 얇게 제 작될 수 있고, 평면의 대화면(60~80inch)제작이 손쉬울 뿐 아니라 style이나 design 면에서 종래 CRT와는 명확히 구별이 된다.The biggest feature of PDP is that it can be manufactured as thin as 10cm or less compared to the same self-luminous CRT, and it is easy to manufacture large flat screens (60 ~ 80inch) and is clearly distinguished from conventional CRT in terms of style and design.

PDP는 얇고 가벼우며, 자체 발광형으로 박진감, 현장감 있는 화상 구현이 가능하고, 구조가 simple하며 대화면 평면 display를 쉽게 제작할 수 있어, 일찍부터 HDTV(고선명 TV)의 적격 판정을 받아왔다.PDP is thin, light, self-luminous and enables real-time, realistic images, simple structure, and easy to produce large-screen flat panel display, and has been qualified for HDTV (high definition TV) since early.

LCD와 비교하면 자체 발광형이므로 좌우 넓은 범위에 걸쳐 깨끗하고 아름다운 화면을 볼 수 있고, 시야각이 수평, 수직 어느 쪽으로도 160°이상의 광시야각을 갖고 있다.Compared with LCD, it is a self-luminous type, so you can see beautiful and beautiful screens over a wide range of left and right.

특히, 화면 교체 시간이 LCD보다 10배 이상 빠르므로 동화상 표시에 가장 알맞은 TV라고 할 수 있으며, Dot Matrix 방식에 의한 고정화소에서 영상 표시 방식이기 때문에 밝고, 색 편차나 화면의 비뚤어짐이 없고, 자계의 영향은 전혀 받지 않아 대화면, 고화질 영상에 가장 적합한 TV라 할 수 있다.In particular, since the screen replacement time is 10 times faster than LCD, it is the most suitable TV for displaying moving images.Because it is a video display method in the fixed pixel by the dot matrix method, it is bright, and there is no color deviation or screen distortion, It is not affected by the large screen, it is the best TV for high-definition video.

PDP는 격벽으로 정의되는 픽셀 내에 형광체를 가지고 있으며,그 형광체의 하부 각각에 어드레스전극을 구비하는 하판과, 상기 하판의 어드레스전극에 대항하는 버스전극 및 서스테인전극을 구비하는 상판으로 구성되어진다.The PDP has a phosphor in a pixel defined by a partition wall, and includes a lower plate having an address electrode at each lower portion of the phosphor, and an upper plate having a bus electrode and a sustain electrode opposed to the address electrode of the lower plate.

도1을 참조하여, 종래 기술에 의한 PDP의 구조를 설명하면 다음과 같다.Referring to Figure 1, the structure of the PDP according to the prior art will be described.

도1은 종래 PDP의 단면도로서, 하판유리(10)의 상부에 상부일부에 어드레스전극(30)이 위치하며,상기 하판유리(10)의 상부일부와 상기 어드레스 전극(30)의 상부면에 하판유전체(40)가 위치한다.1 is a cross-sectional view of a conventional PDP, wherein an address electrode 30 is positioned at an upper portion of an upper portion of the lower plate glass 10, and an upper portion of the lower plate glass 10 and a lower plate is disposed at an upper surface of the address electrode 30. Dielectric 40 is located.

상기 하판유전체(40)의 상부일부에는 격벽(50)이 형성되는데, 상기 격벽(50) 은 수평방향보다 수직 방향이 더 긴 형태이고 상기 어드레스전극(30)으로부터 소정거리 이격된다.A partition 50 is formed on an upper portion of the lower plate dielectric 40. The partition 50 has a longer vertical direction than a horizontal direction and is spaced a predetermined distance from the address electrode 30.

상기 격벽(50)의 상부면에는 블랙 매트릭스(55)가 위치하며, 상기 블랙 매트릭스(55)와 상기 격벽(50)의 측면 및 상기 하판유전체(40)의 상부면에는 형광체(60)가 위치한다.A black matrix 55 is positioned on an upper surface of the partition 50, and a phosphor 60 is positioned on the side surfaces of the black matrix 55 and the partition 50 and an upper surface of the lower plate dielectric 40. .

이상이 PDP 하판의 구조이며, 이하에서 PDP 상판의 구조를 설명한다.The above is the structure of the PDP lower plate, and the structure of the PDP upper plate will be described below.

상판유리(70)의 하부면에 서스테인전극(73)과 버스전극(76)이 차례로 적층되고, 상기 상판유리(70)와 서스테인전극(73) 및 버스전극(76)의 하부면에 상판유전체(80)가 위치한다.A sustain electrode 73 and a bus electrode 76 are sequentially stacked on the lower surface of the upper glass 70, and an upper dielectric (lower surface) is formed on the lower surface of the upper glass 70, the sustain electrode 73 and the bus electrode 76. 80) is located.

상기 상판유전체(80)의 하부면에는 보호막(85)이 위치하며, 상기 보호막(85)은 상기 하판유전체(40)와 평행을 이루며 상기 블랙 매트릭스(55)의 상부면과 소정거리 이격되게 형성되어서, PDP 상판과 하판이 결합된다.A protective film 85 is positioned on a lower surface of the upper dielectric 80, and the protective film 85 is formed parallel to the lower dielectric 40 and spaced apart from the upper surface of the black matrix 55 by a predetermined distance. The upper and lower panels of PDP are combined.

이 때, PDP 상판과 하판 및 격벽(50)으로 정의되는 방전셀 내에는 방전가스(90)가 주입되는데, 상기 방전가스(90)는 불활성기체로서 Xe-Ne 또는 He-Ne 가스 등이 주입된다.At this time, the discharge gas 90 is injected into the discharge cells defined by the PDP upper plate, the lower plate and the partition wall 50, and the discharge gas 90 is injected with Xe-Ne or He-Ne gas as an inert gas. .

상기에서 설명한 종래의 플라즈마 디스플레이 패널의 작용을 설명하면 다음고 같다.The operation of the conventional plasma display panel described above is as follows.

어드레스전극(30)과 버스전극(76) 및 서스테인전극(73)에 전압이 인가되어 상판과 하판측 전극에 전압차가 발생하게 되면, 상기 격벽(50)과 상판 및 하판으로 정의되는 방전셀 내에 위치하는 방전가스(90)인 Xe-Ne 또는 He-Ne 가스가 플라즈마 상태가 되어 자외선이 발생한다.When a voltage is applied to the address electrode 30, the bus electrode 76, and the sustain electrode 73 to generate a voltage difference between the upper and lower electrodes, the electrode is positioned in the discharge cell defined as the partition 50 and the upper and lower plates. Xe-Ne or He-Ne gas, which is the discharge gas 90, is in a plasma state and ultraviolet rays are generated.

상기 발생된 자외선은 상기 형광체(60)를 여기시켜 적색, 녹색 또는 청색의 가시광선이 발생하는데, 상기 발생되는 가시광선은 상기 형광체(60)의 종류에 따라 결정되며, 이에 따라 상기 각 방전셀은 적색, 녹색 또는 청색을 띤다.The generated ultraviolet rays excite the phosphor 60 to generate red, green, or blue visible light. The generated visible light is determined according to the type of the phosphor 60. Accordingly, each of the discharge cells It is red, green or blue.

상기 발생된 가시광선은 투명한 상판유전체(80)와 상판유리(70)를 통해 외부로 발산한다.The generated visible light is emitted to the outside through the transparent top dielectric 80 and the top glass 70.

상기 상판유전체(80)는 투명전극인 ITO를 사용하는 서스테인전극(73)과 금속전극인 버스전극(76)과 직접 접촉하므로, 상기 서스테인전극(73)과 버스전극(76)과의 화학반응을 피하기 위해 연화점이 높은 PbO계의 유리를 사용한다.The upper plate dielectric 80 is in direct contact with the sustain electrode 73 using the transparent electrode ITO and the bus electrode 76 serving as the metal electrode. Thus, the chemical reaction between the sustain electrode 73 and the bus electrode 76 is performed. PbO-based glass with high softening point is used to avoid.

상기 상판유전체(80)와 상판유리(70)는 상기 형광체(60)에서 발생된 가시광선을 소정의 투과율로 그대로 투과시키는 역할을 한다.The top dielectric 80 and the top glass 70 serve to transmit visible light generated from the phosphor 60 with a predetermined transmittance.

도2는 종래의 PDP가 상판 및 하판으로 나뉘어져 합착되기 전의 사시도이다.Figure 2 is a perspective view before the conventional PDP is divided into an upper plate and a lower plate to be bonded.

종래의 PDP의 제조방법 및 구성을 도3을 참조하여 설명하면 다음과 같다.A manufacturing method and a configuration of a conventional PDP will be described with reference to FIG.

서스테인 전극(373)과 버스전극(376)등을 구비한 상판상에 실링층(393)이 형성된다.The sealing layer 393 is formed on the top plate provided with the sustain electrode 373, the bus electrode 376, and the like.

상기 실링층(393)은 유리분말(powder)과 용매(solvent) 및 바인더가 혼합되어 형성된 실링재 페이스트를 스크린 프린팅이나 디스펜서를 이용하여 도포함으로써 형성된다.The sealing layer 393 is formed by applying a sealing material paste formed by mixing a glass powder, a solvent, and a binder by using a screen printing or a dispenser.

이어서, 200~300℃ 정도의 환경에서 이빔(E-beam)증착 또는 스퍼터링 등의 방식을 이용하여 보호막(385)이 형성된다.Subsequently, the protective film 385 is formed using an E-beam deposition or sputtering method in an environment of about 200 to 300 ° C.

상기 보호막으로는 통상 MgO(산화마그네슘)이 이용된다.MgO (magnesium oxide) is usually used as the protective film.

이어서, 상기 실링층(393)이 형성된 상판과 하판이 압착되면서 상판과 하판이 정렬되고,상기 정렬된 상판과 하판이 소성됨으로써 상기 실링층(393) 내부에 함유되어 있는 다량의 용매 및 유기물질이 제거되면서 상판과 하판이 합착된다.Subsequently, the upper and lower plates are pressed while the upper and lower plates on which the sealing layer 393 is formed are squeezed, and the aligned upper and lower plates are fired so that a large amount of solvent and organic material contained in the sealing layer 393 is formed. As it is removed, the top and bottom plates are joined.

그러나, 상술한 종래의 방법에 의해 제조된 PDP는 다음과 같은 문제점이 있었다.However, the PDP manufactured by the conventional method described above has the following problems.

소성 후 상온으로 냉각되는 과정에서 하판유리과 상기 실링층(393)의 열팽창계수의 차이로 인하여 상기 실링층(393)과 접촉되는 부위의 하판유리에 크랙(crack)이 발생한다.In the process of cooling to room temperature after firing, cracks are generated in the lower plate glass in contact with the sealing layer 393 due to the difference in coefficient of thermal expansion of the lower plate glass and the sealing layer 393.

구체적으로, 하판유리의 열팽창계수는 87×10-7/℃이고. 상기 실링층(393)의 열팽창계수는 72×10-7/℃정도이다.Specifically, the coefficient of thermal expansion of the bottom glass is 87 × 10 −7 / ° C. The coefficient of thermal expansion of the sealing layer 393 is about 72 × 10 −7 / ° C.

이러한 열팽창계수의 차이는 상기 하판유리와 상기 실링층(393)이 접촉되는 부분에 국부적인 열응력을 발생시킬 수 있다. Such a difference in thermal expansion coefficient may generate a local thermal stress at a portion where the lower plate glass and the sealing layer 393 are in contact with each other.

따라서, 상기 실링층(393)에 비해 상대적으로 열팽창계수가 큰 하판유리에는 상기 실링층(393)에 비해 상대적으로 큰 열응력이 발생하게 되고, 상기 열응력에 의해 하판유리에 크랙이 발생하는 것이다.Therefore, the lower plate glass having a larger coefficient of thermal expansion than the sealing layer 393 generates a relatively large thermal stress as compared with the sealing layer 393, and cracks are generated in the lower plate glass due to the thermal stress. .

따라서, PDP의 수율 및 양산성이 저해되는 문제점이 있다.Therefore, there is a problem that the yield and mass productivity of the PDP are inhibited.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 하판과 실링층 사이의 열팽창계수의 차이에 때문에 상기 하판에서 크랙이 발생하는 것을 방지한 PDP를 제공하는 것이다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a PDP that prevents cracking in the lower plate due to the difference in coefficient of thermal expansion between the lower plate and the sealing layer.

본 발명의 다른 목적은 수율 및 양산성이 향상된 PDP를제공하는 것이다.Another object of the present invention is to provide a PDP with improved yield and mass productivity.

상기 목적을 달성하기 위하여, 본 발명은 하판유리와 어드레스전극과 하판유전체 및 격벽을 포함하여 이루어지는 하판와, 방전공간을 사이에 두고 상기 하판의 상부에 구비되는 상판 및 상기 하판유전체와 상기 상판의 사이에 구비되는 실링층을 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.In order to achieve the above object, the present invention provides a lower plate comprising a lower plate glass, an address electrode, a lower plate dielectric, and a partition wall, and an upper plate provided on an upper portion of the lower plate with a discharge space therebetween, and between the lower plate dielectric and the upper plate. It provides a plasma display panel comprising a sealing layer provided.

본 발명은 방전공간을 사이에 두고 배열되는 상판과 하판유리와 어드레스전극과 하판유전체 및 격벽을 포함하여 이루어지는 하판과 상기 상판과 하판 사이에 구비되는 실링층 및 상기 하판 및 상기 실링층의 사이에 구비되는 버퍼층을 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.The present invention is provided between a top plate and a bottom plate arranged with a discharge space therebetween, an address electrode, a bottom plate dielectric and a partition wall, and a sealing layer provided between the top plate and the bottom plate, and between the bottom plate and the sealing layer. Provided is a plasma display panel comprising a buffer layer.

본 발명은 하판유리와 어드레스전극과 버퍼층과 하판유전체 및 격벽을 포함하여 이루어지는 하판과 방전공간을 사이에 두고 상기 하판의 상부에 구비되는 상판 및 상기 하판과 상기 상판의 사이에 구비되는 실링층을 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.The present invention includes an upper plate provided on an upper portion of the lower plate and a sealing layer provided between the lower plate and the upper plate with a lower plate and a discharge space formed between the lower plate glass, the address electrode, the buffer layer, the lower plate dielectric, and the partition wall. The present invention provides a plasma display panel.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention that can specifically realize the above object will be described.

종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하 며 이에 대한 상세한 설명은 생략한다.The same components as the prior art are given the same names and the same reference numerals for convenience of description, and detailed description thereof will be omitted.

도4를 참조하여, 본 발명에 따른 PDP의 제1실시예를 설명하면 다음과 같다.Referring to Fig. 4, a first embodiment of a PDP according to the present invention will be described.

본 제1실시에서 상판유리(370)의 하부면에 서스테인전극(373)과 버스전극(376)이 차례로 적층되고, 상기 상판유리(370)와 서스테인전극(373) 및 버스전극(376)의 하부면에 상판유전체(380)가 위치한다.In the first embodiment, the sustain electrode 373 and the bus electrode 376 are sequentially stacked on the lower surface of the upper glass 370, and the lower surface of the upper glass 370, the sustain electrode 373 and the bus electrode 376 are sequentially stacked. The top dielectric 380 is positioned on the surface.

상기 상판유전체(380)의 하부면에는 보호막(385)이 위치하며, 상기 보호막(385)은 후에 상기 하판유전체(340)와 평행을 이룬다.A protective film 385 is positioned on a lower surface of the upper dielectric 380, and the protective film 385 is later formed in parallel with the lower dielectric 340.

또한, 하판유리(310)의 상부에 상부일부에 어드레스전극(330)이 위치하며, 상기 하판유리(310)의 상부와 상기 어드레스 전극(330)의 상부면에는 하판유전체(340)가 위치한다.In addition, an address electrode 330 is positioned at an upper portion of the lower plate 310, and a lower plate dielectric 340 is positioned at an upper side of the lower plate 310 and an upper surface of the address electrode 330.

상기 하판유전체(340)의 상부 일부에는 격벽(350)이 형성되는데, 상기 격벽(350)은 수평방향보다 수직 방향이 더 긴 형태이고 상기 어드레스전극(330)으로부터 소정거리 이격된다.A partition wall 350 is formed on a portion of the lower plate dielectric 340. The partition wall 350 is longer in the vertical direction than the horizontal direction and spaced apart from the address electrode 330 by a predetermined distance.

상기 격벽(350)의 상부면에는 블랙 매트릭스(355)가 위치하며, 상기 블랙 매트릭스(355)와 상기 격벽(350)의 측면 및 상기 하판유전체(340)의 상부면에는 형광체(360)가 위치한다.A black matrix 355 is positioned on an upper surface of the partition wall 350, and a phosphor 360 is positioned on the side surfaces of the black matrix 355, the partition wall 350, and an upper surface of the lower plate dielectric 340. .

이 때, PDP 상판과 하판 및 격벽(350)으로 정의되는 방전셀 내에는 방전가스(390)가 주입되는데, 상기 방전가스(390)는 불활성기체로서 Xe-Ne 또는 He-Ne 가스 등이 주입된다.At this time, the discharge gas 390 is injected into the discharge cells defined by the PDP upper plate, the lower plate and the partition wall 350, and the discharge gas 390 is injected with Xe-Ne or He-Ne gas as an inert gas. .

전체적으로, 상판유리(370)와 서스테인전극(373)와 버스전극(376)와 상판유 전체(380) 및 보호막(385)을 포함하여 이루어진 상판과 하판유리(310)와 어드레스전극(330)와 하판유전체(340)와 격벽(350)을 포함하여 이루어진 하판이 실링층(393)을 통하여 접합된다.In general, the upper plate and the lower plate 310 and the address electrode 330 and the lower plate including the upper plate glass 370, the sustain electrode 373, the bus electrode 376, the entire upper plate oil 380, and the protective layer 385. The lower plate including the dielectric 340 and the partition wall 350 is bonded through the sealing layer 393.

그러나, 본 제1실시예는 종래 기술에 따른 PDP와는 달리 상기 하판유전체(340)가 실링 영역에까지 연장되어 형성된다.However, in the first embodiment, unlike the PDP according to the related art, the lower plate dielectric 340 extends to the sealing region.

즉, 상기 하판유리(310)의 최외곽부에까지 상기 하판유전체(340)가 형성되어 상기 실링층(393)과 상기 하판유리(310)의 사이에 위치하며, 상기 하판유전체(340)가 상기 실링층(393)과 상기 하판유리(310)의 열응력의 차이를 완화시키는 역할을 한다.That is, the lower plate dielectric 340 is formed to the outermost portion of the lower plate glass 310 and is positioned between the sealing layer 393 and the lower plate glass 310, and the lower plate dielectric 340 is sealed. It serves to mitigate the difference in thermal stress between the layer 393 and the lower plate 310.

구체적으로, 상기 하판유리(310)의 열팽창계수는 87×10-7/℃이고 상기 실링층(393)의 열팽창계수는 72×10-7/℃이므로, 상기 하판유전체(340)의 열팽창계수는 양자의 중간값을 가져야 하며 76×10-7/℃인 것이 바람직한다.Specifically, the thermal expansion coefficient of the lower plated glass 310 is 87 × 10 -7 / ℃ and the thermal expansion coefficient of the sealing layer 393 is 72 × 10 -7 / ℃, the thermal expansion coefficient of the lower plate dielectric 340 is It should have a median of both and is preferably 76 × 10 −7 / ° C.

이러한 물리적 특성을 위하여 상기 하판유전체(340)는 PbO가 대략 50%의 중량비, B2O3가 대략 15%의 중량비, Al2O3가 대략 15%의 중량비, SiO2가 대략 20%중량비로 혼합되어야 한다.For the physical properties, the lower plate dielectric 340 has a weight ratio of about 50% by weight of PbO, about 15% by weight of B 2 O 3 , about 15% by weight of Al 2 O 3 , and about 20% by weight of SiO 2 . It must be mixed.

상기에서 설명한 본 발명에 따른 PDP의 제1실시예의 작용을 설명하면 다음과 같다.The operation of the first embodiment of the PDP according to the present invention described above is as follows.

상기 하판유리(310)와 상기 실링층(393)의 사이에 위치하는 상기 하판유전체 (340)는, 소성 후 상온으로 냉각되는 과정에서 상기 하판유리(310)와 상기 실링층(393)의 열팽창계수의 차이로 인하여 발생하는 열응력을 분산하여, 상기 하판유리(310)에 크랙(crack)이 발생하지 않게 한다.The lower plate dielectric 340 positioned between the lower plate glass 310 and the sealing layer 393 has a coefficient of thermal expansion between the lower plate glass 310 and the sealing layer 393 in the process of cooling to room temperature after firing. By dissipating the thermal stress generated due to the difference, so that the crack (cracks) does not occur in the lower glass 310.

도5를 참조하여, 본 발명에 따른 PDP의 제2실시예를 설명하면 다음과 같다.Referring to Figure 5, a second embodiment of the PDP according to the present invention will be described.

본 제2실시예의 구성은 기본적으로 상기 제1실시예와 동일하나, 상기 상판과 상기 하판이 실링층(393)을 통하여 접합되는 위치에 버퍼층(396)이 구비된다.The configuration of the second embodiment is basically the same as that of the first embodiment, but the buffer layer 396 is provided at the position where the upper plate and the lower plate are joined through the sealing layer 393.

구체적으로, 상기 하판유전체(340)는 종래의 PDP와 같이 실링영역에는 형성되지 않으며, 상기 버퍼층(396)이 상기 하판유리(310)와 상기 실링층(393)의 사이에 구비되어, 상기 하판유리(310)와 상기 실링층(393)의 열응력의 차이를 완화시키는 역할을 한다.Specifically, the lower plate dielectric 340 is not formed in the sealing region as in the conventional PDP, the buffer layer 396 is provided between the lower plate 310 and the sealing layer 393, the lower plate glass It serves to mitigate the difference between the thermal stress of the 310 and the sealing layer 393.

상기 버퍼층(396)의 열팽창계수는 상기 하판유리(310)의 열팽창계수와 상기 실링층(393)의 열팽창계수의 중간값을 가져야 하며, 76×10-7/℃인 것이 바람직한다.The coefficient of thermal expansion of the buffer layer 396 should have a median value of the coefficient of thermal expansion of the lower pane 310 and the coefficient of thermal expansion of the sealing layer 393, preferably 76 × 10 −7 / ° C.

이러한 물리적 특성을 위하여 상기 버퍼층(396)는 PbO가 대략 50%의 중량비, B2O3가 대략 15%의 중량비, Al2O3가 대략 15%의 중량비, SiO2가 대략 20%중량비로 혼합되어야 한다.For this physical property, the buffer layer 396 is mixed with PbO in about 50% by weight, B 2 O 3 in about 15% by weight, Al 2 O 3 by about 15% by weight, and SiO 2 in about 20% by weight. Should be.

상기에서 설명한 본 발명에 따른 PDP의 제2실시예의 작용을 설명하면 다음과 같다.The operation of the second embodiment of the PDP according to the present invention described above is as follows.

상기 하판유리(310)와 상기 실링층(393)의 사이에 위치하는 상기 버퍼층 (396)는, 소성 후 상온으로 냉각되는 과정에서 상기 하판유리(310)와 상기 실링층(393)의 열팽창계수의 차이로 인하여 발생하는 열응력을 분산하여, 상기 하판유리(310)에 크랙(crack)이 발생하지 않게 한다.The buffer layer 396 positioned between the lower plate glass 310 and the sealing layer 393 may have a coefficient of thermal expansion between the lower plate glass 310 and the sealing layer 393 during cooling to room temperature. The thermal stress generated due to the difference is dispersed, so that cracks are not generated in the lower glass 310.

도6를 참조하여, 본 발명에 따른 PDP의 제3실시예를 설명하면 다음과 같다.Referring to Fig. 6, a third embodiment of the PDP according to the present invention will be described.

본 제3실시예의 구성은 기본적으로 상기 제2실시예와 동일하나, 상기 버퍼층(396)이 상기 하판유전체(340)와 상기 하판유리(310)의 사이에 구비되어, 상기 하판유리(310)와 상기 실링층(393)의 열응력의 차이를 완화시키는 역할을 한다.The configuration of the third embodiment is basically the same as that of the second embodiment, but the buffer layer 396 is provided between the lower plate dielectric 340 and the lower plate glass 310 and the lower plate glass 310. It serves to mitigate the difference in thermal stress of the sealing layer 393.

즉, 상기 버퍼층이 상기 하판 내에서 상기 하판유리(310) 전체를 덮고 있는 점에서 상기 제2실시예와 상이하다.In other words, the buffer layer is different from the second embodiment in that the entire lower plate glass 310 is covered in the lower plate.

상기 버퍼층(396)의 열팽창계수는 상기 하판유리(310)의 열팽창계수와 상기 실링층(393)의 열팽창계수의 중간값을 가져야 하며, 76×10-7/℃인 것이 바람직한다.The coefficient of thermal expansion of the buffer layer 396 should have a median value of the coefficient of thermal expansion of the lower pane 310 and the coefficient of thermal expansion of the sealing layer 393, preferably 76 × 10 −7 / ° C.

이러한 물리적 특성을 위하여 상기 버퍼층(396)는 PbO가 대략 50%의 중량비, B2O3가 대략 15%의 중량비, Al2O3가 대략 15%의 중량비, SiO2가 대략 20%중량비로 혼합되어야 한다.For this physical property, the buffer layer 396 is mixed with PbO in about 50% by weight, B 2 O 3 in about 15% by weight, Al 2 O 3 by about 15% by weight, and SiO 2 in about 20% by weight. Should be.

상기에서 설명한 본 발명에 따른 PDP의 제3실시예의 작용을 설명하면 다음과 같다.Referring to the operation of the third embodiment of the PDP according to the present invention described above is as follows.

상기 하판유리(310)와 상기 실링층(393)의 사이에 위치하는 상기 버퍼층(396)는, 소성 후 상온으로 냉각되는 과정에서 상기 하판유리(310)와 상기 실링층 (393)의 열팽창계수의 차이로 인하여 발생하는 열응력을 분산하여, 상기 하판유리(310)에 크랙(crack)이 발생하지 않게 한다.The buffer layer 396 positioned between the lower plate glass 310 and the sealing layer 393 may have a coefficient of thermal expansion between the lower plate glass 310 and the sealing layer 393 during cooling to room temperature. The thermal stress generated due to the difference is dispersed, so that cracks are not generated in the lower glass 310.

본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하도 이러한 변형은 본 발명의 범위에 속한다.The present invention is not limited to the above-described embodiments, and such modifications are included within the scope of the present invention even though modifications may be made by those skilled in the art to which the present invention pertains.

상기에서 설명한 본 발명에 따른 PDP의 효과를 설명하면 다음과 같다.The effects of the PDP according to the present invention described above are as follows.

본 발명은 PDP 제조공정에서 하판과 실링층 사이의 열팽창계수의 차이를 해소해서 하판에서 크랙이 발생하는 빈도를 크게 줄인다.The present invention eliminates the difference in coefficient of thermal expansion between the lower plate and the sealing layer in the PDP manufacturing process to significantly reduce the frequency of cracks in the lower plate.

본 발명은 PDP 제조공정에서의 수율 및 양산성을 크게 향상시킬 수 있다.The present invention can greatly improve the yield and mass productivity in the PDP manufacturing process.

Claims (9)

하판유리와 어드레스전극과 하판유전체 및 격벽을 포함하여 이루어지는 하판;A lower plate comprising a lower plate glass, an address electrode, a lower plate dielectric, and a partition wall; 방전공간을 사이에 두고 상기 하판의 상부에 구비되는 상판; 및An upper plate provided above the lower plate with a discharge space therebetween; And 상기 하판유전체와 상기 상판의 사이에 구비되는 실링층을 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a sealing layer provided between the lower plate dielectric and the upper plate. 제1항에 있어서,The method of claim 1, 상기 하판유전체는 PbO가 대략 50%의 중량비, B2O3가 대략 15%의 중량비, Al2O3가 대략 15%의 중량비, SiO2가 대략 20%중량비로 혼합된 것을 특징으로 하는 플라즈마 디스플레이 패널.The lower dielectric has a plasma display characterized in that the PbO is a mixture of about 50% by weight, B 2 O 3 by weight of about 15%, Al 2 O 3 by weight of about 15%, SiO 2 is about 20% by weight panel. 제1항에 있어서,The method of claim 1, 상기 하판유전체의 열팽창계수는 상기 하판유리와 상기 실링층의 열팽창계수의 사이값을 같는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the thermal expansion coefficient of the lower plate dielectric is equal to a value between the thermal expansion coefficient of the lower plate glass and the sealing layer. 제1항에 있어서,The method of claim 1, 상기 하판유전체의 열팽창계수는 76×10-7/℃ 정도인 것을 특징으로 하는 플 라즈마 디스플레이 채널.Plasma display channel, characterized in that the thermal expansion coefficient of the lower plate dielectric is about 76 × 10 -7 / ℃. 방전공간을 사이에 두고 배열되는 상판;An upper plate arranged with a discharge space therebetween; 하판유리와 어드레스전극과 하판유전체 및 격벽을 포함하여 이루어지는 하판;A lower plate comprising a lower plate glass, an address electrode, a lower plate dielectric, and a partition wall; 상기 상판과 하판 사이에 구비되는 실링층; 및A sealing layer provided between the upper plate and the lower plate; And 상기 하판 및 상기 실링층의 사이에 구비되는 버퍼층을 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a buffer layer provided between the lower plate and the sealing layer. 하판유리와 어드레스전극과 버퍼층과 하판유전체 및 격벽을 포함하여 이루어지는 하판;A lower plate comprising a lower plate glass, an address electrode, a buffer layer, a lower plate dielectric, and a partition wall; 방전공간을 사이에 두고 상기 하판의 상부에 구비되는 상판; 및An upper plate provided above the lower plate with a discharge space therebetween; And 상기 하판과 상기 상판의 사이에 구비되는 실링층을 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a sealing layer provided between the lower plate and the upper plate. 제5항 또는 제6항에 있어서,The method according to claim 5 or 6, 상기 버퍼층은 PbO가 대략 50%의 중량비, B2O3가 대략 15%의 중량비, Al2O3가 대략 15%의 중량비, SiO2가 대략 20%중량비로 혼합된 것을 특징으로 하는 플라즈마 디스플레이 패널.The buffer layer is a plasma display panel characterized in that the PbO is mixed in a weight ratio of about 50%, B 2 O 3 is about 15%, Al 2 O 3 is about 15%, and SiO 2 is about 20% by weight . 제5항 또는 제6항에 있어서,The method according to claim 5 or 6, 상기 버퍼층의 열팽창계수는 상기 하판유리와 상기 실링층의 열팽창계수의 사이값을 같는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a coefficient of thermal expansion of the buffer layer is equal to a value between the coefficient of thermal expansion of the bottom glass and the sealing layer. 제5항 또는 제6항에 있어서,The method according to claim 5 or 6, 상기 버퍼층의 열팽창계수는 76×10-7/℃ 정도인 것을 특징으로 하는 플라즈마 디스플레이 채널.The coefficient of thermal expansion of the buffer layer is about 76 × 10 -7 / ℃ plasma display channel.
KR1020050055066A 2005-06-24 2005-06-24 Plasma Display panel KR100686056B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050055066A KR100686056B1 (en) 2005-06-24 2005-06-24 Plasma Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050055066A KR100686056B1 (en) 2005-06-24 2005-06-24 Plasma Display panel

Publications (3)

Publication Number Publication Date
KR20070000037A KR20070000037A (en) 2007-01-02
KR20060136007A true KR20060136007A (en) 2007-01-02
KR100686056B1 KR100686056B1 (en) 2007-02-26

Family

ID=37868052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050055066A KR100686056B1 (en) 2005-06-24 2005-06-24 Plasma Display panel

Country Status (1)

Country Link
KR (1) KR100686056B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5917126B2 (en) * 2011-12-19 2016-05-11 株式会社ジャパンディスプレイ Liquid crystal display

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004345A (en) * 1998-06-30 2000-01-25 김영환 Plasma display panel and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP2000123748A (en) Color plasma display panel
KR100686056B1 (en) Plasma Display panel
JP2008251318A (en) Plasma display panel
US20070085480A1 (en) Plasma display panel and method of fabricating the same
KR20060136007A (en) Plasma Display panel
KR100808178B1 (en) A Lamination Apparatus, An Upper plate of Plasma Display Panel made by using the Lamination Apparatus, and A Method for manufacturing the upper plate of Plasma Display Panel
JP2000011898A (en) Plasma display panel
JP4905364B2 (en) Plasma display panel
US20020053876A1 (en) Gas-discharge display panel, a display using the same, and a method of manufacturing the same
JP2007026793A (en) Plasma display panel
KR100759446B1 (en) Plasma display panel and fabricating method therefor
KR100486685B1 (en) Plasma Display Panel and Method of Fabricating the same
KR100513029B1 (en) Plasma Display Panel
JP2001135241A (en) Gas-discharge panel and manufacturing method therefor
KR100366944B1 (en) Plasma Display Panel and Method of Fabricating the Same
US7876046B2 (en) Plasma display panel
JPH10177845A (en) Ac type plasma display panel and manufacture thereof
KR100326762B1 (en) Phosphor paste of PDP
KR20050082361A (en) Plasma display panel
KR20070022507A (en) Plasma Display Panel
JP2002324487A (en) Plasma display panel and its manufacturing method
JP2001236021A (en) Display panel
KR20040092558A (en) Plasma Display Panel
KR20020008438A (en) Face board of plasma display panel and plasticity method thereof
Shinoda PDP Manufacturing