KR20060134504A - Display panel and display device having the same - Google Patents

Display panel and display device having the same Download PDF

Info

Publication number
KR20060134504A
KR20060134504A KR1020050054232A KR20050054232A KR20060134504A KR 20060134504 A KR20060134504 A KR 20060134504A KR 1020050054232 A KR1020050054232 A KR 1020050054232A KR 20050054232 A KR20050054232 A KR 20050054232A KR 20060134504 A KR20060134504 A KR 20060134504A
Authority
KR
South Korea
Prior art keywords
substrate
short point
short
display area
common voltage
Prior art date
Application number
KR1020050054232A
Other languages
Korean (ko)
Inventor
나형돈
정기훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050054232A priority Critical patent/KR20060134504A/en
Publication of KR20060134504A publication Critical patent/KR20060134504A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Abstract

A display panel and a display device having the same are provided to enhance the electric connection between a lower substrate and an upper substrate, by contacting a first short point of the lower substrate with a second short point of the upper substrate during binding of the lower and upper substrates. A first substrate(200) is composed of a display area(DA) and a non-display area(NDA) surrounding the display area. A second substrate(300) is disposed to face the first substrate. A first short point(600) is formed in the non-display area of the first substrate, and electrically connects between the first substrate and the second substrate. A second short point(700) is formed on the second substrate correspondingly to the first short point, and electrically connects between the first substrate and the second substrate.

Description

표시패널 및 이를 갖는 표시장치{DISPLAY PANEL AND DISPLAY DEVICE HAVING THE SAME}Display panel and display device having same {DISPLAY PANEL AND DISPLAY DEVICE HAVING THE SAME}

도 1은 본 발명에 따른 액정표시장치를 나타낸 단면도이다. 1 is a cross-sectional view showing a liquid crystal display device according to the present invention.

도 2는 도 1에 도시된 하부기판을 개략적으로 나타낸 평면도이다.FIG. 2 is a plan view schematically illustrating the lower substrate shown in FIG. 1.

도 3은 도 1에 도시된 상부기판을 개략적으로 나타낸 평면도이다.3 is a plan view schematically showing the upper substrate shown in FIG.

도 4는 도 1의 Ⅰ-Ⅰ'선에 따른 단면도이다.4 is a cross-sectional view taken along line II ′ of FIG. 1.

*도면의 주요부분에 대한 부호의 설명** Explanation of symbols for main parts of drawings *

100 : 액정표시패널 200 : 하부기판100: liquid crystal display panel 200: lower substrate

220 : TFT 230 : 유기막220: TFT 230: organic film

250 : 공통전압 전극패드 260 : 제1 격벽250: common voltage electrode pad 260: first partition wall

300 : 상부기판 370 : 제2 격벽300: upper substrate 370: second partition wall

600 : 제1 쇼트 포인트 700 : 제2 쇼트 포인트600: first short point 700: second short point

본 발명은 표시패널 및 이를 갖는 표시장치에 관한 것으로서, 보다 상세하게는 생산성과 표시품질을 향상시키기 위한 표시패널 및 이를 갖는 표시장치에 관한 것이다.The present invention relates to a display panel and a display device having the same, and more particularly, to a display panel and a display device having the same for improving productivity and display quality.

일반적으로, 액정표시장치는 TFT 기판, 상기 TFT 기판에 대향하는 컬러필터 기판, 그리고 양 기판 사이에 개재되어 전기적인 신호가 인가됨에 따라 광의 투과 여부를 결정하는 액정을 갖는 액정표시패널을 구비한다. In general, a liquid crystal display device includes a liquid crystal display panel having a TFT substrate, a color filter substrate facing the TFT substrate, and a liquid crystal interposed between both substrates to determine whether light is transmitted as an electric signal is applied.

여기서, 상기 TFT 기판에는 주사 신호를 전달하는 게이트 라인, 화상 신호를 전달하는 데이터 라인, 게이트 라인과 데이터 라인에 연결된 TFT, TFT에 연결된 화소 전극으로 이루어진 화소(Pixel)가 매트릭스 형태로 형성된다. 따라서, TFT는 게이트 라인을 통해 인가되는 주사 신호에 의해 구동되어 화상 신호를 화소전극으로 인가한다. 또한, 상기 컬러필터 기판에는 상기 화소전극에 대향하는 공통전극 및 광에 의해 소정의 색으로 발현되는 컬러필터가 형성된다.Here, a pixel (Pixel) consisting of a gate line transferring a scan signal, a data line transferring an image signal, a TFT connected to the gate line and the data line, and a pixel electrode connected to the TFT is formed in the TFT substrate. Therefore, the TFT is driven by the scan signal applied through the gate line to apply the image signal to the pixel electrode. In addition, the color filter substrate is formed with a color filter that is expressed in a predetermined color by a common electrode facing the pixel electrode and light.

상기 컬러필터 기판 상에는 상기 컬러필터를 둘러싸도록 외곽 둘레에 실런트(Sealant)가 인쇄(Print)된 실라인(Seal Line)이 형성된다. 상기 실라인에 의해 상기 TFT 기판과 상기 컬러필터 기판이 물리적으로 견고하게 결합된다.A seal line in which sealant is printed is formed on an outer periphery of the color filter substrate so as to surround the color filter. The TFT substrate and the color filter substrate are physically and firmly coupled by the seal line.

상기 실런트 인쇄 공정이 완료된 후에는 상기 컬러필터 기판과 상기 TFT 기판을 전기적으로 연결하기 위한 쇼트(Short) 공정이 수행된다. 즉, 상기 쇼트 공정은 상기 컬러필터 기판과 상기 TFT 기판을 전기적으로 연결하기 위한 공정으로서, TFT 기판을 통해 입력되는 공통전극을 컬러필터 기판의 공통전극으로 제공하기 위한 공정이다.After the sealant printing process is completed, a short process for electrically connecting the color filter substrate and the TFT substrate is performed. That is, the short process is a process for electrically connecting the color filter substrate and the TFT substrate, and is a process for providing a common electrode input through the TFT substrate as a common electrode of the color filter substrate.

상기 쇼트 공정에 의해 상기 컬러필터 기판의 실라인에 일부가 오버랩되거나 또는 실라인의 외곽에 도전성 물질에 의한 쇼트 포인트(Short Point)가 소정 개수 형성된다. 상기 쇼트 포인트는 TFT 기판의 화소전극과 컬러필터 기판의 공통전극을 전기적으로 연결하여, TFT 기판에 입력되는 공통전압을 컬러필터 기판의 공통전극으로 인가한다.The short process partially overlaps the seal line of the color filter substrate or forms a predetermined number of short points due to the conductive material on the outer side of the seal line. The short point electrically connects the pixel electrode of the TFT substrate and the common electrode of the color filter substrate, and applies a common voltage input to the TFT substrate to the common electrode of the color filter substrate.

상기 쇼트 공정 이후에 상기 컬러필터 기판과 상기 TFT 기판을 상하에서 소정의 압력으로 가입함과 동시에 자외선 조사한다. 이로 인해, 상기 실라인을 경화되어 상기 TFT 기판과 상기 컬러필터 기판이 서로 견고하게 결합된다.After the shorting process, the color filter substrate and the TFT substrate are joined at a predetermined pressure up and down and irradiated with ultraviolet rays. As a result, the seal line is cured so that the TFT substrate and the color filter substrate are firmly bonded to each other.

상기한 공정시, 진행 조건 편차 등에 의해 상기 컬러필터 기판 상에 형성된 상기 쇼트 포인트가 상기 TFT 기판에 제대로 접합되지 못하는 불량이 발생한다. In the process described above, a defect occurs in which the short point formed on the color filter substrate is not properly bonded to the TFT substrate due to the deviation of the traveling conditions.

이처럼, 상기 쇼트 포인트가 상기 TFT 기판에 제대로 접합되지 못하는 경우, 상기 TFT으로부터 상기 컬러필터 기판에 제공되어지는 상기 공통전압의 전압 레벨이 낮아진다. 따라서, 상기 공통전압의 전압 레벨이 낮아짐에 따라 크로스토크 등의 불량이 발생한다.As such, when the short point is not properly bonded to the TFT substrate, the voltage level of the common voltage provided from the TFT to the color filter substrate is lowered. Therefore, as the voltage level of the common voltage decreases, defects such as crosstalk occur.

또한, 상기 쇼트 포인트의 접합 불량을 리페어하기 위한 레이저 리페어 공정이 요구되어지므로, 생산성이 저하되는 문제점도 있다.In addition, since a laser repair process for repairing the bonding defect of the short point is required, there is also a problem in that productivity is lowered.

따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 상부기판과 하부기판의 전기적 결합을 견고하게 하기 위한 구조를 갖는 표시패널을 제공함에 있다.Accordingly, an aspect of the present invention is to provide a display panel having a structure for strengthening electrical coupling between an upper substrate and a lower substrate of the present invention.

본 발명의 다른 목적은 상기 표시패널을 갖는 표시장치를 제공함에 있다.Another object of the present invention is to provide a display device having the display panel.

상술한 목적을 달성하기 위한 본 발명에 따른 표시패널은 제1 기판, 제2 기판, 제1 쇼트 포인트 및 제2 쇼트 포인트를 포함한다. The display panel according to the present invention for achieving the above object includes a first substrate, a second substrate, a first short point and a second short point.

상기 제1 쇼트 포인트는 상기 주변영역에 대응하는 상기 제1 기판 상에 형성되어 상기 제1 기판과 상기 제2 기판을 전기적으로 연결한다. 상기 제2 쇼트 포인트는 상기 제1 쇼트 포인트에 대응하도록 상기 제2 기판 상에 형성되어 상기 제1 기판과 제2 기판을 전기적으로 연결한다.The first short point is formed on the first substrate corresponding to the peripheral area to electrically connect the first substrate and the second substrate. The second short point is formed on the second substrate to correspond to the first short point to electrically connect the first substrate and the second substrate.

본 발명의 다른 목적을 달성하기 위한 표시장치는 광을 발생하는 광 발생장치, 상기 광에 의해 영상을 표시하는 표시영역 및 상기 표시영역을 둘러싸는 주변영역으로 이루어진 제1 기판, 상기 제1 기판에 대향하는 제2 기판, 상기 주변영역에 대응하도록 상기 제1 기판 상에 형성되어 상기 제1 기판과 상기 제2 기판을 전기적으로 연결하는 제1 쇼트 포인트 및 상기 제1 쇼트 포인트에 대응하도록 상기 제2 기판 상에 형성되어 상기 제1 기판과 제2 기판을 전기적으로 연결하는 제2 쇼트 포인트를 포함한다.According to another aspect of the present invention, there is provided a display device including a light generating device for generating light, a display area for displaying an image by the light, and a peripheral area surrounding the display area. A second short substrate formed on the first substrate so as to correspond to an opposing second substrate, the peripheral region, and a second short point corresponding to the first short point and an electrical connection between the first substrate and the second substrate; And a second short point formed on the substrate to electrically connect the first substrate and the second substrate.

이러한 표시패널 및 이를 갖는 표시장치에 따르면, 제1 및 제2 쇼트 포인트의 접합력이 강화되어, 제1 기판을 통해 제2 기판으로 제공되는 공통전압의 전압 레벨이 일정하게 유지되므로, 표시품질이 향상된다.According to such a display panel and a display device having the same, the bonding force between the first and second short points is enhanced, so that the voltage level of the common voltage provided to the second substrate through the first substrate is kept constant, thereby improving display quality. do.

이하, 본 발명의 바람직한 실시예에 따른 표시장치를 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, a display device according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 액정표시장치를 나타낸 단면도이다. 도 2는 도 1에 도시된 하부기판을 개략적으로 나타낸 평면도이고, 도 3은 도 1에 도시된 상부기판 을 개략적으로 나타낸 평면도이다.1 is a cross-sectional view showing a liquid crystal display device according to the present invention. FIG. 2 is a plan view schematically illustrating the lower substrate shown in FIG. 1, and FIG. 3 is a plan view schematically illustrating the upper substrate illustrated in FIG. 1.

도 1 내지 도 3에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 영상을 표시하는 액정표시패널(100) 및 액정표시패널(100)에 상기 영상을 표시하기 위한 광을 제공하는 광 발생장치(150)를 포함한다.As shown in FIGS. 1 to 3, a liquid crystal display according to the present invention includes a liquid crystal display panel 100 displaying an image and a light generating device providing light to the liquid crystal display panel 100 to display the image. And 150.

상기 액정표시패널(100)은 하부기판(200), 하부기판(200)에 대향하는 상부기판(300), 하부기판(200)과 상부기판(300) 사이에 형성된 액정층(400) 및 하부기판(200)과 상부기판(300)을 결합시키는 실라인(500)으로 이루어진다.The liquid crystal display panel 100 includes a lower substrate 200, an upper substrate 300 facing the lower substrate 200, a liquid crystal layer 400 and a lower substrate formed between the lower substrate 200 and the upper substrate 300. It consists of a seal line 500 for coupling the 200 and the upper substrate 300.

상기 액정표시패널(100)은 영상이 표시되는 표시영역(DA) 및 표시영역(DA)을 둘러싸는 비표시영역(NDA)으로 구분된다. 상기 비표시영역(DA)은 실라인(500)이 형성되는 실라인 영역(SA) 및 실라인 영역(SA)의 외곽에 위치하는 주변영역(PA)으로 이루어진다.The liquid crystal display panel 100 is divided into a display area DA in which an image is displayed and a non-display area NDA surrounding the display area DA. The non-display area DA includes a seal line area SA in which the seal line 500 is formed, and a peripheral area PA positioned outside the seal line area SA.

상기 표시영역(DA)에 대응하는 하부기판(200)의 제1 기판(210) 상에는 제1 방향(D1)으로 연장된 다수의 게이트 라인(GL)과 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장된 다수의 데이터 라인(DL)이 형성된다. 이때, 상기 다수의 게이트 라인(GL)과 상기 다수의 데이터 라인(DL) 중 인접하는 2개의 게이트 라인과 데이터 라인에 의해 다수의 화소영역이 정의된다.On the first substrate 210 of the lower substrate 200 corresponding to the display area DA, a plurality of gate lines GL extending in a first direction D1 and an orthogonal to the first direction D1 are formed. A plurality of data lines DL extending in two directions D2 are formed. In this case, a plurality of pixel areas are defined by two adjacent gate lines and data lines among the plurality of gate lines GL and the plurality of data lines DL.

상기 화소영역에 대응하는 제1 기판(210) 상에는 박막 트랜지스터(Thin Film Transistor : 이하, TFT)(220) 및 액정 커패시터(Clc)가 형성된다. 상기 TFT(220)는 게이트 라인(GL)으로부터 분기된 게이트 전극(221), 데이터 라인(DL)으로부터 분기된 소오스 전극(224) 및 소오스 전극(224)과 이격된 드레인 전극(225)을 포함 한다. 또한, TFT(220)는 게이트 전극(221) 상부에 형성된 게이트 절연막(222) 및 활성층(223)을 포함한다.A thin film transistor (TFT) 220 and a liquid crystal capacitor Clc are formed on the first substrate 210 corresponding to the pixel area. The TFT 220 includes a gate electrode 221 branched from the gate line GL, a source electrode 224 branched from the data line DL, and a drain electrode 225 spaced apart from the source electrode 224. . In addition, the TFT 220 includes a gate insulating film 222 and an active layer 223 formed on the gate electrode 221.

상기 게이트 절연막(222)은 게이트 전극(221), 소오스 전극(224) 및 드레인 전극(225)이 형성된 제1 기판(210) 상에 형성된다. 상기 게이트 절연막(222)은 예를 들어, 실리콘 질화막(SiNx)으로 이루어진다.The gate insulating layer 222 is formed on the first substrate 210 on which the gate electrode 221, the source electrode 224, and the drain electrode 225 are formed. For example, the gate insulating layer 222 may be formed of a silicon nitride layer SiNx.

상기 활성층(223)은 게이트 절연막(222) 상에 형성된다. 이때, 활성층(223)은 반도체층(223a) 및 반도체층(223a) 상에 적층된 오믹 콘택층(223b)을 포함한다. 예를 들어, 반도체층(223a)은 비정질 실리콘(amorphous Silicon: 이하, a-Si)으로 이루어지고, 오믹 콘택층(223b)은 n형 불순물이 고농도로 도핑된 비정질 실리콘(n+ a-Si)으로 이루어진다. 상기 오믹 콘택층(223b)은 일부가 제거되어 반도체층(223a)을 부분적으로 노출시킨다. The active layer 223 is formed on the gate insulating layer 222. In this case, the active layer 223 includes a semiconductor layer 223a and an ohmic contact layer 223b stacked on the semiconductor layer 223a. For example, the semiconductor layer 223a is made of amorphous silicon (a-Si), and the ohmic contact layer 223b is made of amorphous silicon (n + a-Si) doped with a high concentration of n-type impurities. Is done. A portion of the ohmic contact layer 223b is removed to partially expose the semiconductor layer 223a.

상기 표시영역(DA)에 대응하여 제1 기판(210) 상에 형성되는 TFT(220) 상부에는 유기막(230)이 형성된다. 이때, 유기막(230)은 TFT(220)의 드레인 전극(225)을 부분적으로 노출시키기 위한 콘택홀(235)을 갖는다. The organic layer 230 is formed on the TFT 220 formed on the first substrate 210 to correspond to the display area DA. In this case, the organic layer 230 has a contact hole 235 for partially exposing the drain electrode 225 of the TFT 220.

상기 유기막(235) 상에는 투명전극인 화소전극(240)이 형성된다. 상기 화소전극(240)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소전극(240)은 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 이루어진다. 이때, 화소전극(240)은 콘택홀(235)을 통해 TFT(220)의 드레인 전극(225)과 전기적으로 연결된다.The pixel electrode 240, which is a transparent electrode, is formed on the organic layer 235. The pixel electrode 240 is made of a transparent conductive material through which light can pass. For example, the pixel electrode 240 is made of indium zinc oxide (IZO) or indium tin oxide (ITO). In this case, the pixel electrode 240 is electrically connected to the drain electrode 225 of the TFT 220 through the contact hole 235.

한편, 실라인 영역(SA)에 대응하는 제1 기판(210) 상에는 하부기판(200)과 상부기판(300)을 결합시키는 실라인(500)이 형성된다. 상기 실라인(500)은 광 경화성 물질을 포함하고, 하부기판(200)과 상부기판(300)과의 사이에 개재된 상태에서 외부로부터 제공된 광을 받아 견고하게 경화된다. 이로 인해, 하부기판(200)과 상부기판(300)이 견고하게 결합된다.Meanwhile, a seal line 500 is formed on the first substrate 210 corresponding to the seal line area SA to bond the lower substrate 200 and the upper substrate 300 to each other. The seal line 500 includes a photocurable material and is hardened by receiving light provided from the outside in a state interposed between the lower substrate 200 and the upper substrate 300. As a result, the lower substrate 200 and the upper substrate 300 are firmly coupled.

상기 주변영역(PA)에 대응하는 제1 기판(210) 상에는 액정표시패널(100)에 공통전압(Vcom)을 제공하기 위한 공통전압 전극패드(250)가 형성된다. 이때, 공통전압 전극패드(250)는 제1 기판(210)의 모서리 영역에 형성된다. 본 실시예에서는 공통전압 전극패드(250)가 하나의 모서리에 형성된 경우를 예로 들었으나 다수개 형성될 수 있다.The common voltage electrode pad 250 for providing the common voltage Vcom to the liquid crystal display panel 100 is formed on the first substrate 210 corresponding to the peripheral area PA. In this case, the common voltage electrode pad 250 is formed in the corner region of the first substrate 210. In the present exemplary embodiment, the common voltage electrode pad 250 is formed at one corner, but a plurality of common voltage electrode pads 250 may be formed.

이때, 공통전압 전극패드(250)는 TFT(220)의 게이트 전극(221) 형성시 동일 공정에서 동일 물질로 형성된다. 한편, 공통전압 전극패드(250)는 TFT(220)의 소오스 전극(224) 및 드레인 전극(225) 형성시 동일 공정에서 형성될 수 있다. In this case, the common voltage electrode pad 250 is formed of the same material in the same process when forming the gate electrode 221 of the TFT 220. Meanwhile, the common voltage electrode pad 250 may be formed in the same process when the source electrode 224 and the drain electrode 225 of the TFT 220 are formed.

상기 공통전압 전극패드(250) 상부에는 제1 쇼트 포인트(600)가 형성된다. 상기 제1 쇼트 포인트(600)는 도전성 입자가 포함된 페이스트(paste)에 의해 형성된다. A first short point 600 is formed on the common voltage electrode pad 250. The first short point 600 is formed by a paste including conductive particles.

도 4는 도 1의 Ⅰ-Ⅰ'선에 따른 단면도이다.4 is a cross-sectional view taken along line II ′ of FIG. 1.

도 4에 도시된 바와 같이, 제1 쇼트 포인트(600)는 페이스트(810) 및 페이스트(810) 내부에 포함된 도전성 입자(820)로 이루어진다. 본 실시예에서 도전성 입자(820)는 은(Ag) 입자로 이루어진다. 한편, 도전성 입자(820)는 금(Au) 등으로 이루어질 수 있다.As shown in FIG. 4, the first short point 600 includes the paste 810 and the conductive particles 820 included in the paste 810. In the present embodiment, the conductive particles 820 are made of silver (Ag) particles. On the other hand, the conductive particles 820 may be made of gold (Au) or the like.

또한, 공통전압 전극패드(250) 상부에는 제1 쇼트 포인트(600)를 둘러싸는 제1 격벽(270)이 형성된다. 상기 제1 격벽(270)은 표시영역(DA) 상의 유기막(230) 형성시 동일 물질에 의해 형성된다. 이때, 제1 격벽(270)은 모서리에 곡면을 갖는 사각형 띠 형상을 갖는다. 한편, 제1 격벽(270)은 사각형 띠 형상 이외의 다양한 형상을 가질 수 있다.In addition, a first barrier rib 270 surrounding the first short point 600 is formed on the common voltage electrode pad 250. The first barrier rib 270 is formed of the same material when the organic layer 230 is formed on the display area DA. At this time, the first partition 270 has a rectangular strip shape having a curved surface at the corner. Meanwhile, the first partition 270 may have various shapes other than the rectangular band shape.

본 실시예에서 제1 쇼트 포인트(600)는 제1 격벽(270) 내에 도전성 입자(820)가 포함된 페이스트(810)를 분사함에 의해 형성된다. 여기서, 제1 격벽(270)은 제1 쇼트 포인트(600)를 외곽에서 감싸고, 이로 인해 제1 쇼트 포인트(600)의 강도를 증가시킨다. 또한, 제1 격벽(270)은 제1 쇼트 포인트(600) 형성을 위한 페이스트(810)가 제1 기판(210) 상에 분사될 때, 페이스트(810)가 옆으로 퍼지는 것을 방지한다.In the present exemplary embodiment, the first short point 600 is formed by spraying the paste 810 including the conductive particles 820 in the first partition 270. Here, the first partition wall 270 surrounds the first short point 600 at the outside, thereby increasing the strength of the first short point 600. In addition, the first barrier rib 270 prevents the paste 810 from spreading sideways when the paste 810 for forming the first short point 600 is sprayed onto the first substrate 210.

상기 주변영역(PA)에 대응하는 제1 기판(210) 상에는 공통전압 전극패드(250)를 부분적으로 노출시키는 비아홀(255)이 형성된다. 상기 비아홀(255)은 공통전압 전극패드(250) 상부의 게이트 절연막(222)이 부분적으로 제거되어 형성된다. The via hole 255 partially exposes the common voltage electrode pad 250 on the first substrate 210 corresponding to the peripheral area PA. The via hole 255 is formed by partially removing the gate insulating layer 222 on the common voltage electrode pad 250.

상기 비아홀(255)은 공통전압 전극패드(250) 상에 제1 격벽(270)이 증착되고, 제1 격벽(270)과 게이트 절연막(222)을 부분적으로 제거함에 의해 형성된다. 또한, 제1 격벽(270)은 내부에 제1 쇼트 포인트(600)가 형성될 수 있는 공간을 갖는다.The via hole 255 is formed by depositing a first barrier rib 270 on the common voltage electrode pad 250 and partially removing the first barrier rib 270 and the gate insulating layer 222. In addition, the first partition 270 has a space in which the first short point 600 may be formed.

한편, 상부기판(300)은 제2 기판(310) 상에 차광막(320), 컬러필터(330), 평탄화막(340), 공통전극(350) 및 셀갭 유지부재(360)(이하, '칼럼 스페이서'라 칭 함)이 형성된 기판이다.Meanwhile, the upper substrate 300 may include the light blocking film 320, the color filter 330, the planarization film 340, the common electrode 350, and the cell gap holding member 360 (hereinafter, referred to as “column”) on the second substrate 310. A spacer formed on the substrate).

상기 차광막(220)은 표시영역(DA)에 대응하여 매트릭스 형상으로 형성되어, 표시영역(DA) 내의 상기 화소영역 사이로 광이 누설되는 것을 차단한다. 또한, 차광막(320)은 표시영역(DA)을 외곽에서 둘러싸도록 실라인 영역(SA) 및 주변영역(PA)에 대응하여 제2 기판(310) 상에 형성된다. The light blocking film 220 is formed in a matrix shape corresponding to the display area DA to block light leakage between the pixel areas in the display area DA. In addition, the light blocking film 320 is formed on the second substrate 310 to correspond to the seal line area SA and the peripheral area PA so as to surround the display area DA at the outside.

상기 컬러필터(330)는 차광막(320)이 형성된 제2 기판(310) 상의 표시영역(DA)에 형성된다. 상기 컬러필터(330)는 R 색화소, G 색화소 및 B 색화소로 이루어진다. 이때, 컬러필터(330)의 R,G,B 색화소는 양 단부가 차광막(320)과 일부 오버랩되도록 형성된다.The color filter 330 is formed in the display area DA on the second substrate 310 on which the light blocking film 320 is formed. The color filter 330 includes R color pixels, G color pixels, and B color pixels. In this case, the R, G, and B color pixels of the color filter 330 are formed so that both ends partially overlap the light blocking film 320.

상기 평탄화막(340)은 컬러필터(330)의 R,G,B 색화소들과 차광막(320)과의 사이에 형성된 단차를 제거하기 위하여 컬러필터(330) 및 차광막(320) 상에 일정 두께로 형성된다. 이때, 평탄화막(340)은 제2 기판(310)의 전면에 형성된다. The planarization layer 340 has a predetermined thickness on the color filter 330 and the light shielding layer 320 to remove a step formed between the R, G, and B color pixels of the color filter 330 and the light shielding layer 320. Is formed. In this case, the planarization layer 340 is formed on the entire surface of the second substrate 310.

상기 공통전극(350)은 평탄화막(340)이 형성된 제2 기판(310)의 전면에 균일한 두께로 형성된다. 상기 칼럼 스페이서(360)는 공통전극(350) 상에 형성된다. 상기 칼럼 스페이서(360)는 TFT(220)에 대응하도록 제2 기판(310) 상에 형성된다. 따라서, 액정표시패널(100)의 개구율에 영향을 미치지 않는다. 상기 칼럼 스페이서(360)는 유기물질에 의해 형성된다.The common electrode 350 is formed to have a uniform thickness on the entire surface of the second substrate 310 on which the planarization layer 340 is formed. The column spacer 360 is formed on the common electrode 350. The column spacer 360 is formed on the second substrate 310 to correspond to the TFT 220. Therefore, the opening ratio of the liquid crystal display panel 100 is not affected. The column spacer 360 is formed of an organic material.

또한, 상부기판(300)은 제2 쇼트 포인트(700) 및 제2 격벽(370)을 포함한다. 상기 제2 쇼트 포인트(700)에 제1 쇼트 포인트(600)에 대응하도록 제2 기판(310) 상의 주변영역(PA)에 형성된다. 이때, 제2 쇼트 포인트(700)는 제1 쇼트 포인트 (600)와 동일한 물질로 형성된다. 즉, 제2 쇼트 포인트(700)는 도전성 입자(820)가 포함된 페이스트(810)에 의해 형성된다. In addition, the upper substrate 300 includes a second short point 700 and a second partition 370. The second short point 700 is formed in the peripheral area PA on the second substrate 310 to correspond to the first short point 600. In this case, the second short point 700 is formed of the same material as the first short point 600. That is, the second short point 700 is formed by the paste 810 including the conductive particles 820.

상기 제2 격벽(370)은 칼럼 스페이서(360) 형성시 동일 물질에 의해 형성된다. 이때, 제2 격벽(370)은 모서리에 곡면을 갖는 사각형 띠 형상을 갖는다. 한편, 제2 격벽(370)은 사각형 띠 형상 이외의 다양한 형상을 가질 수 있다.The second partition wall 370 is formed of the same material when the column spacer 360 is formed. At this time, the second partition 370 has a rectangular strip shape having a curved surface at the corner. Meanwhile, the second partition wall 370 may have various shapes other than the rectangular band shape.

본 실시예에서 제2 쇼트 포인트(700)는 제2 격벽(370) 내에 도전성 입자(820)가 포함된 페이스트(810)를 분사함에 의해 형성된다. 여기서, 제2 격벽(370)은 제2 쇼트 포인트(700)를 외곽에서 감싸고, 이로 인해 제2 쇼트 포인트(700)의 강도를 증가시킨다. 또한, 제2 격벽(370)은 제2 쇼트 포인트(700) 형성을 위한 페이스트(810)가 제2 기판(310) 상에 분사될 때, 페이스트(810)가 옆으로 퍼지는 것을 방지한다.In the present exemplary embodiment, the second short point 700 is formed by spraying the paste 810 including the conductive particles 820 in the second partition 370. Here, the second partition wall 370 wraps the second short point 700 at the outside, thereby increasing the strength of the second short point 700. In addition, the second partition wall 370 prevents the paste 810 from spreading sideways when the paste 810 for forming the second short point 700 is sprayed on the second substrate 310.

여기서, 상부기판(300)과 하부기판(200)의 어셈블리시, 제1 쇼트 포인트(600)와 제2 쇼트 포인트(700)는 각 상단부가 서로 접촉된다. 이때, 제1 쇼트 포인트(600)와 제2 쇼트 포인트(700)는 동일한 물질로 이루어지므로, 도전성 입자(820)들이 서로 직접 접촉함에 따라 접합력이 증가한다. 따라서, 제1 쇼트 포인트(600)와 제2 쇼트 포인트(700)에 의해 상부기판(300)과 하부기판(200)의 전기적 결합력이 향상된다. Here, when the upper substrate 300 and the lower substrate 200 are assembled, the upper end portions of the first short point 600 and the second short point 700 are in contact with each other. At this time, since the first short point 600 and the second short point 700 are made of the same material, the bonding force increases as the conductive particles 820 directly contact each other. Therefore, the electrical coupling force between the upper substrate 300 and the lower substrate 200 is improved by the first short point 600 and the second short point 700.

이로 인해, 하부기판(200)의 공통전압 전극패드(250)를 통해 외부로부터 제공된 공통전압(Vcom)이 제1 쇼트 포인트(600) 및 제2 쇼트 포인트(700)를 거쳐 상부기판(300)의 공통전극(350)에 제공된다. 이때, 공통전극(350)에 제공된 공통전압 (Vcom)은 전압 레벨이 일정하게 유지된다.Accordingly, the common voltage Vcom provided from the outside through the common voltage electrode pad 250 of the lower substrate 200 passes through the first short point 600 and the second short point 700 of the upper substrate 300. It is provided to the common electrode 350. In this case, the voltage level of the common voltage Vcom provided to the common electrode 350 is kept constant.

상기한 본 발명에서 제1 및 제2 격벽(270,370)은 제1 및 제2 쇼트 포인트(600,700)의 강도를 증가시킬 뿐만 아니라 상부기판(300)과 하부기판(400) 간의 셀갭을 유지시킨다.In the present invention, the first and second barrier ribs 270 and 370 not only increase the strength of the first and second short points 600 and 700, but also maintain a cell gap between the upper substrate 300 and the lower substrate 400.

상술한 바와 같이, 본 발명에 따른 표시패널은 하부기판에 형성된 제1 쇼트 포인트 및 상부기판에 형성된 제2 쇼트 포인트를 포함한다. 상기 제1 및 제2 쇼트 포인트는 상기 하부기판과 상부기판의 어셈블리시 상단부가 서로 접촉된다. 이때, 상기 제1 및 제2 쇼트 포인트는 도전성 입자가 포함된 페이스트로 이루어진다.As described above, the display panel according to the present invention includes a first short point formed on the lower substrate and a second short point formed on the upper substrate. The first and second short points are in contact with each other at the upper end when the lower substrate and the upper substrate are assembled. In this case, the first and second short points are made of a paste containing conductive particles.

그러므로, 본 발명은 제1 및 제2 쇼트 포인트가 서로 접촉되고, 이로 인해 상기 도전성 입자들이 직접 접합됨에 따라 제1 및 제2 쇼트 포인트의 접합력이 강화된다.Therefore, in the present invention, the first and second short points are in contact with each other, and as a result, the bonding force of the first and second short points is enhanced as the conductive particles are directly bonded.

따라서, 본 발명은 제1 및 제2 쇼트 포인트의 접합력이 강화됨에 따라 상부기판과 하부기판과의 전기적 결합력이 증가되어, 상부기판으로 제공되는 공통전압의 전압 레벨이 일정하게 유지된다. 이로 인해, 공통전압의 전압 레벨 변동에 따른 크로스토크 발생이 방지되므로 표시품질이 향상된다.Accordingly, in the present invention, as the bonding force between the first and second short points is strengthened, the electrical coupling force between the upper substrate and the lower substrate is increased, so that the voltage level of the common voltage provided to the upper substrate is kept constant. As a result, the display quality is improved because crosstalk is prevented due to the variation of the voltage level of the common voltage.

또한, 본 발명은 제1 및 제2 쇼트 포인트에 의한 상부기판과 하부기판과의 전기적 결합력이 증가됨에 따라 이를 리페어 하기 위한 레이저 리페어 공정이 불필요하므로, 생산성이 향상된다.In addition, the present invention improves productivity because the laser repair process for repairing the upper substrate and the lower substrate by the first and second short points is increased, so that the repair is unnecessary.

본 발명은 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업 자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the present invention has been described with reference to the examples, those skilled in the art may variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. You will understand.

Claims (9)

표시영역 및 상기 표시영역을 둘러싸는 주변영역으로 이루어진 제1 기판;A first substrate comprising a display area and a peripheral area surrounding the display area; 상기 제1 기판에 대향하는 제2 기판으로 이루어진 제2 기판;A second substrate made of a second substrate facing the first substrate; 상기 주변영역에 대응하는 상기 제1 기판 상에 형성되어 상기 제1 기판과 상기 제2 기판을 전기적으로 연결하는 제1 쇼트 포인트; 및A first short point formed on the first substrate corresponding to the peripheral area to electrically connect the first substrate and the second substrate; And 상기 제1 쇼트 포인트에 대응하도록 상기 제2 기판 상에 형성되어 상기 제1 기판과 제2 기판을 전기적으로 연결하는 제2 쇼트 포인트를 포함하는 표시패널.And a second short point formed on the second substrate so as to correspond to the first short point and electrically connecting the first substrate and the second substrate. 제1항에 있어서, 상기 제1 쇼트 포인트 및 상기 제2 쇼트 포인트는 상단부가 서로 접하도록 형성된 것을 특징으로 하는 표시패널.The display panel of claim 1, wherein an upper end portion of the first short point and the second short point are in contact with each other. 제1항에 있어서, The method of claim 1, 상기 주변영역에서 상기 제1 쇼트 포인트의 하부에 형성되어 외부로부터 공통전압을 제공받는 공통전압 전극패드를 더 포함하는 표시패널.And a common voltage electrode pad formed under the first short point in the peripheral area to receive a common voltage from the outside. 제3항에 있어서, The method of claim 3, 상기 공통전압 전극패드 상부에서 상기 제1 쇼트 포인트를 외곽에서 둘러싸도록 형성된 제1 격벽; 및A first partition wall formed to surround the first short point at an upper portion of the common voltage electrode pad; And 상기 제1 격벽에 대응하는 영역에서 상기 제2 쇼트 포인트를 외곽에서 둘러 싸도록 형성된 제2 격벽을 더 포함하는 표시패널.And a second partition wall formed to surround the second short point in an area corresponding to the first partition wall. 제4항에 있어서, 상기 제1 기판은The method of claim 4, wherein the first substrate 상기 표시영역에 형성된 스위칭 소자; A switching element formed in the display area; 상기 스위칭 소자 상부에 형성되고, 상기 스위칭 소자를 부분적으로 노출시키는 콘택홀을 갖는 유기막;An organic layer formed on the switching element and having a contact hole partially exposing the switching element; 상기 유기막 상부에 형성되고, 상기 콘택홀을 통해 상기 스위칭 소자와 전기적으로 연결되는 화소전극을 더 포함하고,A pixel electrode formed on the organic layer and electrically connected to the switching element through the contact hole; 상기 제1 격벽은 상기 유기막과 동일한 물질로 이루어진 것을 특징으로 하는 표시패널.The first partition wall is made of the same material as the organic layer. 제4항에 있어서, 상기 제2 기판은The method of claim 4, wherein the second substrate is 상기 표시영역에 대응하도록 형성된 컬러필터; A color filter formed to correspond to the display area; 상기 컬러필터 상부에 형성되어 상기 공통전극 패드로부터 입력된 공통전압을 상기 제1 쇼트 포인트 및 상기 제2 쇼트 포인트를 통해 제공받는 공통전극; 및A common electrode formed on the color filter and receiving a common voltage input from the common electrode pad through the first short point and the second short point; And 상기 공통전극 상부에서 상기 제1 기판측으로 돌출되어 형성되어, 상기 제1 기판과의 셀갭을 유지하기 위한 칼럼 스페이서를 포함하고,A column spacer protruding from the common electrode toward the first substrate to maintain a cell gap with the first substrate, 상기 제2 격벽은 상기 컬럼 스페이서와 동일한 물질로 이루어진 것을 특징으로 하는 표시패널.The second partition wall is made of the same material as the column spacer. 제1항에 있어서, 상기 제1 및 제2 쇼트 포인트는 The method of claim 1, wherein the first and second short points are 접착제; 및glue; And 상기 접착제 내부에 형성되어 상기 제1 기판과 상기 제2 기판을 전기적으로 연결하는 도전성 입자를 포함하는 것을 특징으로 하는 표시패널.And conductive particles formed inside the adhesive to electrically connect the first substrate and the second substrate. 제7항에 있어서, 상기 도전성 입자는 은 및 금 중 적어도 어느 하나로 이루어진 것을 특징으로 하는 표시패널.The display panel of claim 7, wherein the conductive particles are made of at least one of silver and gold. 광을 발생하는 광 발생장치;A light generating device for generating light; 상기 광에 의해 영상을 표시하는 표시영역 및 상기 표시영역을 둘러싸는 주변영역으로 이루어진 제1 기판;A first substrate comprising a display area for displaying an image by the light and a peripheral area surrounding the display area; 상기 제1 기판에 대향하는 제2 기판;A second substrate facing the first substrate; 상기 주변영역에 대응하는 상기 제1 기판 상에 형성되어 상기 제1 기판과 상기 제2 기판을 전기적으로 연결하는 제1 쇼트 포인트; 및A first short point formed on the first substrate corresponding to the peripheral area to electrically connect the first substrate and the second substrate; And 상기 제1 쇼트 포인트에 대응하도록 상기 제2 기판 상에 형성되어 상기 제1 기판과 제2 기판을 전기적으로 연결하는 제2 쇼트 포인트를 포함하는 표시장치.And a second short point formed on the second substrate so as to correspond to the first short point, and electrically connecting the first substrate and the second substrate.
KR1020050054232A 2005-06-23 2005-06-23 Display panel and display device having the same KR20060134504A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050054232A KR20060134504A (en) 2005-06-23 2005-06-23 Display panel and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050054232A KR20060134504A (en) 2005-06-23 2005-06-23 Display panel and display device having the same

Publications (1)

Publication Number Publication Date
KR20060134504A true KR20060134504A (en) 2006-12-28

Family

ID=37812872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050054232A KR20060134504A (en) 2005-06-23 2005-06-23 Display panel and display device having the same

Country Status (1)

Country Link
KR (1) KR20060134504A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8345195B2 (en) 2009-10-20 2013-01-01 Samsung Display Co., Ltd. Liquid crystal display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8345195B2 (en) 2009-10-20 2013-01-01 Samsung Display Co., Ltd. Liquid crystal display

Similar Documents

Publication Publication Date Title
KR101146536B1 (en) Display panel, method of manufacturing the same and display device having the same
KR100870660B1 (en) A liuquid crystal display device having improved attachment of pannel and a method of fabricating thereof
US8325311B2 (en) Liquid crystal display device and method of fabricating the same
US20100109993A1 (en) Liquid crystal display and method of manufacturing the same
KR20080003226A (en) Liquid crystal display device
US20090086148A1 (en) Display Device
KR20060136129A (en) Display panel, method of manufacturing the same and display device having the same
KR101153299B1 (en) Liquid Crystal Display Device and Fabrication method thereof
KR20020045256A (en) A substrate for LCD and method for fabricating thereof
US20090316089A1 (en) Liquid crystal display panel and method for fabricating the same
TWI402586B (en) Liquid crystal display panel
KR20080065373A (en) Liquid crystal display panel
KR20060134504A (en) Display panel and display device having the same
WO2016157399A1 (en) Liquid crystal panel and liquid crystal display device
CN107589601B (en) Liquid crystal display panel and control method thereof
KR20100073945A (en) Electrophoretic display device and method of fabricating the same
KR101287205B1 (en) Liquid crystal display device and method for manufacturing the same
JP4761861B2 (en) Liquid crystal display
KR101023284B1 (en) Liquid Crystal Display device and the fabrication method thereof
KR101035847B1 (en) Liquid crystal display panel
KR101319334B1 (en) Liquid crystal display panel and method for manufacturing the same
KR100463871B1 (en) Liquid Crystal Display and fabrication method of thereof
JP5026883B2 (en) Electro-optical device and electronic apparatus
KR20050068199A (en) Liquid crystal display device and method for manufacturing using the same
KR100724744B1 (en) Liquid Crystal Display Device and Method of Fabricating the Same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination