KR20060134380A - 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법 - Google Patents

식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법 Download PDF

Info

Publication number
KR20060134380A
KR20060134380A KR1020050054015A KR20050054015A KR20060134380A KR 20060134380 A KR20060134380 A KR 20060134380A KR 1020050054015 A KR1020050054015 A KR 1020050054015A KR 20050054015 A KR20050054015 A KR 20050054015A KR 20060134380 A KR20060134380 A KR 20060134380A
Authority
KR
South Korea
Prior art keywords
layer
molybdenum
etching
gate
copper
Prior art date
Application number
KR1020050054015A
Other languages
English (en)
Other versions
KR101199533B1 (ko
Inventor
박홍식
김시열
정종현
신원석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050054015A priority Critical patent/KR101199533B1/ko
Priority to TW095119159A priority patent/TWI390018B/zh
Priority to JP2006163441A priority patent/JP5111790B2/ja
Priority to CN2006100864678A priority patent/CN1884618B/zh
Priority to US11/473,607 priority patent/US7943519B2/en
Publication of KR20060134380A publication Critical patent/KR20060134380A/ko
Application granted granted Critical
Publication of KR101199533B1 publication Critical patent/KR101199533B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Abstract

식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터 기판의 제조 방법이 제공된다. 몰리브덴/구리/질화몰리브덴 다중막 배선용 식각액은 과산화수소 10 내지 20중량%, 유기산 1 내지 5중량%, 트리아졸계 화합물 0.1 내지 1중량%, 불소 화합물 0.01 내지 0.5중량% 및 잔량의 초순수를 포함한다.
박막 트랜지스터, 구리, 몰리브덴, 질화몰리브덴, 식각액

Description

식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터 기판의 제조 방법{Echant and method for fabricating interconnection line and method for fabricating thin film transistor substrate using the same}
도 1 내지 도 3은 본 발명의 일 실시예에 따른 배선 형성 방법의 공정 단계별 단면도들이고,
도 4는 본 발명의 일 실시예에 따른 금속 배선의 프로파일을 나타내는 단면 사진이고,
도 5a는 본 발명의 일 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 기판의 배치도이고,
도 5b는 도 5a의 B - B'선을 따라 절단한 단면도이고,
도 6a 내지 도 9a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 배치도들이고,
도 6b 내지 도 9b는 각각 도 6a 내지 도 9a의 B - B'선을 따라 절단한 단면도들이고,
도 10a는 본 발명의 다른 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 기판의 배치도이고,
도 10b는 도 10a의 B - B'선을 따라 절단한 단면도이고,
도 11a, 도 13a 및 도 19a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 배치도들이고
도 11b, 도 12는 도 11a의 B - B'선을 따라 절단한 공정 단계별 단면도들이고,
도 13b 내지 도 18은 도 13a의 B - B'선을 따라 절단한 공정 단계별 단면도들이고,
도 19b는 도 19a의 B - B'선을 따라 절단한 공정 단계별 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 절연 기판 22: 게이트선
24: 게이트 끝단 26: 게이트 전극
27: 유지 전극 28: 유지 전극선
30: 게이트 절연막 40: 반도체층
55, 56: 저항성 접촉층 62: 데이터선
65: 소스 전극 66: 드레인 전극
67: 드레인 전극 확장부 68: 데이터 끝단
70: 보호막 82: 화소 전극
본 발명은 식각액에 관한 것으로서, 보다 상세하게는 몰리브덴/구리/질화몰 리브덴 다중막 배선용 식각액, 이를 이용하는 몰리브덴/구리/질화몰리브덴 다중막 배선 형성 방법 및 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두개의 기판에 각각 구비되어 있는 형태이다. 이 중에서도, 하나의 기판에는 복수의 화소 전극이 매트릭스(matrix) 형태로 배열되어 있고 다른 기판에는 하나의 공통 전극이 기판 전면을 덮고 있다. 이러한 액정 표시 장치에서 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터선(data line)을 기판 상에 형성한다.
한편, 액정 표시 장치의 표시 면적이 점점 대형화됨에 따라, 상기 박막 트랜지스터와 연결되는 게이트선 및 데이터선 또한 길어지고, 그에 따라 배선의 저항 또한 증가한다. 따라서, 이러한 저항 증가에 의한 신호 지연 등의 문제를 해결하기 위해서는, 상기 게이트선 및 데이터선을 최대한 낮은 비저항을 가지는 재료로 형성할 필요가 있다.
배선 재료 중 낮은 비저항을 가지면서도 가격이 저렴한 물질로는 구리(Cu)를 들 수 있다. 구리는 비저항이 약 1.67μΩ㎝로, 약 2.65μΩ㎝인 알루미늄(Al)에 비해 비저항이 훨씬 낮다. 따라서, 실제 공정에서 구리로 이루어진 게이트선 및 데이터선을 사용하게 되면, 알루미늄을 사용한 경우에 비해 신호 지연 등의 문제가 개선될 수 있다.
그러나, 구리는 유리 등의 절연 기판 또는 진성 비정질 규소나 도핑된 비정질 규소 등으로 이루어진 반도체 기판 등의 하부 기판에 대해 접착성(adhesion)이 불량하여 증착이 용이하지 않고, 배선의 들뜸(lifting) 또는 벗겨짐(peeling)이 쉽게 유발된다. 또, 구리는 화학 물질에 대한 내화학성이 취약하여 후속 공정에서 화학 물질에 노출될 경우 쉽게 산화되거나 부식된다. 또한, 구리층이 기판에 증착한 경우에도 이를 패터닝하기 위해서는 식각액이 사용되게 되는데, 이러한 식각액에 의해 구리가 과도하게 식각되거나 불균일하게 식각되어 배선의 들뜸(lifting) 또는 벗겨짐(peeling) 현상이 발생하여 배선의 측면 프로파일이 불량하게 된다. 또한 식각액에 노출된 구리가 산화되거나 부식되어 비저항이 증가하고 배선의 신뢰성이 떨어진다.
따라서, 기판 상에 증착된 구리층을 패터닝하는 과정에서 구리층의 접착성을 유지하면서 배선의 측면 프로파일을 양호하게 하며, 구리층을 부식하지 않는 식각액이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 몰리브덴/구리/질화몰리브덴 다중막 배선용 식각액을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기한 식각액을 이용하는 배선 형성 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기한 식각액을 이용하는 박막 트랜지스터 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 몰리브덴/구리/질화몰리브덴 다중막 배선용 식각액은 과산화수소 10 내지 20중량%, 유기산 1 내지 5중량%, 트리아졸계 화합물 0.1 내지 1중량%, 불소 화합물 0.01 내지 0.5중량% 및 잔량의 초순수를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 배선 형성 방법은 기판 상에 몰리브덴층, 구리층 및 질화몰리브덴층을 순차적으로 적층하여 다중막을 형성하는 단계 및 상기 다중막을 과산화수소 10 내지 20중량%, 유기산 1 내지 5중량%, 트리아졸 0.1 내지 1중량%, 불소 화합물 0.01 내지 0.5중량% 및 잔량의 초순수를 포함하는 식각액을 사용하여 식각하는 단계를 포함한다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 박막 트랜지스터 기판의 제조 방법은 기판 상에 게이트 다중막을 형성하고, 이를 식각하여 게이트 배선을 형성하는 단계와, 상기 기판 및 상기 게이트 배선 상에 게이트 절연막 및 반도체층을 형성하는 단계 및 상기 반도체층 상에 데이터 다중막을 형성하고, 이를 식각하여 데이터 배선을 형성하는 단계를 포함하며, 상기 게이트 배선 및/또는 상기 데이터 배선을 형성하는 단계는 몰리브덴층, 구리층 및 질화몰리브덴층을 순차적으로 적층하고, 과산화수소 10 내지 20중량%, 유기산 1 내지 5중량%, 트리아졸 0.1 내지 1중량%, 불소 화합물 0.01 내지 0.5중량% 및 잔량의 초순수를 포함하는 식각액을 사용하여 식각하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 배선 형성 방법을 설명한다. 도 1 내지 도 3은 본 발명의 일 실시예에 따른 배선 형성 방법의 공정 단계별 단면도들이다.
도 1을 참조하면, 먼저 기판(1) 위에 몰리브덴(Mo) 또는 몰리브덴과 텅스텐 (W), 네오디뮴(Nd), 니오브(Nb) 등의 합금인 몰리브덴 합금으로 이루어지는 도전층(2a)(이하 '몰리브덴층'이라 함), 구리(Cu) 또는 구리 합금을 포함하는 도전층(2b)(이하, '구리층'이라 함) 및 질화몰리브덴(MoN)을 포함하는 도전층(2c)(이하, '질화몰리브덴층'이라 함)을 순차적으로 적층하여 삼중막(2)을 형성한다. 여기서 기판(1)은 예를 들어 유리 등의 절연 기판 또는 진성 비정질 규소나 도핑된 비정질 규소 등으로 이루어진 반도체 기판일 수 있다.
몰리브덴층(2a), 구리층(2b) 및 질화몰리브덴층(2c)은 예컨대 스퍼터링(sputtering)으로 형성한다. 이하, 이러한 스퍼터링 공정을 상세히 설명한다.
먼저, 구리 타겟에는 파워를 인가하지 않으며 몰리브덴 타겟에만 파워를 인가하여 기판(1) 위에 몰리브덴층(2a)을 형성한다. 몰리브덴층(2a)은 약 50 내지 500Å의 두께로 형성한다. 몰리브덴층(2a)의 두께가 50Å 이상일 경우 하부의 기판(1)과 상부의 구리층(2b)이 부분적으로 접촉하는 것을 효과적으로 방지하여 기판(1)과의 충분한 접착성을 확보할 수 있다. 또 접촉 저항 관점에서 몰리브덴층(2a)의 두께가 500Å 이하인 것이 적합하다. 바람직하기로는 약 100 내지 300Å의 두께로 형성할 수 있다.
이와 같은 몰리브덴층(2a)은 기판(110)과의 접착성(adhesion)이 향상시켜 삼중막 배선(2)의 벗겨짐(peeling) 또는 들뜸(lifting) 현상을 방지하고, 구리가 산화되어 기판(1) 측으로 확산되는 것을 방지하는 기능을 한다.
이어서, 몰리브덴 타겟에 인가되는 파워를 오프(off)한 후, 구리 타겟에 파워를 인가하여 구리층(2b)을 형성한다. 구리층(2b)은 약 1000 내지 3000Å의 두께 로 형성한다. 바람직하기로는 1500 내지 2500Å의 두께로 형성할 수 있다.
이어서, 동일한 방법으로 구리 타겟에 인가되는 파워를 오프(off)한 후, 몰리브덴 타겟에 파워를 인가한다. 이때 질소 기체(N2), 아산화질소(N20) 또는 암모니아(NH3) 등과 같은 질소 공급 기체를 함께 공급하면, 몰리브덴(Mo)과 질소(N)가 상호 반응하여 질화몰리브덴(MoN)(2c)층을 형성한다. 질소 공급 기체는 단독으로 공급할 수도 있으나, 바람직하기로는 아르곤 기체(Ar)와 질소 공급 기체를 예컨대 약 40:60의 비율로 혼합하여 공급할 수 있다. 질화몰리브덴층(2c)은 약 50 내지 2000Å의 두께로 형성한다. 질화몰리브덴층(2c)의 두께가 50Å 이상일 경우 보호막으로서의 기능을 충분히 수행할 수 있으며, 접촉 저항 관점에서 2000Å 이하인 것이 적합하다. 바람직하기로는 약 100 내지 500Å의 두께로 형성한다.
이와 같이 구리층(2b) 위에 형성된 질화몰리브덴층(2c)은 하부의 구리층(2b)을 보호하는 보호막으로서 작용하여 하부층(2b)을 이루는 구리가 공정 중에 산화되거나 다른 유기 물질에 의해 오염되는 것을 방지하며, 구리층(2b)으로부터 삼중막(2)의 상측으로 구리가 확산되는 것을 방지하는 역할을 한다. 또한, 질화몰리브덴은 그 자체로 질화성을 가짐으로써 구리와의 접촉 영역에서 구리의 산화를 방지하여 삼중막 배선(2)의 저항이 급속하게 증가하는 것을 방지할 수 있다.
이어서, 도 2에 도시된 바와 같이 삼중막(2) 위에 감광막을 도포하고, 노광 및 현상하여 배선 패턴을 정의하는 감광막 패턴(3)을 형성한다.
이어서, 도 3에 도시된 바와 같이 감광막 패턴(3)을 식각 마스크로 사용하여 삼중막(2)을 식각하고 감광막 패턴(3)을 제거하여 삼중막 배선(2)을 형성한다. 삼중막(2)에 대한 식각 공정은 식각액을 사용하는 습식 식각으로 진행된다.
여기서 상기 습식 식각 공정에 사용되는 본 발명의 일 실시예에 따른 식각액은 과산화수소, 유기산, 트리아졸계 화합물, 불소 화합물 및 잔량의 초순수를 포함한다.
과산화수소는 식각 속도에 관여한다. 과산화수소의 함량이 10중량% 이상일 경우 충분한 식각 속도를 나타내며, 과산화수소의 함량이 20중량% 이하일 경우 식각 속도의 제어가 용이하다.
유기산은 식각액의 pH를 약 0.5 내지 4.5의 범위로 조절하는데 기여하여 구리, 몰리브덴 및 질화몰리브덴층이 동시에 식각될 수 있는 환경을 제공한다. 유기산으로는 예를 들어 아세트산(acetic acid), 부탄산(butanoic acid), 시트르산(citric acid), 포름산(formic acid), 글루콘산(gluconic acid), 글리콜산(glycolic acid), 말론산(malonic acid), 옥살산(oxalic acid) 또는 펜탄산(pentanoic acid) 등을 사용할 수 있으며, 바람직하기로는 시트르산을 사용할 수 있다. 그러나, 상기 열거한 예에 제한되는 것은 아니며, 기타 수용성 유기산은 대부분 적용 가능하다. 식각액의 pH를 적절히 조절하기 위한 유기산의 함량으로는 1.0 내지 5중량%가 적합하지만 이에 제한되는 것은 아니고, 첨가되는 물질의 pH에 따라 적절히 변형할 수 있다.
트리아졸계 화합물은 언더컷(undercut)을 억제하며 에칭 속도에 관여한다. 트리아졸계 화합물로는 예를 들어 1,2,3-트리아졸, 1,2,4-트리아졸, 5-페닐-1,2,4- 트리아졸, 5-아미노-1,2,4-트리아졸, 벤조트리아졸, 1-메틸-벤조트리아졸 또는 톨릴트리아졸을 사용할 수 있다. 바람직하기로는 벤조트리아졸을 사용할 수 있다. 트리아졸계 화합물의 함량은 0.1중량% 이상인 경우 언더컷이 효과적으로 억제될 수 있고, 1중량% 이하인 경우 에칭 속도를 충분히 유지할 수 있다.
불소 화합물은 몰리브덴층의 식각을 촉진시키는 역할을 한다. 불소 화합물로는 불화수소산(hydrofluoric acid), 불화암모늄(ammonium fluoride), 불화나트륨(sodium fluoride), 불화칼륨(potassium fluoride) 등을 사용할 수 있으며, 바람직하기로는 불화수소산이 사용될 수 있다. 불소 화합물의 함량이 0.01중량% 이상인 경우 하부에 존재하는 몰리브덴층이 충분히 식각되며, 불소 화합물의 함량이 0.5중량% 이하인 경우 기판 또는 반도체층의 과도한 식각이 억제될 수 있다.
아울러 상기 식각액은 그 특성을 개선하기 위해, 예컨대 계면활성제 등과 같은 첨가제를 더 포함할 수 있다. 계면활성제는 음이온 계면활성제, 양이온 계면활성제, 양성 계면활성제 또는 비이온 계면활성제일 수 있다. 식각액 중의 계면활성제의 함량은 0.001 내지 1중량%일 수 있으며, 바람직하기로는 0.005 내지 0.1중량%일 수 있다.
또, 상기 식각액은 식각액에 포함되는 상기 물질들을 제외한 나머지로서 초순수를 포함할 수 있다.
상기 식각액의 pH의 범위는 약 0.5 내지 4.5일 수 있다.
이와 같은 식각액은 예를 들어 초순수 등의 물에 과산화수소, 유기산, 트리아졸계 화합물, 불소 화합물 등을 혼합하는 방법으로 제조할 수 있고, 상기 물질 들의 수용액을 미리 제조한 다음 이를 혼합하여 제조할 수도 있으며, 이에 제한되는 것은 아니다. 또, 혼합 순서에 대해서도 특별한 제한이 없다.
이와 같은 식각액은 삼중막(2)에 대한 식각 선택비가 높으면서도, 식각 공정 후 기판(1)에 대한 삼중막(2)의 접착성을 유지하고, 식각된 삼중막 배선(2)의 측면 프로파일이 예각의 양호한 테이퍼각을 갖게 한다.
이하, 본 실시예에 적용되는 식각액을 사용하여 삼중막(2)을 식각하는 단계를 상세히 설명한다.
삼중막(2)의 식각은 질화몰리브덴층(2c), 구리층(2b) 및 몰리브덴층(2a)을 개별적으로 진행할 수도 있으나, 일괄적으로 진행할 수 있으며, 이 경우에도 삼중막 배선(2)의 측면 프로파일이 양호하게 형성된다.
이와 같은 식각 공정은 감광막 패턴(3)이 형성되어 있는 삼중막(2) 표면에 식각액을 분사하는 분사 방식으로 진행될 수 있다. 이때 온도는 약 20 내지 50℃로 유지될 수 있다. 식각 시간은 예를 들어 기판(1)이 식각액에 노출되는 시간을 엔드 포인트 디텍터(End Point Detector; EPD)에 의해 검출한 다음, 그 시간의 약 절반의 시간이 추가로 경과할 때까지로 할 수 있다. 이러한 식각 시간은 예컨대 약 50 내지 120초일 수 있다.
계속해서, 도 4를 참조하여, 상기한 바와 같은 식각액이 적용된 본 발명의 일 실시예에 따른 금속 배선의 프로파일에 대해 설명한다. 도 4는 기판 상에 형성된 몰리브덴/구리/질화몰리브덴 삼중막 배선을 본 발명의 일 실시예에 따른 식각액을 사용하여 패터닝한 후의 금속 배선의 프로파일을 나타내는 단면 사진이다.
일반적으로 삼중막에 포함되어 있는 구리층은 기판과의 접착성이 좋지 않은데 이를 보완하기 위해 본 실시예에서는 기판과 구리층 사이에 버퍼층으로서 몰리브덴층을 형성하여 접착성을 향상시키고, 배선의 벗겨짐 또는 들뜸 현상을 방지한다.
한편 구리층은 내화학성이 좋지 않아 각종 화학 물질에 노출될 경우 쉽게 부식되어 비저항이 증가하고, 배선의 신뢰성이 떨어진다. 이를 위해 본 실시예에서는 구리층의 상부에 질화몰리브덴층을 적층하여 구리층의 산화 및 부식을 방지한다.
그런데 이와 같은 몰리브덴/구리/질화몰리브덴 삼중막을 예컨대 과산화수소를 주성분으로 하는 종래의 식각액을 사용하여 식각하는 경우, 삼중막이 과도하게 식각되어 큰 시디 오차(Critical Dimension skew) 값을 나타낼 수 있는데, 이는 배선의 직선성을 저해하고, 단선을 유발하는 등 배선의 신뢰성을 저하시킨다. 또, 구리층 하부의 몰리브덴층이 과도하게 식각되어 구리층이 기판으로부터 들뜨거나 벗겨지는 현상이 발생할 수 있다. 한편, 몰리브덴 식각율이 저조할 경우 구리층 하부의 몰리브덴층이 제대로 식각되지 않고 잔사가 남을 수 있으며, 이러한 잔사는 쇼트를 유발하는 등 전기적 특성을 저해한다. 아울러 몰리브덴/구리/질화몰리브덴 삼중막의 각 층에 대한 식각 속도가 제어되지 않는 경우 패터닝된 삼중막 배선의 측면 프로파일이 균일하지 않고, 역테이퍼 경사각을 갖는 현상이 나타나게 된다.
반면 식각액으로서 본 발명의 일 실시예에 따른 식각액을 사용하게 되면 상기 식각액은 삼중막에 대한 식각 선택비가 높으면서도 몰리브덴/구리/질화몰리브덴의 각 층에 대한 식각 균일성이 양호하기 때문에, 도 4에서 알 수 있는 바와 같이 삼중막 배선의 하부 몰리브덴층이 과도하게 식각되거나, 잔사가 형성되지 않는다. 따라서 삼중막 배선과 기판에 대한 접착성에 영향을 주지 않으며, 예각의 양호한 테이퍼각을 갖는 측면 프로파일을 형성할 수 있다. 또, 도 4에서 알 수 있는 바와 같이 약 1.5 내지 2.0㎛의 양호한 시디 오차를 나타내기 때문에, 삼중막 패턴의 직선성이 확보될 수 있다.
아울러, 본 실시예에 사용되는 삼중막은 상부에 질화몰리브덴층을 구비하여 식각시 구리층이 식각액에 직접 노출되지 않으며, 상기 식각액에 직접 노출되는 질화몰리브덴층은 상기 식각액에 대하여 상대적으로 높은 내화학성을 갖기 때문에 식각액으로부터 구리층을 보호할 수 있다. 따라서, 구리층의 산화 및 부식 현상이 방지될 수 있다.
상기한 바와 같은 식각액 및 이를 이용한 몰리브덴/구리/질화몰리브덴 삼중막 배선 형성 방법은 박막 트랜지스터 기판의 제조 방법에도 적용될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대해 설명한다.
먼저 도 5a 및 도 5b를 참조하여 본 발명의 일 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 기판의 구조에 대해 설명한다. 도 5a는 본 발명의 일 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 기판의 배치도이고, 도 5b는 도 5a의 B - B' 선을 따라 절단한 단면도이다.
절연 기판(10) 위에 게이트 신호를 전달하는 복수의 게이트 배선이 형성되어 있다. 게이트 배선(22, 24, 26, 27, 28)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 끝단(24), 게이트선(22)에 연결되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26), 게이트선(22)과 평행하게 형성되어 있는 유지 전극(27) 및 유지 전극선(28)을 포함한다. 유지 전극선(28)은 화소 영역을 가로질러 가로 방향으로 뻗어 있으며, 유지 전극선(28)에 비해 너비가 넓게 형성되어 있는 유지 전극(27)이 연결된다. 유지 전극(27)은 후술할 화소 전극(82)과 연결된 드레인 전극 확장부(67)와 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다. 이와 같은 유지 전극(27) 및 유지 전극선(28)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며, 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성되지 않을 수도 있다.
게이트 배선(22, 24, 26, 27)은 몰리브덴(Mo) 또는 몰리브덴 합금으로 이루어진 도전층(221, 241, 261, 271)(이하, '몰리브덴층'이라 함), 구리(Cu) 또는 구리 합금으로 이루어진 도전층(222, 242, 262, 272)(이하, '구리층'이라 함) 및 질화몰리브덴(MoN)으로 이루어진 도전층(223, 243, 263, 273)(이하, '질화몰리브덴층'이라 함)의 삼중막(22, 24, 26, 27, 28)으로 형성되어 있다. 또한 도면에 직접 도시되지는 않았지만, 유지 전극선(28)도 다른 게이트 배선(22, 24, 26, 27)과 동일한 삼중막의 구조를 갖는다. 이하에서 설명되는 삼중막 구조의 게이트 배선에는 유지 전극선(28)도 포함된다.
이와 같은 게이트 삼중막(22, 24, 26, 27, 28)의 구조 및 기능은 전술한 본 발명의 일 실시예에 따른 배선 형성 방법에서의 삼중막의 구조 및 기능이 동일하게 적용된다.
기판(10), 게이트 배선(22, 24, 26, 27, 28)의 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 전극(26)의 게이트 절연막(30) 상부에는 수소화 비정질 규소 또는 다결정 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층(55, 56)이 각각 형성되어 있다.
저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터 배선(62, 65, 66, 67, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 67, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.
이러한 데이터 배선(62, 65, 66, 67, 68)은 몰리브덴(Mo) 또는 몰리브덴 합금으로 이루어진 도전층(621, 651, 661, 671, 681)(이하, '몰리브덴층'이라 함), 구리(Cu) 또는 구리 합금으로 이루어진 도전층(622, 652, 662, 672, 682)(이하, ' 구리층'이라 함) 및 질화몰리브덴(MoN)으로 이루어진 도전층(623, 653, 663, 673, 683)(이하, '질화몰리브덴층'이라 함)의 삼중막(62, 65, 66, 67, 68)으로 형성되어 있다. 여기서 몰리브덴층(621, 651, 661, 671, 681) 및 질화몰리브덴층(623, 653, 663, 673, 683)의 구조 및 기능은 게이트 배선(22, 24, 26, 27, 28)에서와 동일하므로 그 설명을 생략한다.
소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 그 하부의 반도체층(40)과, 그 상부의 소스 전극(65) 및 드레인 전극(66) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
드레인 전극 확장부(67)는 유지 전극(27)과 중첩되도록 형성되어, 유지 전극(27)과 게이트 절연막(30)을 사이에 두고 유지 용량이 형성된다. 유지 전극(27)을 형성하지 않을 경우 드레인 전극 확장부(27) 또한 형성하지 않는다.
데이터 배선(62, 65, 66, 67, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 보호막(70)이 형성되어 있다. 보호막(70)은 예를 들어 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 등으로 형성될 수 있다. 또한, 보호막(70)을 유기 물질로 형성하는 경우에는 소스 전극(65)과 드레인 전극(66) 사이의 반도체층(40)이 드러난 부분에 보호막(70)의 유기 물질이 접촉하 는 것을 방지하기 위하여, 유기막의 하부에 질화 규소(SiNx) 또는 산화 규소(SiO2)로 이루어진 절연막(미도시)이 추가로 형성될 수도 있다.
보호막(70)에는 드레인 전극 확장부(67) 및 데이터선 끝단(68)을 각각 드러내는 컨택홀(77, 78)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 컨택홀(74)이 형성되어 있다. 보호막(70) 위에는 컨택홀(77)을 통하여 드레인 전극(66)과 전기적으로 연결되며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 데이터 전압이 인가된 화소 전극(82)은 상부 표시판의 공통 전극과 함께 전기장을 생성함으로써 화소 전극(82)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다.
또한, 보호막(70) 위에는 컨택홀(74, 78)을 통하여 각각 게이트 끝단(24) 및 데이터 끝단(68)과 연결되어 있는 보조 게이트 끝단(84) 및 보조 데이터 끝단(88)이 형성되어 있다. 화소 전극(82)과 보조 게이트 및 데이터 끝단(86, 88)은 ITO로 이루어져 있다.
이하, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 5a 및 도 5b와, 도 6a 내지 도 9b를 참조하여 상세히 설명한다.
먼저 도 6a 및 도 6b에 도시된 바와 같이, 절연 기판(10) 몰리브덴 또는 그 합금, 구리 또는 그 합금 및 질화몰리브덴을 순차적으로 적층하여 각각 몰리브덴층(221, 241, 261, 271), 구리층(222, 242, 262, 272) 및 질화몰리브덴층(223, 243, 263, 273)의 게이트 삼중막(22, 24, 26, 27, 28)을 형성한다.
이와 같은 게이트 삼중막(22, 24, 26, 27, 28)을 형성하는 방법으로는 전술한 본 발명의 일 실시예에 따른 배선 형성 방법에서의 삼중막을 형성하는 방법이 적용된다.
이어서, 상기 게이트 삼중막을 사진 식각한다. 상기 식각 공정은 식각액을 사용하는 습식 식각으로 진행된다. 상기 식각액으로는 도 1 내지 도 4의 실시예에서 적용된 식각액이 적용되며, 이에 대한 중복 설명은 생략한다.
이와 같은 본 발명의 일 실시예에 따른 식각액을 사용하게 식각하게 되면 상기 식각액은 삼중막에 대한 식각 선택비가 높으면서도 식각 균일성이 양호하기 때문에 전술한 바와 같이 게이트 삼중막 배선(22, 24, 26, 27, 28)의 기판(10)에 대한 접착성에 영향을 주지 않고 예각의 양호한 테이퍼각을 갖는 측면 프로파일을 형성하며, 또 양호한 시디 오차를 나타낼 수 있다.
이로써, 도 6a 및 도 6b에 도시된 바와 같이, 게이트선(22), 게이트 전극(26), 게이트 끝단(24), 유지 전극(27) 및 유지 전극선(28)을 포함하는 게이트 배선(22, 24, 26, 27, 28)이 형성된다.
이어서, 도 7a 및 도 7b에 도시된 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 진성 비정질 규소층 및 도핑된 비정질 규소층을 예컨대, 화학 기상 증착법을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착하고, 진성 비정질 규소층과 도핑된 비정질 규소층을 사진 식각하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 저항성 접촉층(55, 56)을 형성한다.
이어서, 도 8a 및 도 8b에 도시된 바와 같이, 게이트 절연막(30), 노출된 반도체층(40) 및 저항성 접촉층(55, 56) 위에 스퍼터링 등의 방법으로 몰리브덴층(621, 651, 661, 671, 681), 구리층(622, 652, 662, 672, 682) 및 질화몰리브덴층(623, 653, 663, 673, 683)을 차례로 적층한 데이터 삼중막(62, 65, 66, 67, 68)을 형성한다. 여기서 몰리브덴층(621, 651, 661, 671, 681), 구리층(622, 652, 662, 672, 682) 및 질화몰리브덴층(623, 653, 663, 673, 683)의 적층 방법은 게이트 배선(22, 24, 26, 27, 28)을 형성 단계에서의 몰리브덴층(221, 241, 261, 271), 구리층(222, 242, 262, 272) 및 질화몰리브덴층(223, 243, 263, 273)의 적층 방법과 동일하므로 그 설명을 생략한다.
이어서, 상기 데이터 삼중막을 사진 식각한다. 상기 식각 공정은 식각액을 사용하는 습식 식각으로 진행된다. 상기 식각액으로는 도 1 내지 도 4의 실시예에서 적용된 식각액이 동일하게 적용되며, 이에 대한 중복 설명은 생략한다.
이와 같은 본 실시예에 적용되는 식각액을 사용하게 식각하게 되면 상기 식각액은 삼중막에 대한 식각 선택비가 높으면서도 식각 균일성이 양호하기 때문에 전술한 바와 같이 데이터 삼중막 배선(62, 65, 66, 67, 68)의 게이트 절연막(30) 및 저항성 접촉층(55, 56)에 대한 접착성에 영향을 주지 않고 예각의 양호한 테이퍼각을 갖는 측면 프로파일을 형성하며, 또 양호한 시디 오차를 나타낼 수 있다.
이로써, 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극 (26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)을 포함하는 데이터 배선(62, 65, 66, 67, 68)이 형성된다.
이어서, 데이터 배선(62, 65, 66, 67, 68)으로 가리지 않는 도핑된 비정질 규소층을 식각하여 데이터 배선(62, 65, 66, 67, 68)을 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 저항성 접촉층(55, 56) 사이의 반도체층(40)을 노출시킨다. 이때, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라즈마를 실시하는 것이 바람직하다.
이어서, 도 9a 및 도 9b에 도시된 바와 같이 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 등을 단일층 또는 복수층으로 형성하여 보호막(passivation layer)(70)을 형성한다.
이어서, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막(70)을 패터닝하여, 게이트 끝단(24), 드레인 전극 확장부(67) 및 데이터 끝단(68)을 드러내는 컨택홀(74, 77, 78)을 형성한다. 이때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 컨택홀을 형성할 수 있으며, 게이트 절연막(30)과 보호막(70)에 대하여 실질적으로 동일한 식각비를 갖는 식각 조건으로 실시하는 것이 바람직하다.
이어서, 마지막으로 도 5a 및 도 5b에 도시된 바와 같이, ITO막을 증착하고 사진 식각하여 컨택홀(77)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 컨택홀(74, 78)을 통하여 게이트 끝단(24) 및 데이터 끝단(68)과 각각 연결되는 보조 게이트 끝단(84) 및 보조 데이터 끝단(88)을 형성한다.
본 실시예에서는 게이트선과 데이터선이 몰리브덴층, 구리층 및 질화몰리브덴층으로 이루어지는 삼중막으로 형성된 예를 들어 설명하였지만, 게이트선 및 데이터선 중 어느 하나만 삼중막으로 형성된 경우에도 동일하게 적용할 수 있다.
이상, 반도체층과 데이터 배선을 서로 다른 마스크를 이용한 사진 식각 공정으로 형성하는 박막 트랜지스터 기판의 제조 방법을 설명하였으나, 반도체층과 데이터 배선을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하는 박막 트랜지스터 기판의 제조 방법에 대해서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 10a 및 도 10b를 참조하여 본 발명의 다른 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 10a는 본 발명의 다른 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 기판의 배치도이고, 도 10b는 도 10a의 B - B' 선을 따라 절단한 단면도이다.
먼저, 본 발명의 일 실시예에서와 동일하게 절연 기판(10) 위에 게이트 신호를 전달하는 복수의 게이트 배선이 형성되어 있다. 게이트 배선(22, 24, 26, 27, 28)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 끝단(24), 게 이트선(22)에 연결되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26), 게이트선(22)과 평행하게 형성되어 있는 유지 전극(27) 및 유지 전극선(28)을 포함한다. 유지 전극선(28)은 화소 영역을 가로질러 가로 방향으로 뻗어 있으며, 유지 전극선(28)에 비해 너비가 넓게 형성되어 있는 유지 전극(27)이 연결된다. 유지 전극(27)은 후술할 화소 전극(82)과 연결된 드레인 전극 확장부(67)와 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다. 이와 같은 유지 전극(27) 및 유지 전극선(28)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며, 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성되지 않을 수도 있다.
게이트 배선(22, 24, 26, 27, 28)은 도 5a 내지 도 9b의 실시예에서와 동일하게 몰리브덴(Mo) 또는 몰리브덴 합금으로 이루어진 몰리브덴층(221, 241, 261, 271), 구리(Cu) 또는 구리 합금으로 이루어진 구리층(222, 242, 262, 272) 및 질화몰리브덴(MoN)으로 이루어진 질화몰리브덴층(223, 243, 263, 273)의 삼중막으로 형성되어 있다.
기판(10), 게이트 배선(22, 24, 26, 27, 28) 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소 또는 다결정 규소 등의 반도체로 이루어진 반도체 패턴(42, 44, 48)이 형성되어 있으며, 반도체 패턴(42, 44, 48)의 상부에는 실리사이드 등의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층(52, 55, 56, 58)이 형성되어 있 다.
저항성 접촉층(52, 55, 56, 58) 위에는 데이터 배선(62, 65, 66, 67, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 67, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.
이러한 데이터 배선(62, 65, 66, 67, 68)은 전술한 게이트 배선(22, 24, 26, 27, 28)과 같이 몰리브덴(Mo) 또는 몰리브덴 합금으로 이루어진 도전층(621, 651, 661, 671, 681)(이하, '몰리브덴층'이라 함), 구리(Cu) 또는 구리 합금으로 이루어진 도전층(622, 652, 662, 672, 682)(이하, '구리층'이라 함) 및 질화몰리브덴(MoN)으로 이루어진 도전층(623, 653, 663, 673, 683)(이하, '질화몰리브덴층'이라 함)의 삼중막으로 형성되어 있다.
소스 전극(65)은 반도체층(44)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(44)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 그 하부의 반도체층(44)과, 그 상부의 소스 전극(65) 및 드레인 전극(66) 사이에 존재하며 접촉 저항 을 낮추어 주는 역할을 한다.
드레인 전극 확장부(67)는 유지 전극(27)과 중첩되도록 형성되어, 유지 전극(27)과 게이트 절연막(30)을 사이에 두고 유지 용량이 형성된다. 유지 전극(27)을 형성하지 않을 경우 드레인 전극 확장부(27) 또한 형성하지 않는다.
저항성 접촉층 (52, 55, 56, 58)은 그 하부의 반도체 패턴(42, 44, 48)과 그 상부의 데이터 배선(62, 65, 66, 67, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 65, 66, 67, 68)과 완전히 동일한 형태를 가진다.
한편, 반도체 패턴(42, 44, 48)은 박막 트랜지스터의 채널부를 제외하면 데이터 배선(62, 65, 66, 67, 68) 및 저항성 접촉층(52, 55, 56, 58)과 동일한 모양을 하고 있다. 즉, 박막 트랜지스터의 채널부에서 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 소스 전극(65) 하부의 저항성 접촉층(55)과 드레인 전극(66) 하부의 저항성 접촉층(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(44)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 65, 66, 67, 68) 및 이들이 가리지 않는 반도체 패턴(44) 상부에는 보호막(70)이 형성되어 있다. 보호막(70)은 예를 들어 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 등으로 형성될 수 있다. 또한, 보호막(70)을 유기 물질로 형성하는 경우에는 소스 전극(65)과 드레인 전극(66) 사이의 반도체 패턴(44)이 드러난 부분에 보호막(70)의 유기 물질 이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화 규소(SiNx) 또는 산화 규소(SiO2)로 이루어진 절연막(미도시)이 추가로 형성될 수도 있다.
보호막(70)에는 드레인 전극 확장부(67) 및 데이터선 끝단(68)을 각각 드러내는 컨택홀(77, 78)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 접촉 구멍(74)이 형성되어 있다.
또한, 보호막(70) 위에는 컨택홀(74, 78)을 통하여 각각 게이트 끝단(24) 및 데이터 끝단(68)과 연결되어 있는 보조 게이트 끝단(84) 및 보조 데이터 끝단(88)이 형성되어 있다. 화소 전극(82)과 보조 게이트 및 데이터 끝단(86, 88)은 ITO로 이루어져 있다.
이하, 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 10a 및 도 10b와 도 11a 내지 도 19b를 참조하여 설명하기로 한다.
먼저, 도 11a 및 11b에 도시된 바와 같이, 도 5a 내지 도 9b의 실시예에서와 동일하게 몰리브덴층(221, 241, 261, 271), 구리층(222, 242, 262, 272) 및 질화몰리브덴층(223, 243, 263, 273)을 순차적으로 적층한 게이트 삼중막(22, 24, 26, 27, 28)을 형성한다.
이어서, 상기 게이트 삼중막을 사진 식각한다. 상기 식각 공정은 식각액을 사용하는 습식 식각으로 진행된다. 상기 식각액은 도 1 내지 도 4의 실시예에서 적용된 식각액이 적용되며, 이에 대한 중복 설명은 생략한다.
이로써 도 11a 및 도 11b에 도시된 바와 같이 게이트선(22), 게이트 전극 (26), 게이트 끝단(24), 유지 전극(27) 및 유지 전극선(28)을 포함하는 게이트 배선(22, 24, 26, 27, 28)이 형성된다.
이어서, 도 12에 도시된 바와 같이 질화 규소로 이루어진 게이트 절연막(30), 진성 비정질 규소층(40) 및 도핑된 비정질 규소층(50)을 예컨대, 화학 기상 증착법을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착한다. 이어서, 도핑된 비정질 규소층(50) 위에 스퍼터링 등의 방법으로 몰리브덴층(601), 구리층(602) 및 질화몰리브덴층(603)을 차례로 적층한 데이터 삼중막(60)을 형성한다. 여기서 데이터 삼중막(60)의 적층 방법은 도 5a 내지 도 9b의 실시예에서의 데이터 삼중막의 적층 방법과 동일하다.
이어서 상기 데이터 삼중막(60)의 상부에 감광막(110)을 도포한다.
이어서, 도 13a 내지 도 18을 참조하면, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 13b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부, 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제 1 부분(114)은 데이터 배선부, 즉 데이터 배선이 형성될 부분에 위치한 제 2 부분(112)보다 두께가 작게 되도록 하며, 채널부와 데이터 배선부를 제외한 기타 부분의 감광막은 모두 제거한다. 이때, 채널부에 남아 있는 감광막(114)의 두께와 데이터 배선부에 남아 있는 감광막(112)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제 1 부분(114)의 두께를 제 2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되지만, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막을 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우 시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어서, 감광막 패턴(114) 및 그 하부의 질화몰리브덴층(603), 구리층(602) 및 몰리브덴층(601)으로 이루어진 데이터 삼중막(60)에 대한 식각을 진행한다. 본 식각 공정은 도 5a 내지 도 9b의 실시예에서의 데이터 배선 식각 공정 및 본 실시예에서의 게이트 배선(22, 24, 26, 28, 29) 형성을 위한 식각 공정과 실질적으로 동일하며, 이에 대한 중복 설명은 생략한다.
이렇게 하면, 도 14에 나타낸 것처럼, 채널부 및 데이터 배선부의 삼중막 패턴(62, 64, 67, 68)만이 남고 채널부 및 데이터 배선부를 제외한 기타 부분의 삼중막(60)은 모두 제거되어 그 하부의 도핑된 비정질 규소층(50)이 드러난다. 이때 남은 삼중막 패턴(62, 64, 67, 68)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(도 5b의 62, 65, 66, 67, 68)의 형태와 동일하다.
이어서, 도 15에 도시된 바와 같이, 채널부와 데이터 배선부를 제외한 기타 부분의 노출된 도핑된 비정질 규소층(50) 및 그 하부의 진성 비정질 규소층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이때의 식각은 감광막 패턴(112, 114)과 도핑된 비정질 규소층(50) 및 진성 비정질 규소층(40) 이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 진성 비정질 규소층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감 광막 패턴(112, 114)과 진성 비정질 규소층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 진성 비정질 규소층(40)과 도핑된 비정질 규소층 (50)의 두께를 합한 것과 같거나 그보다 작아야 한다. 이렇게 하면, 도 15에 도시된 바와 같이, 채널부의 제1 부분(114)이 제거되어 소스/드레인용 삼중막 패턴(64)이 드러나고, 기타 부분의 도핑된 비정질 규소층(50) 및 진성 비정질 규소층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부의 제2 부분(112) 역시 식각되므로 두께가 얇아진다.
이어서, 애싱(ashing)을 통하여 채널부의 소스/드레인용 삼중막 패턴(64) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
이어서, 도 16에 도시된 바와 같이 채널부의 질화몰리브덴층(643), 구리층(642) 및 몰리브덴층(641)으로 이루어진 삼중막 패턴(64)을 식각하여 제거한다. 상기 식각 공정은 식각액을 사용하는 습식 식각으로 진행되며, 상기 식각액으로는 도 1 내지 도 4의 실시예에서 적용된 식각액이 적용되며, 이에 대한 중복 설명은 생략한다.
계속해서, 도핑된 비정질 규소로 이루어진 저항성 접촉층을 식각한다. 이때 건식 식각이 사용될 수 있다. 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 진성 비정질 규소로 이루어진 반도체 패턴(44)을 남길 수 있다. 이때, 반도체 패턴(44)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제 2 부분(112)도 어느 정 도의 두께로 식각될 수 있다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제 2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 65, 66, 67, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(65, 66)과 그 하부의 저항성 접촉층(55, 56)이 완성된다.
이어서, 도 17에 도시된 바와 같이 데이터 배선부에 남아 있는 감광막 제 2 부분(112)을 제거한다.
이어서, 도 18에 도시된 바와 같이 보호막(70)을 형성한다.
이어서, 도 19a 및 19b에 도시된 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극 확장부(67), 게이트 끝단(24), 및 데이터 끝단(68) 을 각각 드러내는 컨택홀(77, 74, 78)을 형성한다.
마지막으로, 도 10a 및 도 10b에 도시한 바와 같이, 400Å 내지 500Å 두께의 ITO층을 증착하고 사진 식각하여 드레인 전극 확장부(67)와 연결된 화소 전극(82), 게이트 끝단(24)과 연결된 보조 게이트 끝단(84) 및 데이터 끝단(68)과 연결된 보조 데이터 끝단(88)을 형성한다.
한편, ITO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 컨택홀(74, 77, 78)을 통해 드러난 금속막(24, 67, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 본 발명의 다른 실시예에서는 본 발명의 일 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 65, 66, 67, 68)과 그 하부의 저항성 접촉층(52, 55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)을 분리함으로써 제조 공정을 단순화할 수 있다.
본 실시예에서는 게이트선과 데이터선이 몰리브덴층, 구리층 및 질화몰리브덴층으로 이루어지는 삼중막으로 형성된 예를 들어 설명하였지만, 게이트선 및 데이터선 중 어느 하나만 삼중막으로 형성된 경우에도 동일하게 적용할 수 있다.
본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 상술한 실시예 외에도 색필터 위에 박막 트랜지스터 어레이를 형성하는 AOC(Array On Color filter) 구조에도 용이하게 적용될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 식각액을 사용하여 몰리브덴/구리/질화몰리브덴 다중막을 식각하게 되면, 다중막 하부에 대한 접착성이 유지되고, 양호한 프로파일을 가지며, 구리층이 부식되지 않은 배선을 얻을 수 있다. 또, 이와 같은 식각액을 사용하여 몰리브덴/구리/질화몰리브덴 다중막을 구비하는 박막 트랜지스터 기판을 제조하게 되면 박막 트랜지스터 기판의 게이트 및 데이터 배선의 접착성, 측면 프로파일이 개선됨과 동시에 배선의 신뢰성이 확보되어 신호 특성이 좋아지고, 화질이 개선된다.

Claims (16)

  1. 과산화수소 10 내지 20중량%, 유기산 1 내지 5중량%, 트리아졸계 화합물 0.1 내지 1중량%, 불소 화합물 0.01 내지 0.5중량% 및 잔량의 초순수를 포함하는 몰리브덴/구리/질화몰리브덴 다중막 배선용 식각액.
  2. 제1 항에 있어서,
    상기 유기산은 시트로산이고, 상기 트리아졸계 화합물은 벤조트리아졸이며, 상기 불소 화합물은 불화수소산인 식각액.
  3. 기판 상에 몰리브덴층, 구리층 및 질화몰리브덴층을 순차적으로 적층하여 다중막을 형성하는 단계; 및
    상기 다중막을 과산화수소 10 내지 20중량%, 유기산 1 내지 5중량%, 트리아졸 0.1 내지 1중량%, 불소 화합물 0.01 내지 0.5중량% 및 잔량의 초순수를 포함하는 식각액을 사용하여 식각하는 단계를 포함하는 배선 형성 방법.
  4. 제3 항에 있어서,
    상기 유기산은 시트로산이고, 상기 트리아졸계 화합물은 벤조트리아졸이며, 상기 불소 화합물은 불화수소산인 배선 형성 방법.
  5. 제3 항에 있어서,
    상기 기판은 절연체 또는 반도체로 이루어지는 배선 형성 방법.
  6. 제3 항에 있어서,
    상기 식각 단계는 20 내지 50℃에서 진행되는 배선 형성 방법.
  7. 제3 항에 있어서,
    상기 식각 단계는 분사 방식으로 진행되는 배선 형성 방법.
  8. 제3 항에 있어서,
    상기 식각 단계는 50 내지 120초 동안 진행되는 배선 형성 방법.
  9. 제3 항에 있어서,
    상기 식각 단계는 상기 다중막을 구성하는 질화몰리브덴층, 구리층 및 몰리브덴층이 일괄적으로 식각되는 단계인 배선 형성 방법.
  10. 기판 상에 게이트 다중막을 형성하고, 이를 식각하여 게이트 배선을 형성하는 단계;
    상기 기판 및 상기 게이트 배선 상에 게이트 절연막 및 반도체층을 형성하는 단계; 및
    상기 반도체층 상에 데이터 다중막을 형성하고, 이를 식각하여 데이터 배선을 형성하는 단계를 포함하며, 상기 게이트 배선 및/또는 상기 데이터 배선을 형성하는 단계는 몰리브덴층, 구리층 및 질화몰리브덴층을 순차적으로 적층하고, 과산화수소 10 내지 20중량%, 유기산 1 내지 5중량%, 트리아졸 0.1 내지 1중량%, 불소 화합물 0.01 내지 0.5중량% 및 잔량의 초순수를 포함하는 식각액을 사용하여 식각하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  11. 제10 항에 있어서,
    상기 유기산은 시트로산이고, 상기 트리아졸계 화합물은 벤조트리아졸이며, 상기 불소 화합물은 불화수소산인 박막 트랜지스터 기판의 제조 방법.
  12. 제10 항에 있어서,
    상기 식각 단계는 20 내지 50℃에서 진행되는 박막 트랜지스터 기판의 제조 방법.
  13. 제10 항에 있어서,
    상기 식각 단계는 분사 방식으로 진행되는 박막 트랜지스터 기판의 제조 방법.
  14. 제10 항에 있어서,
    상기 식각 단계는 분사 방식으로 진행되는 박막 트랜지스터 기판의 제조 방법.
  15. 제10 항에 있어서,
    상기 식각 단계는 50 내지 120초 동안 진행되는 박막 트랜지스터 기판의 제조 방법.
  16. 제10 항에 있어서,
    상기 식각 단계는 상기 다중막을 구성하는 질화몰리브덴층, 구리층 및 몰리브덴층이 일괄적으로 식각되는 단계인 박막 트랜지스터 기판의 제조 방법.
KR1020050054015A 2005-06-22 2005-06-22 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법 KR101199533B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050054015A KR101199533B1 (ko) 2005-06-22 2005-06-22 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
TW095119159A TWI390018B (zh) 2005-06-22 2006-05-30 蝕刻劑，使用該蝕刻劑製造互連線的方法，以及使用該蝕刻劑製造薄膜電晶體基材的方法
JP2006163441A JP5111790B2 (ja) 2005-06-22 2006-06-13 エッチング液及びこれを用いた配線形成方法
CN2006100864678A CN1884618B (zh) 2005-06-22 2006-06-21 蚀刻剂及用其制造互连线和薄膜晶体管基板的方法
US11/473,607 US7943519B2 (en) 2005-06-22 2006-06-22 Etchant, method for fabricating interconnection line using the etchant, and method for fabricating thin film transistor substrate using the etchant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050054015A KR101199533B1 (ko) 2005-06-22 2005-06-22 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060134380A true KR20060134380A (ko) 2006-12-28
KR101199533B1 KR101199533B1 (ko) 2012-11-09

Family

ID=37568131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050054015A KR101199533B1 (ko) 2005-06-22 2005-06-22 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법

Country Status (5)

Country Link
US (1) US7943519B2 (ko)
JP (1) JP5111790B2 (ko)
KR (1) KR101199533B1 (ko)
CN (1) CN1884618B (ko)
TW (1) TWI390018B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052987A2 (ko) * 2009-10-29 2011-05-05 동우 화인켐 주식회사 식각액 조성물
KR20130016067A (ko) * 2011-08-04 2013-02-14 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR101353123B1 (ko) * 2005-12-09 2014-01-17 동우 화인켐 주식회사 금속막 식각용액
KR101406573B1 (ko) * 2008-01-25 2014-06-11 동우 화인켐 주식회사 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR101475954B1 (ko) * 2008-11-04 2014-12-24 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR101529733B1 (ko) * 2009-02-06 2015-06-19 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8017950B2 (en) * 2005-12-29 2011-09-13 Lg Display Co., Ltd. Organic electro-luminescence display device and method of manfacturing the same
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
JP5559956B2 (ja) * 2007-03-15 2014-07-23 東進セミケム株式会社 薄膜トランジスタ液晶表示装置のエッチング液組成物
KR100839428B1 (ko) * 2007-05-17 2008-06-19 삼성에스디아이 주식회사 식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법
WO2009047203A1 (en) * 2007-10-08 2009-04-16 Basf Se ETCHANT COMPOSITIONS AND ETCHING METHOD FOR METALS Cu/Mo
KR20090037725A (ko) * 2007-10-12 2009-04-16 삼성전자주식회사 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치
KR101495683B1 (ko) * 2008-09-26 2015-02-26 솔브레인 주식회사 액정표시장치의 구리 및 구리/몰리브데늄 또는 구리/몰리브데늄합금 전극용 식각조성물
KR101172113B1 (ko) * 2008-11-14 2012-08-10 엘지이노텍 주식회사 터치스크린 및 그 제조방법
TWI479574B (zh) 2009-03-16 2015-04-01 Hannstar Display Corp Ｔｆｔ陣列基板及其製造方法
JP5604056B2 (ja) * 2009-05-15 2014-10-08 関東化学株式会社 銅含有積層膜用エッチング液
WO2011010879A2 (ko) * 2009-07-23 2011-01-27 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
CN102576170B (zh) * 2009-08-20 2014-12-17 东友精细化工有限公司 制造用于液晶显示器的阵列基板的方法
KR101687311B1 (ko) * 2009-10-07 2016-12-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
EP2518759B1 (en) * 2009-12-25 2017-06-21 Mitsubishi Gas Chemical Company, Inc. Method for manufacturing semiconductor device using an etchant
KR20110123025A (ko) * 2010-05-06 2011-11-14 삼성전자주식회사 금속 배선 식각액 및 이를 이용한 금속 배선 형성 방법
WO2012008192A1 (ja) * 2010-07-15 2012-01-19 シャープ株式会社 回路基板、表示装置、及び、回路基板の製造方法
TWI467724B (zh) * 2012-05-30 2015-01-01 Innocom Tech Shenzhen Co Ltd 應用於面板的導電結構及其製造方法
JP2014032999A (ja) * 2012-08-01 2014-02-20 Panasonic Liquid Crystal Display Co Ltd 薄膜トランジスタ及びその製造方法
KR20140060679A (ko) * 2012-11-12 2014-05-21 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
CN107227463B (zh) * 2013-01-14 2020-05-19 易安爱富科技有限公司 铜/钼膜或铜/钼合金膜的蚀刻液组合物
CN104280916A (zh) * 2013-07-03 2015-01-14 东友精细化工有限公司 制造液晶显示器用阵列基板的方法
KR102169571B1 (ko) * 2014-03-31 2020-10-23 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
JP6312317B2 (ja) * 2014-07-29 2018-04-18 株式会社Adeka マスクブランクス除去用組成物及びマスクブランクスの除去方法
KR102240456B1 (ko) * 2014-07-30 2021-04-15 에스케이하이닉스 주식회사 광학적 관통 비아를 가지는 반도체 소자
KR102331036B1 (ko) * 2014-10-10 2021-11-26 삼영순화(주) 에칭액 조성물 및 이를 이용하는 다층막의 에칭 방법
US9728650B1 (en) * 2016-01-14 2017-08-08 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
JP6190920B2 (ja) * 2016-06-08 2017-08-30 パナソニック液晶ディスプレイ株式会社 薄膜トランジスタ
CN106549021B (zh) * 2016-12-02 2018-10-09 京东方科技集团股份有限公司 柔性显示基板、柔性显示装置及其修复方法
CN106653772B (zh) * 2016-12-30 2019-10-01 惠科股份有限公司 一种显示面板及制程
KR20190027019A (ko) * 2017-09-04 2019-03-14 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
CN108149247A (zh) * 2017-12-04 2018-06-12 佛山杰致信息科技有限公司 一种薄膜晶体管用蚀刻液的制备方法
CN114164003A (zh) * 2021-12-06 2022-03-11 Tcl华星光电技术有限公司 用于显示面板的蚀刻剂组合物及显示面板的蚀刻方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3387529B2 (ja) 1992-10-06 2003-03-17 朝日化学工業株式会社 銅および銅合金の化学溶解液
JP3225470B2 (ja) 1992-12-15 2001-11-05 旭電化工業株式会社 銅の化学溶解剤
JP3535755B2 (ja) * 1997-12-25 2004-06-07 キヤノン株式会社 エッチング方法
US6630433B2 (en) * 1999-07-19 2003-10-07 Honeywell International Inc. Composition for chemical mechanical planarization of copper, tantalum and tantalum nitride
US6171910B1 (en) * 1999-07-21 2001-01-09 Motorola Inc. Method for forming a semiconductor device
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP3768402B2 (ja) * 2000-11-24 2006-04-19 Ｎｅｃエレクトロニクス株式会社 化学的機械的研磨用スラリー
JP2002231666A (ja) 2001-01-31 2002-08-16 Fujimi Inc 研磨用組成物およびそれを用いた研磨方法
JP4224221B2 (ja) * 2001-03-07 2009-02-12 日立化成工業株式会社 導体用研磨液及びこれを用いた研磨方法
SG144688A1 (en) * 2001-07-23 2008-08-28 Fujimi Inc Polishing composition and polishing method employing it
KR100459271B1 (ko) 2002-04-26 2004-12-03 엘지.필립스 엘시디 주식회사 구리 단일막 또는 구리 몰리브덴막의 식각용액 및 그식각방법
KR100505328B1 (ko) * 2002-12-12 2005-07-29 엘지.필립스 엘시디 주식회사 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법
KR100960687B1 (ko) * 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
TWI282377B (en) * 2003-07-25 2007-06-11 Mec Co Ltd Etchant, replenishment solution and method for producing copper wiring using the same
WO2005016599A1 (en) * 2003-08-08 2005-02-24 Mykrolys Corporation Methods and materials for making a monolithic porous pad cast onto a rotatable base
JP4431860B2 (ja) * 2003-10-30 2010-03-17 三菱瓦斯化学株式会社 銅および銅合金の表面処理剤
TWI258048B (en) * 2004-06-15 2006-07-11 Taiwan Tft Lcd Ass Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof
KR20060062913A (ko) * 2004-12-06 2006-06-12 삼성전자주식회사 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
JP4902299B2 (ja) * 2006-09-11 2012-03-21 三星電子株式会社 表示装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353123B1 (ko) * 2005-12-09 2014-01-17 동우 화인켐 주식회사 금속막 식각용액
KR101406573B1 (ko) * 2008-01-25 2014-06-11 동우 화인켐 주식회사 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR101475954B1 (ko) * 2008-11-04 2014-12-24 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR101529733B1 (ko) * 2009-02-06 2015-06-19 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
WO2011052987A2 (ko) * 2009-10-29 2011-05-05 동우 화인켐 주식회사 식각액 조성물
WO2011052987A3 (ko) * 2009-10-29 2011-09-09 동우 화인켐 주식회사 식각액 조성물
KR20130016067A (ko) * 2011-08-04 2013-02-14 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법

Also Published As

Publication number Publication date
JP5111790B2 (ja) 2013-01-09
CN1884618B (zh) 2011-04-06
JP2007005790A (ja) 2007-01-11
KR101199533B1 (ko) 2012-11-09
TWI390018B (zh) 2013-03-21
US7943519B2 (en) 2011-05-17
CN1884618A (zh) 2006-12-27
US20060292888A1 (en) 2006-12-28
TW200702427A (en) 2007-01-16

Similar Documents

Publication Publication Date Title
KR101199533B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR101124569B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR101167661B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
US6350995B1 (en) Thin film transistor and manufacturing method therefore
US7605091B2 (en) Etchant for conductive materials and method of manufacturing a thin film transistor array panel using the same
KR101191402B1 (ko) 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법
KR20070049278A (ko) 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
KR100812954B1 (ko) 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치
KR20080106900A (ko) 반사형 ｔｆｔ 기판 및 반사형 ｔｆｔ 기판의 제조 방법
US20060183338A1 (en) Etchant composition and manufacturing method for thin film transistor array panel
KR20040055720A (ko) 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US7575945B2 (en) Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer
JP2001183639A (ja) 薄膜トランジスタアレイ基板の製造方法
KR101923546B1 (ko) 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법
KR100672623B1 (ko) 액정표시장치 제조방법
KR100695347B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060114995A (ko) 박막 트랜지스터 기판의 제조 방법
KR20040024993A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20060133827A (ko) 박막 트랜지스터 기판의 제조 방법
KR20070009308A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20060136217A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050075520A (ko) Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판
KR20070111879A (ko) 박막 트랜지스터 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 8