KR20060127479A - Method for forming micropattern in semiconductor device - Google Patents
Method for forming micropattern in semiconductor device Download PDFInfo
- Publication number
- KR20060127479A KR20060127479A KR1020050048489A KR20050048489A KR20060127479A KR 20060127479 A KR20060127479 A KR 20060127479A KR 1020050048489 A KR1020050048489 A KR 1020050048489A KR 20050048489 A KR20050048489 A KR 20050048489A KR 20060127479 A KR20060127479 A KR 20060127479A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- amorphous carbon
- gas
- forming
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 45
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000001020 plasma etching Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000003667 anti-reflective effect Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 239000011368 organic material Substances 0.000 claims 1
- 229920000642 polymer Polymers 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 230000003247 decreasing effect Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
도 1은 아모르퍼스 카본을 하드 마스크로 이용한 반도체 소자의 미세 패턴 형성시 최초 감광막 패턴을 형성한 후의 평면도를 도시한 SEM 사진.1 is a SEM photograph showing a plan view after the first photosensitive film pattern is formed when forming a fine pattern of a semiconductor device using amorphous carbon as a hard mask.
도 2는 도 1의 감광막 패턴을 통해 하부 반사방지막과 SiON막의 식각공정시 CF4 대비 O2 가스의 유입량비를 100:8로 하여 아모르퍼스 카본막을 식각한 후의 평면도를 도시한 SEM 사진.FIG. 2 is a SEM photograph showing a plan view after etching an amorphous carbon film using an inflow ratio of O 2 gas to CF 4 as 100: 8 during the etching process of the lower anti-reflection film and the SiON film through the photosensitive film pattern of FIG. 1;
도 3은 도 1의 감광막 패턴을 통해 하부 반사방지막과 SiON막의 식각공정시 CF4 대비 O2 가스의 유입량비를 120:2로 하여 아모르퍼스 카본막을 식각한 후의 평면도를 도시한 SEM 사진.3 is a SEM photograph showing a plan view after etching an amorphous carbon film using an inflow ratio of O 2 gas to CF 4 as 120: 2 during the etching process of the lower anti-reflection film and the SiON film through the photoresist pattern of FIG. 1;
도 4는 아모르퍼스 카본을 하드 마스크로 이용한 반도체 소자의 미세 패턴 형성방법에 따라 100㎚급 디램 메모리 소자의 미세 라인(또는, 바)패턴을 형성한 후의 평면도를 도시한 SEM 사진.FIG. 4 is a SEM photograph showing a plan view after forming a fine line (or bar) pattern of a 100 nm-class DRAM memory device according to a method of forming a fine pattern of a semiconductor device using amorphous carbon as a hard mask. FIG.
도 5a 내지 도 5c는 본 발명의 바람직한 실시예에 따른 반도체 소자의 미세패턴 형성방법을 도시한 공정 단면도.5A through 5C are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device in accordance with a preferred embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 피식각층10: etched layer
11 : 아모르퍼스 카본막11: amorphous carbon film
12 : SiON막12: SiON film
13 : 하부 반사방지막13: lower antireflection film
14 : 감광막 패턴 14 photosensitive film pattern
15 : 식각공정15: etching process
본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 특히 아모르퍼스 카본(amorphous carbon)을 하드 마스크(hard mask)로 이용한 반도체 소자의 미세패턴 형성방법에 관한 것이다. The present invention relates to a method of forming a fine pattern of a semiconductor device, and more particularly to a method of forming a fine pattern of a semiconductor device using amorphous carbon as a hard mask.
반도체 소자는 그 내부에 다수의 단위 소자들을 포함한다. 반도체 소자가 고집적화되면서 일정한 셀(cell) 면적 상에 고밀도로 반도체 소자들을 형성하여야 하며, 이로 인하여 단위 소자, 예를 들면 트랜지스터, 캐패시터의 크기는 점차 감소하고 있다. 특히, DRAM(Dynamic Random Access Memory) 또는 플래시(flash)와 같은 반도체 메모리 소자에서 디자인 룰(design rule)이 감소하면서 셀의 내부에 형성되는 반도체 소자들의 크기가 점차 감소하고 있다. 따라서, 셀을 이루는 반도체 소자 들의 제조공정에 많은 어려움들이 발생하고 있다. The semiconductor device includes a plurality of unit devices therein. As semiconductor devices are highly integrated, semiconductor devices must be formed at a high density on a predetermined cell area, and thus, the size of unit devices, for example, transistors and capacitors, is gradually decreasing. In particular, as the design rules decrease in semiconductor memory devices such as DRAM (Dynamic Random Access Memory) or flash, the size of semiconductor devices formed inside the cell is gradually decreasing. Therefore, many difficulties arise in the manufacturing process of the semiconductor elements forming the cell.
반도체 소자의 미세 패턴 형성방법은 사진식각법(photolithography)을 이용한다. 반도체 소자가 고집적화되어 감에 따라 포토 마스크 공정시 감광막의 두께를 감소시켜야만 하고, 이로 인해 식각공정시 감광막만으로는 하부층 식각이 더욱더 어려워지는 문제점이 있다. 이러한 문제점을 해결하기 위한 일환으로 아모르퍼스 카본(amorphous carbon)을 하드 마스크(hard mask)로 이용한 반도체 소자의 미세패턴 형성방법이 제안되었다. The method of forming a fine pattern of a semiconductor device uses photolithography. As the semiconductor device is highly integrated, the thickness of the photoresist layer must be reduced during the photomask process, and thus, the etching of the lower layer is more difficult with the photoresist layer only during the etching process. In order to solve this problem, a method of forming a fine pattern of a semiconductor device using amorphous carbon as a hard mask has been proposed.
일반적으로, 아모르퍼스 카본을 하드 마스크로 이용한 반도체 소자의 미세패턴 형성방법은 다음과 같이 진행된다.In general, the method of forming a fine pattern of a semiconductor device using amorphous carbon as a hard mask proceeds as follows.
먼저, 반도체 기판 상에 식각되는 피식각층/아모르퍼스 카본막/SiON막/하부 반사방지(Bottom Anti-Reflection Coating, BARC)막의 적층 구조 상에 감광막 패턴을 형성한 후, 감광막 패턴을 이용해 하부 반사방지막 및 SiON막을 식각한다. 그런 다음, 플라즈마 식각공정을 통해 아모르퍼스 카본막을 식각하고 아모르퍼스 카본막을 하드 마스크로 이용한 식각공정을 실시하여 피식각층을 식각함으로써 피식각층에 미세패턴이 형성되도록 한다.First, a photoresist pattern is formed on a laminated structure of an etched layer, an amorphous carbon film, a SiON film, and a bottom anti-reflection coating (BARC) film etched on a semiconductor substrate, and then a lower antireflection film is formed using the photoresist pattern. And the SiON film is etched. Then, the amorphous carbon film is etched through the plasma etching process and the etching process using the amorphous carbon film as a hard mask is performed to etch the etched layer so that a fine pattern is formed on the etched layer.
그러나, 전술한 바와 같이 아모르퍼스 카본을 하드 마스크로 이용한 반도체 소자의 미세패턴 형성방법에 따르면, 최초로 형성되는 감광막 패턴의 임계치수(DICD : Develope Inspection Critical Dimension)보다 최종적으로 형성되는 컨택홀의 임계치수가 증가하는 현상이 발생한다. 따라서, 컨택홀의 임계치수를 감소시키는 데에 많은 어려움이 따른다. 따라서, 최근에는 이러한 컨택홀의 임계치수를 감소시키기 위해 포토 마스크 공정시 레지스트(resist)를 플로우(flow) 시키는 방법(이하, 레지스트 플로우 공정이라 함)을 사용하고 있다. 이러한 레지스트 플로우 공정은 현재 양산 공정에 도입중인 공정 기술로서, 노광공정과 현상공정을 실시하여 노광장비의 분해능 정도의 감광제를 이용하여 감광막 패턴을 형성한 후, 감광제가 유리전이 온도 이상으로 열에너지를 인가하여 감광제가 열 유도(thermal flow)되도록 하는 공정을 의미한다. 이때, 공급된 열에너지에 의해 이미 형성된 패턴은 원래의 크기를 감소하는 방향으로 열 유동하여 최종적으로 집적 공정에서 요구되는 미세 패턴을 얻게 된다. However, according to the method of forming a micropattern of a semiconductor device using amorphous carbon as a hard mask as described above, the critical dimension of the contact hole finally formed is larger than the critical dimension of the first photosensitive film pattern (DICD: Develope Inspection Critical Dimension). Phenomenon occurs. Therefore, there are many difficulties in reducing the critical dimension of the contact hole. Therefore, recently, a method of flowing a resist during a photo mask process (hereinafter referred to as a resist flow process) has been used to reduce the critical dimension of the contact hole. Such a resist flow process is a process technology currently being introduced to a mass production process. After performing an exposure process and a developing process to form a photoresist pattern using a photosensitive agent having a resolution of exposure equipment, the photosensitive agent applies thermal energy above the glass transition temperature. Means a process for the photosensitive agent to be thermally induced (thermal flow). At this time, the pattern already formed by the supplied thermal energy is thermally flowed in the direction of decreasing the original size to finally obtain a fine pattern required in the integration process.
그러나, 레지스트 플로우 공정은 특정온도, 주로 포토레지스트 수지의 유리전이 온도 이상의 온도에서 감광제의 흐름이 급격하게 일어나 패턴의 프로필(profile)이 휘어지거나 붕괴될 수 있고, 과도한 유동이 발생될 때 컨택홀 패턴이 매립되어 버리는 문제점이 있다. 이러한 패턴의 변형 현상은 감소된 임계치수가 커지면 커질수록 심해지므로 고집적 반도체 소자의 미세 패턴 형성시 컨택홀의 임계치수를 감소시키는데 레지스트 플로우 공정에는 한계가 있다.However, the resist flow process may cause a sudden flow of the photoresist at a specific temperature, mainly above the glass transition temperature of the photoresist resin, resulting in a curved or collapsed profile of the pattern, and contact hole pattern when excessive flow occurs. There is a problem that this is buried. Since the deformation of the pattern becomes more severe as the reduced critical dimension increases, there is a limit in the resist flow process in reducing the critical dimension of the contact hole when forming a fine pattern of the highly integrated semiconductor device.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 아모르퍼스 카본을 하드 마스크로 이용하여 반도체 소자의 미세 패턴 형성시 컨택홀의 임계치수를 효과적으로 감소시킬 수 있는 고집적 반도체 소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다. Accordingly, the present invention has been made to solve the above-described problems of the prior art, by using amorphous carbon as a hard mask to finely reduce the critical dimension of the contact hole when forming a fine pattern of the semiconductor device fine The purpose is to provide a pattern forming method.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 피식각층이 형성된 기판을 제공하는 단계와, 상기 피식각층 상부에 아모르퍼스 카본막을 도포하는 단계와, 상기 아모르퍼스 카본막 상부에 하부반사방지막 및 실리콘산화질화막을 증착하는 단계와, CF4 및 O2 가스를 이용하되 상기 CF4 가스의 유입량이 상기 O2 가스의 유입량보다 많은 플라즈마 식각공정을 실시하여 상기 실리콘산화질화막 및 상기 하부반사방지막의 일부영역을 식각하는 단계와, 노출된 상기 아모르퍼스 카본막을 식각하는 단계와, 식각된 상기 아모르퍼스 카본막을 하드마스크로 이용한 식각공정을 실시하여 상기 피식각층을 식각하는 단계를 포함하는 반도체 소자의 미세패턴 형성방법을 제공한다.According to an aspect of the present invention, there is provided a substrate on which an etched layer is formed, applying an amorphous carbon film on the etched layer, and a lower anti-reflective film on the amorphous carbon film. And depositing a silicon oxynitride layer, and performing a plasma etching process using CF 4 and O 2 gas but having an inflow amount of CF 4 gas greater than that of the O 2 gas, thereby forming the silicon oxynitride layer and the lower antireflection film. Etching a portion of the semiconductor layer; etching the exposed amorphous carbon film; and etching the etching target layer by performing an etching process using the etched amorphous carbon film as a hard mask. It provides a pattern forming method.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and in the case where the layers are said to be "on" another layer or substrate, they may be formed directly on another layer or substrate or Or a third layer may be interposed therebetween.
도 1 내지 도 3은 아모르퍼스 카본을 하드 마스크로 이용한 반도체 소자의 미세 패턴 형성방법에 따라 60㎚급 플래시 메모리 소자의 미세 컨택홀을 형성할 때 의 실험결과를 도시한 SEM(Scanning Electron Microscope) 사진이다.1 to 3 are SEM (Scanning Electron Microscope) photographs showing the experimental results when forming the fine contact hole of the 60nm class flash memory device according to the method of forming a micro pattern of a semiconductor device using amorphous carbon as a hard mask to be.
도 1은 식각되는 피식각층/아모르퍼스 카본막/SiON막/하부 반사방지막의 적층 구조 상에 감광막 패턴을 형성한 후의 평면도(Top view)를 도시한 SEM(Scanning Electron Microscope) 사진이다. 도 1을 참조하면, 감광막 패턴의 임계치수(DICD : Develope Inspection CD)가 68㎚임을 알 수 있다.FIG. 1 is a SEM (Scanning Electron Microscope) photograph showing a top view after forming a photoresist pattern on a laminated structure of an etched layer / amorphous carbon film / SiON film / lower anti-reflective film to be etched. Referring to FIG. 1, it can be seen that the critical dimension (DICD: Develope Inspection CD) of the photoresist pattern is 68 nm.
도 2는 도 1에서 형성된 감광막 패턴을 식각마스크로 이용하고 CF4와 O2를 식각가스로 이용한 제1 식각공정을 실시하여 하부 반사방지막과 SiON막을 식각한 후, N2와 O2를 이용한 제2 식각공정을 실시하여 아모르퍼스 카본막을 식각한 후의 평면도 사진이다. 이때, 제1 식각공정은 CF4 대비 O2 가스의 유입량비를 100:8로 하고, 800W의 전력과 160mTorr의 압력 조건에서 실시한다. FIG. 2 is a etching process using the photoresist pattern formed in FIG. 1 as an etching mask and performing a first etching process using CF 4 and O 2 as an etching gas to etch the lower antireflection film and the SiON layer, and then using N 2 and O 2 . It is a top view photograph after etching an amorphous carbon film by performing an etching process. In this case, the first etching process is a ratio of the inflow rate of O 2 gas to CF 4 It is 100: 8 and it carries out under the electric power of 800W and the pressure condition of 160mTorr.
도 2를 참조하면, 하부 반사방지막과 SiON막의 식각시 CF4 대비 O2 가스의 유입량비를 100:8로 하면 최종적으로 형성되는 컨택홀의 임계치수가 66㎚로, 최초로 형성된 감광막 패턴의 임계치수(68㎚)와 유사함을 알 수 있다. 즉, 컨택홀 형성 후에도 감광막 패턴의 임계치수가 거의 일정하게 유지되는 것이다.Referring to FIG. 2, the ratio of the inflow rate of O 2 gas to CF 4 when etching the lower anti-reflection film and the SiON film is shown. If it is set to 100: 8, the critical dimension of the finally formed contact hole is 66 nm, which is similar to the critical dimension (68 nm) of the first photoresist pattern formed. In other words, the critical dimension of the photoresist pattern is maintained to be substantially constant even after contact hole formation.
도 3은 도 2에서와 동일하게 제1 및 제2 식각공정을 실시하여 컨택홀을 형성한 후의 평면도 사진으로, 제1 식각공정시 CF4 대비 O2 가스의 유입량비를 120:2로 한다. 3 is a plan view photograph after forming the contact holes by performing the first and second etching processes as in FIG. 2, wherein the inflow ratio of O 2 gas to CF 4 during the first etching process is 120: 2.
도 3을 참조하면, 하부 반사방지막과 SiON막의 식각공정시 CF4 대비 O2 가스 의 유입량비를 120:2로 하면 최종적으로 형성되는 컨택홀의 임계치수가 45㎚로, 최초로 형성된 감광막 패턴의 임계치수(68㎚)보다 23㎚가 감소됨을 알 수 있다. 즉, 최종적으로 형성되는 컨택홀의 임계치수가 최초 감광막 패턴의 임계치수에 비하여 현저히 감소하게 되는 것이다.Referring to FIG. 3, when an inflow ratio of O 2 gas to CF 4 is 120: 2 during the etching process of the lower anti-reflection film and the SiON film, the critical dimension of the finally formed contact hole is 45 nm, and the critical dimension of the first photoresist film pattern ( It can be seen that 23 nm is reduced than (68 nm). That is, the critical dimension of the finally formed contact hole is significantly reduced compared to the critical dimension of the initial photoresist pattern.
도 1 내지 도 3을 참조하면, 하부 반사방지막과 SiON막의 식각공정시 주입되는 CF4 및 O2 가스의 비율을 달리함에 따라 컨택홀의 임계치수를 효과적으로 감소시킬 수 있음을 알 수 있다. 즉, CF4 가스의 유입량은 늘리고 O2의 유입량은 감소시켜 컨택홀의 임계치수를 효과적으로 감소시킬 수 있는 것이다.1 to 3, it can be seen that the critical dimension of the contact hole can be effectively reduced by varying the ratio of CF 4 and O 2 gas injected during the etching process of the lower anti-reflection film and the SiON film. That is, the inlet flow rate of CF 4 gas is increased and the inflow rate of O 2 is decreased, thereby effectively reducing the critical dimension of the contact hole.
이러한 실험결과를 토대로, 본 발명에서는 아모르퍼스 카본을 하드 마스크로 이용한 반도체 소자의 미세 패턴을 형성방법에 따라 진행되는 SiON 및 하부 반사방지막의 식각공정시 CF4 가스의 유입량은 증가시키고 O2의 유입량은 감소시켜 미세 컨택홀의 임계치수를 감소시킬 수 있도록 한다.Based on the experimental results, in the present invention, the inflow of CF 4 gas is increased and the inflow of O 2 is increased during the etching process of the SiON and the lower anti-reflection film, which is performed according to the method of forming a micro pattern of the semiconductor device using amorphous carbon as a hard mask. Can be reduced to reduce the critical dimension of the fine contact hole.
또한, 도 4는 아모르퍼스 카본을 하드 마스크로 이용한 반도체 소자의 미세 패턴 형성방법에 따라 100㎚급 디램 메모리 소자의 미세 라인(또는, 바)패턴을 형성한 후의 평면도를 도시한 SEM 사진이다.4 is a SEM photograph showing a plan view after forming a fine line (or bar) pattern of a 100 nm-class DRAM memory device according to a method of forming a fine pattern of a semiconductor device using amorphous carbon as a hard mask.
도 4를 참조하면, 참조하면 SiON막 및 하부 반사방지막의 식각공정시 CF4 가스의 유입량과 O2 가스의 유입량에 따라 디램 메모리 소자의 라인(또는, 바)패턴의 임계치수가 달라지는 것을 알 수 있다. 즉, CF4 가스의 유입량이 동일할 때 O2 가스 의 유입량을 증가시킬 수록 라인패턴의 임계치수가 감소함을 알 수 있다.Referring to FIG. 4, it can be seen that the critical dimension of the line (or bar) pattern of the DRAM memory device varies according to the inflow amount of CF 4 gas and the inflow amount of O 2 gas during the etching process of the SiON film and the lower anti-reflection film. . That is, it can be seen that when the inflow amount of CF 4 gas is the same, the critical dimension of the line pattern decreases as the inflow amount of O 2 gas is increased.
상기한 실험결과를 토대로, 본 발명에서는 아모르퍼스 카본을 하드 마스크로 이용한 반도체 소자의 미세 패턴을 형성방법에 따라 진행되는 SiON 및 하부 반사방지막의 식각공정시 동일한 CF4 가스의 유입량은 감소시키고 O2 가스의 유입량은 증가시켜 미세 라인패턴의 임계치수를 감소시킬 수 있도록 한다.Based on the above experimental results, in the present invention, the same amount of CF 4 gas is reduced during the etching process of the SiON and the lower anti-reflection film according to the method of forming a fine pattern of a semiconductor device using amorphous carbon as a hard mask, and O 2 is reduced. The inflow of gas is increased to reduce the critical dimension of the fine line pattern.
실시예Example
도 5a 내지 도 5c는 본 발명의 바람직한 실시예에 따라 아모르퍼스 카본을 하드 마스크로 이용하여 반도체 소자의 미세 패턴을 형성하는 과정을 도시한 공정단면도이다. 여기서, 도 5a 내지 도 5c에 도시된 참조부호들 중 동일한 참조부호는 동일한 기능을 수행하는 동일 요소이다.5A to 5C are cross-sectional views illustrating a process of forming a fine pattern of a semiconductor device using amorphous carbon as a hard mask according to a preferred embodiment of the present invention. Here, the same reference numerals among the reference numerals shown in FIGS. 5A to 5C are the same elements performing the same function.
먼저 도 5a에 도시된 바와 같이, 식각되는 피식각층(10) 상부에 아모르퍼스 카본막(11), SiON막(12), 하부 반사방지막(13)을 순차적으로 도포한다. 그런 다음 하부 반사방지막(13) 상부에 감광막을 도포한 후 포토 마스크를 이용한 노광 및 현상공정을 실시하여 감광막 패턴(14)을 형성한다. 여기서, 피식각층(10)은 절연막이 될수도 있고 절연막을 제외한 물질로 도전층이 될수도 있다.First, as shown in FIG. 5A, an
이어서, 도 5b에 도시된 바와 같이, 감광막 패턴(14)을 식각 마스크로 이용한 식각공정을 실시하여 하부 반사방지막(13)과 SiON막(12)을 순차적으로 식각한다. 이때, 식각공정은 CF4/O2를 이용한 플라즈마 방식으로 진행하되, 식각가스의 총 유입량은 40 내지 500sccm으로 하고 10 내지 300mTorr의 압력과 50 내지 2000W의 전력 조건에서 실시한다.Subsequently, as shown in FIG. 5B, an etching process using the
여기서, 피식각층(10)이 절연막인 경우에는 식각가스의 유입량비(CF4 대비 O2)를 20:1 내지 200:1로 하여 하부 반사방지막(13)과 SiON막(12)을 식각함으로써, 절연막 내에 형성되는 컨택홀의 임계치수가 효과적으로 감소되도록 한다.Here, when the etched
반면, 피식각층(10)이 도전층인 경우에는 식각가스의 유입량비(CF4 대비 O2)를 대략 4:1 정도로 하여 하부 반사방지막(13)과 SiON막(12)을 식각함으로써, 도전층 패턴의 임계치수가 효과적으로 감소되도록 한다.On the other hand, when the etched
이어서, 도 5c에 도시된 바와 같이, N2/O2 플라즈마를 이용한 식각공정을 실시하여 노출된 아모르퍼스 카본막(11)을 식각한다. 이때, 최상부의 감광막 패턴(14)은 제거되고, SiON막(12)이 아모르퍼스 카본막(11)이 손상되는 것을 차단하게 된다. Subsequently, as shown in FIG. 5C, an etching process using N 2 / O 2 plasma is performed to etch the exposed
이어서, 도시되진 않았지만 식각된 아모르퍼스 카본막(11)을 하드 마스크로 이용한 식각공정을 실시하여 피식각층(10)을 식각한다. 이로써, 피식각층(10)에 미세패턴이 형성된다.Subsequently, although not shown, an etching process using the etched
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail in the preferred embodiments, it should be noted that the above-described embodiments are for the purpose of description and not of limitation. In addition, it will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.
이상에서 설명한 바와 같이, 본 발명에 의하면, 아모르퍼스 카본을 하드 마스크로 이용한 반도체 소자의 미세패턴 형성시 CF4 대비 O2 가스의 유입량비를 20:1 내지 200:1로 하는 식각공정 즉, CF4 가스의 유입량이 O2 가스의 유입량에 비해 현저히 많은 식각공정을 통해 컨택홀을 형성함으로써 컨택홀의 임계치수가 효과적으로 감소된다.As described above, according to the present invention, an etching process for setting the inflow ratio of O 2 gas to CF 4 to 20: 1 to 200: 1 when forming a fine pattern of a semiconductor device using amorphous carbon as a hard mask, that is, CF 4 The critical dimension of the contact hole is effectively reduced by forming the contact hole through the etching process, which has a larger amount of inflow of gas than the inflow of O 2 gas.
또한, 아모르퍼스 카본을 하드 마스크로 이용한 반도체 소자의 미세패턴 형성시 CF4 대비 O2 가스의 유입량비 4:1 정도로 감소시켜 도전층 패턴을 형성함으로써 도전층 패턴의 임계치수가 효과적으로 감소된다.In addition, when forming a fine pattern of a semiconductor device using amorphous carbon as a hard mask, a critical dimension of the conductive layer pattern is effectively reduced by forming a conductive layer pattern by reducing the inflow ratio of O 2 gas to CF 4 to about 4: 1.
따라서, 반도체 메모리 소자의 집적도를 향상시킬 수 있다.Therefore, the degree of integration of the semiconductor memory device can be improved.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050048489A KR20060127479A (en) | 2005-06-07 | 2005-06-07 | Method for forming micropattern in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050048489A KR20060127479A (en) | 2005-06-07 | 2005-06-07 | Method for forming micropattern in semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060127479A true KR20060127479A (en) | 2006-12-13 |
Family
ID=37730534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050048489A KR20060127479A (en) | 2005-06-07 | 2005-06-07 | Method for forming micropattern in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060127479A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100899414B1 (en) * | 2007-05-29 | 2009-05-27 | 성균관대학교산학협력단 | Fabrication of multi-layer resist structures using physical-vapor deposited amorphous carbon and forming thin film pattern using the same |
-
2005
- 2005-06-07 KR KR1020050048489A patent/KR20060127479A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100899414B1 (en) * | 2007-05-29 | 2009-05-27 | 성균관대학교산학협력단 | Fabrication of multi-layer resist structures using physical-vapor deposited amorphous carbon and forming thin film pattern using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8673544B2 (en) | Method of forming openings | |
| US7718345B2 (en) | Composite photoresist structure | |
| US8481429B2 (en) | Method of manufacturing semiconductor device | |
| US7595267B2 (en) | Method of forming contact hole of semiconductor device | |
| KR20100044029A (en) | Method for manufacturing semiconductor device | |
| US8003540B2 (en) | Method for manufacturing semiconductor device | |
| JP2000195789A (en) | Manufacture of semiconductor element | |
| KR20100134418A (en) | Method for forming contact hole using spacer patterning technology | |
| US20090298291A1 (en) | Method for forming a pattern of a semiconductor device | |
| CN101335184B (en) | Method for forming fine pattern in semiconductor device | |
| US7718530B2 (en) | Method for manufacturing semiconductor device | |
| KR100831272B1 (en) | Manufacturing method of flash memory device | |
| KR20060127479A (en) | Method for forming micropattern in semiconductor device | |
| KR100847369B1 (en) | Method of forming enhanced transistor gate using e-beam radiation and integrated circuit including this transistor gate | |
| KR100851922B1 (en) | Method for fabricating semiconductor device | |
| KR100920837B1 (en) | Method Of Manufacturing Phase Change Memory Device Having Fine Contact Hole | |
| KR100520153B1 (en) | A method for a fine pattern of a semiconductor device | |
| JP2008135649A (en) | Method for manufacturing semiconductor device | |
| KR20100011488A (en) | Method of forming patterns for semiconductor device | |
| KR100913000B1 (en) | Method of forming a micro pattern in a semiconductor device | |
| KR100562290B1 (en) | Fabrication method of semiconductor device | |
| KR20030058247A (en) | A forming method of semiconductor device with improved protection of pattern deformation | |
| KR20110108712A (en) | Method for fabricating contact hole in semiconductor device | |
| KR100721250B1 (en) | Method for fine contact hole of semiconductor device | |
| KR20080095602A (en) | Method of forming a contact hole in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |