KR20060125177A - Cmos image sensor, and method for fabricating the same - Google Patents
Cmos image sensor, and method for fabricating the same Download PDFInfo
- Publication number
- KR20060125177A KR20060125177A KR1020050047072A KR20050047072A KR20060125177A KR 20060125177 A KR20060125177 A KR 20060125177A KR 1020050047072 A KR1020050047072 A KR 1020050047072A KR 20050047072 A KR20050047072 A KR 20050047072A KR 20060125177 A KR20060125177 A KR 20060125177A
- Authority
- KR
- South Korea
- Prior art keywords
- color filter
- film
- image sensor
- cmos image
- photodiode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 44
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000002161 passivation Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000011521 glass Substances 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 18
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 239000005751 Copper oxide Substances 0.000 claims description 6
- 229910000431 copper oxide Inorganic materials 0.000 claims description 6
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052793 cadmium Inorganic materials 0.000 claims description 4
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 4
- 229910000428 cobalt oxide Inorganic materials 0.000 claims description 4
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 claims description 4
- 229920000620 organic polymer Polymers 0.000 claims description 4
- 229920001709 polysilazane Polymers 0.000 claims description 4
- 229910052711 selenium Inorganic materials 0.000 claims description 4
- 239000011669 selenium Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- LAQFLZHBVPULPL-UHFFFAOYSA-N methyl(phenyl)silicon Chemical compound C[Si]C1=CC=CC=C1 LAQFLZHBVPULPL-UHFFFAOYSA-N 0.000 claims 2
- 229920002050 silicone resin Polymers 0.000 claims 2
- 239000010410 layer Substances 0.000 abstract description 49
- 239000011247 coating layer Substances 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 3
- 239000012535 impurity Substances 0.000 description 17
- 238000002955 isolation Methods 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000004807 localization Effects 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- 125000003944 tolyl group Chemical group 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- -1 spacer nitride Chemical class 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
도 1은 통상의 시모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 모스(MOS) 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도.1 is a circuit diagram showing a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor.
도 2는 종래 기술에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도.2 is a cross-sectional view showing a manufacturing process of the CMOS image sensor according to the prior art.
도 3a 내지 도 3b는 본 발명의 제1 실시예에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도.3A to 3B are sectional views showing a manufacturing process of the CMOS image sensor according to the first embodiment of the present invention.
도 4는 본 발명의 제2 실시예에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도.4 is a cross-sectional view illustrating a manufacturing process of a CMOS image sensor according to a second exemplary embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
301 : 반도체 기판 302 : 소자분리막301
303 : 포토다이오드 불순물영역 304 : 층간절연막303
305 : 제1 금속배선 306 : 금속층간절연막305: first metal wiring 306: metal interlayer insulating film
307 : 컬러필터 어레이 308 : OCL막307: color filter array 308: OCL film
309 : 제2 금속배선 310 : 제1 평탄화막309: second metal wiring 310: first planarization film
311 : 패시베이션막 312 : 제2 평탄화막311
313 : 마이크로렌즈313: Micro Lens
본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 씨모스(CMOS) 이미지 센서의 제조 공정에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly to a manufacturing process of a CMOS image sensor during a semiconductor device manufacturing process.
일반적으로, 이미지 센서는 디지털 카메라, 휴대폰 등의 가정용 제품이나, 병원에서 사용되는 내시경, 지구를 돌고 있는 인공위성의 망원경에 이르기까지 매우 광범위한 분야에서 사용되고 있으며, 다양한 이미지 센서중, 씨모스 제조 기술로 생산되는 씨모스(CMOS) 이미지 센서는 광학적 이미지를 전기적 신호로 변환시키는 소자로서, 화소수 만큼 모스(MOS)트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. 씨모스 이미지 센서는, 종래 이미지 센서로 널리 사용되고 있는 씨씨디(CCD) 이미지센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 씨모스 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있어서 휴대폰, PC, 감시 카메라 등의 저가, 저전력을 요하는 분야에 쓰이고 있다. In general, image sensors are used in a wide range of fields, from home products such as digital cameras and mobile phones, to endoscopes used in hospitals, and to satellite telescopes around the earth. The CMOS image sensor is a device that converts an optical image into an electrical signal, and employs a switching method in which a MOS transistor is formed by the number of pixels and the output is sequentially detected using the MOS transistor. The CMOS image sensor is simpler to drive than the CCD image sensor, which is widely used as a conventional image sensor, enables various scanning methods, and can integrate signal processing circuits onto a single chip. In addition to the use of compatible CMOS technology, the manufacturing cost can be lowered and the power consumption is significantly lower. Therefore, it is used in low cost and low power fields such as mobile phones, PCs and surveillance cameras.
도 1은 통상의 시모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 모스 (MOS) 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(10)와, 포토다이오드(10)에서 모아진 광전하를 플로팅확산영역(12)으로 운송하기 위한 트랜스퍼 트랜지스터(11)와, 원하는 값으로 플로팅 확산영역의 전위를 세팅하고 전하를 배출하여 플로팅 확산영역(12)를 리셋시키기 위한 리셋 트랜지스터 (13)와, 플로팅 확산영역의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(14)와, 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터(15)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(16)가 형성된 모습을 도시하고 있다.FIG. 1 is a circuit diagram illustrating a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor. The
도 2는 종래 기술에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도이다.2 is a cross-sectional view showing a manufacturing process of the CMOS image sensor according to the prior art.
도 2를 참조하여, 반도체 기판(101)에 활성영역과 소자분리영역을 분리하는 소자분리막(102)을 형성한다.Referring to FIG. 2, an
이때, 상기 반도체 기판(101)은 p+형 기판에 p에피층이 형성된 것으로써, 고농도의 p+형 기판 상에 저농도의 p에피층을 사용하는 이유는 첫째, 저농도의 p에피층이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있고, 둘째, p에피층의 하부에 고농도의 p+형 기판을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문 에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.In this case, since the p epitaxial layer is formed on the p + type substrate, the reason for using the low p concentration epitaxial layer on the high concentration p + type substrate is as follows. The depletion region of can be increased largely and deeply, thereby increasing the photodiode's ability to collect photocharges. This is because the charge is quickly recombined before the charge spreads to neighboring pixels, which reduces the random diffusion of the photocharge, thereby reducing the change in the transfer function of the photocharge.
그리고, 상기 도 2에서는 STI(Shallow Trench Isolation) 공정을 통하여 상기 소자분리막(102)을 형성하였으나, 실리콘국부산화(Locos)방식등으로도 형성할 수 있다.In FIG. 2, the
이어서, 게이트 절연막, 게이트 전도막을 순차적으로 증착한후, 선택적 식각하여 게이트 전극을 형성한다.Subsequently, the gate insulating film and the gate conductive film are sequentially deposited and then selectively etched to form a gate electrode.
이어서, 상기 게이트 전극의 상부 중 일부를 덮고, 포토다이오드가 형성될 광감지영역을 오픈하는 불순물 주입방지막을 형성한후, 불순물을 주입하여 포토다이오드 불순물영역(103)을 형성한다.Subsequently, an impurity implantation prevention layer covering a part of the upper portion of the gate electrode and opening the photosensitive region where the photodiode is to be formed is formed, and then the impurity is implanted to form the
이어서, 상기 포토다이오드 불순물영역(103)이 형성된 기판에 층간절연막(104)을 형성한후, 상기 층간절연막(104) 상에 제1 금속층(105)을 형성한다. 이후, 상기 제1 금속층(105) 상에 금속층간절연막(106)을 형성한후, 제2 금속층(107)을 형성한다. 본 도면에서는 제2 금속층까지만을 도시하였으나 제3 및 제4 금속층 형성 공정도 더 포함시킬 수 있다.Subsequently, after forming the
이어서, 상기 제2 금속층(107) 상부에 평탄화 목적의 SOG(Silicon On Glass)막(108)을 형성하고 패시베이션막(109)을 형성한다. 이후 컬러 이미지 구현을 위한 컬러필터(110) 형성공정을 진행하고 OCL(Over Coating Layer)막(111)을 이용한 평탄화 공정을 진행하여 컬러필터어레이를 형성한다.Subsequently, a silicon on glass (SOG)
이때, 상기 OCL막(111)은 일종의 포토레지스트로써 후속 마이크로렌즈 마스 크 패터닝을 용이하게 하기 위한 평탄화 목적으로 쓰인다. In this case, the OCL
이어서, 상기 OCL막(111)을 이용하여 평탄화공정을 수행한 다음 광집속율을 증가시키기 위해 마이크로렌즈(112)를 형성하는데, 상기 마이크로렌즈(112)는 주로 유기물 포토레지스트 물질을 이용하여 형성한다.Subsequently, after the planarization process is performed using the OCL
여기서, 상기 컬러필터(110) 형성 공정은 250℃이하의 저온에서 포토레지스트의 한 부류인 컬러 레지스트를 증착하여 형성한다. 따라서, 250℃이상으로 후속공정을 진행할 경우 상기 컬러필터(110)의 열화가 일어나게 되어, 종래와 같이 패시베이션막(109)을 형성한 후에 상기 컬러필터(110) 형성 공정을 진행하는 것이다.Here, the
그리고, 상기 마이크로렌즈(112)를 통해 들어온 빛이 컬러필터(110)를 통과하여 색분리가 일어나고, 상기 색분리가 이루어진 빛이 상기 포토다이오드 불순물영역(103)으로 들어가기 전, 층간절연막(104), 금속층간절연막(106), 패시베이션막(109)등의 층간을 통과하는 과정에서 빛의 고유한 성질인 반사 및 산란에 의해 색상의 선명도가 떨어지는 결함이 발생된다.Then, the light entering through the
또한, 컬러 레지스트는 고온다습한 환경에 매우 취약한 결함을 갖고 있어서, 150~250℃에서 PE-CVD(Plasma Enhanced Chemical Vapor Depostion, 강한 전압으로 야기된 플라즈마를 이용하여 반응물질을 활성화시켜서 기상으로 증착시키는 방법)방식을 이용한 OCL막(111)을 형성하여 상기 컬러필터(110)을 보호하고 있으나 상기 컬러필터(110)와의 계면 결합력이 약하고, 상기 컬러필터(110)과 상기 OCL막(111)의 스트레스 차이에 의하여 들뜸현상이 발생하거나 상기 OCL막(111)의 깨짐 현상이 발생하게 된다.In addition, the color resist has a defect that is very vulnerable to high temperature and high humidity environment, so that the reaction material is activated and vapor-deposited by using a plasma enhanced chemical vapor deposition (PE-CVD), which is caused by a strong voltage, at 150 to 250 ° C. Method) to protect the
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 색의 선명도를 향상시키고, 컬러필터와 접촉되는 계면에서 발생되는 결함을 해결하는 씨모스 이미지 센서의 제조 방법을 제공하는 것을 그 목적으로 한다.The present invention has been proposed to solve the above-mentioned problems of the prior art, and an object thereof is to provide a method for manufacturing a CMOS image sensor which improves the clarity of color and solves a defect occurring at an interface in contact with a color filter. It is done.
상기의 목적을 달성하기 위한 본 발명의 일측면에 따르면, 반도체 기판에 형성된 포토다이오드, 상기 포토다이오드 상에 형성되는 적어도 한층의 절연막 및 상기 절연막 상에 형성되고, 색을 흡수할 수 있는 성분을 포함한 SOG막으로 형성된 컬러필터 어레이를 구비하는 씨모스 이미지 센서가 제공된다.According to an aspect of the present invention for achieving the above object, a photodiode formed on a semiconductor substrate, at least one insulating film formed on the photodiode and a component formed on the insulating film, which can absorb color A CMOS image sensor having a color filter array formed of an SOG film is provided.
또한, 상기의 목적을 달성하기 위한 본 발명의 타측면에 따르면, 반도체 기판에 포토다이오드를 형성하는 단계, 상기 포토다이오드 상에 적어도 한층의 절연막을 형성하는 단계 및 상기 절연막 상에 형성되고, 색을 흡수할 수 있는 성분을 포함한 SOG막으로 컬러필터 어레이를 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조 방법이 제공된다.Further, according to another aspect of the present invention for achieving the above object, the step of forming a photodiode on a semiconductor substrate, forming at least one insulating film on the photodiode and formed on the insulating film, the color There is provided a method of manufacturing a CMOS image sensor comprising the step of forming a color filter array with an SOG film comprising an absorbable component.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
(제1 실시예)(First embodiment)
도 3a 내지 도 3b는 본 발명의 제1 실시예에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도이다.3A to 3B are cross-sectional views illustrating a manufacturing process of the CMOS image sensor according to the first embodiment of the present invention.
본 발명의 제1 실시예에 따른 씨모스 이미지 센서의 제조 공정은 우선, 도 3a에 도시된 바와 같이, 소정의 하부층(201)을 형성한 후, 상기 하부층(201) 상에 패시베이션막(202)을 형성한다.In the manufacturing process of the CMOS image sensor according to the first embodiment of the present invention, first, as shown in FIG. 3A, a predetermined
이때, 상기 하부층(201)은 다음과 같이 형성된다.In this case, the
우선, p+형 기판에 p에피층이 형성된 반도체 기판 상에 활성영역과 소자분리영역을 분리하는 소자분리막을 형성한다. First, an isolation layer for separating an active region and an isolation region is formed on a semiconductor substrate having a p epitaxial layer formed on a p + type substrate.
이때, 고농도의 p+형 기판 상에 저농도의 p에피층을 사용하는 이유는 첫째, 저농도의 p에피층이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있고, 둘째, p에피층의 하부에 고농도의 p+형 기판(101)을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.At this time, the reason for using the low concentration p epi layer on the high concentration p + type substrate is first, since there is a low concentration p epi layer, the depletion region of the photodiode can be increased large and deep to collect photocharges Can increase the ability of the photodiode for the photodiode, and secondly, having a high concentration of the p +
또한, 상기 소자분리막는 버즈 비크(Bird's Beak)가 거의 없어 소자의 고집적화에 따라 소자간에 전기적으로 분리시키는 영역을 축소시킬수 있는 STI 공정을 통하여 형성된다.In addition, the device isolation layer is formed through an STI process that hardly has a bird's beak and thus may reduce an area to be electrically separated between devices according to high integration of devices.
이어서, 상기 소자분리막이 형성된 반도체 기판 상에 게이트 절연막과 게이트 전도막을 순차적으로 증착한후, 선택적으로 식각하여 게이트 전극을 형성한다.Subsequently, a gate insulating film and a gate conductive film are sequentially deposited on the semiconductor substrate on which the device isolation film is formed, and then selectively etched to form a gate electrode.
이어서, 게이트 전극의 에지와 자기 정렬(Self Alignment)되도록 n형 불순물을 주입하여 포토다이오드가 형성될 광감지영역에 대해 n형 불순물영역을 형성한다.Subsequently, an n-type impurity is implanted to self-align the edge of the gate electrode to form an n-type impurity region with respect to the photosensitive region where the photodiode is to be formed.
이어서, 상기 게이트 전극의 양측벽에 스페이서를 형성한다.Subsequently, spacers are formed on both side walls of the gate electrode.
상기 스페이서는 버퍼산화막과 스페이서용 질화막을 순차적으로 상기 게이트 전극을 포함하는 상기 반도체 기판 상에 증착후, 건식 식각을 통하여 형성하는 것이 바람직하다.The spacer is preferably formed through dry etching after depositing a buffer oxide film and a spacer nitride film sequentially on the semiconductor substrate including the gate electrode.
이어서, 상기 n형 불순물영역과 상기 게이트 전극 상부의 일부를 포함하는 이온주입 방지막을 형성시키고, 고농도의 p형 불순물을 주입시켜 상기 반도체 기판에 플로팅 확산영역을 형성한다.Subsequently, an ion implantation prevention film including the n-type impurity region and a portion of the upper portion of the gate electrode is formed, and a high concentration of p-type impurity is implanted to form a floating diffusion region in the semiconductor substrate.
이어서, 상기 게이트 전극의 양측벽에 형성된 상기 스페이서의 일측 에지와 자기 정렬(Self Alignment)되도록 p형 불순물을 주입하여 n형 불순물영역이 형성된 상기 반도체 기판 내에 p형 불순물영역을 형성한다.Subsequently, p-type impurities are implanted to self-align with one edges of the spacers formed on both sidewalls of the gate electrode to form a p-type impurity region in the semiconductor substrate on which the n-type impurity region is formed.
이어서, 상기 게이트 전극을 포함하는 기판 상에 층간절연막을 형성한후, 상기 층간절연막 상에 금속배선을 형성한다. Subsequently, an interlayer insulating film is formed on the substrate including the gate electrode, and then metal wiring is formed on the interlayer insulating film.
이때, 상기 금속배선은 다층구조를 이룰수 있으나, 본 도면에서는 단층의 금속배선만을 형성한다.In this case, the metal wiring may have a multi-layer structure, but in this figure, only the metal wiring of a single layer is formed.
이어서, 상기 금속배선 상에 평탄화 목적의 평탄화막을 형성하여 상기 하부층(201)을 형성한다.Subsequently, a planarization film for planarization purposes is formed on the metal wiring to form the
이어서, 상기 패시베이션막(202) 상에 색을 흡수할 수 있는 성분을 포함하는 SOG막(203)을 증착한다.Subsequently, an
이때, 상기 SOG막(203)은 HSQ(Hydrogen Silsesquioxane), MSQ(Methyl Silsesquioxane), 폴리실라잔(Perhysilanzane)과, 메칠-페닐 실리콘 수지(Methyl-Phenyl Silsesquioxane), 유기 폴리머(Organic Polymer) 계열의 물질을 SOG(Spin On Glass) 방식 형성된 막인 것이 바람직하다. In this case, the
그리고, 상기 색을 흡수할 수 있는 성분을 포함한 SOG막(203)은 빨강색은 금속 셀레늄과 카드늄중 어느 하나를 선택하여 사용하고, 청색은 산화코발트, 초록색은 산화 1동, 산화 2동중 어느 하나를 포함하고 있는 것이 바람직하다.The
이어서, 상기 SOG막(203)에 대해 베이킹 공정 및 큐어링 공정을 수행한다.Subsequently, a baking process and a curing process are performed on the
상기 베이킹 공정은 50~350℃에서 진행되며, 안정성에 따라 다단계로 진행하는 것이 바람직하다.The baking process is carried out at 50 ~ 350 ℃, it is preferable to proceed in multiple stages depending on the stability.
또한, 상기 큐어링 공정은 350~450℃에서 진행되며, 안정성에 따라 다단계로 진행하는 것이 바람직하다.In addition, the curing process is carried out at 350 ~ 450 ℃, it is preferable to proceed in a multi-step depending on the stability.
다음으로, 도 3b에 도시된 바와 같이, 상기 SOG막(203)을 선택적 식각하여 컬러필터의 R.G.B 패턴을 형성한다.Next, as shown in FIG. 3B, the
이어서, 상기 컬러필터(203) 상에 OCL(Over Coating Layer)막(204)을 증착한다.Subsequently, an OCL (Over Coating Layer)
이때, 상기 OCL막(204)은 일종의 포토레지스트로써 후속 마이크로렌즈 마스크 패터닝을 용이하게 하기 위한 평탄화 목적으로 쓰인다. At this time, the
또한, 상기 OCL막(204)은 350~450℃에서 PE-CVD 방식으로 형성되는 것이 바 람직하다.In addition, the
이어서, 상기 OCL막(204)을 이용하여 평탄화공정을 수행한 다음, 광집속율을 증가시키기 위해 마이크로렌즈(205)를 형성하는데, 상기 마이크로렌즈(205)는 주로 유기물 포토레지스트 물질을 이용하여 형성한다.Subsequently, after the planarization process is performed using the
즉, 본 발명의 제1 실시예에서는 컬러필터를 형성하기 위해 종래의 포토레지스트를 SOG막으로 대체하여 350~450℃에서도 상기 컬러필터가 변형되는 것을 방지한다.That is, in the first embodiment of the present invention, the color filter is prevented from being deformed even at 350 to 450 ° C. by replacing the conventional photoresist with an SOG film to form a color filter.
따라서, 상기 SOG막(203)과 상기 OCL막(204)과의 계면의 결합력을 우수하게 하기 위하여 후속 OCL막(204)을 고온(350~450℃)에서 PE-CVD 방식으로 형성하여, 상기 SOG막(203)과 상기 OCL막(204)과의 계면에서 발생하는 들뜸현상 및 깨짐현상을 제거할 수 있다.Therefore, in order to improve the bonding strength between the
(제2 실시예)(2nd Example)
도 4는 본 발명의 제2 실시예에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도이다.4 is a cross-sectional view illustrating a manufacturing process of a CMOS image sensor according to a second exemplary embodiment of the present invention.
도 4를 참조하여, 반도체 기판(301)에 활성영역과 소자분리영역을 분리하는 소자분리막(302)을 형성한다.Referring to FIG. 4, an
이때, 상기 반도체 기판(301)은 p+형 기판에 p에피층이 형성된 것으로써, 고농도의 p+형 기판 상에 저농도의 p에피층을 사용하는 이유는 첫째, 저농도의 p에피층이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있 고, 둘째, p에피층의 하부에 고농도의 p+형 기판을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.At this time, the
그리고, 상기 도 4에서는 STI(Shallow Trench Isolation) 공정을 통하여 상기 소자분리막(302)을 형성하였으나, 실리콘국부산화(Locos)방식등으로도 형성할 수 있다.In FIG. 4, the
이어서, 게이트 절연막, 게이트 전도막을 순차적으로 증착한후, 선택적 식각하여 게이트 전극을 형성한다.Subsequently, the gate insulating film and the gate conductive film are sequentially deposited and then selectively etched to form a gate electrode.
이어서, 상기 게이트 전극의 상부 중 일부를 덮고, 포토다이오드가 형성될 광감지영역을 오픈하는 불순물 주입방지막을 형성한후, 불순물을 주입하여 포토다이오드 불순물영역(303)을 형성한다.Subsequently, an impurity implantation prevention layer covering a part of the upper portion of the gate electrode and opening the photosensitive region in which the photodiode is to be formed is formed, and then the impurity is implanted to form the
이어서, 상기 포토다이오드 불순물영역(303)이 형성된 기판에 층간절연막(304)을 형성한후, 상기 층간절연막(304) 상에 제1 금속층(305)을 형성한다. 이후, 상기 제1 금속층(305) 상에 금속층간절연막(306)을 형성한후 평탄화 한다.Subsequently, after the
이어서, 상기 평탄화 된 금속층간절연막(306) 상에 색을 흡수할 수 있는 성분을 포함하는 SOG막(307)을 증착한다.Subsequently, an
이때, 상기 SOG막(307)은 HSQ(Hydrogen Silsesquioxane), MSQ(Methyl Silsesquioxane), 폴리실라잔(Perhysillanzane)과, 메칠-페닐 실리콘 수지(Methyl-Phenyl Silsesquioxane), 유기 폴리머(Organic Polymer) 계열의 물질을 SOG(Spin On Glass) 방식 형성된 막인 것이 바람직하다. In this case, the
그리고, 상기 색을 흡수할 수 있는 성분을 포함한 SOG막(307)은 빨강색은 금속 셀레늄과 카드늄중 어느 하나를 선택하여 사용하고, 청색은 산화코발트, 초록색은 산화 1동, 산화 2동중 어느 하나를 포함하고 있는 것이 바람직하다.The
이어서, 상기 SOG막(307)에 대해 베이킹 공정 및 큐어링 공정을 수행한다.Subsequently, a baking process and a curing process are performed on the
상기 베이킹 공정은 50~350℃에서 진행되며, 안정성에 따라 다단계로 진행하는 것이 바람직하다.The baking process is carried out at 50 ~ 350 ℃, it is preferable to proceed in multiple stages depending on the stability.
또한, 상기 큐어링 공정은 350~450℃에서 진행되며, 안정성에 따라 다단계로 진행하는 것이 바람직하다.In addition, the curing process is carried out at 350 ~ 450 ℃, it is preferable to proceed in a multi-step depending on the stability.
이어서, 상기 SOG막(307)을 선택적 식각하여 컬러필터의 R.G.B 패턴을 형성한다.Subsequently, the
이어서, 상기 컬러필터(307) 상에 OCL(Over Coating Layer)막(308)을 증착한다.Subsequently, an OCL (Over Coating Layer)
이때, 상기 OCL막(308)은 일종의 포토레지스트로써 후속 마이크로렌즈 마스크 패터닝을 용이하게 하기 위한 평탄화 목적으로 쓰인다. At this time, the
또한, 상기 OCL막(308)은 350~450℃에서 PE-CVD 방식으로 형성되는 것이 바람직하다.In addition, the
이어서, 상기 OCL막(308) 상에 제 제2 금속층(309)을 형성한다. 본 도면에서는 제2 금속층(309)까지 만을 도시하였으나 제3 및 제4 금속층 형성 공정도 더 포함시킬 수 있다.Subsequently, a
이어서, 상기 제2 금속층(309) 상부에 평탄화 목적의 제1 평탄화막(310)을 형성하고 패시베이션막(311)을 형성한다. Subsequently, a
이어서, 상기 패시베이션막(311) 상에 제2 평탄화막(312)을 형성한 후, 광집속율을 증가시키기 위해 마이크로렌즈(313)를 형성하는데, 상기 마이크로렌즈(313)는 주로 유기물 포토레지스트 물질을 이용하여 형성한다.Subsequently, after the
즉, 본 발명의 제2 실시예에서는 상기 컬러필터(307)를 절연막(304, 306, 310) 상에 형성시킨다.That is, in the second embodiment of the present invention, the
이때, 상기 컬러필터(307)은 고온(350~450℃)에서도 형성할 수 있는 SOG막으로 형성하여 후속 공정시 상기 컬러필터(307)이 변형되는 것을 막는다. At this time, the
또한, 도 4에서는 금속층간절연막(306) 상에 상기 컬러필터(307)을 형성하였으나 상기 절연막(304, 306, 310) 상에도 형성할 수 있다.In addition, although the
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
이상에서 살펴본 바와 같이, 본 발명은 SOG막으로 컬러필터를 형성함으로서 고온에서도 상기 컬러필터 및 상기 컬러필터 상에 형성되는 OCL막을 형성할 수 있게 되었다.As described above, the present invention enables the formation of the color filter and the OCL film formed on the color filter even at a high temperature by forming the color filter with the SOG film.
따라서, 고온에서 상기 컬러필터의 형태가 변화되는 결함을 제거하여 패시베이션막 하부에도 상기 컬러필터를 형성할 수 있다. 그러므로, 포토다이오드와 상기 컬러필터가 종래보다 가깝게 형성할 수 있어서, 색의 선명도 향상의 효과를 얻을 수 있다.Accordingly, the color filter may be formed under the passivation layer by removing a defect in which the shape of the color filter is changed at a high temperature. Therefore, the photodiode and the color filter can be formed closer than before, so that the effect of improving the color sharpness can be obtained.
또한, 상기 컬러필터와 상기 OCL막의 계면의 결합력이 향상되어 상기 컬러필터와 상기 OCL막의 계면에서 발생되던 들뜸현상 및 깨짐현상을 제거한다.In addition, the bonding force of the interface between the color filter and the OCL film is improved to remove the lifting and cracking phenomenon generated at the interface between the color filter and the OCL film.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050047072A KR20060125177A (en) | 2005-06-02 | 2005-06-02 | Cmos image sensor, and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050047072A KR20060125177A (en) | 2005-06-02 | 2005-06-02 | Cmos image sensor, and method for fabricating the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060125177A true KR20060125177A (en) | 2006-12-06 |
Family
ID=37729614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050047072A KR20060125177A (en) | 2005-06-02 | 2005-06-02 | Cmos image sensor, and method for fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060125177A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100831257B1 (en) | 2006-12-22 | 2008-05-22 | 동부일렉트로닉스 주식회사 | Cmos image sensor and method of manufacturing the same |
KR100951745B1 (en) * | 2007-12-14 | 2010-04-08 | 주식회사 동부하이텍 | Semiconductor device and manufacturing method of semiconductor device |
-
2005
- 2005-06-02 KR KR1020050047072A patent/KR20060125177A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100831257B1 (en) | 2006-12-22 | 2008-05-22 | 동부일렉트로닉스 주식회사 | Cmos image sensor and method of manufacturing the same |
KR100951745B1 (en) * | 2007-12-14 | 2010-04-08 | 주식회사 동부하이텍 | Semiconductor device and manufacturing method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9954022B2 (en) | Extra doped region for back-side deep trench isolation | |
US8624311B2 (en) | Method and structure to reduce dark current in image sensors | |
KR20140105970A (en) | Image sensor and method of forming the same | |
US7592196B2 (en) | Method for fabricating a CMOS image sensor | |
US7241671B2 (en) | CMOS image sensor and method for fabricating the same | |
KR20020002499A (en) | Solid state imaging sensor in a submicron technology and method of manufacturing and use of a solid state imaging sensor | |
US20150295001A1 (en) | Image sensor and method for fabricating the same | |
KR100700267B1 (en) | Image sensor and fabricating method of the same | |
KR20060125177A (en) | Cmos image sensor, and method for fabricating the same | |
KR100718785B1 (en) | Cmos image sensor, and method for fabricating the same | |
KR20030037295A (en) | Image sensor and fabricating method of the same | |
KR20050011955A (en) | Fabricating method of cmos image sensor with protecting microlense capping layer lifting | |
KR100806786B1 (en) | Image Sensor and Manufacturing Method Thereof | |
KR100776126B1 (en) | Method for fabricating semiconductor device | |
KR20070000818A (en) | Cmos image sensor, and method for fabricating the same | |
KR100707080B1 (en) | Cmos image sensor, and method for fabricating the same | |
KR100815937B1 (en) | Image sensor and manufacturing method of the same | |
KR20070036532A (en) | Method for manufacturing cmos image sensor | |
KR100797363B1 (en) | Cmos image sensor, and method for fabricating the same | |
KR100724257B1 (en) | Photo diode of image sensor and method for forming the same | |
KR20060122223A (en) | Cmos image sensor, and method for fabricating the same | |
KR100670510B1 (en) | Method for fabricating cmos image sensor | |
KR20070000819A (en) | Method for fabricating cmos image sensor | |
KR20070066112A (en) | Cmos image sensor, and method for fabricating the same | |
KR20060136213A (en) | Cmos image sensor, and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Withdrawal due to no request for examination |