KR20060122266A - 상변환 기억 소자 및 그의 제조방법 - Google Patents

Abstract

본 발명은 상변화 전류를 효과적으로 낮출 수 있는 상변환 기억 소자 및 그의 제조방법을 개시하며, 개시된 본 발명의 상변환 기억 소자는, 하부패턴이 구비된 반도체 기판; 상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막; 상기 층간절연막 내에 형성된 콘택플러그; 상기 콘택플러그 및 이에 인접하는 층간절연막 부분 상에 형성된 하부전극; 상기 하부전극을 포함한 층간절연막 상에 형성된 산화막; 상기 산화막 내에 하부전극과 콘택하도록 형성되며 표면이 리세스된 하부전극콘택; 상기 리세스된 하부전극콘택 상에 형성된 히터; 상기 히터 상에 형성된 상변환막; 및 상기 상변환막 상에 형성된 상부전극;을 포함하는 것을 특징으로 한다.

Description

상변환 기억 소자 및 그의 제조방법{Phase change RAM device and method of manufacturing the same}

도 1a 내지 도 1e는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.

도 2a 내지 도 2e는 본 발명의 다른 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 반도체 기판 2 : 층간절연막

3 : 콘택플러그 4 : 하부전극

5 : 산화막 6 : 콘택홀

7 : 하부전극콘택 8 : 히터

9 : 상변환막 10 : 상부전극

11 : 질화막

본 발명은 상변환 기억 소자 및 그 제조방법에 관한 것으로, 보다 상세하게 는, 상변화 전류를 효과적으로 낮출 수 있는 상변환 기억 소자 및 그의 제조방법에 관한 것이다.

일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory : RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 롬(Read Only Memory : ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 기억(Flash Memory) 소자를 들 수 있다.

그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 주기적인 리프레쉬 동작을 위해 높은 전하저장 능력이 요구되고, 이를위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움을 갖게 되었다.

또한, 상기 플래쉬 기억 소자는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비하여 높은 동작전압이 요구되고, 이에따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.

이에, 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되어 왔으며, 그 한 예로 상변환 기억 소자(Phase Change RAM)가 제안되었다.

이러한 상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일 어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별하는 기억 소자이다.

다시말해, 상변환 기억 소자는 상변환막으로 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움 (Te)로 이루어진 화합물막(이하, 상변환막)으로서, 인가된 전류, 즉, 주울 열(Joule Heat)에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다.

한편, 상기한 상변환 기억 소자에 있어서는 상변환막의 안정적인 상 변화를 위해 전류 흐름이 1㎃ 이상이 요구된다. 이에, 상변환막과 하부전극간 접촉 면적을 작게하여 상변환막의 상변화에 필요한 전류를 낮추는 방법 등이 실시되고 있다.

그런데, 종래의 상변환 기억 소자에서는 상변환막과 하부전극간 접촉 면적을 작게하는데 한계가 있으며, 그래서, 상변환막의 상변화에 필요한 전류를 낮추는데 어려움이 있다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 상변화 전류를 효과적으로 낮출 수 있는 상변환 기억 소자 및 그의 제조방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위하여, 본 발명은, 하부패턴이 구비된 반도체 기판; 상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막; 상기 층간절연막 내에 형성된 콘택플러그; 상기 콘택플러그 및 이에 인접하는 층간절연막 부분 상에 형성된 하부전극; 상기 하부전극을 포함한 층간절연막 상에 형성된 산화막; 상기 산화막 내에 하부전극과 콘택하도록 형성되며 표면이 리세스된 하부전극콘택; 상기 리세스된 하부전극콘택 상에 형성된 히터; 상기 히터 상에 형성된 상변환막; 및 상기 상변환막 상에 형성된 상부전극;을 포함하는 상변환 기억 소자를 제공한다.

또한, 본 발명은, 하부패턴을 구비한 반도체 기판을 제공하는 단계; 상기 하부패턴을 덮도록 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막 내에 콘택플러그를 형성하는 단계; 상기 콘택플러그 및 이에 인접하는 층간절연막 부분 상에 하부전극을 형성하는 단계; 상기 하부전극을 덮도록 층간절연막 상에 산화막을 형성하는 단계; 상기 산화막을 식각하여 하부전극을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내에 TiN막으로 이루어지고 표면이 리세스된 하부전극콘택을 형성하는 단계; 상기 기판 결과물을 열처리하여 리세스된 하부전극콘택 상에 TiON막으로 이루어진 히터를 형성하는 단계; 및 상기 TiON막의 히터 상에 상변환막과 상부전극을 차례로 형성하는 단계;를 포함하는 상변환 기억 소자의 제조방법을 제공한다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다.

도 1a 내지 도 1e는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다.

도 1a를 참조하면, 소정의 하부패턴(미도시)을 구비한 반도체 기판(1) 상에 상기 하부패턴을 덮도록 층간절연막(2)을 형성한다. 그런다음, 상기 층간절연막(2)을 식각하여 하부패턴 또는 기판을 노출시키는 홀을 형성한 후, 상기 홀 내에 도전막, 예컨데, 텅스텐막을 매립시켜 콘택플러그(3)를 형성한다. 이어서, 상기 콘택플러그(3)를 포함한 층간절연막(2) 상에 금속막을 증착한 후, 이를 패터닝하여 콘택플러그(3) 및 이에 인접하는 층간절연막 부분 상에 패드의 형태로 하부전극(4)을 형성한다.

도 1b를 참조하면, 하부전극(4)을 덮도록 층간절연막(2) 상에 산화막(5)을 형성한다. 그런다음, 상기 산화막(5)을 식각하여 하부전극(4)을 노출시키는 콘택홀(6)을 형성한다.

도 1c를 참조하면, 콘택홀(6)을 매립하도록 산화막(5) 상에 금속막, 바람직하게, TiN막을 증착한 후, 상기 TiN막을 CMP(Chemical Mechanical Polishing)하여 평탄화시킨다. 그런다음, 평탄화된 TiN막에 대해 E-빔 에치백을 진행하여 상기 콘택홀(6) 내에 표면이 리세스된 TiN막으로 이루어진 하부전극콘택(7)을 형성한다.

도 1d를 참조하면, 기판 결과물에 대해 열처리를 진행하여 리세스된 하부전극콘택(7)을 포함한 산화막(5) 상에 주울 히팅을 위한 TiON막으로 이루어진 히터(8)를 형성한다.

여기서, 상기 TiON막의 히터(8)를 형성하기 위한 열처리는 400∼500mTorr의 압력 및 200∼300℃의 온도에서 20∼30분 동안 N2O 가스를 40∼50sccm으로 플로우시키는 조건으로 수행한다. 아울러, 상기 TiON막의 히터(8)는 100Å 이하의 두께, 예컨데, 50∼100Å의 두께로 형성한다.

도 1e를 참조하면, 상기 TiON막의 히터(8) 상에 상변환 물질층과 상부전극용 물질층을 차례로 증착한다. 그런다음, 상기 상부전극용 물질층과 상변환 물질층 및 TiON막의 히터(8)를 식각하여 상기 히터(8) 상에 상변환막(9)과 상부전극(10)의 적층 구조물을 형성한다.

이후, 공지된 일련의 후속 공정들을 차례로 진행하여 본 발명에 따른 상변환 기억 소자의 제조를 완성한다.

전술한 본 발명의 상변환 기억 소자에 있어서, 상기 TiON막으로 이루어진 히터는 하부전극콘택과 상변환막간 직렬 저항을 높이므로, 리세트(reset)와 세트(set) 저항 차이가 크게 되어 센싱 윈도우를 크게 할 수 있으며, 그래서, 상변환막의 상변화에 필요한 전류를 효과적으로 낮출 수 있다.

한편, 전술한 본 발명에 있어서, 상변환막의 상변화에 필요한 전류를 낮추기 위해서는 하부전극콘택과 상변환막 사이에 히터를 개재시키는 것에 전제하여 상기 하부전극콘택과 상변환막간 접촉 면적을 줄이는 것이 선행되어야 한다.

그런데, 하부전극콘택과 상변환막간 접촉 면적을 줄이기 위해 상기 하부전극콘택이 형성되는 콘택홀을 줄일 경우, 콘택 매립이 안정적으로 이루어지지 못함으로써, 소망하는 소자 특성을 확보하기 어렵다.

따라서, 본 발명은 상기 히터를 형성하기 전, 보다 정확하게는, 하부전극콘택을 형성하는 공정에서 콘택홀의 상부 크기를 증가시켜 콘택 매립이 안정적으로 이루어도록 한다.

자세하게, 도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도들로서, 이를 설명하면 다음과 같다. 여기서, 이전 실시예와 상이한 부분에 대해서만 개략적으로 설명하도록 한다. 또한, 이전 실시예와 동일한 부분은 동일한 도면부호로 나타낸다.

도 2a를 참조하면, 하부전극(4)이 형성된 층간절연막(2) 상에 산화막(5)을 형성한 후, 상기 산화막(5) 상에 질화막(11)을 형성한다. 여기서, 상기 질화막(11)은 후속에서 콘택홀의 상부 크기를 증가시켜 콘택 매립이 안정적으로 이루어지도록 하기 위한 것이다.

도 2b를 참조하면, 상기 질화막(11)과 산화막(5)을 식각하여 하부전극(4)을 노출시키는 콘택홀(6)을 형성한다.

도 2c를 참조하면, 상기 식각된 질화막(11)에 대해 등방성 식각 공정을 진행하여 상기 콘택홀(6)의 상부 크기를 증가시킨다.

도 2d를 참조하면, 상부 크기가 상대적으로 큰 콘택홀(6)을 포함한 질화막(11) 상에 TiN막을 증착한다. 그런다음, 상기 TiN막에 대해 CMP 공정을 진행하여 평탄화시킨 후, 연속해서, E-빔 에치백 공정을 진행하여 표면이 리세스된 TiN막으로 이루어진 하부전극콘택(7)을 형성한다.

여기서, 상기 TiN막의 증착시, 콘택홀(6)의 상부 크기가 상대적으로 크기 때 문에 콘택 매립이 안정적으로 이루어지며, 따라서, 제조 완료된 상변환 기억 소자에서 안정적인 소자 특성을 확보할 수 있다.

도 2e를 참조하면, 기판 결과물에 대해 열처리를 진행하여 TiON막의 히터(8)를 형성한 후, 상기 히터(8) 상에 상변환막(9)과 상부전극(10)을 차례로 형성한다.

이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.

이상에서와 같이, 본 발명은 하부전극콘택과 상변환막 사이에 히터를 개재시킴으로써 상기 하부전극콘택과 상변환막간 직렬 저항을 높임으로써 상변환막의 상변화에 필요한 전류를 효과적으로 낮출 수 있으며, 그래서, 상변환 기억 소자의 속도를 향상시킬 수 있다.

또한, 본 발명은 하부전극콘택이 형성될 콘택홀의 상부 크기를 상대적으로 증가시켜 하부전극콘택 물질의 콘택 매립 특성을 향상시킴으로써 소자 특성을 향상시킬 수 있다.

Claims (10)

1. 하부패턴이 구비된 반도체 기판;

   상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막;

   상기 층간절연막 내에 형성된 콘택플러그;

   상기 콘택플러그 및 이에 인접하는 층간절연막 부분 상에 형성된 하부전극;

   상기 하부전극을 포함한 층간절연막 상에 형성된 산화막;

   상기 산화막 내에 하부전극과 콘택하도록 형성되며, 표면이 리세스된 하부전극콘택;

   상기 리세스된 하부전극콘택 상에 형성된 히터;

   상기 히터 상에 형성된 상변환막; 및

   상기 상변환막 상에 형성된 상부전극;을 포함하는 것을 특징으로 하는 상변환 기억 소자.
2. 제 1 항에 있어서, 상기 산화막 상에 형성된 질화막을 더 포함하는 것을 특징으로 하는 상변환 기억 소자.
3. 제 1 항에 있어서, 상기 하부전극콘택은 TiN막으로 이루어지고, 상기 히터는 TiON막으로 이루어진 것을 특징으로 하는 상변환 기억 소자.
4. 제 1 항에 있어서, 상기 히터는 50∼100Å 두께로 형성된 것을 특징으로 하는 상변환 기억 소자.
5. 제 3 항에 있어서, 상기 TiON막의 히터는 상기 TiN막의 하부전극콘택이 열처리되어 형성된 것을 특징으로 하는 상변환 기억 소자.
6. 하부패턴을 구비한 반도체 기판을 제공하는 단계;

   상기 하부패턴을 덮도록 기판 상에 층간절연막을 형성하는 단계;

   상기 층간절연막 내에 콘택플러그를 형성하는 단계;

   상기 콘택플러그 및 이에 인접하는 층간절연막 부분 상에 하부전극을 형성하는 단계;

   상기 하부전극을 덮도록 층간절연막 상에 산화막을 형성하는 단계;

   상기 산화막을 식각하여 하부전극을 노출시키는 콘택홀을 형성하는 단계;

   상기 콘택홀 내에 TiN막으로 이루어지고 표면이 리세스된 하부전극콘택을 형성하는 단계;

   상기 기판 결과물을 열처리하여 리세스된 하부전극콘택 상에 TiON막으로 이루어진 히터를 형성하는 단계; 및

   상기 TiON막의 히터 상에 상변환막과 상부전극을 차례로 형성하는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
7. 제 6 항에 있어서, 상기 산화막을 형성하는 단계 후, 그리고, 상기 콘택홀을 형성하는 단계 전, 상기 산화막 상에 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
8. 제 7 항에 있어서, 상기 콘택홀을 형성하는 단계 후, 상기 질화막을 등방성 식각하여 콘택홀 상부 크기를 증가시키는 단계를 더 포함하는 특징으로 하는 상변환 기억 소자의 제조방법.
9. 제 6 항에 있어서, 상기 TiON막의 히터를 형성하는 단계는 400∼500mTorr의 압력 및 200∼300℃의 온도에서 20∼30분 동안 N2O 가스를 40∼50sccm으로 플로우시키는 조건으로 수행하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
10. 제 6 항에 있어서, 상기 TiON막의 히터는 50∼100Å 두께로 형성하는 것을 특징으로 하는 상변환 기억 소자.

Images