KR20060118062A - 표면 탄성파 필터 패키지 및 그에 사용되는 기판의제조방법과 그 제조방법에 의하여 제조된 표면 탄성파 필터패키지용 기판 - Google Patents

표면 탄성파 필터 패키지 및 그에 사용되는 기판의제조방법과 그 제조방법에 의하여 제조된 표면 탄성파 필터패키지용 기판 Download PDF

Info

Publication number
KR20060118062A
KR20060118062A KR1020050040496A KR20050040496A KR20060118062A KR 20060118062 A KR20060118062 A KR 20060118062A KR 1020050040496 A KR1020050040496 A KR 1020050040496A KR 20050040496 A KR20050040496 A KR 20050040496A KR 20060118062 A KR20060118062 A KR 20060118062A
Authority
KR
South Korea
Prior art keywords
substrate
wafer
metal
via electrode
pattern
Prior art date
Application number
KR1020050040496A
Other languages
English (en)
Inventor
김태훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050040496A priority Critical patent/KR20060118062A/ko
Publication of KR20060118062A publication Critical patent/KR20060118062A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0561—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement consisting of a multilayered structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명은 표면 탄성파 필터 패키지 및 그에 사용되는 기판의 제조방법과 그 제조방법에 의하여 제조된 표면 탄성파 필터 패키지용 기판에 관한 것으로서, 미세 패턴의 정확한 구현이 가능하도록 하여 패턴의 설계 마진을 확보할 수 있고, 경박 단소화를 구현할 수 있으며, 웨이퍼 레벨 패키지 제작 공정에 적용할 수 있는 효과가 있다.
이를 위한 본 발명에 의한 표면 탄성파 필터 패키지는, 제 1 비아가 형성된 기판용 웨이퍼; 상기 제 1 비아를 채우는 제 1 비아 전극; 상기 제 1 비아 전극과 전기적으로 연결되도록 상기 기판용 웨이퍼의 상면에 형성된 금속 패턴; 상기 제 1 비아 전극 및 상기 금속 패턴이 형성된 상기 기판용 웨이퍼 상에 적층되며 상기 금속 패턴의 일부분을 노출시키는 제 2 비아가 형성된 기판용 절연층; 상기 제 2 비아를 채우는 제 2 비아 전극; 상기 제 2 비아 전극과 전기적으로 연결되도록 상기 기판용 절연층의 상면에 형성된 제 1 접속 단자; 상기 제 1 비아 전극과 전기적으로 연결되도록 상기 기판용 웨이퍼의 하면에 형성된 제 2 접속 단자; 활성면에 범프를 구비하며, 상기 범프에 의해 상기 제 1 접속 단자와 접속되는 SAW 필터 칩; 및 상기 SAW 필터 칩을 차례로 덮고 있는 보호층 및 금속 실드층;을 포함한다.
SAW 필터, 패키지, 웨이퍼, 연마

Description

표면 탄성파 필터 패키지 및 그에 사용되는 기판의 제조방법과 그 제조방법에 의하여 제조된 표면 탄성파 필터 패키지용 기판{Surface acoustic wave filter package and method of manufacturing substrate therefor and substrate of surface acoustic wave filter package manufactured by the method}
도 1은 종래기술에 따른 SAW 필터 패키지를 나타내는 단면도.
도 2a 내지 도 2d는 종래기술에 따른 SAW 필터 패키지에 사용되는 기판의 제조방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 실시예에 따른 SAW 필터 패키지를 나타내는 단면도.
도 4a 내지 도 4g는 본 발명의 실시예에 따른 SAW 필터 패키지에 사용되는 기판의 제조방법을 설명하기 위한 공정별 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
40: 기판용 웨이퍼 41: 제 1 감광막 패턴
42: 제 1 비아 43: 제 1 금속막
43a: 제 1 비아 전극 43b: 금속 패턴
44: 기판용 절연층 45: 제 2 감광막 패턴
46: 제 2 비아 47: 제 2 금속막
47a: 제 2 비아 전극 47b: 제 1 접속 단자
48: 제 3 금속막 48a: 제 2 접속 단자
50: 기판 51: SAW 필터 칩
52: 범프 53: 보호층
54: 금속 실드층 300: SAW 필터 패키지
본 발명은 표면 탄성파 필터 패키지 및 그에 사용되는 기판의 제조방법과 그 제조방법에 의하여 제조된 표면 탄성파 필터 패키지용 기판에 관한 것으로서, 특히, 미세 패턴의 정확한 구현이 가능하도록 하여 패턴의 설계 마진을 확보할 수 있고, 경박 단소화를 구현할 수 있으며, 웨이퍼 레벨 패키지 제작 공정에 적용할 수 있는 표면 탄성파 필터 패키지 및 그에 사용되는 기판의 제조방법과 그 제조방법에 의하여 제조된 표면 탄성파 필터 패키지용 기판에 관한 것이다.
오늘날, 전자 부품은 그 기능의 향상 및 소비 전력의 저감, 소자 부피의 감소 등의 요구에 의해 경박 단소화가 급격하게 진행되고 있으며, 휴대폰 등에서 많이 소요되고 있는 표면 탄성파(surface acoustic wave: SAW) 필터 역시 이 조류에 부응을 하고 있다. 그래서, 패키지 역시 칩 스케일 패키지(chip scale package: CSP)가 점차 부각되고 있으며 생산성의 향상 및 제조 가격의 저하를 위한 웨이퍼 레벨 패키지(wafer level package: WLP)가 여러 각도에서 시도되고 있다. 상기 WLP는 시장에서의 경쟁력에 가장 큰 영향을 미치는 요소로 인식되고 있다.
상기 SAW 필터는, 압전체(압전재료막, 압전재료기판)의 위에 형성한 빗형 전극(interdigital transducer: IDT)에 고주파 신호(RF 신호)를 인가해서 표면 탄성파를 여진하고, 전파된 신호를 다시 RF 신호로 변환하여, 특정한 주파수를 선택해내는 소자이다. 즉, 상기 SAW 필터의 입력전극에 전기신호를 가하면 압전 기판의 표면에 표면 탄성파가 발생하게 되고, 이 표면 탄성파가 출력전극에 전달되고 이것이 다시 전기 신호로 변환되어 출력되어 희망 주파수대 성분만 통과되고, 불필요한 성분은 도중에 차단되게 되는 것이다.
이러한 SAW 필터는 대역통과필터나 공진기로서, 광 통신, 위성 통신, 이동체 통신 등에 널리 사용되고 있으며, 통신의 키 디바이스이다. 통상의 SAW 필터에는, 수정(quartz), 산화아연(ZnO), 니오브산 리튬(LiNbO3), 탄탈산 리튬(LiTaO3) 등의 압전 재료가 용도에 따라서 사용되고 있다.
도 1은 종래기술에 따른 SAW 필터 패키지를 나타내는 단면도로서, 이를 설명하면 다음과 같다.
도 1에 도시한 바와 같이, 종래기술에 따른 SAW 필터 패키지(100)는, 각각의 그린시트(10)가 적층된 형태의 기판(20)에 SAW 필터 칩(15)이 범프(16)를 이용한 플립 칩 본딩(flip chip bonding) 방식에 의해 실장되어 있고, 상기 기판(20)에 실장된 SAW 필터 칩(15)은 수지재의 보호층(17) 및 금속 실드층(18)에 의해 덮여진 구조를 갖는다. 상기 기판(20)을 구성하는 그린시트(10)에는 회로 요소를 구현하기 위한 금속 패턴(13)이 형성되어 있다. 그리고, 상기 그린시트(10)의 표면에는 상기 SAW 필터 칩(15)에 구비된 범프(16)와 전기적으로 연결되는 접속 단자(14)가 형성되어 있다. 또한, 상기 그린시트(10)에는 모듈 회로도에 따라 적절한 위치에 비아 전극(12)이 형성되어 있으며, 이러한 비아 전극(12)은 펀칭 방식에 의해 형성되는 비아(11)에 전도성 물질이 채워진 것이다.
도 2a 내지 도 2d는 종래기술에 따른 SAW 필터 패키지에 사용되는 기판의 제조방법을 설명하기 위한 공정별 단면도이다.
먼저, 도 2a에 도시한 바와 같이, 기판의 재료로서 각각의 그린시트(10)를 준비한다. 상기 그린시트(10)는 세라믹 분말에 접합제(binder), 가소제(plasticizer) 및 용제(solvent) 등을 혼합하여 닥터 블래이드(doctor blade) 방법에 의하여 일정 두께, 예컨대 100 내지 200 ㎛ 정도의 두께를 갖도록 형성된 것이다.
그런 다음, 도 2b에 도시한 바와 같이, 모듈 회로도에 따라 상기 그린시트(10)의 적절한 위치에 핀(pin)을 이용한 펀칭 방식으로 각각의 비아(via)(11)를 형성한다. 여기서, 상기 비아(11)는 각 층간의 전기적 연결을 위한 것으로 열 확산을 용이하게 하는 온도 통로, 적층 단계에서 각 층을 정확한 위치로 정렬하기 위한 툴 홀, 그리고 패턴을 인쇄할 때 기준점을 삼기 위한 레지스터 홀 등의 용도로 사용될 수 있다.
이어서, 상기 그린시트(10)에 형성된 각각의 비아(11)를 텅스텐(W)과 같은 전도성 페이스트로 채워서 비아 전극(12)을 형성한다. 여기서, 상기 전도성 페이스트의 채움 공정은 스크린 프린팅 방식에 의해 수행된다.
다음으로, 상기 비아 전극(12)이 형성된 그린시트(10)에 회로 요소를 구현하기 위한 금속 패턴(13)을 스크린 프린팅 방식으로 형성한다. 여기서, 상기 금속 패턴(13)은 모든 그린시트(10)에 형성되거나, 또는, 도 2b에 도시한 바와 같이 일부 그린시트(10)에만 형성될 수 있다.
그런 다음, 도 2c에 도시한 바와 같이, 상기 각 그린시트(10)를 열과 압력을 이용하여 서로 접착 시켜주는 라미네이션(lamination) 공정을 수행하여, 적층체를 형성한 후, 이 적층체를 목적에 따라 1300℃, 혹은 약 850 내지 900℃ 정도의 온도 범위에서 소성한다.
그 다음에, 도 2d에 도시한 바와 같이, 상기 적층체의 표면에 상기 비아 전극(12)과 전기적으로 연결되는 각각의 접속 단자(14)를 스크린 프린팅 방식으로 형성하여 원하는 기판(20)을 완성한다.
이후, 도면에 도시하지는 않았지만, CSP 또는 WLP 방식에 의해 상기 기판(20)에 SAW 필터 칩(15)을 실장하여 SAW 필터 패키지(100)를 제조한다.
그러나, 전술한 바와 같은 종래의 표면 탄성파 필터 패키지 및 그에 사용되는 기판의 제조방법과 그 제조방법에 의하여 제조된 표면 탄성파 필터 패키지용 기판에 의하면, 비아(11)의 형성시에 핀과 같은 기구를 이용하는 것과 관련하여 비아(11)의 간격 및 사이즈를 원하는 치수로 정확하게 구현하는데 제한이 따르게 된다. 그리고, 비아 전극(12) 및 금속 패턴(13) 등의 형성 시 사용되는 스크린 프린팅 방법 역시 마스크 제조 기술의 한계로 인해 80 내지 100 ㎛ 이하의 미세 패턴 형성이 불가능하므로, 소형 제품에서 요구되는 패턴을 설계하는데 한계가 있다.
또한, 각각의 그린시트(10)를 서로 접착시키기 위한 라미네이션 공정 시, 층간 정렬 오차가 발생할 가능성이 크고, 정해진 두께를 갖는 그린시트(10)를 이용하여 기판(20)을 형성하기 때문에 기판(20)의 두께를 조절하기가 어렵다. 뿐만 아니라, 기판(20)을 구성하는 그린시트(10)는 열에 의해 휘거나 수축하는 등 그 특성이 탄탈산 리튬(LiTaO3) 또는 니오브산 리튬(LiNbO3) 등의 재료로 이루어진 칩(15) 웨이퍼와 다르기 때문에, 상기 기판(20)이 WLP 제작 공정에 적용될 경우 기판(20)과 칩(15) 웨이퍼의 위치가 틀어짐으로써 제품의 특성이 저하될 수 있다는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 기판 재료로서 칩 웨이퍼와 동일하거나 그 특성이 유사한 웨이퍼를 사용하고, 사진 식각 공정 및 도금 공정 등을 통해 비아 전극 등의 금속 패턴을 형성하며, 연마 공정으로 기판의 두께를 조절함으로써, 미세 패턴의 정확한 구현 및 패키지의 경박 단소화를 이룰 수 있고, 층간 정렬 오차 발생을 방지할 수 있으며, 제품의 특성 저하 없이도 WLP 방식의 패키지에 적용할 수 있는 표면 탄성파 필터 패키지 및 그에 사용되는 기판의 제조방법과 그 제조방법에 의하여 제조된 표면 탄성파 필터 패키지용 기판을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 표면 탄성파 필터 패키지는,
제 1 비아가 형성된 기판용 웨이퍼;
상기 제 1 비아를 채우는 제 1 비아 전극;
상기 제 1 비아 전극과 전기적으로 연결되도록 상기 기판용 웨이퍼의 상면에 형성된 금속 패턴;
상기 제 1 비아 전극 및 상기 금속 패턴이 형성된 상기 기판용 웨이퍼 상에 적층되며 상기 금속 패턴의 일부분을 노출시키는 제 2 비아가 형성된 기판용 절연층;
상기 제 2 비아를 채우는 제 2 비아 전극;
상기 제 2 비아 전극과 전기적으로 연결되도록 상기 기판용 절연층의 상면에 형성된 제 1 접속 단자;
상기 제 1 비아 전극과 전기적으로 연결되도록 상기 기판용 웨이퍼의 하면에 형성된 제 2 접속 단자;
활성면에 범프를 구비하며, 상기 범프에 의해 상기 제 1 접속 단자와 접속되는 SAW 필터 칩; 및
상기 SAW 필터 칩을 차례로 덮고 있는 보호층 및 금속 실드층;을 포함한다.
여기서, 상기 기판용 웨이퍼의 재료는 실리콘(Si), 글래스(glass), 탄탈산 리튬(LiTaO3) 및 니오브산 리튬(LiNbO3)으로 구성된 군으로부터 선택되는 어느 하나인 것을 특징으로 한다.
그리고, 상기 기판용 절연층은 SiO2층, SiN층, BCB층 및 폴리이미드층으로 구성된 군으로부터 선택되는 어느 하나인 것을 특징으로 한다.
한편, 상기 목적을 달성하기 위한 본 발명에 의한 표면 탄성파 필터 패키지에 사용되는 기판의 제조방법은,
기판용 웨이퍼를 제공하는 단계;
상기 기판용 웨이퍼를 선택적으로 식각하여 제 1 비아를 형성하는 단계;
상기 제 1 비아를 채우도록 상기 기판용 웨이퍼 상에 제 1 금속막을 형성하는 단계;
상기 제 1 금속막을 선택적으로 식각하여 상기 제 1 비아를 채우는 제 1 비아 전극, 및 상기 제 1 비아 전극과 연결되는 금속 패턴을 각각 형성하는 단계;
상기 금속 패턴을 포함한 상기 기판용 웨이퍼 상에 기판용 절연층을 형성하는 단계;
상기 기판용 절연층을 선택적으로 식각하여 상기 금속 패턴의 일부위를 노출시키는 제 2 비아를 형성하는 단계;
상기 제 2 비아를 채우도록 상기 기판용 절연층 상에 제 2 금속막을 형성하는 단계;
상기 제 2 금속막을 선택적으로 식각하여 상기 제 2 비아를 채우는 제 2 비아 전극, 및 상기 제 2 비아 전극과 연결되는 제 1 접속 단자를 각각 형성하는 단계;
상기 제 1 비아 전극이 노출되도록 상기 기판용 웨이퍼를 CMP하는 단계;
상기 CMP 공정이 완료된 기판용 웨이퍼의 표면에 제 3 금속막을 형성하는 단계; 및
상기 제 3 금속막을 선택적으로 식각하여 상기 노출된 제 1 비아 전극과 연결되는 제 2 접속 단자를 형성하는 단계;를 포함한다.
여기서, 상기 기판용 웨이퍼의 재료로서 실리콘(Si), 글래스(glass), 탄탈산 리튬(LiTaO3) 및 니오브산 리튬(LiNbO3)으로 구성된 군으로부터 선택되는 어느 하나를 이용하는 것을 특징으로 한다.
그리고, 제 1 비아를 형성하는 단계는,
상기 기판용 웨이퍼 상에 감광막을 도포하는 단계;
상기 감광막을 선택적으로 노광 및 현상하여 제 1 비아 형성영역을 노출시키는 제 1 감광막 패턴을 형성하는 단계;
상기 제 1 감광막 패턴을 식각 장벽으로 이용하여 상기 기판용 웨이퍼를 식각하는 단계; 및
상기 제 1 감광막 패턴을 제거하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 제 1 금속막은 Cu, Al, W 및 Au으로 구성된 군으로부터 선택되는 어느 하나를 이용하여 형성하는 것을 특징으로 한다.
또한, 상기 제 1 금속막은 전기 도금법 또는 스퍼터링법을 이용하여 형성하는 것을 특징으로 한다.
또한, 상기 제 1 비아 전극 및 상기 금속 패턴을 각각 형성하는 단계는,
상기 제 1 금속막 상에 감광막을 도포하는 단계;
상기 감광막을 선택적으로 노광 및 현상하여 금속 패턴 형성영역을 노출시키는 감광막 패턴을 형성하는 단계;
상기 감광막 패턴을 식각 장벽으로 이용하여 상기 제 1 금속막을 식각하는 단계; 및
상기 감광막 패턴을 제거하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 기판용 절연층은 SiO2, SiN, BCB 및 폴리이미드로 구성된 군으로부터 선택되는 어느 하나를 이용하여 형성하는 것을 특징으로 한다.
또한, 상기 제 2 비아를 형성하는 단계는,
상기 기판용 절연층 상에 감광막을 도포하는 단계;
상기 감광막을 선택적으로 노광 및 현상하여 상기 금속 패턴의 일부위와 대응되는 절연층 부위를 노출시키는 제 2 감광막 패턴을 형성하는 단계;
상기 제 2 감광막 패턴을 식각 장벽으로 이용하여 상기 기판용 절연층을 식각하는 단계; 및
상기 제 2 감광막 패턴을 제거하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 제 2 금속막은 Cu, Al, W 및 Au으로 구성된 군으로부터 선택되는 어느 하나를 이용하여 형성하는 것을 특징으로 한다.
또한, 상기 제 2 금속막은 전기 도금법 또는 스퍼터링법을 이용하여 형성하는 것을 특징으로 한다.
또한, 상기 제 2 비아 전극 및 제 1 접속 단자를 형성하는 단계는,
상기 제 2 금속막 상에 감광막을 도포하는 단계;
상기 감광막을 선택적으로 노광 및 현상하여 제 1 접속 단자 형성영역을 노출시키는 감광막 패턴을 형성하는 단계;
상기 감광막 패턴을 식각 장벽으로 이용하여 상기 제 2 금속막을 식각하는 단계; 및
상기 감광막 패턴을 제거하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 제 3 금속막은 Cu, Al, W 및 Au으로 구성된 군으로부터 선택되는 어느 하나를 이용하여 형성하는 것을 특징으로 한다.
또한, 상기 제 3 금속막은 전기 도금법 또는 스퍼터링법을 이용하여 형성하는 것을 특징으로 한다.
또한, 상기 제 2 접속 단자를 형성하는 단계는,
상기 제 3 금속막 상에 감광막을 도포하는 단계;
상기 감광막을 선택적으로 노광 및 현상하여 제 2 접속 단자 형성영역을 노출시키는 감광막 패턴을 형성하는 단계;
상기 감광막 패턴을 식각 장벽으로 이용하여 상기 제 3 금속막을 식각하는 단계; 및
상기 감광막 패턴을 제거하는 단계;를 포함하는 것을 특징으로 한다.
한편, 상기 목적을 달성하기 위한 본 발명에 의한 표면 탄성파 필터 패키지 에 사용되는 기판의 제조방법에 의하여 제조된 표면 탄성파 필터 패키지용 기판은,
제 1 비아가 형성된 기판용 웨이퍼;
상기 제 1 비아를 채우는 제 1 비아 전극;
상기 제 1 비아 전극과 전기적으로 연결되도록 상기 기판용 웨이퍼의 상면에 형성된 금속 패턴;
상기 제 1 비아 전극 및 상기 금속 패턴이 형성된 상기 기판용 웨이퍼 상에 적층되며 상기 금속 패턴의 일부분을 노출시키는 제 2 비아가 형성된 기판용 절연층;
상기 제 2 비아를 채우는 제 2 비아 전극;
상기 제 2 비아 전극과 전기적으로 연결되도록 상기 기판용 절연층의 상면에 형성된 제 1 접속 단자; 및
상기 제 1 비아 전극과 전기적으로 연결되도록 상기 기판용 웨이퍼의 하면에 형성된 제 2 접속 단자;를 포함한다.
여기서, 상기 기판용 웨이퍼의 재료는 실리콘(Si), 글래스(glass), 탄탈산 리튬(LiTaO3) 및 니오브산 리튬(LiNbO3)으로 구성된 군으로부터 선택되는 어느 하나인 것을 특징으로 한다.
그리고, 상기 기판용 절연층은 SiO2층, SiN층, BCB층 및 폴리이미드층으로 구성된 군으로부터 선택되는 어느 하나인 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 SAW 필터 패키지를 나타내는 단면도이다.
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 SAW 필터 패키지(300)는 전자소자가 실장되는 기판(50)과, 상기 기판(50)의 상면에 페이스 다운 본딩(face down bonding) 방식으로 실장된 SAW 필터 칩(51)과, 상기 SAW 필터 칩(51)을 차례로 덮고 있는 수지재의 보호층(53) 및 금속 실드층(54)을 포함한다. 여기서, 상기 페이스 다운 본딩 방식이란 활성면이 하부를 향하도록 칩(51)을 역전시켜 접합하는 방식을 말한다.
상기 기판(50)은 기판용 웨이퍼(40) 및 기판용 절연층(44)이 차례로 적층된 구조를 가진다. 상기 기판용 웨이퍼(40)의 재료는 실리콘(Si), 글래스(glass), 탄탈산 리튬(LiTaO3) 및 니오브산 리튬(LiNbO3)으로 구성된 군으로부터 선택되는 어느 하나이고, 상기 기판용 절연층(44)은 SiO2층, SiN층, BCB(benzo cyclo butene)층 및 폴리이미드(polyimide)층으로 구성된 군으로부터 선택되는 어느 하나이다.
이때, 상기 기판용 웨이퍼(40) 및 기판용 절연층(44)에는 모듈 회로도에 따라 적절한 위치에 제 1 비아(42) 및 제 2 비아(46)가 각각 형성되어 있고, 상기 제 1 비아(42) 및 제 2 비아(46) 내부에는 전도성 물질로 이루어진 제 1 비아 전극(43a) 및 제 2 비아 전극(47a)이 각각 형성되어 있다. 상기 제 1 비아 전극(43a) 및 제 2 비아 전극(47a)은 구리(Cu), 알루미늄(Al), 텅스텐(W) 및 금(Au)으로 구성 된 군으로부터 선택되는 어느 하나로 이루어진다.
그리고, 상기 기판용 웨이퍼(40)의 상면에는 상기 제 1 비아(42) 및 제 2 비아(46)를 서로 전기적으로 연결시켜주는 금속 패턴(43b)이 형성되어 있고, 상기 기판용 절연층(44)의 상면에는 상기 제 2 비아 전극(47a)과 전기적으로 연결되는 제 1 접속 단자(47b)가 형성되어 있다. 또한, 상기 기판용 웨이퍼(40)의 하면에는 상기 제 1 비아 전극(43a)과 서로 전기적으로 연결되는 제 2 접속 단자(48a)가 형성되어 있다. 상기 금속 패턴(43b), 제 1 접속 단자(47b) 및 제 2 접속 단자(48a)는 Cu, Al, W 및 Au으로 구성된 군으로부터 선택되는 어느 하나로 이루어진다.
상기 기판용 절연층(44)의 상면, 즉 기판(50)의 상면에 형성된 상기 제 1 접속 단자(47b)는 상기 SAW 필터 칩(51)의 활성면에 형성된 범프(52)와 접착되어 서로 칩(51)과 전기적으로 접속될 뿐만 아니라, 기계적으로도 기판(50) 상에 고정된다. 이때, 상기 범프(52)에 의해 SAW 필터 칩(51)의 활성면과 기판(50) 사이에 공기층이 형성된다. SAW 필터는 표면 탄성파를 이용하는 것이므로, 칩(51)과 기판(50) 사이에 상기와 같이 저밀도의 공기층이 형성되어야 한다.
이하에서는, 상술한 바와 같은 본 발명의 실시예에 따른 SAW 필터 패키지에 사용되는 기판을 제조하기 위한 방법에 대하여 설명하기로 한다.
도 4a 내지 도 4g는 본 발명의 실시예에 따른 SAW 필터 패키지에 사용되는 기판의 제조방법을 설명하기 위한 공정별 단면도이다.
먼저, 도 4a에 도시한 바와 같이, 기판용 웨이퍼(40)를 제공한다. 상기 기 판용 웨이퍼(40)의 재료로서 실리콘(Si), 글래스(glass), 탄탈산 리튬(LiTaO3) 및 니오브산 리튬(LiNbO3)으로 구성된 군으로부터 선택되는 어느 하나를 이용한다. 특히, 상기 탄탈산 리튬(LiTaO3) 및 니오브산 리튬(LiNbO3)은 SAW 필터 칩 웨이퍼로 사용되는 재료와 동일하다. 상기 재료로 이루어지는 기판용 웨이퍼(40)는 기판 가공이 용이하며, 열 등에 의해 쉽게 변형되지 않는 장점을 가지고 있다.
그런 다음, 상기 기판용 웨이퍼(40) 상에 감광막(도시안됨)을 도포한 후, 이를 선택적으로 노광 및 현상하여 제 1 비아 형성영역을 노출시키는 제 1 감광막 패턴(41)을 형성한다.
다음으로, 도 4b에 도시한 바와 같이, 상기 제 1 감광막 패턴(41)을 식각 장벽으로 이용하여 상기 기판용 웨이퍼(40)를 식각하여 제 1 비아(42)를 형성한 후, 상기 제 1 감광막 패턴(41)을 제거한다. 이와 같은 사진 식각 공정을 이용하여 비아를 형성할 경우, 종래에 펀칭 방식으로 비아를 형성하는 것에 비해 수십 ㎛ 이상의 크기만큼 더 미세한 패턴을 구현할 수 있기 때문에, 비아의 간격 및 사이즈를 원하는 치수로 정확하게 구현할 수 있다.
이어서, 상기 제 1 비아(42)를 채우도록 상기 기판용 웨이퍼(40) 상에 제 1 금속막(43)을 형성한다. 상기 제 1 금속막(43)은 Cu, Al, W 및 Au으로 구성된 군으로부터 선택되는 어느 하나를 이용하여 형성할 수 있다. 상기 제 1 금속막(43)은 전기 도금법 또는 스퍼터링(sputtering)법 등에 의해 형성되며, 이러한 방법을 이용할 경우, 금속막의 두께 조절을 용이하게 할 수 있다. 여기서, 상기 스퍼터링 법은 금속이나 화합물의 타겟에, 통상 아르곤(Ar) 가스인 스퍼터 가스의 이온을 충돌시켜 기계적인 운동량의 전달에 따라 타겟 구성원소를 방출시키고 방출된 입자가 기판에 퇴적되도록 하여 막을 형성하는 방법으로서, 박막의 미세조직 및 성분의 조절이 용이하고 양산성이 우수하다는 장점을 가지고 있다.
그런 다음, 도 4c에 도시한 바와 같이, 상기 제 1 금속막(43)을 선택적으로 식각하여 상기 제 1 비아(42)를 채우는 제 1 비아 전극(43a), 및 상기 제 1 비아 전극(43a)과 연결되는 금속 패턴(43b)을 각각 형성한다. 즉, 도면에 도시하지는 않았지만, 상기 제 1 금속막(43) 상에 감광막을 도포한 다음, 상기 감광막을 선택적으로 노광 및 현상하여 금속 패턴 형성영역을 노출시키는 감광막 패턴을 형성하고, 계속해서 이 감광막 패턴을 식각 장벽으로 이용하여 상기 제 1 금속막(43)을 식각한 후, 상기 감광막 패턴을 제거함으로써, 상기 제 1 비아 전극(43a) 및 금속 패턴(43b)이 형성되는 것이다. 상기한 바와 같은 사진 식각 공정을 이용하여 비아 전극 및 금속 패턴을 형성함으로써, 종래의 스크린 프린팅 방법에 의해 패턴을 형성하는 것보다 더 미세한 패턴을 구현할 수 있다.
이어서, 상기 금속 패턴(43b)을 포함한 상기 기판용 웨이퍼(40) 상에 기판용 절연층(44)을 형성한다. 상기 기판용 절연층(44)은 SiO2, SiN, BCB(benzo cyclo butene) 및 폴리이미드(polyimide)로 구성된 군으로부터 선택되는 어느 하나를 이용하여 형성한다.
그런 다음, 상기 기판용 절연층(44) 상에 감광막(도시안됨)을 도포한 후, 이 감광막을 선택적으로 노광 및 현상하여 상기 금속 패턴(43b)의 일부위와 대응되는 절연층(44) 부위를 노출시키는 제 2 감광막 패턴(45)을 형성한다.
그런 후에, 도 4d에 도시한 바와 같이, 상기 제 2 감광막 패턴(45)을 식각 장벽으로 이용하여 상기 기판용 절연층(44)을 식각하여 상기 금속 패턴(43b)의 일부위를 노출시키는 제 2 비아(46)를 형성하고, 계속해서, 상기 제 2 감광막 패턴(45)을 제거한다. 상기 제 2 비아(46) 역시 사진 식각 공정에 의해 형성되므로, 비아의 간격 및 사이즈를 원하는 치수로 정확하게 구현할 수 있게 된다.
그 다음에, 상기 제 2 비아(46)를 채우도록 상기 기판용 절연층(44) 상에 제 2 금속막(47)을 형성한다. 상기 제 2 금속막(47)은 Cu, Al, W 및 Au으로 구성된 군으로부터 선택되는 어느 하나를 이용하여 형성할 수 있다. 상기 제 2 금속막(43)은 전기 도금법 또는 스퍼터링법 등에 의해 형성된다.
그런 다음, 도 4e에 도시한 바와 같이, 상기 제 2 금속막(47)을 선택적으로 식각하여 상기 제 2 비아(46)를 채우는 제 2 비아 전극(47a), 및 상기 제 2 비아 전극(47a)과 연결되는 금속 패턴인 제 1 접속 단자(47b)를 각각 형성한다. 자세하게, 상기 제 2 비아 전극(47a) 및 제 1 접속 단자(47b)는, 도면에 도시하지는 않았지만, 상기 제 2 금속막(47) 상에 감광막을 도포한 다음, 상기 감광막을 선택적으로 노광 및 현상하여 제 1 접속 단자 형성영역을 노출시키는 감광막 패턴을 형성하고, 이 감광막 패턴을 식각 장벽으로 이용하여 상기 제 2 금속막(47)을 식각한 후, 상기 감광막 패턴을 제거함으로써 형성된다.
상술한 바와 같이, 상기 제 1 비아 전극(43a) 및 금속 패턴(43b)이 형성된 상기 기판용 웨이퍼(40) 상에 상기 기판용 절연층(44)을 형성하고, 상기 기판용 절연층(44)에 사진 식각 공정을 이용하여 상기 금속 패턴(43b)과 전기적으로 연결되는 제 2 비아 전극(47a) 및 제 1 접속 단자(47b)를 형성함으로써, 층간 정렬 오차 발생 없이도 다층 패턴을 구현할 수 있다.
다음으로, 도 4f에 도시한 바와 같이, 상기 제 1 비아 전극(43a)이 노출되도록 상기 기판용 웨이퍼(40)를 화학적 기계적 연마(chemical mechanical polishing: CMP)한다. 이때, 상기 CMP 공정은 원하는 기판 두께를 얻을 때까지 수행한다. 즉, 상기 CMP 공정을 이용함으로써, 기판의 두께를 원하는대로 조절할 수 있으므로, 패키지의 경박 단소화를 가능하게 할 수 있다.
그런 다음, 상기 CMP 공정이 완료된 기판용 웨이퍼(40)의 표면에 제 3 금속막(48)을 형성한다. 상기 제 3 금속막(48)은 Cu, Al, W 및 Au으로 구성된 군으로부터 선택되는 어느 하나를 이용하여 형성할 수 있다. 상기 제 3 금속막(48)은 상술한 바와 같은 전기 도금법 또는 스퍼터링법 등에 의해 형성된다.
그 다음에, 도 4g에 도시한 바와 같이, 상기 제 3 금속막(48)을 선택적으로 식각하여 상기 노출된 제 1 비아 전극(43a)과 연결되는 금속 패턴인 제 2 접속 단자(48a)를 형성하고, 이로써 원하는 기판(50)을 완성한다. 여기서, 상기 제 2 접속 단자(48a)는, 도면에 도시하지는 않았지만, 상기 제 3 금속막(48) 상에 감광막을 도포한 다음, 상기 감광막을 선택적으로 노광 및 현상하여 제 2 접속 단자 형성영역을 노출시키는 감광막 패턴을 형성하고, 이 감광막 패턴을 식각 장벽으로 이용하여 상기 제 3 금속막(48)을 식각한 후, 상기 감광막 패턴을 제거함으로써 형성된 다.
이후, 도면에 도시하지는 않았지만, CSP 또는 WLP 방식에 의해 상기 기판(50)에 SAW 필터 칩(51)을 실장하여 SAW 필터 패키지(300)를 제조한다.
한편, 일반적인 칩 패키지 공정은 웨이퍼를 각각의 칩으로 절단한 후 이루어지는데 반해, 상기 WLP는 칩을 절단하지 않은 웨이퍼 상태에서 칩 본딩을 포함한 일련의 조립공정을 마친 후, 이를 절단해 곧바로 완제품을 만드는 기술이다.
여기서, 본 발명에 따른 기판(50)은 기판 재료로서 실리콘, 글래스, 탄탈산 리튬(LiTaO3) 및 니오브산 리튬(LiNbO3) 등과 같이 SAW 필터 칩(51) 웨이퍼로 사용되는 재료와 동일하거나 그 특성이 유사한 웨이퍼(40)를 사용하므로, 상기 WLP 제작 공정에 적용될 경우, 기판(50)이 열에 의해 휘거나 수축하는 등의 변형될 염려가 없어, 기판(50)과 칩(51) 웨이퍼의 위치가 틀어지는 것을 방지할 수 있다. 따라서, 제품의 특성이 저하되는 것을 막을 수 있다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 특허청구범위에서 정의되는 본 발명의 취지와 범위에 포함되는 것으로 보아야 할 것이다.
앞에서 설명한 바와 같이, 본 발명에 따른 표면 탄성파 필터 패키지 및 그에 사용되는 기판의 제조방법과 그 제조방법에 의하여 제조된 표면 탄성파 필터 패키 지용 기판에 의하면, 기판 재료로서 실리콘, 글래스, 탄탈산 리튬(LiTaO3) 및 니오브산 리튬(LiNbO3) 등과 같이 SAW 필터 칩 웨이퍼로 사용되는 재료와 동일하거나 그 특성이 유사한 웨이퍼를 사용하고, 사진 식각 공정 및 도금 공정 등을 이용하여 비아 전극 등의 금속 패턴을 형성하며, 연마 공정을 이용하여 기판의 두께를 조절함으로써, 미세 패턴의 정확한 구현이 가능하고, 패키지의 경박 단소화를 이룰 수 있을 뿐만 아니라, 제품의 특성 저하 없이도 WLP 방식의 패키지에 적용할 수 있다. 또한, 기판용 웨이퍼 상에 상기 기판용 절연층을 형성하고, 상기 기판용 절연층에 사진 식각 공정을 이용하여 원하는 패턴을 형성함으로써, 층간 정렬 오차 발생 없이도 다층 패턴을 구현할 수 있다.
따라서, 본 발명에 의하면, 제품의 품질 및 가격 경쟁력을 향상시킬 수 있다.

Claims (20)

  1. 제 1 비아가 형성된 기판용 웨이퍼;
    상기 제 1 비아를 채우는 제 1 비아 전극;
    상기 제 1 비아 전극과 전기적으로 연결되도록 상기 기판용 웨이퍼의 상면에 형성된 금속 패턴;
    상기 제 1 비아 전극 및 상기 금속 패턴이 형성된 상기 기판용 웨이퍼 상에 적층되며 상기 금속 패턴의 일부분을 노출시키는 제 2 비아가 형성된 기판용 절연층;
    상기 제 2 비아를 채우는 제 2 비아 전극;
    상기 제 2 비아 전극과 전기적으로 연결되도록 상기 기판용 절연층의 상면에 형성된 제 1 접속 단자;
    상기 제 1 비아 전극과 전기적으로 연결되도록 상기 기판용 웨이퍼의 하면에 형성된 제 2 접속 단자;
    활성면에 범프를 구비하며, 상기 범프에 의해 상기 제 1 접속 단자와 접속되는 SAW 필터 칩; 및
    상기 SAW 필터 칩을 차례로 덮고 있는 보호층 및 금속 실드층;을 포함하는 표면 탄성파 필터 패키지.
  2. 제 1 항에 있어서,
    상기 기판용 웨이퍼의 재료는 실리콘(Si), 글래스(glass), 탄탈산 리튬(LiTaO3) 및 니오브산 리튬(LiNbO3)으로 구성된 군으로부터 선택되는 어느 하나인 것을 특징으로 하는 표면 탄성파 필터 패키지.
  3. 제 1 항에 있어서,
    상기 기판용 절연층은 SiO2층, SiN층, BCB층 및 폴리이미드층으로 구성된 군으로부터 선택되는 어느 하나인 것을 특징으로 하는 표면 탄성파 필터 패키지.
  4. 기판용 웨이퍼를 제공하는 단계;
    상기 기판용 웨이퍼를 선택적으로 식각하여 제 1 비아를 형성하는 단계;
    상기 제 1 비아를 채우도록 상기 기판용 웨이퍼 상에 제 1 금속막을 형성하는 단계;
    상기 제 1 금속막을 선택적으로 식각하여 상기 제 1 비아를 채우는 제 1 비아 전극, 및 상기 제 1 비아 전극과 연결되는 금속 패턴을 각각 형성하는 단계;
    상기 금속 패턴을 포함한 상기 기판용 웨이퍼 상에 기판용 절연층을 형성하는 단계;
    상기 기판용 절연층을 선택적으로 식각하여 상기 금속 패턴의 일부위를 노출시키는 제 2 비아를 형성하는 단계;
    상기 제 2 비아를 채우도록 상기 기판용 절연층 상에 제 2 금속막을 형성하 는 단계;
    상기 제 2 금속막을 선택적으로 식각하여 상기 제 2 비아를 채우는 제 2 비아 전극, 및 상기 제 2 비아 전극과 연결되는 제 1 접속 단자를 각각 형성하는 단계;
    상기 제 1 비아 전극이 노출되도록 상기 기판용 웨이퍼를 CMP하는 단계;
    상기 CMP 공정이 완료된 기판용 웨이퍼의 표면에 제 3 금속막을 형성하는 단계; 및
    상기 제 3 금속막을 선택적으로 식각하여 상기 노출된 제 1 비아 전극과 연결되는 제 2 접속 단자를 형성하는 단계;를 포함하는 표면 탄성파 필터 패키지에 사용되는 기판의 제조방법.
  5. 제 4 항에 있어서,
    상기 기판용 웨이퍼의 재료로서 실리콘(Si), 글래스(glass), 탄탈산 리튬(LiTaO3) 및 니오브산 리튬(LiNbO3)으로 구성된 군으로부터 선택되는 어느 하나를 이용하는 것을 특징으로 하는 표면 탄성파 필터 패키지에 사용되는 기판의 제조방법.
  6. 제 4 항에 있어서,
    제 1 비아를 형성하는 단계는,
    상기 기판용 웨이퍼 상에 감광막을 도포하는 단계;
    상기 감광막을 선택적으로 노광 및 현상하여 제 1 비아 형성영역을 노출시키는 제 1 감광막 패턴을 형성하는 단계;
    상기 제 1 감광막 패턴을 식각 장벽으로 이용하여 상기 기판용 웨이퍼를 식각하는 단계; 및
    상기 제 1 감광막 패턴을 제거하는 단계;를 포함하는 것을 특징으로 하는 표면 탄성파 필터 패키지에 사용되는 기판의 제조방법.
  7. 제 4 항에 있어서,
    상기 제 1 금속막은 Cu, Al, W 및 Au으로 구성된 군으로부터 선택되는 어느 하나를 이용하여 형성하는 것을 특징으로 하는 표면 탄성파 필터 패키지에 사용되는 기판의 제조방법.
  8. 제 4 항에 있어서,
    상기 제 1 금속막은 전기 도금법 또는 스퍼터링법을 이용하여 형성하는 것을 특징으로 하는 표면 탄성파 필터 패키지에 사용되는 기판의 제조방법.
  9. 제 4 항에 있어서,
    상기 제 1 비아 전극 및 상기 금속 패턴을 각각 형성하는 단계는,
    상기 제 1 금속막 상에 감광막을 도포하는 단계;
    상기 감광막을 선택적으로 노광 및 현상하여 금속 패턴 형성영역을 노출시키는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 장벽으로 이용하여 상기 제 1 금속막을 식각하는 단계; 및
    상기 감광막 패턴을 제거하는 단계;를 포함하는 것을 특징으로 하는 표면 탄성파 필터 패키지에 사용되는 기판의 제조방법.
  10. 제 4 항에 있어서,
    상기 기판용 절연층은 SiO2, SiN, BCB 및 폴리이미드로 구성된 군으로부터 선택되는 어느 하나를 이용하여 형성하는 것을 특징으로 하는 표면 탄성파 필터 패키지에 사용되는 기판의 제조방법.
  11. 제 4 항에 있어서,
    상기 제 2 비아를 형성하는 단계는,
    상기 기판용 절연층 상에 감광막을 도포하는 단계;
    상기 감광막을 선택적으로 노광 및 현상하여 상기 금속 패턴의 일부위와 대응되는 절연층 부위를 노출시키는 제 2 감광막 패턴을 형성하는 단계;
    상기 제 2 감광막 패턴을 식각 장벽으로 이용하여 상기 기판용 절연층을 식각하는 단계; 및
    상기 제 2 감광막 패턴을 제거하는 단계;를 포함하는 것을 특징으로 하는 표면 탄성파 필터 패키지에 사용되는 기판의 제조방법.
  12. 제 4 항에 있어서,
    상기 제 2 금속막은 Cu, Al, W 및 Au으로 구성된 군으로부터 선택되는 어느 하나를 이용하여 형성하는 것을 특징으로 하는 표면 탄성파 필터 패키지에 사용되는 기판의 제조방법.
  13. 제 4 항에 있어서,
    상기 제 2 금속막은 전기 도금법 또는 스퍼터링법을 이용하여 형성하는 것을 특징으로 하는 표면 탄성파 필터 패키지에 사용되는 기판의 제조방법.
  14. 제 4 항에 있어서,
    상기 제 2 비아 전극 및 제 1 접속 단자를 형성하는 단계는,
    상기 제 2 금속막 상에 감광막을 도포하는 단계;
    상기 감광막을 선택적으로 노광 및 현상하여 제 1 접속 단자 형성영역을 노출시키는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 장벽으로 이용하여 상기 제 2 금속막을 식각하는 단계; 및
    상기 감광막 패턴을 제거하는 단계;를 포함하는 것을 특징으로 하는 표면 탄 성파 필터 패키지에 사용되는 기판의 제조방법.
  15. 제 4 항에 있어서,
    상기 제 3 금속막은 Cu, Al, W 및 Au으로 구성된 군으로부터 선택되는 어느 하나를 이용하여 형성하는 것을 특징으로 하는 표면 탄성파 필터 패키지에 사용되는 기판의 제조방법.
  16. 제 4 항에 있어서,
    상기 제 3 금속막은 전기 도금법 또는 스퍼터링법을 이용하여 형성하는 것을 특징으로 하는 표면 탄성파 필터 패키지에 사용되는 기판의 제조방법.
  17. 제 4 항에 있어서,
    상기 제 2 접속 단자를 형성하는 단계는,
    상기 제 3 금속막 상에 감광막을 도포하는 단계;
    상기 감광막을 선택적으로 노광 및 현상하여 제 2 접속 단자 형성영역을 노출시키는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 장벽으로 이용하여 상기 제 3 금속막을 식각하는 단계; 및
    상기 감광막 패턴을 제거하는 단계;를 포함하는 것을 특징으로 하는 표면 탄성파 필터 패키지에 사용되는 기판의 제조방법.
  18. 제 1 비아가 형성된 기판용 웨이퍼;
    상기 제 1 비아를 채우는 제 1 비아 전극;
    상기 제 1 비아 전극과 전기적으로 연결되도록 상기 기판용 웨이퍼의 상면에 형성된 금속 패턴;
    상기 제 1 비아 전극 및 상기 금속 패턴이 형성된 상기 기판용 웨이퍼 상에 적층되며 상기 금속 패턴의 일부분을 노출시키는 제 2 비아가 형성된 기판용 절연층;
    상기 제 2 비아를 채우는 제 2 비아 전극;
    상기 제 2 비아 전극과 전기적으로 연결되도록 상기 기판용 절연층의 상면에 형성된 제 1 접속 단자; 및
    상기 제 1 비아 전극과 전기적으로 연결되도록 상기 기판용 웨이퍼의 하면에 형성된 제 2 접속 단자;를 포함하는 표면 탄성파 필터 패키지용 기판.
  19. 제 18 항에 있어서,
    상기 기판용 웨이퍼의 재료는 실리콘(Si), 글래스(glass), 탄탈산 리튬(LiTaO3) 및 니오브산 리튬(LiNbO3)으로 구성된 군으로부터 선택되는 어느 하나인 것을 특징으로 하는 표면 탄성파 필터 패키지.
  20. 제 18 항에 있어서,
    상기 기판용 절연층은 SiO2층, SiN층, BCB층 및 폴리이미드층으로 구성된 군으로부터 선택되는 어느 하나인 것을 특징으로 하는 표면 탄성파 필터 패키지.
KR1020050040496A 2005-05-16 2005-05-16 표면 탄성파 필터 패키지 및 그에 사용되는 기판의제조방법과 그 제조방법에 의하여 제조된 표면 탄성파 필터패키지용 기판 KR20060118062A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050040496A KR20060118062A (ko) 2005-05-16 2005-05-16 표면 탄성파 필터 패키지 및 그에 사용되는 기판의제조방법과 그 제조방법에 의하여 제조된 표면 탄성파 필터패키지용 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050040496A KR20060118062A (ko) 2005-05-16 2005-05-16 표면 탄성파 필터 패키지 및 그에 사용되는 기판의제조방법과 그 제조방법에 의하여 제조된 표면 탄성파 필터패키지용 기판

Publications (1)

Publication Number Publication Date
KR20060118062A true KR20060118062A (ko) 2006-11-23

Family

ID=37705342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050040496A KR20060118062A (ko) 2005-05-16 2005-05-16 표면 탄성파 필터 패키지 및 그에 사용되는 기판의제조방법과 그 제조방법에 의하여 제조된 표면 탄성파 필터패키지용 기판

Country Status (1)

Country Link
KR (1) KR20060118062A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862379B1 (ko) * 2007-04-25 2008-10-13 삼성전기주식회사 표면탄성파 디바이스 패키지 및 그 제조방법
US7880567B2 (en) 2007-10-10 2011-02-01 Samsung Electronics Co., Ltd. Overlay electromagnetic bandgap (EBG) structure and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862379B1 (ko) * 2007-04-25 2008-10-13 삼성전기주식회사 표면탄성파 디바이스 패키지 및 그 제조방법
US7880567B2 (en) 2007-10-10 2011-02-01 Samsung Electronics Co., Ltd. Overlay electromagnetic bandgap (EBG) structure and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP4638530B2 (ja) 圧電部品及びその製造方法
US9099634B2 (en) Elastic-wave filter device and composite device including the same
US8018120B2 (en) Surface acoustic wave device and method of fabricating the same
US7913367B2 (en) Method of manufacturing a piezoelectric component
US8227878B2 (en) Sealed surface acoustic wave element package
US7586240B2 (en) Acoustic wave device
US8692440B2 (en) Piezoelectric device and manufacturing method therefor
US10840879B2 (en) Surface acoustic wave device
KR20000068639A (ko) 탄성표면파 필터 및 그의 제조방법
US7841064B2 (en) Method of manufacturing an acoustic wave device
JP2007081555A (ja) 弾性表面波装置
KR20060118062A (ko) 표면 탄성파 필터 패키지 및 그에 사용되는 기판의제조방법과 그 제조방법에 의하여 제조된 표면 탄성파 필터패키지용 기판
JP4986540B2 (ja) 弾性表面波装置及びその製造方法
KR102295454B1 (ko) 전자 부품 및 그것을 구비하는 모듈
CN111081861A (zh) 基于环氧树脂膜抗热失配的晶圆级封装芯片及其制备方法
JP4130314B2 (ja) 弾性表面波装置の製造方法
JP2005079694A (ja) 分波器
US20220060170A1 (en) Solidly-mounted transversely-excited film bulk acoustic device
US20220376669A1 (en) Solidly-mounted transversely-excited film bulk acoustic device and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application