KR20060115915A - Method for manufacturing semiconductor device and plasma oxidation method - Google Patents

Method for manufacturing semiconductor device and plasma oxidation method Download PDF

Info

Publication number
KR20060115915A
KR20060115915A KR1020067016283A KR20067016283A KR20060115915A KR 20060115915 A KR20060115915 A KR 20060115915A KR 1020067016283 A KR1020067016283 A KR 1020067016283A KR 20067016283 A KR20067016283 A KR 20067016283A KR 20060115915 A KR20060115915 A KR 20060115915A
Authority
KR
South Korea
Prior art keywords
layer
tungsten
flow rate
film
gas
Prior art date
Application number
KR1020067016283A
Other languages
Korean (ko)
Other versions
KR100935380B1 (en
Inventor
마사루 사사키
요시로 카베
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Priority to KR1020067016283A priority Critical patent/KR100935380B1/en
Publication of KR20060115915A publication Critical patent/KR20060115915A/en
Application granted granted Critical
Publication of KR100935380B1 publication Critical patent/KR100935380B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon

Abstract

A polysilicon electrode layer (103) (a first electrode layer) is formed by forming a polysilicon film on a gate oxide film (102) on a silicon wafer (101). A tungsten layer (105) (a second electrode layer) is formed on this polysilicon electrode layer (103). In addition, a barrier layer (104) is formed on the polysilicon electrode layer (103) before the formation of the tungsten layer (105). Etching is then conducted using a silicon nitride layer (106) as the etching mask. Next, an oxide insulating film (107) is formed on an exposed surface of the polysilicon layer (103) by plasma oxidation wherein a process gas containing oxygen gas and hydrogen gas is used at a process temperature not less than 300°C. With this method, a selective oxidation of the polysilicon electrode layer (103) can be carried out without oxidizing the tungsten layer (105).

Description

반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND PLASMA OXIDATION METHOD}Method for manufacturing semiconductor device and plasma oxidation treatment method {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND PLASMA OXIDATION METHOD}

본 발명은 플라즈마를 이용하여 반도체 기판을 처리하는 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device and a plasma oxidation treatment method for treating a semiconductor substrate using plasma.

최근, 트랜지스터의 고속화, 디바이스 스케일 다운 등을 위해, 게이트 산화막 등이 초박막화 되어가고 있다. 트랜지스터의 게이트는 일반적으로, 웰, 게이트 절연막, 게이트 전극의 순서로 형성된다. 게이트 전극 형성 후에는, 게이트 전극의 측면에 대하여 웨트 에칭 처리를 실시한다. 이에 따라, 게이트 전극이 노출되기 때문에, 게이트 전극에 전압을 인가하면, 이 누출된 부분에 전계 집중이 생겨, 누설 전류 증대 등의 불량이 된다. 이 때문에, 통상 게이트 전극의 노출 부분에 절연막이 형성된다. In recent years, gate oxide films and the like have become ultra thin in order to speed up transistors, scale down devices, and the like. The gate of the transistor is generally formed in the order of a well, a gate insulating film, and a gate electrode. After the gate electrode is formed, a wet etching process is performed on the side surface of the gate electrode. As a result, since the gate electrode is exposed, when a voltage is applied to the gate electrode, electric field concentration occurs at the leaked portion, resulting in a defect such as an increase in leakage current. For this reason, an insulating film is normally formed in the exposed part of a gate electrode.

게이트 전극으로서는 폴리실리콘이 통상 이용되고 있지만, 폴리실리콘의 시트 저항이 높기 때문에, 저항치가 낮은 금속이 적층된다. 적층된 금속은 실리콘 산화막이나 실리콘 자체와의 밀착성, 가공성을 고려하여 텅스텐 등의 고융점 금속 혹은, 그 실리사이드가 선택된다. 에칭에 의해 노출한 게이트 전극 측면에 절연막을 형성할 때에는, 800℃ 이상의 고온으로 열산화 처리하는 것이 일반적이다. Polysilicon is usually used as the gate electrode. However, since the sheet resistance of polysilicon is high, a metal having a low resistance value is laminated. The laminated metal is selected from a high melting point metal such as tungsten or silicide thereof in consideration of adhesion and workability with a silicon oxide film or silicon itself. When forming an insulating film in the gate electrode side surface exposed by the etching, it is common to thermal-process at high temperature 800 degreeC or more.

그러나, 텅스텐은 약 300℃에서 급속히 산화되기 때문에, 게이트 전극에 대하여 열산화 처리를 행하면, 텅스텐층의 저항치가 상승한다. 그 결과, 게이트 전극으로서의 저항치가 올라가 버린다. 또한, 텅스텐과 폴리실리콘이 반응하여, 확산 방지층의 질화 텅스텐(WN)을 확산하여 비저항이 상승해 버리는 일도 있다. However, since tungsten is rapidly oxidized at about 300 ° C, the thermal oxidation of the gate electrode increases the resistance of the tungsten layer. As a result, the resistance value as the gate electrode rises. In addition, tungsten and polysilicon react to diffuse tungsten nitride (WN) in the diffusion barrier layer, resulting in an increase in specific resistance.

또한, 열산화 처리 자체는 비교적 긴 시간을 필요로 한다. 이 때문에, 작업 처리량을 늘려 생산성의 향상에 방해가 된다. In addition, the thermal oxidation treatment itself requires a relatively long time. For this reason, the throughput is increased to hinder productivity.

열산화 처리 이외의 산화막의 형성 방법으로는, 예컨대, 일본 특허 공개 평제11-293470호 공보에 기재된 바와 같이, 플라즈마를 이용하여 산화막을 형성하는 방법이 제안되어 있다. 이 방법은 처리실 내에 실리콘 함유 가스 및 산소 함유 가스를 도입하여 이들 가스의 플라즈마를 생성하고, 기판에 실리콘 산화막을 퇴적하여 성막하는 실리콘 산화막의 성막 방법에서, 상기 실리콘 함유 가스 및 산소 함유가스 이외에, 수소 가스를 처리실 내에 도입하여, 처리실 내에 수소를 함유하는 플라즈마를 생성한다. 이에 따라, 열산화막에 필적하는 양호한 막질을 얻을 수 있다고 되어 있다. As a method of forming an oxide film other than the thermal oxidation treatment, for example, a method of forming an oxide film using plasma has been proposed, as described in JP-A-11-293470. In this method, a silicon oxide film is formed by introducing a silicon-containing gas and an oxygen-containing gas into a processing chamber to generate a plasma of these gases, and depositing a silicon oxide film on the substrate to form a film. Gas is introduced into the process chamber to produce a plasma containing hydrogen in the process chamber. As a result, good film quality comparable to that of the thermal oxide film can be obtained.

텅스텐에는 산화를 막기 위해서, 300℃ 이하에서의 프로세스가 바람직하지만, 실리콘에의 산화막 형성에서는 보다 고온인 쪽이, 우수한 막질을 얻을 수 있는 점, 산화 레이트가 높은 점, 패턴의 조밀함에 의해 생기는 산화 레이트의 차가 작아지는 점 등에서, 적합한 조건이라고 할 수 있다. Tungsten is preferably a process at 300 ° C. or lower in order to prevent oxidation. However, in the formation of an oxide film on silicon, the higher the temperature, the better the film quality, the higher the oxidation rate, and the oxidation caused by the compactness of the pattern. It can be said that it is a suitable condition from the point which the difference of a rate becomes small.

본 발명은 텅스텐 또는 텅스텐 실리사이드층을 산화시키지 않고서, 폴리실리콘 등의 다른 층에 대해 선택적인 산화 처리를, 보다 고온으로 행하는 것이 가능한 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법을 제공하는 것을 목적으로 한다. An object of the present invention is to provide a method for producing a semiconductor device and a plasma oxidation treatment method capable of performing a selective oxidation treatment on another layer such as polysilicon at a higher temperature without oxidizing a tungsten or tungsten silicide layer. .

본 발명의 하나의 형태는, 반도체 기판 상에, 텅스텐을 주성분으로 하는 막과, 이 텅스텐을 주성분으로 하는 막과는 다른 성분의 막을 형성함으로써 소정의 반도체 장치를 제조하는 방법에서, 상기 반도체 기판 상에, 상기 텅스텐을 주성분으로 하는 막과는 다른 성분의 막으로 이루어지는 제1 층을 형성하는 공정과, 상기 반도체 기판 상에, 텅스텐을 주성분으로 하는 막으로 이루어지는 제2 층을 형성하는 공정과, 산소 가스와 수소 가스를 함유하는 처리 가스를 이용하여, 처리 온도를 300℃ 이상으로 한 플라즈마 처리에 의해, 상기 제1 층의 노출면에 산화막을 형성하는 공정을 포함하는 것을 특징으로 한다. One aspect of the present invention is a method for producing a predetermined semiconductor device by forming a film containing tungsten as a main component on a semiconductor substrate and a film having a different component from the film containing tungsten as a main component. And a step of forming a first layer composed of a film having a component different from that of the film containing tungsten as a main component, a step of forming a second layer composed of a film containing tungsten as a main component on the semiconductor substrate, and oxygen A process of forming an oxide film on the exposed surface of a said 1st layer by the plasma process which made process temperature 300 degreeC or more using the process gas containing gas and hydrogen gas is characterized by the above-mentioned.

또한, 본 발명의 다른 형태는, 텅스텐을 주성분으로 하는 막과, 이 텅스텐을 주성분으로 하는 막과는 다른 성분의 막이 형성된 반도체 기판의 상기 텅스텐을 주성분으로 하는 막과는 다른 성분의 막을 플라즈마 산화 처리하는 방법으로서, 산소 가스와 수소 가스를 함유하는 처리 가스를 이용하여, 처리 온도를 300℃ 이상으로 한 플라즈마 처리에 의해, 상기 텅스텐을 주성분으로 하는 막과는 다른 성분의 막의 노출면에 산화막을 형성하는 것을 특징으로 한다. Another aspect of the present invention is a plasma oxidation treatment of a film having a component different from the tungsten-based film of a semiconductor substrate on which a film containing tungsten as a main component and a film having a component different from the film containing the tungsten as a main component is formed. As a method of forming a film, an oxide film is formed on an exposed surface of a film of a component different from the film containing tungsten as a main component by a plasma treatment having a processing temperature of 300 ° C. or higher using a processing gas containing oxygen gas and hydrogen gas. Characterized in that.

본 발명은 트랜지스터의 게이트 전극 형성에 적용할 수 있고, 게이트 전극 측면을 플라즈마 산화 처리한다. The present invention can be applied to the formation of a gate electrode of a transistor, and plasma oxidation treatment is performed on the side of the gate electrode.

도 1은 본 발명에 따른 플라즈마 처리 장치의 구성의 일례를 도시한 개략도. 1 is a schematic diagram showing an example of the configuration of a plasma processing apparatus according to the present invention;

도 2는 본 발명에 의한 게이트 전극에, 선택적으로 산화막이 형성되는 모습을 모식적으로 도시한 도면으로, (a)는 플라즈마 산화 처리 전이며, (b)는 플라즈마 산화 처리 후의 상태를 도시한다. Fig. 2 is a diagram schematically showing the formation of an oxide film selectively on the gate electrode according to the present invention, where (a) is before the plasma oxidation treatment and (b) shows the state after the plasma oxidation treatment.

도 3은 적층 게이트 전극 측면에 산화막을 형성한 게이트 전극의 모습을 모식적으로 도시한 도면으로, (a)는 플라즈마 산화 처리에 의한 것을, (b)는 비교를 위해 표시된 고온에서의 산화에 의한 것을 도시한다. FIG. 3 is a view schematically showing a gate electrode in which an oxide film is formed on a side of a stacked gate electrode, in which (a) is due to plasma oxidation treatment, and (b) is due to oxidation at high temperatures indicated for comparison. Shows that.

도 4는 텅스텐층의 산화가 플라즈마 산화 처리에 의해 어떻게 변화하는가를 도시한 그래프이며, (a)는 플라즈마 처리를 하기 전의 산소 라인 프로파일의 상태, (b)는 플라즈마 처리 후의 산소 라인 프로파일의 상태를 도시한다. 4 is a graph showing how the oxidation of the tungsten layer is changed by the plasma oxidation treatment, (a) shows the state of the oxygen line profile before the plasma treatment, and (b) shows the state of the oxygen line profile after the plasma treatment. Illustrated.

도 5는 수소 가스를 도입하는 경우와 그 유량을 변화시킨 경우에, 텅스텐이 어느 정도 산화되는가를 도시한 그래프. Fig. 5 is a graph showing how much tungsten is oxidized when hydrogen gas is introduced and when the flow rate thereof is changed.

도 6은 플라즈마 산화에 의해 형성된 실리콘의 산화막 두께와 텅스텐의 산화막 두께가, 수소 가스와 산소 가스의 유량비에 따라 변화되는 모습을 도시한 그래프. Fig. 6 is a graph showing how the oxide film thickness of silicon and the tungsten oxide film formed by plasma oxidation change depending on the flow rate ratio between hydrogen gas and oxygen gas.

도 7은 텅스텐 및 산화 텅스텐을 도시하는 피크가, 처리 온도에 의해 어떻게 변화되는가를 도시한 그래프. FIG. 7 is a graph showing how peaks showing tungsten and tungsten oxide change with treatment temperature. FIG.

도 8은 실리콘 산화막을 플라즈마 산화 처리에 의해 6 ㎚ 형성하는 경우, 처리 온도를 변화시켰을 때의, 산화 레이트 및 필요한 처리 시간을 도시한 그래프. Fig. 8 is a graph showing the oxidation rate and the required processing time when the processing temperature is changed when the silicon oxide film is formed by 6 nm by the plasma oxidation process.

이하, 본 발명의 상세한 실시형태에 대해 도면을 참조하여 설명한다. 도 1은 본 발명의 일실시 형태에 따른 플라즈마 처리 장치(10)의 개략 구성의 예를 도시한 것이다. 플라즈마 처리 장치(10)는 피처리 기판으로서의 실리콘 웨이퍼(W)를 유지하는 기판 유지대(12)가 구비된 처리 용기(11)를 포함한다. 처리 용기(11) 내의 기체(가스)는 배기 포트(11A) 및 배기 포트(11B)에서 도시되지 않는 배기 펌프를 통해 배기된다. 또한, 기판 유지대(12)는 실리콘 웨이퍼(W)를 가열하는 히터 기능을 포함한다. 기판 유지대(12)의 주위에는 알루미늄으로 이루어지는 가스 배플판(다이어프램)(26)이 배치되어 있다. 가스 배플판(26)의 상면에는 석영 커버(28)가 설치된다.  EMBODIMENT OF THE INVENTION Hereinafter, detailed embodiment of this invention is described with reference to drawings. 1 shows an example of a schematic configuration of a plasma processing apparatus 10 according to an embodiment of the present invention. The plasma processing apparatus 10 includes a processing container 11 provided with a substrate holder 12 for holding a silicon wafer W as a substrate to be processed. Gas (gas) in the processing vessel 11 is exhausted through an exhaust pump not shown in the exhaust port 11A and the exhaust port 11B. In addition, the substrate holder 12 includes a heater function for heating the silicon wafer (W). A gas baffle plate (diaphragm) 26 made of aluminum is disposed around the substrate holder 12. The quartz cover 28 is provided on the upper surface of the gas baffle plate 26.

처리 용기(11)의 장치 상측에는 기판 유지대(12) 상의 실리콘 웨이퍼(W)에 대응하여 개구부가 설치된다. 이 개구부는 석영이나 A12O3으로 이루어지는 유전체판 (13)에 의해 막힐 수 있다. 유전체판(13)의 상부[처리 용기(11)의 외측]에는 평면 안테나(14)가 배치되어 있다. 이 평면 안테나(14)에는 도파관으로부터 공급된 전자파가 투과하기 위한 복수의 슬롯이 형성되어 있다. 평면 안테나(14)의 좀 더 상부(외측)에는 파장 단축판(15)과 도파관(18)이 배치되어 있다. 파장 단축판(15)의 상부를 덮도록 냉각 플레이트(16)가 처리 용기(11)의 외측에 배치되어 있다. 냉각 플레이트(16)의 내부에는 냉매가 흐르는 냉매로(16a)가 설치된다. An opening is provided above the apparatus of the processing container 11 corresponding to the silicon wafer W on the substrate holder 12. This opening can be blocked by a dielectric plate 13 made of quartz or A1 2 O 3 . A planar antenna 14 is disposed above the dielectric plate 13 (outside of the processing container 11). The planar antenna 14 is provided with a plurality of slots for transmitting electromagnetic waves supplied from the waveguide. The wavelength shortening plate 15 and the waveguide 18 are arranged in the upper portion (outer side) of the planar antenna 14. The cooling plate 16 is arrange | positioned outside the process container 11 so that the upper part of the wavelength shortening plate 15 may be covered. The coolant path 16a through which the coolant flows is installed in the cooling plate 16.

처리 용기(11)의 내부 측벽에는, 플라즈마 처리 시에 가스를 도입하기 위한 가스 공급구(22)가 설치된다. 이 가스 공급구(22)는 도입되는 가스마다 설치되어도 좋다. 이 경우, 도시되지 않은 매스 플로우 컨트롤러가 유량 조정 수단으로서 공급구마다 설치된다. 한편, 도입되는 가스가 미리 혼합되어 보내지고, 공급구(22)는 하나의 노즐로 되어있어도 좋다. 이 경우도 도시되지 않지만, 도입되는 가스의 유량 조정은 혼합 단계에 유량 조정 밸브 등으로 행해진다. 또한, 처리 용기(11)의 내벽의 내측에는, 용기 전체를 둘러싸도록 냉매 유로(24)가 형성되어 있다. On the inner sidewall of the processing container 11, a gas supply port 22 for introducing a gas during plasma processing is provided. The gas supply port 22 may be provided for each gas to be introduced. In this case, a mass flow controller (not shown) is provided for each supply port as the flow rate adjusting means. On the other hand, the gas to be introduced is mixed and sent in advance, and the supply port 22 may be one nozzle. Although not shown in this case, the flow rate adjustment of the gas to be introduced is performed by a flow rate adjustment valve or the like in the mixing step. In addition, inside the inner wall of the processing container 11, a refrigerant passage 24 is formed to surround the entire container.

플라즈마 처리 장치(10)에는 플라즈마를 여기하기 위한 수 GHz의 전자파를 발생하는 도시되지 않은 전자파 발생기가 포함되어 있다.The plasma processing apparatus 10 includes an electromagnetic wave generator (not shown) for generating electromagnetic waves of several GHz for exciting the plasma.

이 전자파 발생기에서 발생한 마이크로파가 도파관(18)을 전파하고 처리 용기(11)에 도입된다. Microwaves generated by the electromagnetic wave generator propagate the waveguide 18 and are introduced into the processing vessel 11.

반도체 장치의 게이트 전극을 형성할 때에는, 우선, 실리콘 웨이퍼에 웰 영역을 형성한다. 그 실리콘 웨이퍼 상에, 플라즈마 산화 처리 또는 열산화 처리에 의해, 게이트 산화막을 형성한다. 그 후, CVD에 의해 폴리실리콘을 성막한다. 게이트 전극의 저항을 낮추는 목적으로, 폴리실리콘보다 비저항이 작은 고융점 전극 재료를 폴리실리콘 상에 적층하여 적층게이트 전극으로 한다. 이 고융점 전극 재료로서는, 예컨대, 텅스텐을 이용할 수 있다. 게이트 전극의 측면에 대해서는 웨트 에칭 처리가 실시된다. In forming the gate electrode of the semiconductor device, first, a well region is formed in a silicon wafer. On the silicon wafer, a gate oxide film is formed by plasma oxidation treatment or thermal oxidation treatment. Thereafter, polysilicon is formed by CVD. For the purpose of lowering the resistance of the gate electrode, a high melting point electrode material having a lower specific resistance than polysilicon is laminated on the polysilicon to form a laminated gate electrode. As this high melting point electrode material, tungsten can be used, for example. The wet etching process is performed on the side surface of the gate electrode.

노출된 적층 게이트 전극 측면 및 하부는, 그대로 이면, 전계 집중에 의해 누설 전류의 증대 등의 불량을 야기한다. 그래서, 본 발명에서는, 게이트 전극의 측면 및 하부에 플라즈마 처리에 의한 절연막을 형성한다. 즉, 게이트 절연막의 측면이 에칭된 실리콘 웨이퍼(W)를 플라즈마 처리 장치(10)의 처리 용기(11)중에 셋 트한다. 그 후, 배기 포트(11A, 11B)를 통해 처리 용기(11) 내부의 공기의 배기가 행하여져, 처리 용기(11)의 내부가 소정의 처리압으로 설정된다. 다음으로, 가스 공급구(22)로부터, 불활성 가스와 산소 가스와 수소 가스가 공급된다. The exposed side surface and the bottom of the laminated gate electrode, as it is, cause defects such as an increase in leakage current due to electric field concentration. Thus, in the present invention, insulating films formed by plasma treatment are formed on the side and bottom of the gate electrode. That is, the silicon wafer W on which the side surface of the gate insulating film is etched is set in the processing container 11 of the plasma processing apparatus 10. Thereafter, the air inside the processing container 11 is exhausted through the exhaust ports 11A and 11B, and the inside of the processing container 11 is set to a predetermined processing pressure. Next, inert gas, oxygen gas, and hydrogen gas are supplied from the gas supply port 22.

한편, 전자파 발생기로 발생된 수 GHz의 주파수의 마이크로파는 도파관(18)을 통과하여 처리 용기(11)에 공급된다. 평면 안테나(14), 유전체판(13)을 사이에 두고, 이 마이크로파가 처리 용기(11) 안으로 도입된다. 이 마이크로파에 의해 플라즈마가 여기되어, 라디칼이 생성된다. 처리 용기(11) 내에서의 마이크로파 여기에 의해 생성된 고밀도 플라즈마는 실리콘 웨이퍼(W)에 산화막을 형성시킨다. On the other hand, microwaves of a frequency of several GHz generated by the electromagnetic wave generator are supplied to the processing vessel 11 through the waveguide 18. The microwaves are introduced into the processing container 11 with the planar antenna 14 and the dielectric plate 13 interposed therebetween. The plasma is excited by this microwave to generate radicals. The high density plasma generated by the microwave excitation in the processing container 11 forms an oxide film on the silicon wafer W. As shown in FIG.

상술한 바와 같이, 텅스텐은 약300℃, WSi에 대해서는, 400℃를 넘으면 급속히 산화가 시작된다. 본 실시형태에서는 산소 가스와 동시에 수소 가스를 도입함으로써, 분위기의 환원성을 컨트롤하고, 300℃ 이상에서도 텅스텐의 산화를 방지하면서 실리콘만을 선택적으로 산화시키는 것이 가능하다. As described above, tungsten rapidly starts to oxidize when it exceeds about 300 ° C and 400 ° C for WSi. In the present embodiment, by introducing hydrogen gas simultaneously with oxygen gas, it is possible to control the reducibility of the atmosphere and selectively oxidize only silicon while preventing tungsten oxidation even at 300 ° C or higher.

또한, 텅스텐 이외의 다른 고융점 전극 재료에 대해서도 동일하다. The same applies to other high melting point electrode materials other than tungsten.

(실시예)(Example)

이하, 본 발명의 실시예에 대하여, 반도체 장치의 MOS 트랜지스터에 형성된 게이트 전극을 예로 들어 설명한다.  EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described taking the gate electrode formed in the MOS transistor of a semiconductor device as an example.

도 2는 본 발명의 실시예에서 게이트 전극에, 선택적으로 산화막이 형성되는 모습을 모식적으로 도시한 것이다. 도 2(a)는 에칭 후의 게이트 전극(100)을 도시하고 있다. 101은 실리콘 웨이퍼(W)이다. 실리콘 웨이퍼(101)에는 P+ 또는 N+가 도 핑된 웰 영역이 형성되어 있다. 실리콘 웨이퍼(101) 상에는 열산화 처리에 의해, 게이트 산화막(102)이 형성되어 있다. 게이트 산화막(102) 상에는 CVD에 의해 폴리실리콘을 성막하고, 폴리실리콘 전극층(103)(제1 전극층)이 형성된다. 게이트 전극(100)의 비저항을 낮추기 위해, 고융점 전극 재료로서, 예컨대 텅스텐층(105)(제2 전극층)을 폴리실리콘 상에 스퍼터링에 의해 형성한다. 또한, 텅스텐층(105)을 형성하기 전에, 그 계면의 실리사이드화를 방지하기 위해, 미리 도전성의 배리어층(104)을 폴리실리콘 전극층(103) 위에 형성해 둔다. 이 예에서는, 질화 텅스텐을 배리어층(104)에 이용하고 있다. 텅스텐층(105) 위인 최상층에는 에칭 마스크를 겸한 질화 실리콘층(106)을 형성한다. FIG. 2 is a diagram schematically showing the formation of an oxide film selectively on the gate electrode in the embodiment of the present invention. Fig. 2A shows the gate electrode 100 after etching. 101 is a silicon wafer (W). The silicon wafer 101 has a well region doped with P + or N + . The gate oxide film 102 is formed on the silicon wafer 101 by thermal oxidation. Polysilicon is formed on the gate oxide film 102 by CVD, and a polysilicon electrode layer 103 (first electrode layer) is formed. In order to lower the specific resistance of the gate electrode 100, as the high melting point electrode material, for example, a tungsten layer 105 (second electrode layer) is formed on polysilicon by sputtering. In addition, before forming the tungsten layer 105, in order to prevent silicide of the interface, the conductive barrier layer 104 is formed on the polysilicon electrode layer 103 in advance. In this example, tungsten nitride is used for the barrier layer 104. A silicon nitride layer 106 serving as an etching mask is formed on the uppermost layer above the tungsten layer 105.

그 후, 질화 실리콘층(106)을 에칭 마스크로서 에칭 처리를 하고, 게이트 전극(100)을 형성한다. 이때, 게이트 산화막(102)(절연막)이 에칭되어, 게이트 전극(100)의 측면 및 하부는 노출된다. Thereafter, the silicon nitride layer 106 is etched as an etching mask to form the gate electrode 100. At this time, the gate oxide film 102 (insulating film) is etched to expose side and bottom portions of the gate electrode 100.

노출된 게이트 전극(100)의 측면 및 하부에는, 플라즈마 처리 장치(10)에 의해, 플라즈마 산화 처리가 행해진다. 이에 따라, 산화 절연막(107)이 실리콘 웨이퍼(101), 폴리실리콘층(103), 질화 실리콘층(106)의 표면에 선택적으로 형성되어, 도 2(b)에 표시된 바와 같은 게이트 전극(110)이 된다. 이 때, 텅스텐층(105) 및 배리어층(104)에는 산화막은 형성되지 않는다. Plasma oxidation is performed by the plasma processing apparatus 10 on the exposed side and bottom of the gate electrode 100. Accordingly, an oxide insulating film 107 is selectively formed on the surfaces of the silicon wafer 101, the polysilicon layer 103, and the silicon nitride layer 106, so that the gate electrode 110 as shown in Fig. 2B. Becomes At this time, no oxide film is formed in the tungsten layer 105 and the barrier layer 104.

또한, 텅스텐층(105) 대신에 다른 고융점 전극 재료, 예컨대, 몰리브덴, 탄탈, 티탄, 이들의 실리사이드, 합금 등을 채용할 수 있다. Instead of the tungsten layer 105, other high melting point electrode materials such as molybdenum, tantalum, titanium, silicides thereof, alloys, and the like may be employed.

도 3(a)에는 본 실시예에 있어서의 플라즈마 처리에 의해, MOS 트랜지스터의 게이트 전극 측면에 산화막을 형성한 게이트 전극(110)을 도시한다. 이 적층된 게이트 전극은 폴리실리콘층(103)으로부터 질화 실리콘층(106)까지가 250 ㎚의 두께이다. 이 때의 실리콘 기판 온도는 250℃이고, 처리 시간은 50초이다. 도 3(b)에는 비교를 위해 산소 가스에만 의하는 열산화에 의한 것을 도시한다. 이 때의 실리콘 기판 온도는 400℃, 처리 시간은 110초이다. 이 도로 밝혀진 바와 같이, 산소 가스에만 의하는 열산화에서는 처리 온도가 높기 때문에 텅스텐이 비산(누락)해 버리는 것을 알 수 있다. 텅스텐 비산에 의해 기판이 오염되어 있을 가능성도 있다. 본 실시예에서는, 실리콘 기판 온도 500℃에서의 산화에도 이러한 현상은 볼 수 없다. FIG. 3A shows the gate electrode 110 in which an oxide film is formed on the side of the gate electrode of the MOS transistor by the plasma treatment in this embodiment. The stacked gate electrodes have a thickness of 250 nm from the polysilicon layer 103 to the silicon nitride layer 106. The silicon substrate temperature at this time is 250 degreeC, and processing time is 50 second. 3 (b) shows thermal oxidation based only on oxygen gas for comparison. The silicon substrate temperature at this time is 400 ° C., and the processing time is 110 seconds. As can be seen from this figure, it can be seen that in the thermal oxidation based only on oxygen gas, tungsten is scattered (missing) because the processing temperature is high. The substrate may be contaminated by tungsten scattering. In this embodiment, this phenomenon is not seen even in the oxidation at the silicon substrate temperature of 500 ° C.

도 4의 (a), 도 4의 (b)는 텅스텐층(105)의 산화가 플라즈마 산화 처리에 의해 어떻게 변화했는가를 도시하고 있다. 500℃에서의 플라즈마 산화 처리를, 처리 시간 50초간 행하였다. 산소의 라인 프로파일은 EELS(Electron Energy Loss Spectroscopy)에 의해 측정된다. 도 4(a)는 플라즈마 처리를 하기 전의 산소 라인 프로파일의 상태를 도시하고 있다. 도 2(a)의 A-A′단면을 따라 텅스텐층(105)을 관측하고 있다. 또한 도 4(b)는 플라즈마 처리 후의 산소 라인 프로파일의 상태를 도시하고 있다. 도 2(b)의 B-B′단면을 따라 동일하게 텅스텐층(105)을 관측하고 있다. 종축은 산소량에 비례한 발광 강도를 도시한다. 횡축은 A-A′단면 또는 B-B′단면 부분의 길이를 규격화한 수치에 의해 나타내고 있다. 이들의 결과로부터, 텅스텐층(105)의 산화막은 플라즈마 산화 처리의 전후에는 거의 변화하지 않고, 텅스텐층(105)의 산화가 극히 미소인 것을 알 수 있다. 4 (a) and 4 (b) show how the oxidation of the tungsten layer 105 is changed by the plasma oxidation process. The plasma oxidation treatment at 500 ° C. was performed for a processing time of 50 seconds. The line profile of oxygen is measured by Electron Energy Loss Spectroscopy (EELS). Fig. 4A shows the state of the oxygen line profile before the plasma treatment. The tungsten layer 105 is observed along the A-A 'cross section of FIG. 4B shows the state of the oxygen line profile after the plasma treatment. The tungsten layer 105 is observed similarly along the B-B 'cross section of FIG. The vertical axis shows the luminescence intensity in proportion to the amount of oxygen. The horizontal axis is indicated by the numerical value which normalized the length of A-A 'cross section or B-B' cross section part. These results show that the oxide film of the tungsten layer 105 hardly changes before and after the plasma oxidation treatment, and the oxidation of the tungsten layer 105 is extremely minute.

본 실시예에 기초하는 반도체 장치의 게이트 전극에서, 플라즈마 산화 처리 전후의 폴리실리콘층(103) 측면의 산화막 두께를 TEM에 의해 관찰하였다. 그 결과, 에칭 처리한 웨트 세정 후의 게이트 전극 측면의 산화막 두께가 약 2.0 ㎚인데 비하여, 플라즈마 산화 처리 후의 게이트 전극 측면의 산화막 두께는 약 3.3 ㎚ 였다. 즉, 본 실시예에 따르면, 폴리실리콘층에 산화막이 확실히 선택적으로 형성된다. In the gate electrode of the semiconductor device based on this embodiment, the thickness of the oxide film on the side of the polysilicon layer 103 before and after the plasma oxidation treatment was observed by TEM. As a result, the thickness of the oxide film on the side of the gate electrode after the wet cleaning was about 2.0 nm, whereas the thickness of the oxide film on the side of the gate electrode after the plasma oxidation was about 3.3 nm. That is, according to this embodiment, an oxide film is reliably selectively formed on the polysilicon layer.

상기의 결과로부터, 본 실시예에 의해, 폴리실리콘층에는 선택적으로 산화막이 형성되고, 텅스텐층에는 산화막이 추가적으로 형성되지 않는 것을 알 수 있다. 또한, 시간과 처리 온도 등의 조건에 의해, 산화막의 생성을 컨트롤 할 수 있다. From the above results, it can be seen from this embodiment that an oxide film is selectively formed on the polysilicon layer and no oxide film is additionally formed on the tungsten layer. In addition, generation of an oxide film can be controlled by conditions such as time and processing temperature.

노출된 MOS 트랜지스터의 게이트 전극(100)의 측면에 상기한 플라즈마 처리 장치(10)에 의해, 플라즈마 산화 처리 시에 수소 가스를 첨가한다. 이렇게 하면, 라디칼 산화 처리시에 환원 분위기가 형성되어, 텅스텐을 산화시키지 않고 폴리실리콘만을 보다 산화시키는 선택성이 향상된다. Hydrogen gas is added to the side of the gate electrode 100 of the exposed MOS transistor by the plasma processing apparatus 10 described above during the plasma oxidation process. In this way, a reducing atmosphere is formed during the radical oxidation treatment, thereby improving the selectivity of further oxidizing only polysilicon without oxidizing tungsten.

도 5는 수소 가스를 도입하는 경우와 그 유량을 변화시킨 경우에, 텅스텐이 어느 정도 산화되었는지를 XPS 장치에 의한 표면 분석으로 나타내고 있다. 종축은 W와 WO3의 피크 강도이며, 횡축은 결합 강도를 도시한다. 도면 중 ①, ②, ③은 각각 수소 가스를 30, 20, 10 sccm의 유량으로 도입한 경우를 도시한다. 비교를 위해 ④에 아르곤과 산소만의 경우, ⑤에 W의 미처리(산화 처리)의 경우를 도시한다. ①, ②, ③, ④는 Si 기판상의 산화막 두께가 동일하고 3 ㎚ 이다. 이 결과로부터 알 수 있듯이, 텅스텐의 피크인 31∼34 부근의 강도는 수소 가스 유량이 많을수록 높다. 한편으로, 산화 텅스텐의 피크인 35∼39 부근의 강도는 ④나 ⑤의 수소 가스가 없는 처리 방법에 의해 행해진 것일수록 높다. 이에 따라, 수소 가스를 넣은 산소 가스와의 유량비에서 수소 가스가 많을수록 텅스텐이 산화되기 어려운 것을 알 수 있다. FIG. 5 shows the surface analysis by the XPS apparatus to show how much tungsten was oxidized when hydrogen gas was introduced and when the flow rate thereof was changed. The vertical axis is the peak intensity of W and WO 3 , and the horizontal axis shows the bond strength. ①, ②, ③ in the figure show the case where hydrogen gas is introduced at a flow rate of 30, 20, 10 sccm, respectively. For comparison, (4) shows only the case of argon and oxygen, and (5) shows the case of W untreated (oxidation treatment). (1), (2), (3) and (4) have the same oxide film thickness on the Si substrate and are 3 nm. As can be seen from this result, the intensity near 31 to 34, which is the peak of tungsten, is higher as the flow rate of hydrogen gas increases. On the other hand, the intensity near 35-39 which is the peak of tungsten oxide is so high that it is performed by the processing method without hydrogen gas of (4) or (5). Accordingly, it can be seen that the more the hydrogen gas is in the flow rate ratio with the oxygen gas containing the hydrogen gas, the more difficult tungsten is oxidized.

도 6은 수소 가스와 산소 가스의 유량비를 변화시켜, 실리콘 산화막과, 산화 텅스텐막의 형성막 두께를 측정한 결과를 도시하고 있다. 종축은 동일한 처리 시간으로 형성된 실리콘 산화막 및 산화 텅스텐막의 막 두께를 나타내고, 횡축으로 수소 가스 유량/산소 가스 유량의 비를 나타내고 있다. 실리콘의 산화 레이트는 수소 가스 비가 1∼2에 최대가 되는 것을 나타내고, 텅스텐에 대해서는 수소 가스를 도입함으로써 산화막 두께는 감소하며, 유량비가 2 이상에서는, 산화 텅스텐이 거의 형성되지 않는 것을 알 수 있다. 또한, 이 예에서 처리시의 기판 온도는 250℃에서 산소 가스 유량이 100 SCCM, 압력은 6.7 Pa, 플라즈마에의 공급 파워는 2.2 KW이다. FIG. 6 shows the results of measuring the thickness of the formed film of the silicon oxide film and the tungsten oxide film by varying the flow rate ratio of hydrogen gas and oxygen gas. The vertical axis represents the film thickness of the silicon oxide film and the tungsten oxide film formed in the same processing time, and the horizontal axis represents the ratio of the hydrogen gas flow rate / oxygen gas flow rate. The oxidation rate of silicon indicates that the hydrogen gas ratio is at a maximum of 1 to 2, and the thickness of the oxide film is reduced by introducing hydrogen gas into tungsten, and it is understood that tungsten oxide is hardly formed at a flow rate ratio of 2 or more. In this example, the substrate temperature at the time of treatment is 100 SCCM, the pressure is 6.7 Pa, and the supply power to the plasma is 250 KW at 250 ° C.

도 5, 도 6에서, 수소 가스를 도입함으로써, 텅스텐의 산화를 억제할 수 있고, 산소 가스와의 유량비를 제어함으로써, 실리콘만의 선택적 산화를 제어할 수 있다는 것을 알 수 있다. 텅스텐의 산화 억제로서, 바람직한 가스 유량비로서는 1.5 이상, 보다 바람직하게는 2 이상이며, 실리콘의 산화 레이트보다 바람직한 가스 유량비로서는, 0.5 이상이면서 4 이하이다. 이들로부터, 수소 가스 유량/산소 가스 유량의 비는, 1.5 이상으로 하는 것이 바람직하고, 2 이상이면서 4 이하로 하는 것이 더욱 바람직하다. 5 and 6, it can be seen that by introducing hydrogen gas, oxidation of tungsten can be suppressed, and selective oxidation of only silicon can be controlled by controlling the flow rate ratio with oxygen gas. As oxidation suppression of tungsten, as a preferable gas flow rate ratio, it is 1.5 or more, More preferably, it is 2 or more, and as a gas flow rate ratio more preferable than the oxidation rate of silicon, it is 0.5 or more and 4 or less. From these, it is preferable to make ratio of a hydrogen gas flow volume / oxygen gas flow rate into 1.5 or more, and it is more preferable to set it as 4 or less while being 2 or more.

도 7은 실리콘 기판 상에서 8 ㎚ 산화시키는 처리를, 온도를 달리하여 행한 때에, 텅스텐이 어느 정도 산화되었는가를, 도 5와 동일한 XPS 장치에 의한 표면 분석으로 나타내고 있다. 이 때의 Ar/H2/O2 유량은 1000/200/100 SCCM 이며, 압력은 8.0 Pa, 플라즈마에의 공급 파워는 2.2 kW 이다. 이 결과로부터 알 수 있듯이, 텅스텐이 산화된 WO3의 피크 강도는 곡선 A로 나타내는 As-데포짓(depo) 때가 가장 높고, 수소 가스와 산소 가스를 도입한 플라즈마 처리에 의해서, 피착 시나 피착 후에 표면이 자연 산화되어 형성된 산화 텅스텐이 환원되어 있는 것을 알 수 있다. 또한, 동도에서, 곡선 B는 온도가 250℃, 곡선 C는 온도가 300℃, 곡선 D는 온도가 350℃, 곡선 E는 온도가 400℃, 곡선 F는 온도가 600℃의 경우를 도시하고 있다. 본 발명에서는 텅스텐이 급격히 산화되는 온도인 300℃ 이상, 600℃에서도 텅스텐의 산화는 진행되지 않는다는 것을 알 수 있다. FIG. 7 shows how much tungsten was oxidized when the treatment of oxidizing 8 nm on the silicon substrate at different temperatures was performed by surface analysis by the same XPS apparatus as in FIG. 5. At this time, the Ar / H 2 / O 2 flow rate was 1000/200/100 SCCM, the pressure was 8.0 Pa, and the supply power to the plasma was 2.2 kW. As can be seen from this result, the peak intensity of WO 3 in which tungsten is oxidized is highest at the As-depo time indicated by the curve A, and the surface during deposition or after deposition by plasma treatment in which hydrogen gas and oxygen gas are introduced. It turns out that the tungsten oxide formed by this natural oxidation is reduced. Moreover, in the same figure, curve B shows the case where the temperature is 250 degreeC, the curve C is 300 degreeC, the curve D is 350 degreeC, the curve E is 400 degreeC, and the curve F is 600 degreeC. . In the present invention, it can be seen that the oxidation of tungsten does not proceed even at a temperature of 300 ° C. or higher and 600 ° C. at which tungsten is rapidly oxidized.

도 8은 실리콘 기판을 6 ㎚ 산화할 때의, 기판 온도에 대한 실리콘의 산화 레이트 및 산화 시간을 플롯한 것을 도시하고 있다. 이 예에서의 처리 시의 가스 유량 Ar/H2/O2는 1000/200/100 SCCM, 압력은 6.7 Pa, 플라즈마에의 공급 파워는 2.2 KW 이다. 동도에 나타내는 대로, 기판 온도 250℃의 처리에 대해, 500℃의 처리는 약 2배의 산화 속도를 갖고 있고, 동일한 산화량이 필요한 경우, 고온만큼 처리 시간이 짧게 완료한다는 것을 알 수 있다. 또한, 전술한 바와 같이, 실리콘에의 산화막 형성에서는 보다 고온인 쪽이, 우수한 막질을 얻을 수 있고, 패턴의 조밀함에 의해 생기는 산화 레이트의 차가 작아진다. 이 때문에, 처리 온도는 300℃ 이상으 로 하는 것이 바람직하다. FIG. 8 shows a plot of the oxidation rate and oxidation time of silicon versus substrate temperature when oxidizing a silicon substrate at 6 nm. The gas flow rate Ar / H 2 / O 2 at the time of treatment in this example is 1000/200/100 SCCM, the pressure is 6.7 Pa, and the supply power to the plasma is 2.2 KW. As shown in the figure, it can be seen that the treatment at 500 ° C. has a oxidation rate of about twice that of the treatment at the substrate temperature of 250 ° C., and when the same amount of oxidation is required, the processing time is completed as short as high temperature. In addition, as described above, in the formation of the oxide film on silicon, the higher the temperature, the better the film quality can be obtained, and the difference in the oxidation rate caused by the compactness of the pattern becomes smaller. For this reason, it is preferable to make process temperature into 300 degreeC or more.

이상, 본 발명의 실시형태 및 실시예에 대해서 몇 개의 예에 기초하여 설명했지만, 본 발명은 이들의 실시예에 (전혀) 한정되지 않고, 특허 청구의 범위가 나타내는 기술적 사상의 범주에서 변경 가능한 것이다. 예컨대, 게이트 전극은 폴리실리콘과 텅스텐을 적층한 것에 대해 설명하고 있지만, 텅스텐, 다른 고융점 전극 재료 또는 이들의 실리사이드만으로 이루어지는 단층이라도 좋다. 또한, 트랜지스터의 게이트 전극 이외로도 적용 가능하고, 텅스텐층 이외의 메탈층에의 산화를 억제하면서 실리콘을 포함하는 층, 예컨대 폴리실리콘 등의 층을 선택적으로 산화시킬 필요가 있는 각종의 반도체 제조에 적용 가능하다.  As mentioned above, although embodiment and Example of this invention were described based on some examples, this invention is not limited to these Examples at all, It can change in the range of the technical idea represented by a claim. . For example, the gate electrode is described by laminating polysilicon and tungsten, but a single layer composed only of tungsten, another high melting point electrode material, or silicides thereof may be used. In addition, it can be applied to other than the gate electrode of the transistor, and in the manufacture of various semiconductors in which it is necessary to selectively oxidize a layer containing silicon, for example, a layer of polysilicon, while suppressing oxidation to a metal layer other than the tungsten layer. Applicable

이상 설명한 바와 같이, 플라즈마 처리에 의해 게이트 전극 등의 표면을 산화 처리하기 때문에, 텅스텐 또는 텅스텐 실리사이드층을 산화시키지 않고서, 폴리실리콘 등의 다른 층을 선택적으로 산화하는 것이 가능해진다.  As described above, since the surface of the gate electrode or the like is oxidized by plasma treatment, other layers such as polysilicon can be selectively oxidized without oxidizing the tungsten or tungsten silicide layer.

본 발명에 따른 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법은 반도체 장치의 제조를 행하는 반도체 제조 산업 등에서 사용하는 것이 가능하다. 따라서, 산업상의 이용 가능성을 갖는다. The semiconductor device manufacturing method and plasma oxidation treatment method according to the present invention can be used in the semiconductor manufacturing industry or the like for producing semiconductor devices. Thus, it has industrial applicability.

Claims (9)

반도체 기판 상에, 텅스텐을 주성분으로 하는 막과, 이 텅스텐을 주성분으로 하는 막과는 다른 성분의 막을 형성함으로써 소정의 반도체 장치를 제조하는 방법에서, In a method of manufacturing a predetermined semiconductor device by forming a film containing tungsten as a main component and a film having a different component from the film containing tungsten as a main component on a semiconductor substrate, 상기 반도체 기판 상에, 상기 텅스텐을 주성분으로 하는 막과는 다른 성분의 막으로 이루어지는 제1 층을 형성하는 공정과, Forming a first layer on the semiconductor substrate, the first layer comprising a film of a component different from the film containing tungsten as a main component; 상기 반도체 기판 상에, 텅스텐을 주성분으로 하는 막으로 이루어지는 제2 의 층을 형성하는 공정과, Forming a second layer of a film containing tungsten as a main component on the semiconductor substrate; 산소 가스와 수소 가스를 함유하는 처리 가스를 이용하여, 처리 온도를 300℃ 이상으로 한 플라즈마 처리에 의해, 상기 제1 층의 노출면에 산화막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법. A step of forming an oxide film on the exposed surface of the first layer by a plasma treatment at which the treatment temperature is 300 ° C. or more using a process gas containing oxygen gas and hydrogen gas. Manufacturing method. 제1항에 있어서, 상기 반도체 장치는 트랜지스터이며, 상기 제1 층 및 제2 층에 의해서 게이트 전극이 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is a transistor, and a gate electrode is formed by the first layer and the second layer. 제1항 또는 제2항에 있어서, 상기 제2 층은 텅스텐층 또는 텅스텐 실리사이드층인 것을 특징으로 하는 반도체 장치의 제조 방법. The method for manufacturing a semiconductor device according to claim 1 or 2, wherein the second layer is a tungsten layer or a tungsten silicide layer. 제1항 또는 제2항에 있어서, 상기 제1 층은 실리콘층인 것을 특징으로 하는 반도체 장치의 제조 방법. The method of manufacturing a semiconductor device according to claim 1 or 2, wherein the first layer is a silicon layer. 제1항 또는 제2항에 있어서, 상기 처리 가스의 산소 가스에 대한 수소 가스의 유량비(수소 가스 유량/산소 가스 유량)을 1.5 이상으로 하는 것을 특징으로 하는 반도체 장치의 제조 방법. The semiconductor device manufacturing method according to claim 1 or 2, wherein a flow rate ratio (hydrogen gas flow rate / oxygen gas flow rate) of hydrogen gas to oxygen gas of the processing gas is 1.5 or more. 제1항 또는 제2항에 있어서, 상기 처리 가스의 산소 가스에 대한 수소 가스의 유량비(수소 가스 유량/산소 가스 유량)을 2 이상 4 이하로 하는 것을 특징으로 하는 반도체 장치의 제조 방법. The semiconductor device manufacturing method according to claim 1 or 2, wherein a flow rate ratio (hydrogen gas flow rate / oxygen gas flow rate) of hydrogen gas to oxygen gas of the processing gas is 2 or more and 4 or less. 텅스텐을 주성분으로 하는 막과, 이 텅스텐을 주성분으로 하는 막과는 다른 성분의 막이 형성된 반도체 기판의, 상기 텅스텐을 주성분으로 하는 막과는 다른 성분의 막을 플라즈마 산화 처리하는 방법으로서, A method of plasma oxidizing a film of a component different from the film containing tungsten as a main component of a semiconductor substrate on which a film containing tungsten as a main component and a film of a component different from the film containing tungsten as a main component is formed, 산소 가스와 수소 가스를 함유하는 처리 가스를 이용하여, 처리 온도를 300℃ 이상으로 한 플라즈마 처리에 의해, 상기 텅스텐을 주성분으로 하는 막과는 다른 성분의 막의 노출면에 산화막을 형성하는 것을 특징으로 하는 플라즈마 산화 처리 방법. An oxide film is formed on the exposed surface of a film of a component different from the film containing tungsten as a main component by a plasma treatment having a processing temperature of 300 ° C. or more using a processing gas containing oxygen gas and hydrogen gas. Plasma oxidation treatment method. 제7항에 있어서, 상기 처리 가스의 산소 가스에 대한 수소 가스의 유량비(수 소 가스 유량/산소 가스 유량)를 1.5 이상으로 하는 것을 특징으로 하는 플라즈마 산화 처리 방법. The plasma oxidation treatment method according to claim 7, wherein a flow rate ratio (hydrogen gas flow rate / oxygen gas flow rate) of hydrogen gas to oxygen gas of the processing gas is 1.5 or more. 제7항에 있어서, 상기 처리 가스의 산소 가스에 대한 수소 가스의 유량비(수소 가스 유량/산소 가스 유량)를 2 이상 4 이하로 하는 것을 특징으로 하는 플라즈마 산화 처리 방법. The plasma oxidation treatment method according to claim 7, wherein a flow rate ratio (hydrogen gas flow rate / oxygen gas flow rate) of hydrogen gas to oxygen gas of the processing gas is 2 or more and 4 or less.
KR1020067016283A 2004-03-01 2004-03-01 Method for manufacturing semiconductor device and plasma oxidation method KR100935380B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067016283A KR100935380B1 (en) 2004-03-01 2004-03-01 Method for manufacturing semiconductor device and plasma oxidation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020067016283A KR100935380B1 (en) 2004-03-01 2004-03-01 Method for manufacturing semiconductor device and plasma oxidation method

Publications (2)

Publication Number Publication Date
KR20060115915A true KR20060115915A (en) 2006-11-10
KR100935380B1 KR100935380B1 (en) 2010-01-08

Family

ID=37653081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016283A KR100935380B1 (en) 2004-03-01 2004-03-01 Method for manufacturing semiconductor device and plasma oxidation method

Country Status (1)

Country Link
KR (1) KR100935380B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3350246B2 (en) * 1994-09-30 2002-11-25 株式会社東芝 Method for manufacturing semiconductor device
JP2000332245A (en) * 1999-05-25 2000-11-30 Sony Corp MANUFACTURE OF SEMICONDUCTOR DEVICE AND MANUFACTURE OF p-TYPE SEMICONDUCTOR ELEMENT

Also Published As

Publication number Publication date
KR100935380B1 (en) 2010-01-08

Similar Documents

Publication Publication Date Title
US20060003565A1 (en) Method and apparatus for manufacturing semiconductor device
TWI388004B (en) A semiconductor device manufacturing method, a plasma oxidation treatment method, and a plasma processing apparatus
JP4633729B2 (en) Semiconductor device manufacturing method and plasma oxidation processing method
KR100980528B1 (en) Metal film decarbonizing method, film forming method and semiconductor device manufacturing method
JP5073645B2 (en) Plasma oxidation processing method and semiconductor device manufacturing method
KR101244590B1 (en) Plasma cvd method, method for forming silicon nitride film and method for manufacturing semiconductor device
TWI402912B (en) Manufacturing method of insulating film and manufacturing method of semiconductor device
KR100810794B1 (en) Plasma processing apparatus
KR101028625B1 (en) Method for nitriding substrate and method for forming insulating film
JP2006135161A (en) Method and apparatus for forming insulating film
US7981785B2 (en) Method for manufacturing semiconductor device and plasma oxidation method
JP2010087187A (en) Silicon oxide film and method of forming the same, computer-readable storage, and plasma cvd apparatus
WO2010038887A1 (en) Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device
KR100935380B1 (en) Method for manufacturing semiconductor device and plasma oxidation method
KR100883696B1 (en) Plasma processing apparatus
WO2010038888A1 (en) Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
TW200531123A (en) Manufacturing method of semiconductor device, and plasma oxidation treatment method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 11