KR20060110518A - Lcd and method of fabricating of the same - Google Patents

Lcd and method of fabricating of the same Download PDF

Info

Publication number
KR20060110518A
KR20060110518A KR1020050032826A KR20050032826A KR20060110518A KR 20060110518 A KR20060110518 A KR 20060110518A KR 1020050032826 A KR1020050032826 A KR 1020050032826A KR 20050032826 A KR20050032826 A KR 20050032826A KR 20060110518 A KR20060110518 A KR 20060110518A
Authority
KR
South Korea
Prior art keywords
wiring
gate wiring
substrate
switching element
gate
Prior art date
Application number
KR1020050032826A
Other languages
Korean (ko)
Inventor
이규태
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050032826A priority Critical patent/KR20060110518A/en
Publication of KR20060110518A publication Critical patent/KR20060110518A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

An LCD and a manufacturing method thereof are provided to prevent image quality deterioration caused by a slip of a column spacer by forming a recess pattern having an uneven section as a slip preventing pattern on an insulating layer of an array substrate contacting a column spacer. A gate line(102) and a data line(116) intersect each other on a substrate(100) and define a pixel region. A switching device is configured at an intersection of the gate line and the data line. An insulating layer is placed on the switching device, the gate line and the data line, and has a slip preventing pattern(124). A pixel electrode(126) is placed in the pixel region, and is connected to the switching device.

Description

액정표시장치 및 그 제조방법{LCD and method of fabricating of the same}LCD and its manufacturing method {LCD and method of fabricating of the same}

도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 분해 사시도이고,1 is an exploded perspective view schematically illustrating a configuration of a general liquid crystal display device;

도 2는 종래에 따른 액정표시장치의 구성을 개략적으로 도시한 단면도이고,2 is a cross-sectional view schematically showing a configuration of a liquid crystal display according to the related art.

도 3은 듀얼 구조의 컬럼스페이서를 포함하는 액정표시장치의 구성을 도시한 도면이고,3 is a diagram illustrating a configuration of a liquid crystal display including a dual column spacer;

도 4는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 한 화소를 확대한 평면도이고,4 is an enlarged plan view of one pixel of an array substrate for a liquid crystal display device according to a first embodiment of the present invention;

도 5a 내지 도 5f는 도 4의 Ⅴ-Ⅴ를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이고,5A to 5F are cross-sectional views taken along the line VV of FIG. 4 and shown in the process sequence of the present invention.

도 6은 본 발명의 제 1 실시예에 따른 액정표시장치의 구성을 개략적으로 도시한 단면도이고,6 is a cross-sectional view schematically illustrating a configuration of a liquid crystal display device according to a first embodiment of the present invention;

도 7은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 확대한 확대 평면도이고,FIG. 7 is an enlarged plan view illustrating an enlarged pixel of an array substrate for a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention;

도 8은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치의 구성을 개략적으로 도시한 단면도이고,8 is a cross-sectional view schematically showing the configuration of a transverse electric field type liquid crystal display device according to a second embodiment of the present invention;

도 9는 미끄럼 방지패턴의 또 다른 예를 도시한 단면도이다.9 is a cross-sectional view showing still another example of the anti-slip pattern.

<도면의 간단한 설명><Brief Description of Drawings>

100 : 기판 102 : 게이트 배선100: substrate 102: gate wiring

104 : 게이트 전극 112 : 소스 전극104: gate electrode 112: source electrode

114 : 드레인 전극 116 : 데이터 배선114: drain electrode 116: data wiring

126 : 화소 전극126: pixel electrode

본 발명은 액정표시장치에 관한 것으로 특히, 컬럼 스페이서와 이것의 미끄럼 방지패턴을 포함하는 액정표시장치와 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device including a column spacer and an anti-slip pattern thereof and a method of manufacturing the same.

일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.In general, a liquid crystal display device displays an image by using optical anisotropy and birefringence characteristics of liquid crystal molecules. When an electric field is applied, the alignment of liquid crystals is changed, and the characteristics of light transmission vary according to the arrangement direction of the changed liquid crystals.

일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 상기 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하 는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates on which electric field generating electrodes are formed so that the surfaces on which the two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and then applying a voltage to the two electrodes. By moving the liquid crystal molecules by the electric field is a device that represents the image by the transmittance of light that changes accordingly.

도 1은 종래에 따른 액정표시장치를 개략적으로 도시한 도면이다.1 is a view schematically showing a liquid crystal display according to the related art.

도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 컬러필터(8)와 각 서브 컬러필터(8)사이에 구성된 블랙 매트릭스(6)와, 상기 컬러필터(8)와 블랙매트릭스(6)의 상부에 공통 전극(18)이 구성된 상부기판(5)과, 화소영역(P)이 정의되고 화소영역에는 화소전극(17)과 스위칭 소자(T)가 구성되며 화소영역(P)의 주변으로 어레이배선이 구성된 하부기판(22)과, 상부기판(5)과 하부기판(22) 사이에는 충진된 액정(14)으로 구성된다.As shown, a general color liquid crystal display device 11 includes a black matrix 6 formed between a color filter 8 and each sub color filter 8, and a color matrix of the color filter 8 and the black matrix 6. An upper substrate 5 having a common electrode 18 formed thereon and a pixel region P are defined, and a pixel electrode 17 and a switching element T are formed in the pixel region, and are arranged around the pixel region P. The lower substrate 22 having wiring is formed, and the liquid crystal 14 filled between the upper substrate 5 and the lower substrate 22.

상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(T)를 교차하여 지나가는 게이트 배선(13)과 데이터 배선(15)이 형성된다.The lower substrate 22 is also referred to as an array substrate, and the thin film transistor T, which is a switching element, is positioned in a matrix type, and the gate wiring 13 passing through the plurality of thin film transistors T is crossed. ) And data wirings 15 are formed.

이때, 상기 화소영역(P)은 상기 게이트 배선(13)과 데이터 배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.In this case, the pixel area P is an area defined by the gate line 13 and the data line 15 crossing each other, and a transparent pixel electrode 17 is formed on the pixel area P as described above.

상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다. The pixel electrode 17 uses a transparent conductive metal having a relatively high transmittance of light, such as indium-tin-oxide (ITO).

상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(CST)가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐패시터(CST)의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 아일랜드 형상의 금속패턴(30)을 사용한다.A storage capacitor CST connected in parallel with the pixel electrode 17 is formed on the gate line 13, and a portion of the gate line 13 is used as the first electrode of the storage capacitor CST, and a second As an electrode, an island-shaped metal pattern 30 formed of the same material as the source and drain electrodes is used.

이때, 상기 금속패턴(30)은 화소 전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다. In this case, the metal pattern 30 is configured to be in contact with the pixel electrode 17 to receive a signal of the pixel electrode.

전술한 바와 같은 구성에서 도시하지는 않았지만 상기 제 1 기판(22)과 제 2 기판(5)의 사이에는 두 기판 사이의 갭(gap)을 유지하기 위해 스페이서(spacer)를 형성하게 되며, 상기 스페이서(spacer)는 산포방식으로 뿌려져 구성되는 구형상의 스페이서 또는 컬러필터 기판 및 어레이기판에 직접 형성하는 기둥형상의 스페이서(column spacer)를 구성한다.Although not shown in the above-described configuration, a spacer is formed between the first substrate 22 and the second substrate 5 to maintain a gap between the two substrates. The spacer comprises a spherical spacer or a color filter substrate and a columnar spacer formed directly on the array substrate.

이에 대해, 이하 도 2를 참조하여 설명한다.This will be described below with reference to FIG. 2.

도 2는 도 1의 Ⅱ-Ⅱ를 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

도시한 바와 같이, 제 1 기판(22)은 스위칭 영역(S)을 포함하는 화소 영역(P)과 스토리지 영역(C)으로 정의된다.As illustrated, the first substrate 22 is defined as a pixel area P including a switching area S and a storage area C. FIG.

상기 스위칭 영역(S)에는 게이트 전극(32)과 액티브층(34)과 소스 전극(36)과 드레인 전극(38)으로 구성된 박막트랜지스터(T)가 구성되고, 상기 화소 영역(P)에는 투명한 화소 전극(17)이 구성된다.The switching region S includes a thin film transistor T including a gate electrode 32, an active layer 34, a source electrode 36, and a drain electrode 38, and a transparent pixel in the pixel region P. The electrode 17 is configured.

상기 스토리지 영역(C)에는 게이트 배선(13)을 제 1 전극으로 하고, 상기 게이트 배선(13)의 상부에 섬형상으로 구성되고 상기 화소 전극(17)과 접촉하는 금속패턴(30)을 제 2 전극으로 하는 스토리지 캐패시터(CST)가 구성된다.In the storage region C, the gate wiring 13 is used as the first electrode, and the metal pattern 30 formed in an island shape on the gate wiring 13 and in contact with the pixel electrode 17 is second. A storage capacitor CST serving as an electrode is configured.

이때, 상기 스토리지 캐패시터(CST)는 다양한 구조 및 형태로 구성될 수 있다.In this case, the storage capacitor CST may be configured in various structures and shapes.

상기 제 1 기판(22)과 액정층(14)을 사이에 두고 이격된 제 2 기판(5)의 마주보는 일면에는 상기 박막트랜지스터(T)와 게이트 배선 및 데이터 배선(13, 15)에 대응하여 블랙매트릭스(6)가 구성되고, 상기 화소 영역(P)에 대응하는 면에는 컬러필터(7a,7b,7c)가 구성된다.On one surface of the second substrate 5 spaced apart from each other with the first substrate 22 and the liquid crystal layer 14 interposed therebetween, the thin film transistor T, the gate wiring, and the data wiring 13 and 15 may correspond to each other. The black matrix 6 is configured, and the color filters 7a, 7b, and 7c are formed on the surface corresponding to the pixel region P. As shown in FIG.

상기 컬러필터(7a,7b,7c)와 블랙매트릭스(6)가 구성된 기판(22)의 전면에는 투명한 공통전극(18)이 구성된다.A transparent common electrode 18 is formed on the entire surface of the substrate 22 including the color filters 7a, 7b, and 7c and the black matrix 6.

전술한 구성에서, 상기 박막트랜지스터(T)와 상기 화소 영역(P)의 일부에 대응하는 공통 전극(18)의 하부에 컬럼 스페이서(20)를 형성한다.In the above-described configuration, the column spacer 20 is formed under the common electrode 18 corresponding to the thin film transistor T and the portion of the pixel region P.

상기 컬럼 스페이서(20)는 일반적으로, 상기 컬러필터(7a,7b,7c)와 블랙매트릭스(6)를 포함하는 제 2 기판(5)에 형성되며, 감광성 수지를 도포한 후 마스크 공정을 통해 노광하고 현상하는 방식으로 그 형상을 제작하게 된다.The column spacer 20 is generally formed on the second substrate 5 including the color filters 7a, 7b and 7c and the black matrix 6, and is exposed through a mask process after applying a photosensitive resin. The shape is produced by developing.

그런데, 전술한 바와 같이 구성된 액정패널에서 터치 불량 및 중력 불량이 발생한다.However, a touch failure and a gravity failure occur in the liquid crystal panel configured as described above.

상기 터치 불량은 액정패널에 외부로부터 압력이 가해졌을 경우, 컬럼 스페이서의 밀림(sliding)으로 인해 액정의 배향이 흐트러져 나타나는 화질불량을 말하며, 상기 중력 불량은 액정패널을 세웠을 경우 액정이 한 방향으로 이동하여 나타나는 화질불량을 말한다.The touch failure refers to a poor image quality when liquid crystal panels are distorted due to sliding of column spacers when pressure is applied to the liquid crystal panel from the outside, and the gravity failure indicates that the liquid crystal moves in one direction when the liquid crystal panel is erected. It is a poor image quality that appears.

그런데, 근래에는 이러한 화질불량을 방지하기 위해, 듀얼컬럼 구조가 제안되었다. However, in recent years, in order to prevent such picture quality defects, a dual column structure has been proposed.

이에 대해, 이하 도 3을 참조하여 설명한다.This will be described below with reference to FIG. 3.

도 3에 도시한 바와 같이, 듀얼 컬럼스페이서는 어레이부가 형성된 제 1 기판(60)과, 컬러필터(미도시)와 블랙매트릭스(82)가 형성된 제 2 기판(80)의 갭(gap)을 유지하기 위한 제 1 컬럼스페이서(84a)와, 앞서 언급한 화질불량을 방지하기 위한 기능을 하는 제 2 컬럼스페이서(84b)로 구성된다.As shown in FIG. 3, the dual column spacer maintains a gap between the first substrate 60 on which the array portion is formed and the second substrate 80 on which the color filter (not shown) and the black matrix 82 are formed. It consists of a first column spacer 84a for the purpose of operation, and a second column spacer 84b that functions to prevent the above-mentioned poor image quality.

이때, 상기 제 1 컬럼스페이서(84a)와 제 2 컬럼스페이서(84b)는 비표시 영역에 위치하게 되는데 특히, 어레이 배선(미도시)과 블랙매트릭스(82)사이에 위치하게 된다.In this case, the first column spacer 84a and the second column spacer 84b are positioned in the non-display area. In particular, the first column spacer 84a and the second column spacer 84b are positioned between the array wiring (not shown) and the black matrix 82.

이때, 상기 제 2 컬럼스페이서(84b)는 상기 갭 유지 기능을 하는 제 1 컬럼스페이서(84a)와 같이 패널의 전면에 대해 골고루 형성할 수도 있고, 필요에 따라 부분적으로 형성할 수도 있다.In this case, the second column spacer 84b may be formed evenly with respect to the entire surface of the panel like the first column spacer 84a having the gap holding function, or may be partially formed as necessary.

또한, 한쪽 기판에 맞닿아 구성될 수도 있고, 약간의 공간을 두고 이격되어 구성될 수도 있다.In addition, it may be configured to be in contact with one substrate, it may be configured to be spaced apart a little space.

그런데, 전술한 구조는 액정(미도시)이 한쪽으로 흘러 발생하는 중력불량은 최소화 할 수 있으나, 외부로부터 패널에 압력이 가해졌을 경우, 상기 컬럼스페이서(84a,84b)의 밀림에 의한 액정의 이상 배향으로 화질에 이상이 발생하는 터치 불량 문제는 화질에 심각한 영향을 미치게 되는 문제가 있다.However, the above-described structure can minimize the gravity failure caused by the flow of liquid crystal (not shown) to one side, but when the pressure is applied to the panel from the outside, the abnormality of the liquid crystal due to the sliding of the column spacers 84a and 84b. The problem of touch failure in which an abnormality occurs in the image quality due to the alignment has a problem that seriously affects the image quality.

본 발명은 전술한 문제를 해결하기 위한 목적으로 제안된 것으로, 상기 컬럼스페이서의 밀림을 방지하기 위해, 컬럼 스페이서가 맞닿는 어레이 기판의 표면에 절연막층을 음각 패턴하여 미끄럼 방지구조를 형성하는 것을 특징으로 한다.The present invention has been proposed for the purpose of solving the above-mentioned problem, in order to prevent the column spacer from sliding, by forming an insulating layer on the surface of the array substrate to which the column spacer abuts to form a non-slip structure do.

이와 같이 하면, 액정패널에 외부로부터 압력이 가해졌을 경우, 컬럼스페이서가 밀리는 것을 최소화 할 수 있어 화질불량을 최소화 할 수 있다.In this way, when pressure is applied from the outside to the liquid crystal panel, the column spacer can be minimized and the image quality defect can be minimized.

전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 The array substrate for a liquid crystal display device according to the present invention for achieving the above object is

기판과; 상기 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차 지점에 구성된 스위칭 소자와; 상기 스위칭 소자와 게이트 배선 및 데이터 배선의 상부에 위치하고, 미끄럼 방지패턴이 형성된 절연막과; 상기 화소 영역에 위치하고, 상기 스위칭 소자와 연결된 화소 전극을 포함한다.A substrate; Gate wiring and data wiring crossing the substrate to define a pixel region; A switching element configured at an intersection point of said gate wiring and data wiring; An insulating film disposed on the switching element, the gate wiring, and the data wiring and having an anti-slip pattern; And a pixel electrode positioned in the pixel area and connected to the switching element.

상기 스위칭 소자는 상기 게이트 배선과 연결된 게이트 전극과, 게이트 전극 상부의 액티브층 및 오믹 콘택층과, 상기 오믹 콘택층 상부에 위치하고 상기 데이터 배선과 연결된 소스 전극과, 이와 이격된 드레인 전극으로 구성된 박막트랜지스터인 것을 특징으로 한다.The switching element includes a thin film transistor including a gate electrode connected to the gate wiring, an active layer and an ohmic contact layer on the gate electrode, a source electrode located on the ohmic contact layer and connected to the data wiring, and a drain electrode spaced apart from the drain electrode. It is characterized by that.

상기 미끄럼 방지패턴은 단면이 요철 형상인 음각패턴인 것을 특징으로 하며, 상기 미끄럼 방지패턴은 상기 게이트 배선에 대응하는 절연막에 구성된 것을 특징으로 한다.The anti-slip pattern may be an intaglio pattern having a concave-convex shape in cross section, and the anti-slip pattern may be formed in an insulating film corresponding to the gate wiring.

본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 게이트 배선과 제 1 절연막을 형성하는 단계와; 상기 제 1 절연막을 사이에 두고 상 기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차 지점에 스위칭 소자를 형성하는 단계와; 상기 스위칭 소자와 데이터 배선의 상부에 제 2 절연막을 형성하고, 상기 제 1 및 제 2 절연막의 적층부에 미끄럼 방지패턴을 형성하는 단계와; 상기 화소 영역에 대응하여 화소 전극을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing an array substrate for a liquid crystal display device, the method including forming a gate wiring and a first insulating film on the substrate; Forming a data line crossing the gate line with the first insulating layer interposed therebetween to define a pixel area; Forming a switching element at an intersection point of the gate wiring and the data wiring; Forming a second insulating film on the switching element and the data wiring, and forming a non-slip pattern on the stacked portion of the first and second insulating films; Forming a pixel electrode corresponding to the pixel area.

상기 미끄럼 방지패턴은 상기 게이트 배선에 대응하는 제 2 절연막에 형성된 것을 특징으로 하며, 상기 미끄럼 방지패턴을 형성하는 단계는, 상기 제 2 절연막의 상부에 감광층을 형성하는 단계와; 상기 감광층의 상부에 상기 스위칭 소자의 일부에 대응하여 위치하는 투과부와, 상기 게이트 배선의 일부에 대응하여 위치하는 반투과부와, 차단부로 구성된 마스크를 위치시키는 단계와; 상기 마스크의 상부로 빛을 조사하여 하부의 감광층을 노광하고 현상하여, 상기 스위칭 소자의 일부에 대응하는 상부의 제 2 절연막을 노출하고, 상기 게이트 배선의 일부 영역에서는 상부로부터 일부만이 제거되어 패턴된 감광층을 형성하는 단계와; 상기 노출된 제 2 절연막을 식각하여, 상기 스위칭 소자의 일부를 노출하는 동안, 상기 게이트 배선에 대응하여 낮은 높이로 형성된 부분은 완전히 제거되고 그 하부의 제 2 절연막 또한 부분적으로 제거되어, 상기 제 2 절연막에 요철형상의 단면을 갖는 음각패턴을 형성하는 단계와; 상기 남겨진 감광패턴을 제거하는 단계를 포함한다.The anti-slip pattern is formed on a second insulating film corresponding to the gate wiring, and the forming of the anti-slip pattern includes: forming a photosensitive layer on the second insulating film; Placing a mask formed on the photosensitive layer, the mask including a transmissive part corresponding to a part of the switching element, a transflective part corresponding to a part of the gate wiring, and a blocking part; The light is irradiated to the upper part of the mask to expose and develop the lower photosensitive layer to expose the second insulating layer on the upper part corresponding to a part of the switching element. Forming a photosensitive layer; While the exposed second insulating film is etched to expose a portion of the switching element, a portion formed at a lower height corresponding to the gate wiring is completely removed, and a lower second insulating film is also partially removed. Forming an intaglio pattern having a concave-convex cross section in the insulating film; Removing the remaining photosensitive pattern.

상기 미끄럼 방지패턴은 상기 제 1 및 제 2 절연막을 동시에 식각하여 형성할 수도 있다.The anti-slip pattern may be formed by simultaneously etching the first and second insulating layers.

본 발명의 특징에 따른 액정표시장치는 이격하여 구성된 제 1 기판과 제 2 기판과; 상기 제 1 기판의 마주보는 일면에 구성되고, 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차 지점에 구성된 스위칭 소자와; 상기 스위칭 소자와 게이트 배선 및 데이터 배선의 상부에 위치하고, 미끄럼 방지패턴이 형성된 절연막과; 상기 화소 영역에 위치하고, 상기 스위칭 소자와 연결된 화소 전극과; 상기 게이트 배선 및 데이터 배선에 대응하는 제 2 기판의 마주보는 일면에 구성된 빛 차단수단(블랙매트릭스)과; 상기 화소 영역에 대응하여 구성된 컬러필터와; 상기 블랙매트릭스 및 컬러필터의 전면에 구성된 공통 전극과; 상기 블랙매트릭스에 대응하여 구성되고, 상기 미끄럼 방지패턴과 맞닿아 위치하는 컬럼스페이서를 포함한다.According to an aspect of the present invention, there is provided a liquid crystal display device comprising: a first substrate and a second substrate spaced apart from each other; Gate wiring and data wiring formed on one surface of the first substrate facing each other and crossing each other to define a pixel region; A switching element configured at an intersection point of said gate wiring and data wiring; An insulating film disposed on the switching element, the gate wiring, and the data wiring and having an anti-slip pattern; A pixel electrode positioned in the pixel region and connected to the switching element; Light blocking means (black matrix) formed on one surface of the second substrate corresponding to the gate wiring and the data wiring; A color filter configured to correspond to the pixel area; A common electrode formed on the front surface of the black matrix and the color filter; And a column spacer configured to correspond to the black matrix and positioned in contact with the non-slip pattern.

상기 미끄럼 방지패턴은 게이트 배선에 대응하여 형성된 것을 특징으로 한다.The anti-slip pattern is formed corresponding to the gate wiring.

본 발명의 특징에 따른 횡전계 방식 액정표시장치용 어레이 기판은 기판과; 상기 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차 지점에 구성된 스위칭 소자와; 상기 스위칭 소자와 게이트 배선 및 데이터 배선의 상부에 위치하고, 미끄럼 방지패턴이 형성된 절연막과; 상기 화소 영역에 위치하고, 상기 스위칭 소자와 연결된 화소 전극과, 화소전극과 평행하게 이격하여 구성된 공통 전극을 포함한다.An array substrate for a transverse electric field type liquid crystal display device according to an aspect of the present invention includes a substrate; Gate wiring and data wiring crossing the substrate to define a pixel region; A switching element configured at an intersection point of said gate wiring and data wiring; An insulating film disposed on the switching element, the gate wiring, and the data wiring and having an anti-slip pattern; The pixel electrode may include a pixel electrode connected to the switching element and spaced apart from and parallel to the pixel electrode.

본 발명이 특징에 따른 횡전계 방식 액정표시장치는 이격하여 구성된 제 1 기판과 제 2 기판과; 상기 제 1 기판의 마주보는 일면에 구성되고, 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 데이터 배선 의 교차 지점에 구성된 스위칭 소자와; 상기 스위칭 소자와 게이트 배선 및 데이터 배선의 상부에 위치하고, 미끄럼 방지패턴이 형성된 절연막과; 상기 화소 영역에 위치하고, 상기 스위칭 소자와 연결된 화소 전극과 이와는 평행하게 이격된 공통 전극과; 상기 게이트 배선 및 데이터 배선에 대응하는 제 2 기판의 마주보는 일면에 구성된 빛 차단수단(블랙매트릭스)과; 상기 화소 영역에 대응하여 구성된 컬러필터와; 상기 블랙매트릭스에 대응하여 구성 되고, 상기 미끄럼 방지패턴과 맞닿아 구성된 컬럼스페이서를 포함한다.According to an aspect of the present invention, there is provided a transverse electric field type liquid crystal display device comprising: a first substrate and a second substrate spaced apart from each other; Gate wiring and data wiring formed on one surface of the first substrate facing each other and crossing each other to define a pixel region; A switching element configured at an intersection point of said gate wiring and data wiring; An insulating film disposed on the switching element, the gate wiring, and the data wiring and having an anti-slip pattern; A common electrode positioned in the pixel region and spaced apart from and parallel to the pixel electrode connected to the switching element; Light blocking means (black matrix) formed on one surface of the second substrate corresponding to the gate wiring and the data wiring; A color filter configured to correspond to the pixel area; And a column spacer configured to correspond to the black matrix and configured to contact the non-slip pattern.

이하 첨부한 도면을 참조하여, 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

-- 실시예 --Example

도 4는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 한 화소를 확대한 확대 평면도이다.4 is an enlarged plan view of an enlarged view of one pixel of an array substrate for a liquid crystal display according to a first exemplary embodiment of the present invention.

도시한 바와 같이, 본 발명에 따른 액정표시장치용 어레이 기판은, 기판(100)상에 제 1 방향과 제 2 방향으로 교차하여 화소 영역(P) 정의하는 게이트 배선(102)과 데이터 배선(116)을 구성한다. As shown, the array substrate for a liquid crystal display device according to the present invention includes a gate wiring 102 and a data wiring 116 crossing the first and second directions on the substrate 100 to define the pixel region P. As shown in FIG. ).

상기 게이트 배선(102)과 데이터 배선(116)의 교차지점에는 게이트 전극(104)과 액티브층(108,및 오믹 콘택층)과 소스 전극(112)과 드레인 전극(114)을 포함하는 박막트랜지스터(T)를 구성한다.A thin film transistor including a gate electrode 104, an active layer 108, and an ohmic contact layer, a source electrode 112, and a drain electrode 114 at an intersection point of the gate line 102 and the data line 116 ( Constitute T).

상기 화소 영역(P)에는 상기 드레인 전극(114)과 접촉하는 화소 전극(126)을 구성 한다.In the pixel region P, a pixel electrode 126 in contact with the drain electrode 114 is formed.

이때, 상기 게이트 배선(102)과 데이터 배선(116)은 게이트 절연막(미도시)을 사이에 두고 위치하게 되고, 상기 화소 전극(126)은 상기 데이터 배선(116)과 보호막(미도시)을 사이에 두고 위치하게 된다. In this case, the gate line 102 and the data line 116 are positioned with a gate insulating layer (not shown) interposed therebetween, and the pixel electrode 126 is disposed between the data line 116 and a passivation layer (not shown). Will be placed in.

따라서, 상기 게이트 배선(102)의 상부는 단면적으로 상기 게이트 절연막과 보호막이 적층된 형상이고, 상기 데이터 배선(116)은 상기 보호막이 적층된 형상이다.Accordingly, the upper portion of the gate wiring 102 has a cross-sectional shape in which the gate insulating film and the protective film are stacked, and the data wiring 116 has a shape in which the protective film is stacked.

전술한 구성에서 특징적인 것은, 상기 게이트 배선(102)의 상부에 적층한 보호막(미도시)을 음각 패턴하여 미끄럼 방지구조(124)를 형성하는 것이다.A characteristic feature of the above-described configuration is to form a non-slip structure 124 by engraving a protective film (not shown) stacked on the gate wiring 102 in an intaglio pattern.

상기 미끄럼 방지 구조(124)는 상기 게이트 배선(102)의 일부 영역에 대응하도록 형성한다.The anti-slip structure 124 is formed to correspond to a portion of the gate wiring 102.

상기 미끄럼 방지구조(124)는 도시하지 않았지만, 상기 어레이 기판과 합착된 컬러필터 기판(미도시)에 형성한 컬럼 스페이서(미도시)가 맞닿는 부분이다.Although not illustrated, the non-slip structure 124 is a portion where the column spacer (not shown) formed on the color filter substrate (not shown) bonded to the array substrate is in contact with each other.

이하, 공정도면을 참조하여 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.Hereinafter, a manufacturing process of an array substrate for a liquid crystal display device according to a first embodiment of the present invention will be described with reference to the process drawings.

도 5a 내지 도 5f는 도 4의 Ⅴ-Ⅴ를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.5A through 5F are cross-sectional views taken along the line VV of FIG. 4 and shown in the process sequence of the present invention.

도 5a에 도시한 바와 같이, 기판(100)상에 일 방향으로 연장된 게이트 배선(102)과, 상기 게이트 배선(102)에서 연장된 게이트 전극(104)을 형성한다.As shown in FIG. 5A, a gate wiring 102 extending in one direction and a gate electrode 104 extending from the gate wiring 102 are formed on the substrate 100.

상기 게이트 배선(102)을 형성하는 물질은 게이트 배선(102)의 기능적인 특성상 신호지연(signal delay)을 방지하기 위해, 저항이 낮은 도전성 금속으로 형성 해야 한다.The material forming the gate wiring 102 should be formed of a conductive metal having a low resistance in order to prevent signal delay due to the functional characteristics of the gate wiring 102.

일반적으로 널리 알려진, 저 저항 금속으로는 알루미늄(Al)이 있으나, 상기 알루미늄(Al)은 쉽게 산화되는 문제와 함께 약액에 의한 부식이 쉽게 일어난다.In general, although a low resistance metal is widely known, aluminum (Al) may be easily oxidized, and the aluminum (Al) may be easily oxidized with corrosion.

따라서, 이러한 알루미늄(Al)과 같은 특성을 가지는 저 저항 금속을 배선으로 사용할 경우에는 상기 알루미늄층의 상부에 이를 보호할 수 있는 도전성 금속을 형성하게 되며, 이러한 금속으로는 티타늄(Ti), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo)등이 있다. 또한, 경우에 따라서는 이러한 금속이 단층으로 사용될 수 도 있다. 또한, 저저항 금속으로 구리(Cu), 금(Au), 은(Ag) 등이 있다.Therefore, when using a low resistance metal having such characteristics as aluminum (Al) as a wiring, to form a conductive metal to protect it on the upper part of the aluminum layer, such as titanium (Ti), chromium ( Cr), tungsten (W), molybdenum (Mo), and the like. Also, in some cases, such a metal may be used as a single layer. Further, low resistance metals include copper (Cu), gold (Au), silver (Ag), and the like.

상기 게이트 배선(102)과 게이트 전극(104)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상을 증착하여 게이트 절연막(106)을 형성한다.A gate insulating film is formed by depositing one or more selected from the group of inorganic insulating materials including silicon nitride (SiNX) and silicon oxide (SiO 2) on the entire surface of the substrate 100 on which the gate wiring 102 and the gate electrode 104 are formed. Form 106.

다음으로, 상기 게이트 절연막(106)의 상부에 순수 비정질 실리콘층(a-Si:H)과 불순물이 포함된 비정질 실리콘층(n+ 또는 p+ a-Si:H)을 적층한 후 패턴하여 액티브층(108)과 오믹 콘택층(110)을 형성한다.Next, a pure amorphous silicon layer (a-Si: H) and an amorphous silicon layer (n + or p + a-Si: H) containing impurities are stacked on the gate insulating layer 106 and then patterned to form an active layer ( 108 and an ohmic contact layer 110 are formed.

도 5b에 도시한 바와 같이, 상기 액티브층(108)과 오믹 콘택층(110)이 형성된 기판(100)의 전면에 앞서 언급한 도전성 금속을 증착하고 패턴하여, 상기 오믹 콘택층(110)과 접촉하면서 서로 이격된 소스 전극(112)과 드레인 전극(114)과, 상기 소스 전극(112)과 연결되는 데이트 배선(도 4의 116)을 형성 한다.As shown in FIG. 5B, the aforementioned conductive metal is deposited and patterned on the entire surface of the substrate 100 on which the active layer 108 and the ohmic contact layer 110 are formed to contact the ohmic contact layer 110. While forming the source electrode 112 and the drain electrode 114 spaced apart from each other, and the data line connected to the source electrode 112 (116 of FIG. 4).

도 5c에 도시한 바와 같이, 상기 소스 및 드레인 전극(112,114)과 데이터 배선(도 4의 116)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘 (SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상을 증착하여 보호막(118)을 형성한다.As shown in FIG. 5C, an inorganic insulating layer including silicon nitride (SiNX) and silicon oxide (SiO 2) is formed on the entire surface of the substrate 100 on which the source and drain electrodes 112 and 114 and the data line 116 of FIG. 4 are formed. One or more selected ones of the material groups are deposited to form the passivation layer 118.

다음으로, 상기 보호막(118)의 상부에 포토레지스트(photo-resist)를 도포하여 감광층(120)을 형성한다.Next, a photoresist is applied on the passivation layer 118 to form the photosensitive layer 120.

다음으로, 상기 감광층(120)의 이격된 상부에 투과부(F1)와 차단부(F2)와 반투과부(F3)로 구성된 마스크(M)를 위치시킨다.Next, a mask M including the transmissive part F1, the blocking part F2, and the transflective part F3 is positioned on the spaced upper portion of the photosensitive layer 120.

다음으로, 상기 마스크(M)의 상부로부터 빛을 조사하여 하부의 감광층(120)을 노광하는 공정을 진행한 후 연속하여 현상하는 공정을 진행한다.Next, the step of irradiating light from the upper portion of the mask (M) to expose the lower photosensitive layer 120, and then proceeds to develop continuously.

이와 같이 하면, 도 5d에 도시한 바와 같이, 상기 투과부(도 5의 F1)에 대응하는 부분의 보호막(118)은 완전히 노출되고, 상기 차단부(도 5c의 F2)에 대응한 부분은 원래의 높이로 감광층(120a)이 남게 되고, 상기 반투과부(도 5c의 F3)에 대응하는 부분은 상부로부터 일부만이 감광층(120b)이 남게 된다.In this way, as shown in FIG. 5D, the protective film 118 of the part corresponding to the said permeation | transmission part (F1 of FIG. 5) is fully exposed, and the part corresponding to the said interruption | blocking part (F2 of FIG. 5C) is original. The photosensitive layer 120a remains at a height, and a portion of the portion corresponding to the transflective portion (F3 of FIG. 5C) remains only a part of the photosensitive layer 120b from the top.

다음으로, 노출된 건식식각(dry etching)을 통해 노출된 보호막(118)을 식각하는 공정을 진행한다. 이와 같이 하면, 상기 보호막(118)과 그 하부의 게이트 절연막(106)이 식각되는 동안, 상기 낮은 높이로 남은 감광층(120b)은 완전히 제거됨과 동시에 그 하부에 형성한 보호막(118)이 식각된다.Next, a process of etching the exposed protective film 118 through exposed dry etching is performed. In this manner, while the passivation layer 118 and the gate insulating layer 106 below are etched, the photoresist layer 120b remaining at the low height is completely removed and the passivation layer 118 formed thereunder is etched. .

따라서, 도 5e에 도시한 바와 같이, 상기 보호막(118)과 그 하부의 게이트 절연막(108)을 식각하여 상기 드레인 전극(122)의 일부를 노출하는 드레인 콘택홀(122)을 형성되고, 상기 게이트 배선(102)의 상부에는 상부 보호막(118)에만 음각패턴이 형성된 미끄럼 방지구조(124)가 형성된다.Thus, as shown in FIG. 5E, a drain contact hole 122 exposing a portion of the drain electrode 122 is formed by etching the passivation layer 118 and the gate insulating layer 108 below. An anti-slip structure 124 having a negative pattern formed only on the upper passivation layer 118 is formed on the wiring 102.

다음으로, 도 5f에 도시한 바와 같이, 상기 보호막(118)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 드레인 전극(114)과 접촉하는 화소 전극(126)을 형성한다. Next, as shown in FIG. 5F, a transparent conductive metal group including indium tin oxide (ITO) and indium zinc oxide (IZO) on the entire surface of the substrate 100 on which the passivation layer 118 is formed. The selected one is deposited and patterned to form a pixel electrode 126 in contact with the exposed drain electrode 114.

전술한 바와 같은 공정으로 본 발명에 액정표시장치용 어레이 기판을 제작할 수 있다.According to the above-described process, an array substrate for a liquid crystal display device can be manufactured in the present invention.

도 6은 전술한 어레이 기판을 포함하는 본 발명에 따른 액정표시장치의 구성을 도시한 단면도이다.6 is a cross-sectional view showing the configuration of a liquid crystal display device according to the present invention including the array substrate described above.

본 발명에 따른 액정표시장치는 화소 영역(P)과, 화소 영역(P)의 일 측에 구성된 박막트랜지스터(T)와 어레이 배선과, 어레이 배선에 대응하는 상부 보호막(118)에 미끄럼 방지구조(124)가 형성된 제 1 기판(100)과, 블랙매트릭스(202)와 컬러필터 및 컬럼 스페이서(204a,b,208)가 구성된 제 2 기판(200)을 합착하여 형성한다.The liquid crystal display according to the present invention has a non-slip structure in the pixel region P, the thin film transistor T formed on one side of the pixel region P, the array wiring, and the upper passivation layer 118 corresponding to the array wiring ( The first substrate 100 having the 124 formed thereon and the second substrate 200 including the black matrix 202, the color filter, and the column spacers 204a, b, and 208 are formed by bonding.

이에 대해 좀더 상세히 설명하면, 상기 제 1 기판(100)은 스위칭 영역(S)을 포함하는 화소 영역(P)을 다수개 정의하고, 상기 스위칭 영역(S)에 대응하여 박막트랜지스터(T)를 구성하고, 상기 화소 영역(P)의 일 측과 타 측에 게이트 배선(102)과 데이터 배선(미도시)을 구성한다.In more detail, the first substrate 100 defines a plurality of pixel regions P including the switching regions S, and forms the thin film transistors T corresponding to the switching regions S. FIG. The gate line 102 and the data line (not shown) are formed on one side and the other side of the pixel area P.

상기 게이트 배선(102)과 데이터 배선(미도시)과 박막트랜지스터(T)가 형성된 기판(100)의 상부에 보호막(118)을 구성하고, 상기 배선(102)에 대응하는 보호막(118)을 음각하여 미끄럼 방지패턴(124)을 형성한다.The passivation layer 118 is formed on the substrate 100 on which the gate line 102, the data line (not shown), and the thin film transistor T are formed, and the passivation layer 118 corresponding to the wiring 102 is engraved. The anti-slip pattern 124 is formed.

상기 제 1 기판(100)과 마주보는 제 2 기판(200)의 일면에는 상기 스위칭 영역 및 게이트 배선(S,102)과 데이터 배선(미도시)에 대응하여 블랙매트릭스(202)를 형성한다.The black matrix 202 is formed on one surface of the second substrate 200 facing the first substrate 100 to correspond to the switching region, the gate wiring S, 102 and the data wiring (not shown).

상기 화소 영역(P)에는 컬러 필터(204a,204b)와 공통 전극(206)을 형성한다.Color filters 204a and 204b and a common electrode 206 are formed in the pixel region P.

다음으로, 상기 블랙매트릭스(202)와 상기 미끄럼 방지패턴(124)에 대응하여 컬럼 스페이서(208)가 구성된 것을 특징으로 한다. Next, the column spacer 208 is configured to correspond to the black matrix 202 and the anti-slip pattern 124.

이때, 앞서 형성한 바와 같이, 상기 컬럼 스페이서(208)는 상기 제 1 기판(100)과 제 2 기판(200)의 이격된 갭을 유지하기 위한 기능 및 중력 불량을 방지하기 위해 듀얼 구조로 형성할 수 있다.In this case, as previously formed, the column spacer 208 may be formed in a dual structure to prevent a function and gravity failure to maintain the gap between the first substrate 100 and the second substrate 200. Can be.

또한, 듀얼구조의 컬럼스페이서 중 갭 유지에 주로 관여하지 않는 컬럼스페이서는 상기 제 1 기판(100)과 직접 닿도록 구성할 수 도 있고, 이격 공간을 두고 구성할 수도 있으며, 직접 닿도록 구성할 경우 물론 앞의 미끄럼 방지패턴(124)을 형성하고 이에 맞닿아 위치하도록 한다.In addition, among the column spacer of the dual structure, the column spacer that is not mainly involved in maintaining the gap may be configured to be in direct contact with the first substrate 100, or may be configured to have a separation space, if configured to be in direct contact Of course, the front anti-slip pattern 124 is formed to be in contact with it.

전술한 구성은, 상기 공통 전극(206)과 화소 전극(126)이 상.하로 이격하여 구성된 일반적인 TN 구조의 액정표시장치에 관해 설명하였지만, 상기 컬럼스페이서및 이것의 미끄럼 방지패턴은 횡전계형 액정표시장치에도 형성 가능하다.The above-described configuration has been described with respect to a liquid crystal display device having a general TN structure in which the common electrode 206 and the pixel electrode 126 are spaced up and down, but the column spacer and its anti-slip pattern have a transverse electric field type liquid crystal display. It can also be formed in an apparatus.

이에 대해 이하, 제 2 실시예를 통해 설명한다.This will be described below with reference to the second embodiment.

도 7은 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 어레이 기판의 한 화소를 확대한 확대 평면도이다.FIG. 7 is an enlarged plan view of an enlarged pixel of an array substrate for a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention.

도시한 바와 같이, 횡전계형 액정표시장치용 어레이 기판은, 기판(300)상에 일 방향으로 연장된 게이트 배선(302)과, 게이트 배선(302)과 교차하여 화소 영역(P)을 정의하는 데이터 배선(316)을 구성한다.As illustrated, the array substrate for a transverse electric field type liquid crystal display device includes data defining a pixel region P by crossing the gate wiring 302 extending in one direction on the substrate 300 and the gate wiring 302. The wiring 316 is configured.

상기 게이트 배선(302)과 이격하여 공통 배선(306)을 구성한다.The common wiring 306 is formed apart from the gate wiring 302.

상기 게이트 배선(302)과 데이터 배선(316)의 교차지점에는 게이트 전극(304)과, 액티브층(308)과 소스 전극(312)과 드레인 전극(314)을 포함하는 박막트랜지스터(T)를 구성 한다.The thin film transistor T including the gate electrode 304, the active layer 308, the source electrode 312, and the drain electrode 314 is formed at the intersection of the gate wiring 302 and the data wiring 316. do.

상기 화소 영역(P)에는 상기 드레인 전극(314)과 접촉하는 막대형상의 화소 전극(318)과, 상기 화소 전극(318)과 평행하게 이격되고 상기 공통배선(306)과 접촉하는 공통 전극(320)을 구성한다. 휘도 확보를 위해 바람직하게는 상기 공통 전극(320)과 화소 전극(318)은 모두 투명 전극으로 형성한다.The pixel region P has a rod-shaped pixel electrode 318 contacting the drain electrode 314, and a common electrode 320 spaced apart from the pixel electrode 318 in parallel with the common wiring 306. ). In order to secure luminance, the common electrode 320 and the pixel electrode 318 are both formed of a transparent electrode.

상기 게이트 배선(302)과 상기 화소 전극 및 공통 전극(318,320)의 사이에는 게이트 절연막 및 보호막(미도시)이 구성되는데, 상기 게이트 배선(302)의 상부에 상기 보호막(미도시)을 음각 패턴한 미끄럼 방지패턴(324)을 구성하는 것을 특징으로 한다.A gate insulating layer and a passivation layer (not shown) are formed between the gate line 302 and the pixel electrode and the common electrode 318 and 320, and the passivation layer (not shown) is intaglio patterned on the gate line 302. A non-slip pattern 324 is configured.

도 8은 본 발명의 제 2 실시예를 포함하는 횡전계형 어레이기판을 포함하는 횡전계형 액정표시장치의 구성을 도시한 단면도이다.8 is a cross-sectional view showing the configuration of a transverse electric field type liquid crystal display device including a transverse electric field array substrate according to a second embodiment of the present invention.

본 발명에 따른 액정표시장치는 화소 영역(P)과, 화소 영역(P)의 일 측에 구성된 박막트랜지스터와 어레이 배선(미도시)과, 어레이 배선(미도시)에 대응하는 상부 절연막에 미끄럼 방지패턴(324)이 형성된 제 1 기판(300)과, 블랙매트릭스(403)와 컬러필터 및 컬럼 스페이서(404a,b,406)가 구성된 제 2 기판(400)을 합착 하여 형성한다.In the liquid crystal display according to the present invention, the pixel region P, the thin film transistor and the array wiring (not shown) formed on one side of the pixel region P, and the upper insulating film corresponding to the array wiring (not shown) are prevented from slipping. The first substrate 300 on which the pattern 324 is formed, and the second substrate 400 including the black matrix 403, the color filters, and the column spacers 404a, b, and 406 are bonded to each other.

이에 대해 좀더 상세히 설명하면, 상기 제 1 기판(300)은 스위칭 영역(S)을 포함하는 화소 영역(P)을 다수개 정의하고, 상기 스위칭 영역(S)에 대응하여 박막트랜지스터(T)를 구성하고, 상기 화소 영역(P)의 일 측과 타 측에 게이트 배선(302)과 데이터 배선(미도시)을 구성 한다.In more detail, the first substrate 300 defines a plurality of pixel regions P including the switching regions S, and forms the thin film transistor T in correspondence with the switching regions S. FIG. The gate line 302 and the data line (not shown) are formed on one side and the other side of the pixel region P. FIG.

상기 스위칭 영역(S)에 대응하여 박막트랜지스터(T)를 구성하고, 상기 화소 영역(P)의 일 측과 타 측에 게이트 배선(302)과 데이터 배선(미도시)을 구성한다.The thin film transistor T is configured to correspond to the switching region S, and the gate wiring 302 and the data wiring (not shown) are formed at one side and the other side of the pixel region P. FIG.

상기 화소 영역(P)에는 상기 박막트랜지스터(T)와 접촉하는 화소 전극(318)과, 이와는 평행하게 이격된 위치에 공통 전극(320)을 형성한다.In the pixel region P, the common electrode 320 is formed at a position spaced in parallel with the pixel electrode 318 in contact with the thin film transistor T.

상기 게이트 배선(302)과 데이터 배선(미도시)과 박막트랜지스터(T)가 형성된 기판(300)의 상부에 보호막(314)을 구성하고, 상기 배선에 대응하는 보호막(314)을 음각 패턴하여 미끄럼 방지 패턴(324)을 구성한다.A passivation layer 314 is formed on the substrate 300 on which the gate line 302, the data line (not shown), and the thin film transistor T are formed, and the passivation layer 314 corresponding to the wiring is engraved and slipped. The prevention pattern 324 is comprised.

상기 제 1 기판(300)과 마주보는 제 2 기판(400)의 일면에는 상기 스위칭 영역 및 게이트 배선(S,302)과 데이터 배선(미도시)에 대응하여 블랙매트릭스(402)를 형성한다.The black matrix 402 is formed on one surface of the second substrate 400 facing the first substrate 300 to correspond to the switching region, the gate wiring S 302, and the data wiring (not shown).

상기 화소 영역(P)에는 컬러필터(404a,404b)를 형성한다.Color filters 404a and 404b are formed in the pixel region P.

다음으로, 상기 블랙매트릭스(402)와 상기 미끄럼 방지패턴에 대응하여 컬럼 스페이서(406)가 구성된 것을 특징으로 한다. Next, the column spacer 406 is configured to correspond to the black matrix 402 and the anti-slip pattern.

이때, 앞서 형성한 바와 같이, 상기 컬럼 스페이서(406)는 상기 제 1 기판(300)과 제 2 기판(400)의 이격된 갭을 유지하기 위한 기능 및 중력 불량을 방지하 기 위해 듀얼 구조로 구성할 수 있다.In this case, as previously formed, the column spacer 406 is configured in a dual structure to prevent a function and gravity failure to maintain the gap between the first substrate 300 and the second substrate 400. can do.

전술한 바와 같은 제 1 및 제 2 기판을 합착하여, 횡전계형 액정표시장치를 제작할 수 있다.The above-described first and second substrates may be bonded together to produce a transverse electric field type liquid crystal display device.

앞서 언급한 제 1 및 제 2 실시예의 구성에서, 상기 미끄럼 방지패턴은 게이트 배선에 형성한 구성에 대해 설명하였지만, 상기 미끄럼 방지패턴은 상기 데이터 배선 및 게이트 배선 영역이 아닌 상기 블랙매트릭스에 가려져 액티브 영역으로 사용하지 않는 부분에도 형성할 수 있다.In the above-described configuration of the first and second embodiments, the anti-slip pattern has been described for the configuration formed on the gate wiring, but the anti-slip pattern is covered by the black matrix, not the data wiring and gate wiring regions, and is thus active. It can also be formed in parts not used.

이에 대해, 도 9를 참조하여 설명한다.This will be described with reference to FIG. 9.

도 9는 미끄럼 방지패턴이 형성된 부분의 액정표시장치의 구성을 도시한 확대 단면도이다.9 is an enlarged cross-sectional view showing the configuration of a liquid crystal display device in a portion where an anti-slip pattern is formed.

도시한 바와 같이, 배선이 없는 부분의 제 1 기판(500)은 게이트 절연막(502)과 보호막(504)이 적층된 형상이다. 따라서, 하부의 배선(미도시)을 보호하기 위해 보호막(504)을 얇게 식각할 필요가 없기 때문에, 상기 마스크(미도시)에 반투과부를 구성할 필요 없이 상기 보호막(504)을 패턴하여 드레인 전극(미도시)을 노출하는 공정과 동일하게 보호막 및 게이트 절연막(504,502)을 모두 식각함으로써 음각 패턴을 형성하여 미끄럼 방지패턴(506)을 형성한다.As shown in the drawing, the first substrate 500 having no wiring has a shape in which the gate insulating film 502 and the protective film 504 are stacked. Therefore, since the passivation layer 504 does not need to be etched thinly to protect the lower wiring (not shown), the passivation layer 504 is patterned without the need to form a transflective portion in the mask (not shown). In the same manner as the step of exposing (not shown), both the protective film and the gate insulating films 504 and 502 are etched to form an intaglio pattern to form the anti-slip pattern 506.

단, 상기 미끄럼 방지패턴(506)은 상기 제 2 기판(600)에 형성된 블랙매트릭스(602)에 대응하는 부분에 한정된다.However, the anti-slip pattern 506 is limited to a portion corresponding to the black matrix 602 formed on the second substrate 600.

전술한 바와 같은 공정 및 구성으로 컬럼 스페이서와 이것의 미끄럼 방지패턴을 포함하는 액정표시장치를 제작할 수 있다.According to the process and configuration described above, a liquid crystal display device including the column spacer and the anti-slip pattern thereof can be manufactured.

따라서, 본 발명에 따른 액정표시장치는 컬럼 스페이서에 대응하는 어레이 기판에 미끄럼 방지패턴을 형성함으로써, 외부로부터 가해지는 압력에 의해 컬럼스페이서가 미끄러져 발생하는 화질불량을 방지할 수 있으며 듀얼구조를 도입함으로써 중력 불량에 따른 화질불량을 방지할 수 있는 효과가 있다.Accordingly, the liquid crystal display according to the present invention forms an anti-slip pattern on the array substrate corresponding to the column spacer, thereby preventing the poor image quality caused by the sliding of the column spacer due to external pressure and introducing a dual structure. By doing so, there is an effect of preventing image quality defects due to poor gravity.

Claims (19)

기판과;A substrate; 상기 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과;Gate wiring and data wiring crossing the substrate to define a pixel region; 상기 게이트 배선과 데이터 배선의 교차 지점에 구성된 스위칭 소자와;A switching element configured at an intersection point of said gate wiring and data wiring; 상기 스위칭 소자와 게이트 배선 및 데이터 배선의 상부에 위치하고, 미끄럼 방지패턴이 형성된 절연막과;An insulating film disposed on the switching element, the gate wiring, and the data wiring and having an anti-slip pattern; 상기 화소 영역에 위치하고, 상기 스위칭 소자와 연결된 화소 전극A pixel electrode positioned in the pixel area and connected to the switching element 을 포함하는 액정표시장치용 어레이 기판.Array substrate for a liquid crystal display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 스위칭 소자는 상기 게이트 배선과 연결된 게이트 전극과, 게이트 전극 상부의 액티브층 및 오믹 콘택층과, 상기 오믹 콘택층 상부에 위치하고 상기 데이터 배선과 연결된 소스 전극과, 이와 이격된 드레인 전극으로 구성된 박막트랜지스터인 액정표시장치용 어레이 기판.The switching element includes a thin film transistor including a gate electrode connected to the gate wiring, an active layer and an ohmic contact layer on the gate electrode, a source electrode located on the ohmic contact layer and connected to the data wiring, and a drain electrode spaced apart from the drain electrode. Array substrate for phosphorus liquid crystal display device. 제 1 항에 있어서,The method of claim 1, 상기 미끄럼 방지패턴은 단면이 요철 형상인 음각패턴인 것을 특징으로 하는 액정표시장치용 어레이기판. And the non-slip pattern is an intaglio pattern having a concave-convex shape in cross section. 제 1 항에 있어서,The method of claim 1, 상기 미끄럼 방지패턴은 상기 게이트 배선에 대응하는 절연막에 구성된 것을 특징으로 하는 액정표시장치용 어레이기판.And the anti-slip pattern is formed in an insulating film corresponding to the gate wiring. 기판 상에 게이트 배선과 제 1 절연막을 형성하는 단계와;Forming a gate wiring and a first insulating film on the substrate; 상기 제 1 절연막을 사이에 두고 상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선을 형성하는 단계와;Forming a data line crossing the gate line with the first insulating layer interposed therebetween to define a pixel area; 상기 게이트 배선과 데이터 배선의 교차 지점에 스위칭 소자를 형성하는 단계와;Forming a switching element at an intersection point of the gate wiring and the data wiring; 상기 스위칭 소자와 데이터 배선의 상부에 제 2 절연막을 형성하고, 상기 제 1 및 제 2 절연막의 적층부에 미끄럼 방지패턴을 형성하는 단계와;Forming a second insulating film on the switching element and the data wiring, and forming a non-slip pattern on the stacked portion of the first and second insulating films; 상기 화소 영역에 대응하여 화소 전극을 형성하는 단계Forming a pixel electrode corresponding to the pixel area 를 포함하는 액정표시장치용 어레이기판 제조방법.Array substrate manufacturing method for a liquid crystal display device comprising a. 제 5 항에 있어서,The method of claim 5, 상기 스위칭 소자는 상기 게이트 배선과 연결된 게이트 전극과, 게이트 전극 상부의 액티브층 및 오믹 콘택층과, 상기 오믹 콘택층 상부에 위치하고 상기 데이터 배선과 연결된 소스 전극과, 이와 이격되고 상기 화소 전극과 접촉하는 드레인 전극을 포함하는 박막트랜지스터인 액정표시장치용 어레이 기판 제조방법.The switching element may include a gate electrode connected to the gate wiring, an active layer and an ohmic contact layer on the gate electrode, a source electrode positioned on the ohmic contact layer and connected to the data wiring, and spaced apart from and in contact with the pixel electrode. An array substrate manufacturing method for a liquid crystal display device which is a thin film transistor including a drain electrode. 제 5항에 있어서,The method of claim 5, 상기 미끄럼 방지패턴은 상기 게이트 배선에 대응하는 제 2 절연막에 형성된 것을 특징으로 하는 액정 표시장치용 어레이기판 제조방법.And the non-slip pattern is formed on a second insulating film corresponding to the gate wiring. 제 7 항에 있어서,The method of claim 7, wherein 상기 미끄럼 방지패턴을 형성하는 단계는, Forming the non-slip pattern, 상기 제 2 절연막의 상부에 감광층을 형성하는 단계와;Forming a photosensitive layer over the second insulating film; 상기 감광층의 상부에 상기 스위칭 소자의 일부에 대응하여 위치하는 투과부와, 상기 게이트 배선의 일부에 대응하여 위치하는 반투과부와, 차단부로 구성된 마스크를 위치시키는 단계와;Placing a mask formed on the photosensitive layer, the mask including a transmissive part corresponding to a part of the switching element, a transflective part corresponding to a part of the gate wiring, and a blocking part; 상기 마스크의 상부로 빛을 조사하여 하부의 감광층을 노광하고 현상하여, 상기 스위칭 소자의 일부에 대응하는 상부의 제 2 절연막을 노출하고, 상기 게이트 배선의 일부 영역에서는 상부로부터 일부만이 제거되어 패턴된 감광층을 형성하는 단계와;The light is irradiated to the upper part of the mask to expose and develop the lower photosensitive layer to expose the second insulating layer on the upper part corresponding to a part of the switching element. Forming a photosensitive layer; 상기 노출된 제 2 절연막을 식각하여, 상기 스위칭 소자의 일부를 노출하는 동안, 상기 게이트 배선에 대응하여 낮은 높이로 형성된 부분은 완전히 제거되고 그 하부의 제 2 절연막 또한 부분적으로 제거되어, 상기 제 2 절연막에 요철형상의 단면을 갖는 음각패턴을 형성하는 단계와;While the exposed second insulating film is etched to expose a portion of the switching element, a portion formed at a lower height corresponding to the gate wiring is completely removed, and a lower second insulating film is also partially removed. Forming an intaglio pattern having a concave-convex cross section in the insulating film; 상기 남겨진 감광패턴을 제거하는 단계Removing the remaining photosensitive pattern 를 포함하는 액정표시장치용 어레이기판 제조방법. Array substrate manufacturing method for a liquid crystal display device comprising a. 제 5 항에 있어서,The method of claim 5, 상기 미끄럼 방지패턴은 상기 제 1 및 제 2 절연막을 동시에 식각하여 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판 제조방법.The non-slip pattern may be formed by simultaneously etching the first and second insulating layers. 이격하여 구성된 제 1 기판과 제 2 기판과;A first substrate and a second substrate spaced apart from each other; 상기 제 1 기판의 마주보는 일면에 구성되고, 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과;Gate wiring and data wiring formed on one surface of the first substrate facing each other and crossing each other to define a pixel region; 상기 게이트 배선과 데이터 배선의 교차 지점에 구성된 스위칭 소자와;A switching element configured at an intersection point of said gate wiring and data wiring; 상기 스위칭 소자와 게이트 배선 및 데이터 배선의 상부에 위치하고, 미끄럼 방지패턴이 형성된 절연막과;An insulating film disposed on the switching element, the gate wiring, and the data wiring and having an anti-slip pattern; 상기 화소 영역에 위치하고, 상기 스위칭 소자와 연결된 화소 전극과;A pixel electrode positioned in the pixel region and connected to the switching element; 상기 게이트 배선 및 데이터 배선에 대응하는 제 2 기판의 마주보는 일면에 구성된 빛 차단수단(블랙매트릭스)과;Light blocking means (black matrix) formed on one surface of the second substrate corresponding to the gate wiring and the data wiring; 상기 화소 영역에 대응하여 구성된 컬러필터와;A color filter configured to correspond to the pixel area; 상기 블랙매트릭스 및 컬러필터의 전면에 구성된 공통 전극과;A common electrode formed on the front surface of the black matrix and the color filter; 상기 블랙매트릭스에 대응하여 구성되고, 상기 미끄럼 방지패턴과 맞닿아 위치하는 컬럼스페이서A column spacer configured to correspond to the black matrix and positioned in contact with the anti-slip pattern 를 포함하는 액정표시장치.Liquid crystal display comprising a. 제 10 항에 있어서,The method of claim 10, 상기 미끄럼 방지패턴은 단면이 요철 형상인 음각패턴인 것을 특징으로 하는 액정표시장치. The non-slip pattern is a liquid crystal display, characterized in that the intaglio pattern of cross-sectional shape. 제 10 항에 있어서,The method of claim 10, 상기 미끄럼 방지패턴은 게이트 배선에 대응하여 형성된 것을 특징으로 하는 액정표시장치.The non-slip pattern is formed in correspondence with the gate wiring. 기판과;A substrate; 상기 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과;Gate wiring and data wiring crossing the substrate to define a pixel region; 상기 게이트 배선과 데이터 배선의 교차 지점에 구성된 스위칭 소자와;A switching element configured at an intersection point of said gate wiring and data wiring; 상기 스위칭 소자와 게이트 배선 및 데이터 배선의 상부에 위치하고, 미끄럼 방지패턴이 형성된 절연막과;An insulating film disposed on the switching element, the gate wiring, and the data wiring and having an anti-slip pattern; 상기 화소 영역에 위치하고, 상기 스위칭 소자와 연결된 화소 전극과, 화소전극과 평행하게 이격하여 구성된 공통 전극A common electrode disposed in the pixel area and spaced apart from the pixel electrode in parallel with the pixel electrode; 을 포함하는 횡전계 방식 액정표시장치용 어레이 기판.Array substrate for a transverse electric field type liquid crystal display device comprising a. 제 13 항에 있어서,The method of claim 13, 상기 스위칭 소자는 상기 게이트 배선과 연결된 게이트 전극과, 게이트 전극 상부의 액티브층 및 오믹 콘택층과, 상기 오믹 콘택층 상부에 위치하고 상기 데이터 배선과 연결된 소스 전극과, 이와 이격된 드레인 전극으로 구성된 박막트랜지스터인 횡전계 방식 액정표시장치용 어레이 기판.The switching element includes a thin film transistor including a gate electrode connected to the gate wiring, an active layer and an ohmic contact layer on the gate electrode, a source electrode located on the ohmic contact layer and connected to the data wiring, and a drain electrode spaced apart from the drain electrode. Array substrate for in-plane electric field liquid crystal display device. 제 13 항에 있어서,The method of claim 13, 상기 미끄럼 방지패턴은 단면이 요철 형상인 음각패턴인 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판. And the anti-slip pattern is an intaglio pattern having a concave-convex shape in cross section. 제 13 항에 있어서,The method of claim 13, 상기 미끄럼 방지패턴은 상기 게이트 배선의 상부에 구성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이 기판. And the anti-slip pattern is formed on the gate wiring. 이격하여 구성된 제 1 기판과 제 2 기판과;A first substrate and a second substrate spaced apart from each other; 상기 제 1 기판의 마주보는 일면에 구성되고, 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과;Gate wiring and data wiring formed on one surface of the first substrate facing each other and crossing each other to define a pixel region; 상기 게이트 배선과 데이터 배선의 교차 지점에 구성된 스위칭 소자와;A switching element configured at an intersection point of said gate wiring and data wiring; 상기 스위칭 소자와 게이트 배선 및 데이터 배선의 상부에 위치하고, 미끄럼 방지패턴이 형성된 절연막과;An insulating film disposed on the switching element, the gate wiring, and the data wiring and having an anti-slip pattern; 상기 화소 영역에 위치하고, 상기 스위칭 소자와 연결된 화소 전극과 이와는 평행하게 이격된 공통 전극과;A common electrode positioned in the pixel region and spaced apart from and parallel to the pixel electrode connected to the switching element; 상기 게이트 배선 및 데이터 배선에 대응하는 제 2 기판의 마주보는 일면에 구성된 빛 차단수단(블랙매트릭스)과;Light blocking means (black matrix) formed on one surface of the second substrate corresponding to the gate wiring and the data wiring; 상기 화소 영역에 대응하여 구성된 컬러필터와;A color filter configured to correspond to the pixel area; 상기 블랙매트릭스에 대응하여 구성 되고, 상기 미끄럼 방지패턴과 맞닿아 구성된 컬럼스페이서A column spacer configured to correspond to the black matrix and configured to contact the non-slip pattern 를 포함하는 횡전계 방식 액정표시장치.Transverse electric field type liquid crystal display device comprising a. 제 17 항에 있어서,The method of claim 17, 상기 미끄럼 방지패턴은 단면이 요철 형상인 음각패턴인 것을 특징으로 하는 횡전계 방식 액정표시장치. The non-slip pattern is a transverse electric field type liquid crystal display device, characterized in that the intaglio pattern of the cross-sectional shape. 제 17 항에 있어서,The method of claim 17, 상기 미끄럼 방지패턴은 게이트 배선의 상부에 구성된 것을 특징으로 하는 횡전계 방식 액정표시장치.And the anti-slip pattern is formed on the gate wiring.
KR1020050032826A 2005-04-20 2005-04-20 Lcd and method of fabricating of the same KR20060110518A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050032826A KR20060110518A (en) 2005-04-20 2005-04-20 Lcd and method of fabricating of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050032826A KR20060110518A (en) 2005-04-20 2005-04-20 Lcd and method of fabricating of the same

Publications (1)

Publication Number Publication Date
KR20060110518A true KR20060110518A (en) 2006-10-25

Family

ID=37616301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050032826A KR20060110518A (en) 2005-04-20 2005-04-20 Lcd and method of fabricating of the same

Country Status (1)

Country Link
KR (1) KR20060110518A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170062116A (en) * 2015-11-27 2017-06-07 엘지디스플레이 주식회사 Liquid Crystal Display Device And Method Of Fabricating The Same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170062116A (en) * 2015-11-27 2017-06-07 엘지디스플레이 주식회사 Liquid Crystal Display Device And Method Of Fabricating The Same

Similar Documents

Publication Publication Date Title
KR101225440B1 (en) Liquid crystal display and fabricating method thereof
US8703554B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR100726132B1 (en) A method for fabricating array substrate for liquid crystal display device and the same
KR101870986B1 (en) Method for fabricating thin film transistor array substrate
KR20040053677A (en) Array substrate for LCD and Method for fabricating of the same
KR20060041746A (en) Method of fabricating of an array substrate for lcd with color-filter on tft
KR101056012B1 (en) Liquid crystal display device and manufacturing method thereof
KR101682432B1 (en) Fringe field switching mode liquid crystal display device and the method for fabricating the same
KR101085137B1 (en) Liquid Crystal Display Panel And Fabricating Method Thereof
KR20100059508A (en) Pad array of liquid crystal display device
KR101889440B1 (en) Thin film transistor liquid crystal display device and method for fabricating the same
KR101172048B1 (en) Liquid Crystal Display And Method For Fabricating The Same
JP2009151285A (en) Liquid crystal display device and method for manufacturing the same
KR20040058840A (en) An array substrate for Liquid crystal display and method for fabricating the same
KR100470022B1 (en) LCD and method for fabricating the same
KR102027526B1 (en) lIQUID CRYSTAL dISPLAY HAVING STRUCTURE COLOR FILTER ON TFT AND METHOD OF FABRICATING THEREOF
KR20060110518A (en) Lcd and method of fabricating of the same
US20060238689A1 (en) Array substrate and method of manufacturing the same
KR100918279B1 (en) Array substrate for LCD and method for fabricating of the same
KR20070049402A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
KR20060013147A (en) Method of fabricating of a lcd
KR100742985B1 (en) a reflective and transflective LCD and a method of fabricating thereof
KR20050038116A (en) Panel for liquid crystal display device and method for fabricating the same
KR101820532B1 (en) Thin film transistor array substrate and method for fabricating the same
KR101557805B1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination