KR20060110088A - With integral frequency synchronization block in digital multimedia broadcasting a receiving set - Google Patents

Abstract

A digital multimedia broadcasting receiver comprising an integral multiple frequency synchronization unit is provided to reduce the complexity of hardware in a signal synchronization unit thereof, thereby decreasing the entire cost and electric power. A correlation operator correlation-operates sample data of phase reference symbol by the group unit, wherein each group is composed of 128 samples. The correlation operator includes a first delay unit(400), a logical operation unit(410), and a first adder(420). An accumulator accumulates and delays the output of the correlation operator. The accumulator includes a second delay unit and a second adder(430). A search unit(450) searches for a location where the maximum value of the output of the accumulator is obtained.

Description

정수배 주파수 동기부를 포함하는 디지털 멀티미디어 방송 수신장치{With Integral Frequency Synchronization Block in Digital Multimedia Broadcasting a receiving set}Integral Frequency Synchronization Block in Digital Multimedia Broadcasting a receiving set}

도 1은 본 발명을 포함하고 있는 디지털 멀티미디어 방송 수신장치의 개념적인 구성 블록도1 is a conceptual block diagram of a digital multimedia broadcasting receiver including the present invention.

도 2는 본 발명과 관련하여 수신장치의 OFDM 복조기용 주파수 동기부의 내부 구성 블록도2 is a block diagram illustrating an internal configuration of a frequency synchronizer for an OFDM demodulator according to the present invention.

도 3은 일반적인 상관 연관기를 이용한 정수배 주파수 동기부의 내부 구성 블록도3 is a block diagram illustrating an internal configuration of an integral frequency synchronizer using a general correlation correlator.

도 4는 본 발명에 따른 상관 연관기를 이용한 정수배 주파수 동기부의 내부 구성 블록도4 is a block diagram illustrating an internal configuration of an integral frequency synchronizer using a correlation correlator according to the present invention.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

400 : 제 1 지연기 410 : 논리 연산부400: first delay unit 410: logic operation unit

420 : 제 1 덧셈기 430 : 제 2 덧셈기420: first adder 430: second adder

440 : 제 2 지연기 450 : 서치부440: second delay unit 450: search unit

본 발명은 디지털 멀티미디어 방송 수신장치에 관한 것으로, 더욱 상세하게는 상기 수신장치의 신호 동기부 내 정수배 주파수 동기부에 관한 것이다.The present invention relates to a digital multimedia broadcasting receiver, and more particularly, to an integer multiple frequency synchronizer in a signal synchronizer of the receiver.

방송의 디지털화는 기존의 아날로그 라디오 방송에도 영향을 주어 디지털 라디오 방송의 도래를 앞당겼다. 또한, 기존의 음성 라디오 서비스뿐만 아니라, 데이터 전송과 멀티미디어 서비스를 포괄하여 디지털 멀티미디어 방송(Digital Multimedia Broadcasting : DMB)이 가능해졌다.Digitalization of broadcasts has also affected existing analog radio broadcasts, which has led to the advent of digital radio broadcasts. In addition to the existing voice radio service, digital multimedia broadcasting (DMB) has become possible including data transmission and multimedia services.

상기 디지털 멀티미디어 방송에는 위성 디지털 멀티미디어 방송과 지상파 디지털 멀티미디어 방송이 있는데, 상기 지상파 멀티미디어 방송은 종래 유럽의 디지털 오디오 방송(Digital Audio Broadcasting : DAB)을 기반으로 여기에 멀티미디어 방송 성능을 향상시키기 위해 전송 채널 상 발생할 수 있는 연집 에러(Burst Error)에 강인한 RS 코드(Reed-Solomon Code)와 길쌈 인터리버(Convolutional Interleaver)를 추가하였다.The digital multimedia broadcasting includes satellite digital multimedia broadcasting and terrestrial digital multimedia broadcasting. The terrestrial multimedia broadcasting is based on conventional European Digital Audio Broadcasting (DAB). Robust RS code (Reed-Solomon Code) and convolutional interleaver have been added to burst errors that may occur.

상기 추가된 두 블록은 송신기에서 디지털 라디오 방송 앙상블(Ensemble) 입력 신호에 대해 적용하며, 이동 수신 환경에서도 비디오 서비스가 가능할 만큼 충분히 낮은 에러율을 제공한다.The two additional blocks are applied to the digital radio broadcast ensemble input signal at the transmitter and provide an error rate low enough for video service even in a mobile reception environment.

상기 디지털 멀티미디어 방송(DMB)은 전송 채널 상의 잡음(noise)과 왜곡(distortion)에 강인하고, 전송 효율이 높을 뿐 아니라 다양한 멀티미디어 서비스를 가능하게 하는 장점이 있으나, 상기 전송 채널은 무선 이동 수신 채널로서 수신 신호의 크기(Amplitude)가 시변(Time-Varying)할 뿐만 아니라, 이동 수신기의 영향 으로 수신 신호 스펙트럼(Spectrum)의 도플러 확산(Doppler Spreading)이 발생하는 단점이 있다.The digital multimedia broadcasting (DMB) has advantages in that it is robust against noise and distortion on a transmission channel, has high transmission efficiency, and enables various multimedia services. However, the transmission channel is a wireless mobile reception channel. Not only is the amplitude of the received signal time-varying, but also the Doppler Spreading of the received signal spectrum occurs due to the influence of the mobile receiver.

상기와 같은 채널 환경에서의 송수신을 고려하여, 지상파 디지털 멀티미디어 방송에서는 송신 방식으로 직교 주파수 분할 다중화(Orthogonal Frequency Division Multiplexing, 이하 ‘OFDM’)방식을 기반으로 하고 있다.In consideration of the transmission and reception in the above channel environment, terrestrial digital multimedia broadcasting is based on Orthogonal Frequency Division Multiplexing (OFDM).

또한, 시간 영역과 주파수 영역에서 각각 신호에 대해 인터리빙(Interleaving)을 함으로써 전송 채널 상에서 발생할 수 있는 오류를 정정할 수 있도록 하고 있다.In addition, interleaving of signals in the time domain and the frequency domain enables correction of errors that may occur on a transmission channel.

상기 디지털 멀티미디어 방송(DMB)의 송신 신호는 기존의 아날로그 라디오 방송 신호에 비해 매우 작은 신호 세기로 전송되는데, 실제 수신 신호의 신호 세기는 도심과 같은 심한 페이딩(fading) 채널 환경의 자동차에서와 같은 이동 수신을 고려하면 더욱 작아진다.The transmission signal of the digital multimedia broadcasting (DMB) is transmitted at a much smaller signal strength than the conventional analog radio broadcasting signal, and the signal strength of the actual received signal is moved as in a car in a severe fading channel environment such as a city center. Considering the reception becomes smaller.

따라서, 상기 디지털 멀티미디어 방송(DMB) 수신장치는 이러한 열악한 수신 환경에서도 신호를 최대한 수신하여, 전송 상의 오류를 보정할 수 있어야 한다.Accordingly, the digital multimedia broadcasting (DMB) receiving apparatus should be able to receive a signal as much as possible even in such a poor reception environment and correct an error in transmission.

또한, 이동 수신 단말기라는 점을 고려하면 제한된 비용을 들여서 최대의 수신 성능을 내는 것이 상기 디지털 멀티미디어 방송(DMB) 수신장치 구성의 핵심요건이 된다.In addition, considering the fact that it is a mobile receiving terminal, it is a key requirement of the digital multimedia broadcasting (DMB) receiving apparatus to produce the maximum reception performance at a limited cost.

상기 지상파 디지털 멀티미디어 방송 시스템이 사용하는 전송 방식인 OFDM 방식은 시간 영역과 주파수 영역에서의 신호 동기 오차에 매우 민감한데, 특히 주파수 영역에서의 동기 오차는 인접 반송파 간 간섭(Inter-Carrier Interference : ICI)을 유발시켜 수신부 전체의 성능을 떨어뜨리는 요인이 되고 있다.The OFDM method, which is a transmission method used by the terrestrial digital multimedia broadcasting system, is very sensitive to signal synchronization errors in the time domain and the frequency domain. In particular, the synchronization error in the frequency domain is inter-carrier interference (ICI). This causes a decrease in the performance of the entire receiver.

따라서, 상기 주파수 영역에서의 동기 오차를 추정하여 보상하는 주파수 영역의 동기부 성능은 전체 디지털 멀티미디어 방송(DMB) 수신장치의 성능을 좌우하는 중요한 요소가 된다.Therefore, the performance of the synchronization unit in the frequency domain for estimating and compensating for the synchronization error in the frequency domain is an important factor in determining the performance of the entire digital multimedia broadcasting (DMB) receiver.

이러한 상기 주파수 영역의 동기부의 구성 요소 중 정수배 주파수 동기부에서는 상기 주파수 영역에서의 동기 오차를 추정하여 보상하기 위해 상관 연산을 수행하고, 이를 위해 항상 동작하고 있어야 하는 특성상 하드웨어(hardware)의 전력(power), 비용(costs) 측면에서 종래 시스템에서와 같이 상관 연산을 위한 구성의 복잡도가 크면 비효율적이 되는바, 종래 구성에 비해 성능의 열화가 없이 상기 상관 연산을 수행하는 구성을 간단히 하여 하드웨어의 복잡도를 줄여 전체 하드웨어의 전력 및 비용을 줄일 수 있는 장치를 제안하고자 한다.Integer frequency synchronization unit among the components of the synchronization unit in the frequency domain performs a correlation operation to estimate and compensate for the synchronization error in the frequency domain, and for this purpose, power of hardware In terms of costs, the complexity of the configuration for correlation computation, as in the conventional system, becomes inefficient. Therefore, the complexity of hardware can be reduced by simplifying the configuration to perform the correlation operation without degrading performance compared to the conventional configuration. We propose a device that can reduce the power and cost of the entire hardware.

본 발명은 상기와 같은 제안을 하기 위한 것으로서, 본 발명의 목적은 수신장치 내에 있는 신호 동기부의 하드웨어 복잡도를 줄여 전체 수신장치의 비용 및 전력을 감소시키는 장치를 제공하고자 하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above, and an object of the present invention is to provide an apparatus for reducing the cost and power of the entire receiver by reducing the hardware complexity of the signal synchronizer in the receiver.

상기 목적을 달성하기 위하여, 본 발명에 따른 정수배 주파수 동기부를 포함하는 디지털 멀티미디어 방송 수신장치는 입력되는 위상 기준 심볼의 샘플 데이터를 그룹 단위로 상관 연산하는 상관 연산부와; 상기 상관 연산부의 출력을 누적하고 지연하는 누적부와; 상기 누적부의 출력 중 최대값을 가지는 위치를 찾는 서치 (Search)부를 포함하여 구성되는 데에 있다.In order to achieve the above object, a digital multimedia broadcasting receiver including an integer frequency synchronization unit according to the present invention comprises a correlation calculation unit for correlating sample data of an input phase reference symbol in group units; An accumulator for accumulating and delaying an output of the correlation calculator; And a search unit for searching for a position having a maximum value among the outputs of the accumulation unit.

이때, 상기 그룹은 128개의 샘플로 구성되는 것이 바람직하다. In this case, the group is preferably composed of 128 samples.

여기서, 상기 상관 연산부는, 입력되는 위상 기준 심볼의 샘플 데이터를 순차적으로 지연하는 복수 개의 지연기와; 상기 각 지연기의 출력과 상기 각 지연기의 출력 샘플 데이터에 상응하는 수신장치에서 발생시킨 위상 기준 심볼의 샘플 데이터를 논리 연산하는 복수 개의 논리 연산부와; 상기 각 논리 연산부의 출력을 모두 더하는 덧셈기를 포함하여 구성되는 것이 바람직하다.The correlation calculating unit may include: a plurality of delay units configured to sequentially delay sample data of an input phase reference symbol; A plurality of logic operation units for performing a logic operation on sample data of a phase reference symbol generated by a receiver corresponding to an output of each delay unit and output sample data of each delay unit; It is preferably configured to include an adder that adds all the outputs of the logical operation units.

또한, 상기 논리 연산부는, 논리곱 소자(AND gate) 또는 배타적 논리합 소자(exclusive OR gate)인 것이 바람직하다.In addition, the logic operation unit may be an AND gate or an exclusive OR gate.

그리고 상기 덧셈기는, 상기 논리 연산부의 출력을 모두 더할 수 있는 크기를 가지는 것이 바람직하다.The adder preferably has a size to which all of the outputs of the logical operation unit can be added.

이때, 상기 누적부는, 상기 상관 연산부의 출력과 피드백되는 출력을 더하는 덧셈기와; 상기 덧셈기의 출력을 그룹을 이루는 샘플 개수만큼 지연하고, 상기 지연된 출력을 상기 덧셈기로 피드백하는 지연기를 포함하여 구성되는 것이 바람직하다.In this case, the accumulator includes: an adder for adding an output fed back to the output of the correlation calculator; Preferably, the adder includes a delay unit that delays the output of the adder by the number of samples in the group and feeds the delayed output back to the adder.

상기 덧셈기는, 상기 그룹 단위의 상관 연산 값을 계속하여 누적하는 것이 바람직하다.Preferably, the adder continuously accumulates correlation calculation values in the group unit.

상기 지연기는, 상기 상관 연산부의 그룹 단위의 출력과 동기를 맞추기 위해 그룹을 이루는 샘플 개수만큼 지연하는 것이 바람직하다.Preferably, the delay unit delays the number of samples forming a group to synchronize with the output of the group unit of the correlation calculator.

본 발명에 다른 실시 예에 따르면 상기 정수배 주파수 동기부를 포함하는 디 지털 멀티미디어 방송 수신장치는 입력되는 위상 기준 심볼 샘플 데이터를 순차적으로 지연하는 복수 개의 제 1 지연기와; 상기 제 1 지연기의 출력과 상기 각 지연기의 출력 샘플 데이터에 상응하는 수신장치에서 발생시킨 위상 기준 심볼의 샘플 데이터를 논리 연산하는 복수 개의 논리 연산부와; 상기 각 논리 연산부의 출력을 모두 더하는 제 1 덧셈기와; 상기 제 1 덧셈기의 출력과 피드백되는 출력을 더하는 제 2 덧셈기와; 상기 제 2 덧셈기의 출력을 그룹을 이루는 샘플 개수만큼 지연하고, 상기 지연된 출력을 상기 제 2 덧셈기로 피드백하는 제 2 지연기; 상기 제 2 지연기의 출력 중 최대값을 가지는 위치를 찾는 서치부를 포함하여 구성되는 데에 있다.According to another embodiment of the present invention, a digital multimedia broadcasting receiver including the integer frequency synchronizer includes: a plurality of first delayers sequentially delaying input phase reference symbol sample data; A plurality of logic operation units for performing a logic operation on sample data of a phase reference symbol generated by a receiver corresponding to an output of the first delay unit and output sample data of each delay unit; A first adder for adding all of the outputs of the logical operations; A second adder for adding the output of the first adder and the output fed back; A second delayer delaying the output of the second adder by the number of samples in the group and feeding back the delayed output to the second adder; And a search unit for finding a position having the maximum value among the outputs of the second delay unit.

본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the following detailed description of embodiments taken in conjunction with the accompanying drawings.

아울러, 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 됨을 밝혀 두고자 한다.In addition, the terms used in the present invention was selected as a general term widely used as possible now, but in certain cases, the term is arbitrarily selected by the applicant, in which case the meaning is described in detail in the corresponding description of the invention, It is to be clear that the present invention is to be understood as the meaning of terms rather than names.

본 발명에 따른 정수배 주파수 동기부를 포함하고 있는 디지털 멀티미디어 방송 수신장치의 바람직한 실시 예에 대하여 첨부한 도면을 참조하여 설명한다. 이때, 중복되는 설명을 피하고, 설명의 용이성을 위해 종래의 정수배 주파수 동기부와 본 발명의 정수배 주파수 동기부를 비교해가면서 설명하도록 한다.A preferred embodiment of a digital multimedia broadcasting receiver including an integer frequency synchronizer according to the present invention will be described with reference to the accompanying drawings. At this time, the overlapping description is avoided, and for convenience of explanation, the conventional integer multiple frequency synchronization unit and the integer multiple frequency synchronization unit of the present invention will be described while comparing.

이와 같이 구성된 본 발명에 따른 정수배 주파수 동기부를 포함하고 있는 디지털 멀티미디어 방송 수신장치의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The operation of the digital multimedia broadcasting receiver including the integer frequency synchronizer according to the present invention configured as described above will be described in detail with reference to the accompanying drawings.

먼저, 도 1은 본 발명을 포함하고 있는 디지털 멀티미디어 방송 수신장치의 개념적인 구성 블록 도이다.First, FIG. 1 is a conceptual block diagram of a digital multimedia broadcasting receiver including the present invention.

상기 수신장치의 안테나(100)로 입력된 수신 신호는 튜너(101)를 거쳐 원하는 중간 주파수(Intermediate Frequency)의 통과 대역 신호로 변환된다.The received signal input to the antenna 100 of the receiver is converted into a passband signal of a desired intermediate frequency via the tuner 101.

상기 AGC(Automatic Gain Control : 자동 이득 조절부)(102)는 기준 신호 크기에 따라 계산한 이득 값을 곱하여 상기 수신되는 신호의 크기를 일정하게 유지하여 A/D(103)로 출력한다.The AGC (Automatic Gain Control) 102 multiplies the gain value calculated according to the reference signal size and maintains the magnitude of the received signal constant and outputs it to the A / D 103.

상기 A/D(Analog-Digital Converter)(103)는 상기 AGC(102)로부터 입력되는 신호의 크기에 상관없이 표본화(sampling)를 수행하여 아날로그 신호를 디지털 신호로 변환한다.The analog-to-digital converter (A / D) 103 performs sampling regardless of the magnitude of the signal input from the AGC 102 to convert the analog signal into a digital signal.

상기 I/Q 분배기(104)는 수신되는 복소 신호(complex signal)의 실수부(real part)를 이용하여 기저 대역(base band)으로 변환한다.The I / Q divider 104 converts to a base band using a real part of the received complex signal.

상기 모드 검출부(105)는 수신된 신호의 전송 모드(transmission mode)를 검출한다.The mode detector 105 detects a transmission mode of the received signal.

상기 신호 동기부(106)는 상기 I/Q 분배기(104)의 출력과 OFDM 복조기(107)의 출력을 이용하여 수신되는 신호의 시간 영역과 주파수 영역에서의 동기에 필요한 정보를 추출해낸다.The signal synchronizer 106 extracts information necessary for synchronization in the time domain and the frequency domain of the received signal using the output of the I / Q divider 104 and the output of the OFDM demodulator 107.

상기 OFDM 복조기(107)는 수신되는 신호에서 불필요한 보호구간(Guard Interval)을 제거하여 실제 복호가 필요한 신호만을 FFT(Fast Fourier Transform)를 통해 시간 영역 신호에서 주파수 영역의 신호로 변환한다.The OFDM demodulator 107 removes unnecessary guard intervals from the received signal and converts only signals that require actual decoding from time-domain signals to frequency-domain signals through FFT (Fast Fourier Transform).

상기 주파수 역인터리빙(Deinterleaving)(108)은 송신 단에서 인터리빙한 부반송파(sub-carrier) 신호들의 위치를 원래대로 복원한다.The frequency deinterleaving 108 restores the positions of the sub-carrier signals interleaved by the transmitter.

상기 채널 분배기 1(109)은 제어 채널인 FIC(Fast Information Channel)와 데이터 채널인 MSC(Main Service Channel)를 분리한다.The channel distributor 1 109 separates a fast information channel (FIC) which is a control channel and a main service channel (MSC) which is a data channel.

상기 FIC 복호화기(110)는 상기 채널 분배기 1(109)에서 분리된 FIC를 복호 하여 상기 데이터 채널인 MSC를 복호 하는데 필요한 정보들을 추출한다.The FIC decoder 110 decodes the FIC separated by the channel divider 1 109 and extracts information necessary to decode the MSC, which is the data channel.

그리고 상기 FIC 데이터 복호화기(117)는 이때 FIC를 통해 전송된 별도의 데이터를 복호 하여 후술할 오디오/데이터 복호화기(118)와 비디오 복호화기(119)의 복호 시에 사용하도록 전송한다.The FIC data decoder 117 decodes the separate data transmitted through the FIC and transmits the decoded data for use in decoding the audio / data decoder 118 and the video decoder 119 which will be described later.

상술한 채널 분배기 1(109)에서 FIC 복호화기(110)과 FIC 데이터 복호화기(117)를 거치면 제어 채널인 FIC에 대한 상기 수신장치에서 복호는 종료된다.When the channel divider 1 109 passes through the FIC decoder 110 and the FIC data decoder 117, decoding is terminated in the receiver for the control channel FIC.

상술한 제어 채널인 FIC 외에 데이터 채널인 MSC를 복호화하는 과정을 보면, 상기 시간 역인터리빙(111)은 송신 단에서 인터리빙되어 16개의 논리적인 프레임(frame)들을 다시 원래의 프레임 순서대로 복원시키는 역할을 한다.In the process of decoding the MSC, which is a data channel, in addition to the above-described control channel, the FIC, the time deinterleaving 111 is interleaved at the transmitting end to restore 16 logical frames in the original frame order. do.

상기 길쌈 복호화기(convolutional decoder)(112)는 상기 시간 역인터리빙된 MSC가 전송 채널에서 수신되는 과정에서 발생한 랜덤(random) 한 오류(error)를 정정한다.The convolutional decoder 112 corrects a random error generated while the time deinterleaved MSC is received in a transmission channel.

상기 에너지 역스크램블러(113)는 상기 오류 정정된 데이터를 원래의 데이터로 복원한다.The energy descrambler 113 restores the error corrected data to original data.

상기 채널 분배기 2(114)는 전송된 데이터 채널이 디지털 오디오 방송(DAB) 서비스를 위한 오디오/데이터 신호(audio/data signal)인지, 아니면 디지털 멀티미디어 방송(DMB) 서비스를 위한 비디오 신호(video signal)인지를 구별하여 분리한다.The channel divider 2 (114) is a transmitted data channel is an audio / data signal for a digital audio broadcasting (DAB) service or a video signal for a digital multimedia broadcasting (DMB) service. Separate and separate cognitions.

상기 오디오/데이터 복호화기(118)는 디지털 오디오 방송(DAB) 서비스를 위해 오디오/데이터 신호들을 복호 하여 디스플레이(display)한다.The audio / data decoder 118 decodes and displays audio / data signals for digital audio broadcasting (DAB) service.

상기 길쌈 역인터리버(convolutional deinterleaver)(115)는 디지털 멀티미디어 방송(DMB) 서비스를 위해 상기 채널 분배기 2(114)를 통해 수신된 비디오 신호에 대해, 송신 단에서 추가로 인터리빙한 데이터를 원래 순서대로 재정렬한다.The convolutional deinterleaver 115 rearranges, in the original order, the data further interleaved at the transmitting end for the video signal received through the channel divider 2 114 for digital multimedia broadcasting (DMB) service. do.

상기 RS 복호화기(116)는 송신 단에서 RS 인코딩(encoding)한 데이터를 복원한다.The RS decoder 116 restores RS encoded data at the transmitting end.

상기 비디오 복호화기(119)는 디지털 멀티미디어 방송(DMB) 서비스를 위한 비디오 신호를 복호 하여 디스플레이한다.The video decoder 119 decodes and displays a video signal for digital multimedia broadcasting (DMB) service.

상술한 복호화 과정을 통해 복호 된 신호는 FIC 데이터 복호화기(117)의 제어를 받아 각각 오디오/데이터 복호화기(118)와 비디오 복호화기(119)를 거쳐 각각 오디오/데이터와 비디오가 구분되어 디스플레이된다.The signals decoded through the above-described decoding process are displayed under the control of the FIC data decoder 117 through the audio / data decoder 118 and the video decoder 119, respectively. .

본 발명은 상기 도 1의 신호 동기부(106) 중에서 주파수 영역의 동기부에 관한 것으로, 상술한 바와 같이 지상파 디지털 멀티미디어 방송 시스템에서 사용하는 OFDM 전송 방식은 시간 영역과 주파수 영역에서의 신호 동기 오차에 매우 민감하며, 특히 주파수 영역에서의 동기 오차는 인접 반송파 간 간섭(ICI)을 유발시켜 수신장치 전체의 성능을 떨어뜨리는 요인이 되는바, 전체 디지털 멀티미디어 방송 수신장치의 성능을 좌우하는 중요한 요소인 주파수 영역에서의 동기부에 대해 살펴본다.The present invention relates to a frequency domain synchronizer among the signal synchronizers 106 of FIG. 1. As described above, the OFDM transmission scheme used in the terrestrial digital multimedia broadcasting system is related to signal synchronization errors in the time domain and the frequency domain. It is very sensitive, and the synchronization error in the frequency domain causes interference between adjacent carriers (ICI), which reduces the performance of the entire receiver. Frequency is an important factor that determines the performance of the entire digital multimedia broadcasting receiver. We look at the synchronization in the domain.

상기 주파수 영역에서의 동기 과정은 정수배 주파수 오프셋(integral frequency offset)을 추정하여 보상하는 부분과 소수배 주파수 오프셋(fractional frequency offset)을 추정하여 보상하는 부분으로 나누어진다.The synchronization process in the frequency domain is divided into a part of estimating and compensating an integral frequency offset and a part of estimating and compensating a fractional frequency offset.

여기서, 본 발명과 관련하여 상기 정수배 주파수 오프셋을 추정하는 경우에 대해 상세히 살펴보면, 일반적으로 정수배 주파수 오프셋을 추정하기 위해서는 위상 기준 심볼(Phase Reference Symbol : PRS)을 이용한다.Herein, in detail with respect to the case of estimating the integer frequency offset in relation to the present invention, a phase reference symbol (PRS) is generally used to estimate the integer frequency offset.

상기에서 위상 기준 심볼(PRS)이란 디지털 멀티미디어 방송(DMB) 시스템에 정의된 특정 값을 가지는 심볼로써 송수신 단간에 서로 약속되어 있는 신호이다.The phase reference symbol (PRS) is a signal having a specific value defined in a digital multimedia broadcasting (DMB) system and is a signal promised between the transmitting and receiving end.

이와 관련하여 상기 소수배 주파수 오프셋 동기부(201)와 정수배 주파수 동기부(204)로 구성된 OFDM 복조기용 주파수 동기부의 구조를 살펴보면, 도 2는 본 발명과 관련하여 수신장치의 OFDM 복조기용 주파수 동기부의 내부 구성 블록 도이다.In this regard, referring to the structure of the frequency demodulator for OFDM demodulator including the multiple frequency offset synchronizer 201 and the integer frequency synchronizer 204, FIG. 2 is a view illustrating an OFDM demodulator frequency synchronizer of a receiver according to the present invention. Internal block diagram.

상기 소수배 주파수 동기부(201)는 I/Q 분배기(104)의 출력 데이터 스트림의 보호구간을 이용하여 OFDM 복조기(107)로 입력되는 스트림의 소수배 주파수 오프셋을 추정하여 보상한다.The prime frequency frequency synchronizer 201 estimates and compensates the prime frequency offset of the stream input to the OFDM demodulator 107 using the guard interval of the output data stream of the I / Q distributor 104.

상기 OFDM 복조기(107)는 보호구간 제거기(202)와 FFT(Fast Fourier Transform)(203)로 구성되는데, 이 중 상기 보호구간 제거기(202)는 매 OFDM 심볼에 부가적으로 전송되는 보호구간을 제거하여 실제로 데이터가 전송되는 심볼만을 출력한다.The OFDM demodulator 107 includes a guard interval remover 202 and a fast fourier transform (FFT) 203, among which the guard interval remover 202 removes a guard interval additionally transmitted for every OFDM symbol. Outputs only the symbols where data is actually sent.

상기 FFT(203)는 상기 보호구간 제거기(202)를 통해 보호구간(Guard Interval)이 제거되어 실제 데이터만 있는 시간 영역의 OFDM 심볼을 주파수 영역의 OFDM 심볼로 변환시키는 푸리에 변환을 수행한다. 이때 상기 FFT(203)의 출력은 전송된 주파수 영역의 부 반송파(sub-carrier)들로 이루어져 있다.The FFT 203 removes a guard interval through the guard interval remover 202 to perform a Fourier transform for converting an OFDM symbol in a time domain having only actual data into an OFDM symbol in a frequency domain. In this case, the output of the FFT 203 is composed of sub-carriers in the transmitted frequency domain.

상기 정수배 주파수 동기부(204)는 OFDM 복조기(107)의 출력을 송신 단에서 의도한 정보가 실리도록 각 반송파의 정수배 주파수 오프셋을 추정하여 보상하는데, 이때 상기 정수배 주파수 오프셋을 추정하여 보상하는 과정은 수신된 파일럿 심볼의 부 반송파들을 이용하여 채널을 추정하는 과정으로 이루어진다.The integer frequency synchronizer 204 estimates and compensates the integer frequency offset of each carrier so that the information intended by the transmitting end carries the output of the OFDM demodulator 107. In this case, the process of estimating and compensating the integer frequency offset is performed. Estimating a channel using subcarriers of the received pilot symbol.

일반적으로 디지털 멀티미디어 방송(DMB) 시스템의 송신 단에서 전송한 신호는 수신 과정에서 다중 경로(multi-path)와 여러 가지 장애물로 인해 주파수 영역에서 페이지(Phase)가 발생할 수 있으므로, 수신 단에서 상기 전송된 디지털 멀티미디어 방송(DMB)을 제대로 시청하기 위해서는 상기와 같은 페이지(phase)를 고려하여 복조(demodulation)를 하여야만 한다.In general, a signal transmitted from a transmitting end of a digital multimedia broadcasting (DMB) system may generate a page in the frequency domain due to multi-paths and various obstacles during the receiving process. In order to properly watch the digital multimedia broadcasting (DMB), demodulation must be performed in consideration of the above-described phase.

그러므로 수신 단에서 상기와 같은 상황을 고려하기 위해서는 먼저 수신되는 신호의 페이지(phase)가 어느 정도 틀어 졌는지를 알아야 하는데, 이와 같이 상기 수신 과정에서 발생할 수 있는 페이지(phase)를 정확히 알기 위해 송수신단 간에 서로 약속한 신호를 일정한 기준으로 이용할 필요가 있고, 상기 디지털 멀티미디어 방송 시스템에서는 이를 위해 위상 기준 심볼(PRS)이라는 파일럿 심볼을 이용하고 있다.Therefore, in order to consider the above situation at the receiving end, it is necessary to first understand how the phase of the received signal is distorted. Thus, in order to know exactly the phase that may occur during the receiving process, The signals promised to each other need to be used as a predetermined reference, and the digital multimedia broadcasting system uses a pilot symbol called a phase reference symbol (PRS) for this purpose.

즉, 상기 PRS 발생기(205)는 송신 단에서 전송된 위상 기준 심볼(PRS)과 비교하기 위해 수신 단에서도 이미 약속되어 있는 위상 기준 심볼(PRS)을 발생시켜 상기 정수배 주파수 동기부(204)로 전송하는 역할을 한다.That is, the PRS generator 205 generates a phase reference symbol PRS already promised at the receiving end and transmits it to the integer frequency synchronizer 204 in order to compare with the phase reference symbol PRS transmitted at the transmitting end. It plays a role.

그러면 상기 정수배 주파수 동기부(204)에서는 상기 PRS 발생기(205)로부터 수신한 위상 기준 심볼(PRS)과 송신단에서 전송된 위상 기준 심볼(PRS)을 비교하여 주파수 오프셋을 추정하여 이를 보상하게 된다.Then, the integer frequency synchronizer 204 compares the phase reference symbol PRS received from the PRS generator 205 with the phase reference symbol PRS transmitted from the transmitter to estimate and compensate for the frequency offset.

이때 상기 비교를 위해 정수배 주파수 동기부(204)에서는 상관 연산(correlation operation)을 이용하여 송신 단에서 전송된 반송파(carrier)가 수신 과정에서 어느 정도 페이지가 틀어져 있는지를 판단하게 된다.At this time, for comparison, the integer frequency synchronizer 204 determines how much the page is distorted during the reception process of the carrier transmitted from the transmitter using a correlation operation.

그리하여 상기 주파수 역인터리빙(108)에서는 상기 소수배 주파수 오프셋과 정수배 주파수 오프셋이 보상된 신호가 입력되게 된다.Thus, in the frequency deinterleaving 108, a signal compensated for the fractional frequency offset and the integer frequency offset is input.

본 발명은 상기 정수배 주파수 오프셋을 추정하여 보상하는 정수배 주파수 동기부(204)에 관한 것으로, 이와 관련하여 종래의 정수배 주파수 동기부(204)와 본 발명에 따른 정수배 주파수 동기부(204)에 대해 살펴본다.The present invention relates to an integer frequency synchronizer 204 that estimates and compensates the integer frequency offset. In this regard, a conventional integer frequency synchronizer 204 and an integer frequency synchronizer 204 according to the present invention will be described. see.

상술한 바와 같이 상기 디지털 멀티미디어 방송(DMB) 시스템에서는 정수배 주파수 오프셋을 추정하기 위해서는 위상 기준 심볼(PRS)을 이용한다. 즉, 송신 단으로부터 수신한 위상 기준 심볼(PRS)과 수신 단의 PRS 발생기(205)로부터 수신한 위상 기준 심볼(PRS)을 상관 연산하여 정수배 주파수 오프셋을 추정하게 되는데, 상기 상관 연산을 위한 수학식을 보면,As described above, in the digital multimedia broadcasting (DMB) system, a phase reference symbol (PRS) is used to estimate an integer frequency offset. That is, the frequency reference offset PRS received from the transmitter and the phase reference symbol PRS received from the PRS generator 205 of the receiver are correlated to estimate an integer frequency offset. Looking at it,

상기 수학식 1에서

은 송신 단으로부터 수신한 위상 기준 심볼(PRS)을 나타내고,

은 수신 단의 PRS 발생기(205)에서 생성하여 정수배 주파수 동기부(204)로 전송한 위상 기준 심볼(PRS)을 의미한다.In Equation 1

Represents a phase reference symbol (PRS) received from a transmitting end,

Denotes a phase reference symbol (PRS) generated by the PRS generator 205 of the receiving end and transmitted to the integer frequency synchronizer 204.

상기 위상 기준 심볼(PRS)은 총 1536개의 샘플(sample)들로 이루어져 있으므로, 수신 단에서 정수배 주파수 오프셋을 추정하기 위해서는 총 1536 탭(taps)의 상관 연산기가 있어야 한다.Since the phase reference symbol (PRS) is composed of a total of 1536 samples, the receiver needs to have a correlation operator of 1536 taps in order to estimate the integer frequency offset.

여기서, 상술한 상관 연산기를 포함하고 있는 종래의 정수배 주파수 동기부(204)를 보면, 도 3은 일반적인 1536 탭 상관 연산기를 이용하는 정수배 주파수 동기부(204)의 구성 블록 도이다.Here, in the conventional integer frequency synchronizer 204 including the above-mentioned correlation calculator, FIG. 3 is a block diagram of the integral frequency synchronizer 204 using the general 1536 tap correlation calculator.

상기 도 3에서 종래 정수배 주파수 동기부(204)는 크게 상관 연산기와 서치부(330)로 나누어지는데, 상기 상관 연산기는 입력되는 데이터를 지연하여 출력하는 지연기(300)와 상기 각 지연기(300)의 출력과 수신장치에서 발생시킨 위상 기준 심볼(PRS)을 논리 연산하는 논리 연산부(310)와 상기 논리 연산부(310)의 출력을 각각 더하는 덧셈기(320)로 구성된다.In FIG. 3, the conventional integer multiple frequency synchronizer 204 is largely divided into a correlation operator and a search unit 330. The correlation operator includes a delay unit 300 and a delay unit 300 for delaying and outputting input data. And an adder 320 that adds an output of the logic operation unit 310 and a logic operation unit 310 for logically computing the phase reference symbol PRS generated by the receiver.

상기 서치부(330)는 덧셈기(320)의 출력을 수신하여 상기 수신된 값 중 가장 큰 값을 가지는 위치(maximum value position)를 찾아 정수배 주파수 오프셋을 출력하는 구조로 되어 있다.The search unit 330 is configured to receive an output of the adder 320 and find a maximum value position among the received values and output an integer frequency offset.

상술한 바와 같이 도 3의 종래 정수배 주파수 동기부 구조는 1536 탭 상관 연산기를 사용함으로써 총 1536*2개의 메모리와 1536개의 덧셈기가 필요하다.As described above, the conventional integer frequency synchronizer of FIG. 3 requires a total of 1536 * 2 memories and 1536 adders by using a 1536 tap correlation operator.

그러나 이러한 상기 정수배 주파수 동기부는 주파수 영역에서의 동기 오차를 추정하여 보상하기 위해 상관 연산을 수행하고, 이를 위해 항상 동작하고 있어야 하는 특성상 하드웨어(hardware)의 전력(power), 비용(costs) 측면에서 상관 연산을 위한 구성의 복잡도가 커 비효율적이 되는바, 본 발명에서는 종래 구성에 비해 성능의 열화가 없이 상기 상관 연산을 수행하는 구성을 간단히 하여 하드웨어의 복잡도를 줄여 전체 하드웨어의 전력 및 비용을 줄일 수 있는 장치를 제안하고자 한다.However, the integer frequency synchronizer performs a correlation operation in order to estimate and compensate for a synchronization error in the frequency domain, and in view of the power and cost of hardware, the correlation is performed in order to always operate for this purpose. Since the complexity of the configuration for the calculation is large and inefficient, the present invention can simplify the configuration to perform the correlation operation without deterioration of performance compared to the conventional configuration to reduce the complexity of the hardware to reduce the power and cost of the entire hardware An apparatus is proposed.

상기와 같은 제안을 위해 본 발명에서는 상기 상관 연산에 사용되는 위상 기준 심볼(PRS)의 특성을 이용하는데, 상기 위상 기준 심볼(PRS)의 특성을 보면 총 1536 개의 샘플(sample)은 12 개의 그룹으로 나눌 수 있고, 상기 각 그룹은 128 개의 샘플로 이루어져 있다.For the above proposal, the present invention uses the characteristics of the phase reference symbol (PRS) used in the correlation operation. In view of the characteristics of the phase reference symbol (PRS), a total of 1536 samples are divided into 12 groups. Each group consists of 128 samples.

이때, 하나의 그룹을 형성하는 상기 128 개의 샘플을 상관 연산(correlation operation)을 취할 경우, 송신 단에서의 위상 기준 심볼(PRS)과 수신 단에서의 위상 기준 심볼(PRS)이 정확히 일치하게 상관 연산을 취한 경우 그 값이 1이 되고, 그렇지 않고 상기 두 위상 기준 심볼(PRS)이 1 샘플 이상 틀어지게 되면 0이 되게 된다. In this case, when the correlation operation is performed on the 128 samples forming one group, the correlation operation is performed so that the phase reference symbol PRS at the transmitting end and the phase reference symbol PRS at the receiving end are exactly matched. If the value is taken as 1, otherwise, the two phase reference symbols PRS become 0 when more than one sample is misaligned.

또한, 12개의 그룹으로 이루어진 상기 위상 기준 심볼(PRS)에서 각 그룹의 시퀀스(sequence)는 서로 다르지만, 상기 각 그룹 간의 상관 연산 특성이 좋아 서로 다른 그룹 간에 상관 연산을 취한 경우 그 값이 매우 작아 그룹 단위로 별개로 상관 연산을 취한 후 누적하여도 종래 기술에 의해 1536 탭을 한꺼번에 상관 연산하는 경우와 비교해서 성능상의 차이가 없다.In addition, although the sequence of each group is different in the phase reference symbol (PRS) consisting of 12 groups, when the correlation operation is performed between different groups because the correlation operation characteristics of each group are good, the value is very small. There is no difference in performance compared to the case in which the 1536 taps are correlated at one time by the prior art even if they are accumulated after taking a correlation operation separately as a unit.

즉, 상기 도 3의 1536 탭(taps) 상관 연산기는 총 1536 개의 샘플이 일치하면 상관 연산 값이 크고 그렇지 않으면 상관 연산 값이 적은 특성을 이용하는 반면에, 본 발명에서는 그룹 단위로 즉, 128 탭 상관 연산기를 이용한다.That is, the 1536 taps correlation operator of FIG. 3 uses a characteristic of having a large correlation operation value and a small correlation operation value if a total of 1536 samples match, whereas in the present invention, 128 tap correlation Use an operator

이는 상술한 도 3에서의 1536 탭의 상관 연산기에서도 덧셈기(320)를 거쳐 서치부(330)로 입력되는 상관 연산 값이 그룹 단위로 출력되므로 1536 탭 상관 연산기를 사용하고 있는 수신장치에서와 동일한 결과를 얻을 수 있다.This results in the same result as that of the receiving apparatus using the 1536 tap correlation operator because the correlation calculation value inputted to the search unit 330 via the adder 320 is also output in a group unit in the above-described 1536 tap correlation calculator in FIG. 3. Can be obtained.

이를 첨부한 도면을 참조하여 본 발명을 설명하면, 도 4는 본 발명에 따라 128 탭 상관 연산기를 이용하여 구성한 정수배 주파수 동기부의 구성 블록 도이다.Referring to the present invention with reference to the accompanying drawings, Figure 4 is a block diagram of the integral frequency synchronization unit configured using a 128 tap correlation operator in accordance with the present invention.

상기 도 4를 보면 상기 본 발명은 크게 상관 연산부, 누적부, 서치부(450)로 구성된다.Referring to FIG. 4, the present invention is largely composed of a correlation calculation unit, an accumulation unit, and a search unit 450.

이때, 상기 128 탭 상관 연산부는 제 1 지연기(400), 논리 연산부(410), 제 1 덧셈기(420)로 구성된다.In this case, the 128 tap correlation calculator comprises a first delay unit 400, a logic operator 410, and a first adder 420.

상기 제 1 지연기(400)는 수신되는 데이터를 지연하여 출력하는데, 이때 상기 제 1 지연기의 개수는 상기 도 3에서의 1536 개가 아니라 하나의 그룹 즉, 128 개만을 사용한다.The first delay unit 400 delays and outputs the received data. In this case, the number of the first delay units uses only one group, that is, 128, not 1536.

상기 논리 연산부(410)는 상기 제 1 지연기(400)의 출력과 수신장치의 PRS 발생기(205)에서 발생시킨 PRS 샘플 값을 논리 연산하여 출력하는데, 이때 상기 논리 연산부(410)는 논리곱 소자(AND gate)나 배타적 논리합 소자(exclusive OR gate)를 사용하여 상기 논리 연산을 수행한다.The logic operation unit 410 performs a logic operation on the output of the first delay unit 400 and the PRS sample value generated by the PRS generator 205 of the receiving device, and outputs the logic product element. The logic operation is performed using an AND gate or an exclusive OR gate.

상기 제 1 덧셈기(420)는 상기 128 개의 논리 연산부(410)의 출력을 모두 더하여 출력하는데, 이때 상기 제 1 덧셈기(420)의 출력은 상기 도 3에서의 덧셈기(320)에서의 출력과 같이 그룹 단위로 출력되는 것이다. The first adder 420 adds all the outputs of the 128 logical operation units 410 and outputs the same, in which the output of the first adder 420 is the same as the output of the adder 320 in FIG. 3. It is output in units.

또한, 상기 제 1 덧셈기(420)의 크기는 상기 도 3의 1536 개의 논리 연산 결과를 더하는 경우와 달리 128 개의 논리 연산 결과만을 더하면 되므로 상기 도 3의 덧셈기(320)에 비해 그 크기가 현저히 작아진다.In addition, the size of the first adder 420 is significantly smaller than that of the adder 320 of FIG. .

그리고, 상기 누적부는 제 2 지연기(440)와 제 2 덧셈기(430)로 구성되는데, 상기 제 2 지연기(440)는 상기 제 1 덧셈기(420)의 출력을 지연하여 서치부(450)와 제 2 덧셈기(430)로 출력한다.The accumulator is composed of a second delayer 440 and a second adder 430. The second delayer 440 delays the output of the first adder 420 and the search unit 450. Output to the second adder 430.

상기 제 2 덧셈기(430)는 상기 제 1 덧셈기(420)의 출력과 피드백(feedback)되어 입력되는 제 2 지연기(440)의 출력을 더하여 상기 제 2 지연기(440)로 출력한다.The second adder 430 adds the output of the first adder 420 and the output of the second delayer 440 which is fed back and inputs the output to the second delayer 440.

이때 상기 제 1 덧셈기(420)의 출력은 다음 그룹에 대해 논리 연산을 거친 값이고, 상기 피드백되어 입력되는 제 2 지연기(440)의 출력은 이전 그룹에 대해 논리 연산을 거친 값으로, 상기와 같이 제 2 지연기(440)에서 출력을 피드백시키는 것은 총 1536 개로 이루어진 상관 연산기와 동일한 성능을 가지기 위해 본 발명에 따른 상관 연산기의 각 그룹 단위의 출력을 누적해주어야 하는바, 이를 위해 피드백시키는 것이다.At this time, the output of the first adder 420 is a value that has undergone a logical operation for the next group, and the output of the feedback delayed second delayer 440 is a value that has undergone a logical operation with respect to the previous group. As described above, the feedback of the output from the second delayer 440 has to accumulate the output of each group unit of the correlation calculator according to the present invention in order to have the same performance as that of a total of 1536 correlation operators.

그리고, 상기 제 2 지연기(440)도 제 1 지연기(400)와 같이 128개의 딜레이 소자로 이루어져 실제 필요한 그룹 단위의 출력을 정확히 동기시켜 누적해주기 위함이다.In addition, the second delay unit 440 is formed of 128 delay elements like the first delay unit 400 so as to accurately accumulate and accurately output an output of a group unit actually required.

상기 서치부(450)는 입력되는 데이터 중에서 가장 큰 값을 가지는 값의 위치를 찾는 알고리즘을 포함하고 있어 상기 제 2 지연기(440)의 그룹 단위의 출력을 입력으로 하여 상기 알고리즘을 이용하여 가장 큰 값을 가지는 값의 위치를 찾는다.The search unit 450 includes an algorithm for finding the position of the value having the largest value among the input data. The search unit 450 uses the output of the unit of the second delay unit 440 as the input to generate the largest value. Find the location of a value with a value.

이때 상기 서치부(450)의 출력이 바로 정수배 주파수 오프셋이 되고, 상기 출력되는 정수배 주파수 오프셋을 제거(보상)하여 상기 주파수 역인터리빙(108)으로 출력하게 된다.At this time, the output of the search unit 450 becomes an integer multiple frequency offset, and removes (compensates) the integer multiple frequency offset to be output to the frequency deinterleaving 108.

그리하여 본 발명에 따른 도 4는 128*2 + 128 개의 메모리와 128 개의 덧셈기로 상관 연산을 취하여 종래 기술에 따른 1536 탭의 상관 연산기에서와 동일한 추적 시간과 추적 성능을 가지면서 하드웨어의 복잡도를 줄여 전체적으로 비용 및 전력 소모를 줄일 수 있게 된다.Thus, Figure 4 in accordance with the present invention takes the correlation operation with 128 * 2 + 128 memory and 128 adders to reduce the complexity of the hardware while having the same tracking time and tracking performance as in the 1536 tap correlation operator according to the prior art as a whole Cost and power consumption can be reduced.

이상에서 설명한 바와 같은 본 발명에 따른 정수배 주파수 동기부를 포함하고 있는 디지털 멀티미디어 방송 수신장치는 종래의 정수배 주파수 동기부의 상관 연관기가 가진 성능을 그대로 유지하면서 하드웨어의 크기를 줄여 소모 전력과 비용을 절감할 수 있는 효과가 있다.As described above, the digital multimedia broadcasting receiver including the integer frequency synchronizer according to the present invention can reduce the size of hardware while reducing the power consumption and cost while maintaining the performance of the conventional correlator of the integer frequency synchronizer. It has an effect.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.

Claims (9)

입력되는 위상 기준 심볼의 샘플 데이터를 그룹 단위로 상관 연산하는 상관 연산부와;A correlation calculator for correlating sample data of the input phase reference symbol in group units; 상기 상관 연산부의 출력을 누적하고 지연하는 누적부와;An accumulator for accumulating and delaying an output of the correlation calculator; 상기 누적부의 출력 중 최대값을 가지는 위치를 찾는 서치부를 포함하여 구성되는 것을 특징으로 하는 정수배 주파수 동기부를 포함하는 디지털 멀티미디어 방송 수신장치.And a search unit for searching for a position having a maximum value among the outputs of the accumulation unit. 제 1항에 있어서,The method of claim 1, 상기 그룹은 128개의 샘플로 구성되는 것을 특징으로 하는 정수배 주파수 동기부를 포함하는 디지털 멀티미디어 방송 수신장치.And said group comprises an integer multiple frequency synchronizer comprising 128 samples. 제 1 항에 있어서, 상기 상관 연산부는,The method of claim 1, wherein the correlation calculation unit, 입력되는 위상 기준 심볼의 샘플 데이터를 순차적으로 지연하는 복수 개의 지연기와;A plurality of delay units sequentially delaying sample data of an input phase reference symbol; 상기 각 지연기의 출력과 상기 각 지연기의 출력 샘플 데이터에 상응하는 수신장치에서 발생시킨 위상 기준 심볼의 샘플 데이터를 논리 연산하는 복수 개의 논리 연산부와;A plurality of logic operation units for performing a logic operation on sample data of a phase reference symbol generated by a receiver corresponding to an output of each delay unit and output sample data of each delay unit; 상기 각 논리 연산부의 출력을 모두 더하는 덧셈기를 포함하여 구성되는 것 을 특징으로 하는 정수배 주파수 동기부를 포함하는 디지털 멀티미디어 방송 수신장치.And an adder for adding all of the outputs of each logical operation unit. 제 3항에 있어서, 상기 논리 연산부는,The method of claim 3, wherein the logical operation unit, 논리곱 소자(AND gate) 또는 배타적 논리합 소자(exclusive OR gate)인 것을 특징으로 하는 정수배 주파수 동기부를 포함하는 디지털 멀티미디어 방송 수신장치.A digital multimedia broadcasting receiver comprising an integer frequency synchronizer, which is an AND gate or an exclusive OR gate. 제 3항에 있어서, 상기 덧셈기는,The method of claim 3, wherein the adder, 상기 논리 연산부의 출력을 모두 더할 수 있는 크기를 가지는 것을 특징으로 하는 정수배 주파수 동기부를 포함하는 디지털 멀티미디어 방송 수신장치.Digital multicast broadcasting receiver comprising an integer frequency synchronizer, characterized in that has a size that can add all the output of the logical operation unit. 제 1항에 있어서, 상기 누적부는,The method of claim 1, wherein the accumulation unit, 상기 상관 연산부의 출력과 피드백되는 출력을 더하는 덧셈기와;An adder for adding an output fed back to the output of the correlation calculator; 상기 덧셈기의 출력을 그룹을 이루는 샘플 개수만큼 지연하고, 상기 지연된 출력을 상기 덧셈기로 피드백하는 지연기를 포함하여 구성되는 것을 특징으로 하는 정수배 주파수 동기부를 포함하는 디지털 멀티미디어 방송 수신장치.And a delay unit for delaying the output of the adder by the number of samples in the group and feeding back the delayed output to the adder. 제 6항에 있어서, 상기 덧셈기는,The method of claim 6, wherein the adder, 상기 그룹 단위의 상관 연산 값을 계속하여 누적하는 것을 특징으로 하는 정 수배 주파수 동기부를 포함하는 디지털 멀티미디어 방송 수신장치.And an integer multiple frequency synchronization unit for accumulating the correlation calculation values in the group unit. 제 6항에 있어서, 상기 지연기는,The method of claim 6, wherein the retarder, 상기 상관 연산부의 그룹 단위의 출력과 동기를 맞추기 위해 그룹을 이루는 샘플 개수만큼 지연하는 것을 특징으로 하는 정수배 주파수 동기부를 포함하는 디지털 멀티미디어 방송 수신장치.And an integer multiple frequency synchronization unit for delaying the number of samples forming a group to synchronize with the output of the unit of the correlation unit. 입력되는 위상 기준 심볼 샘플 데이터를 순차적으로 지연하는 복수개의 제 1 지연기와;A plurality of first delayers for sequentially delaying input phase reference symbol sample data; 상기 제 1 지연기의 출력과 상기 각 지연기의 출력 샘플 데이터에 상응하는 수신장치에서 발생시킨 위상 기준 심볼의 샘플 데이터를 논리 연산하는 복수 개의 논리 연산부와;A plurality of logic operation units for performing a logic operation on sample data of a phase reference symbol generated by a receiver corresponding to an output of the first delay unit and output sample data of each delay unit; 상기 각 논리 연산부의 출력을 모두 더하는 제 1 덧셈기와;A first adder for adding all of the outputs of the logical operations; 상기 제 1 덧셈기의 출력과 피드백되는 출력을 더하는 제 2 덧셈기와;A second adder for adding the output of the first adder and the output fed back; 상기 제 2 덧셈기의 출력을 그룹을 이루는 샘플 개수만큼 지연하고, 상기 지연된 출력을 상기 제 2 덧셈기로 피드백하는 제 2 지연기;A second delayer delaying the output of the second adder by the number of samples in the group and feeding back the delayed output to the second adder; 상기 제 2 지연기의 출력 중 최대값을 가지는 위치를 찾는 서치부를 포함하여 구성되는 것을 특징으로 하는 정수배 주파수 동기부를 포함하는 디지털 멀티미디어 방송 수신장치.And a search unit for searching for a position having a maximum value among the outputs of the second delay unit.

Images