KR20060104926A

KR20060104926A - 방전 램프 발광 장치

Info

Publication number: KR20060104926A
Application number: KR1020060027864A
Authority: KR
Inventors: 겐 마쓰우라
Original assignee: 티디케이가부시기가이샤
Priority date: 2005-03-28
Filing date: 2006-03-28
Publication date: 2006-10-09
Also published as: US20060214604A1; JP4318659B2; US7327100B2; JP2006277983A; KR100702644B1

Abstract

2개의 전극을 구비한 방전 램프 발광용 방전 램프 발광 장치는 제1 구동 회로, 제2 구동 회로 및 제어 회로를 포함한다. 상기 제1 구동 회로는 상기 2개의 전극 중 하나의 전극에 접속되어 제1 교류 전류를 방전 램프에 공급할 수 있다. 상기 제1 교류 전류는 주파수를 갖는다. 상기 제2 구동 회로는 상기 2개의 전극 중 다른 전극에 접속되어 제2 교류 전류를 방전 램프에 공급할 수 있다. 상기 제2 교류 전류는 상기 제1 교류 전류의 주파수와 동일한 주파수를 갖는다. 상기 제어 회로는 상기 제1 및 제2 구동 회로를 각각 구동시키는 제1 및 제2 구동 펄스를 발생한다. 상기 제어 회로는 전류 검출 회로와 위상차 조정기를 구비한다. 상기 전류 검출 회로는 상기 제1 및 제2 교류 전류를 개별적으로 검출한다. 상기 위상차 조정기는 상기 제1 교류 전류의 양이 상기 제2 교류 전류의 양과 같아지도록 상기 제1 및 제2 구동 펄스 사이의 위상차를 조정한다.

구동 회로, 교류 전류, 구동 펄스, 제어 회로, 전류 검출 회로, 위상차 조정기

Description

방전 램프 발광 장치{DISCHARGE LAMP LIGHTING APPARATUS}

도 1은 본 발명에 따른 일 실시예의 방전 램프 발광 장치의 블록도를 도시한다.

도 2는 제어기를 상세히 도시하는 회로도이다.

도 3a 내지 도 3n은 방전 램프 발광 장치를 구동하는 각각의 제어 신호, 제1 및 제2 AC 전류, 위상 조정기(250)용 출력 신호에 대한 파형 도시도이다.

도 4는 제어기에 대한 다른 구조를 도시하는 회로도이다.

도 5는 연산 증폭기(220) 및 전류차 검출기(240)를 상세히 도시하는 회로도이다.

도 6a 및 도 6b는 발진기의 출력과 각각의 전류의 검출 주기 사이의 관계를 도시하는 웨이브 차트이다.

본 발명은 2개의 전극을 구비한 방전 램프를 제어하는 방전 램프 발광 디바이스에 관한 것이다. 특히, 본 발명은 대형 스크린 텔레비전 수상기와 같은 다양한 디스플레이용 백라이트로서 사용되는 방전 램프를 제어하는 방전 램프 발광 디바이 스에 관한 것이다.

최근, 액정 패널용 백라이트로서 사용되는 냉음극 형광 램프(이하 "CCFL"이라 함)는 상기 액정 패널의 크기가 대형화하고 있어 길어지는 경향이 있다. CCFL을 밝게 하기 위해 하나의 전극을 통해 CCFL 양단에 고전압을 인가하면, CCFL에 길이 방향을 따라 불규칙한 휘도가 나타날 수 있다.

일본특허출원공보 제2004-241136에는 한 쌍의 인버터 회로를 구비한 방전 램프 발광 디바이스에 대해 개시되어 있는데, 상기 인버터 회로 중 하나는 매스터 인버터 회로의 역할을 하고 방전 램프의 2개의 전극 중 하나의 전극에 접속되어 있고, 다른 인버터 회로는 슬레이브 인버터 회로의 역할을 하고 방전 램프의 2개의 전극 중 다른 전극에 접속되어 있다. 방전 램프는 상기 전극들 각각을 통해 방전 램프 양단에 고전압을 인가하면 밝아진다. 방전 램프를 발광시키는 이러한 방법을 "차동 구동 방법(differential drive method)"이라 한다.

그렇지만, 상기 매스터 인버터 회로 및 상기 슬레이브 인버터 회로의 특성은 항상 서로 일치하는 것은 아니다. 그러므로 상기 인버터 회로들로부터 공급되는 전류는, 상기 차동 구동 방법으로 CCFL을 밝게 하기 위해 각각의 인버터 회로 양단에 동일한 전압을 인가하여도 불균형으로 될 수 있다.

따라서, 상기 2개의 인버터 회로로부터 공급되는 출력 전압의 듀티를 조정하여 2개의 인버터 회로로부터의 전류량이 동등하게 되도록 하는 방법을 제안한다. 그렇지만, 이 방법이 적용되면, 인버터들의 듀티는 일반적으로 서로 달라진다. 그 러므로, 큰 듀티 펄스를 발생하는 인버터 회로는 큰 정격 출력을 가질 필요가 있게 되고, 이는 방전 램프 발광 디바이스의 소형화에 역행하는 문제를 일으킨다.

전술한 단점을 극복하기 위해, 본 발명의 목적은 2개의 인버터 회로 각각을 통해 방전 램프로 흐르는 전류의 양을 용이하게 동등하게 할 수 있는 방전 램프 발광 장치를 제공하는 것이다.

본 발명은 2개의 전극을 구비한 방전 램프 발광용 방전 램프 발광 장치를 제공하며, 상기 방전 램프 발광 장치는 제1 구동 회로, 제2 구동 회로 및 제어 회로를 포함한다. 상기 제1 구동 회로는 상기 2개의 전극 중 하나의 전극에 접속되어 제1 교류 전류를 방전 램프에 공급할 수 있다. 상기 제1 교류 전류는 주파수를 갖는다. 상기 제2 구동 회로는 상기 2개의 전극 중 다른 전극에 접속되어 제2 교류 전류를 방전 램프에 공급할 수 있다. 상기 제2 교류 전류는 상기 제1 교류 전류의 주파수와 동일한 주파수를 갖는다. 상기 제어 회로는 상기 제1 및 제2 구동 회로를 각각 구동시키는 제1 및 제2 구동 펄스를 발생한다. 상기 제어 회로는 전류 검출 회로와 위상차 조정기를 구비한다. 상기 전류 검출 회로는 상기 제1 및 제2 교류 전류를 개별적으로 검출한다. 상기 위상차 조정기는 상기 제1 교류 전류의 양이 상기 제2 교류 전류의 양과 같아지도록 상기 제1 및 제2 구동 펄스 사이의 위상차를 조정한다.

본 발명의 특정한 특징 및 이점 및 다른 목적은 첨부된 도면을 참조하여 설명되는 이하의 상세한 설명으로부터 분명하게 될 것이다.

본 발명에 따른 일 실시예를 첨부된 도면을 참조하여 이하에 설명한다.

도 1은 본 발명의 실시예에 따른 방전 램프 발광 디바이스(10)를 도시한다. 방전 램프 발광 디바이스(10)는 전력 공급 장치로부터 발광 램프 L에 전력을 공급하여 방전 램프 L을 발광시킨다. 방전 램프 발광 디바이스(10)는 매스터 회로(20A), 슬레이스 회로(20B), 및 제어기(30)를 포함한다. 방전 램프 발광 디바이스(10)에 의해 제어되는 방전 램프 L은 그 양단에 각각 전극 E₁, E₂를 구비하는 CCFL이다.

매스터 회로(20A)는 제1 인버터 회로(22A), 제1 변압기(24A), 및 제1 공진 캐패시터 C₁을 포함한다. 직류 전류(DC) 공급 장치(26A)가 상기 제1 인버터 회로(22A)의 입력 단자 A₁, B₁에 접속되어 있어, DC 공급 장치(26A)로부터의 DC 전압 V_IN가 제1 인버터 회로(22A) 양단에 인가된다. 단자 B₁은 단자 A₁보다 낮은 전위에 위치한다.

제1 인버터 회로(22A)는 4개의 스위칭 소자 SH_1m, SL_1m, SH_2m 및 SL_2m을 구비한 풀-브리지형(full-bridge type) 인버터이다. 스위칭 소자 SH_1m, SL_1m은 입력 단자 A₁, B₁ 사이에 직렬로 접속되어 있다. 스위칭 소자 SH_1m은 스위칭 소자 SL_1m보다 높은 전위에 위치한다. 스위칭 소자 SH_2m, SL_2m은 입력 단자 A₁, B₁ 사이에 직렬로 접속되어 있다. 스위칭 소자 SH_2m은 스위칭 소자 SL_2m보다 높은 전위에 위치한다. 스위칭 소자 SH_1m, SL_1m 사이의 접속 포인트 N₁₁ 및 스위칭 소자 SH_2m, SL_2m 사이의 접속 포인트 N₁₂는 제1 인버터 회로(22A)의 한 쌍의 출력 단자이다. 본 실시예에서, 스위칭 소자 SH_1m, SL_1m, SH_2m 및 SL_2m은 전계 효과 트랜지스터와 같은 반도체 스위칭 소자로 구성된다. 스위칭 소자 SH_1m, SL_1m, SH_2m 및 SL_2m의 스위칭 동작은 제어기(30)에서 각각 공급되는 제어 신호 H_1m, L_1m, H_2m 및 L_2m에 의해 제어된다. 하이 레벨을 갖는 제어 신호가 공급되면, 스위칭 소자는 턴 온 된다. 로우 레벨을 갖는 제어 신호가 공급되면, 스위칭 소자는 턴 오프 된다.

제1 변압기(24A)는 제1 코일 L₁₁ 및 제2 코일 L₁₂를 포함하며, 이들 코일은 제1 코일 L₁₁의 극성이 제2 코일 L₁₂의 극성에 반대 방향이 되도록 감겨 있다. 제1 코일 L₁₁은 제1 인버터 회로(22A)의 출력 단자 N₁₁, N₁₂에 각각 접속된 2개의 접속 단부를 갖는다. 제2 코일 L₁₂는 그 하나의 단부를 통해 접지 전위 G, 다이오드 D₁₁, 노드 N₁₃, 및 저항 R에 접속된다. 다이오드 D₁₁ 및 저항 R은 직렬로 접속된다. 다이오드 D₁₁은 제2 코일 L₁₂의 하나의 접속 단부에 접속된 애노드와, 노드 N₁₃에 접속된 캐소드를 갖는다. 전류는 제2 코일 L₁₂의 접속 단부로부터 다이오드 D₁₁ 및 저항 R을 통해 기준 전위 G로 흐른다. 저항 R은 제어기(30)의 전류 검출 단자 D₀에 접속된 고전위 단자를 갖는다. 다이오드 D₁₂는 제2 코일 L₁₂와 기준 전위 G 사이에 접속되어 있다. 다이오드 D₁₂는 기준 전위 G에 접속된 애노드와, 제2 코일 L₁₂의 하나의 접속 단부에 접속된 캐소드를 구비한다.

제1 공진 캐패시터 C₁은 제2 코일 L₁₂에 병렬로 접속된다. 제1 공진 캐패시터 C₁의 한 단부는 기준 전위 G에 접속된다. 제1 공진 캐패시터 C₁은 제2 코일 L₁₂의 다른 접속 단부에 접속된 다른 단부를 구비한다. 제1 공진 캐패시터 C₁과 제2 코일 L₁₂ 사이의 노드는 매스터 회로(20A)의 출력 단자 F₁이다. 출력 단자 F₁은 밸러스트 캐패시터 C_1B와 전극 E₁을 통해 방전 램프 L에 전기적으로 접속된다. 매스터 회로(20A)는 출력 단자 F₁을 통해 방전 램프 L에 제1 교류 전류 I_M을 공급한다.

슬레이브 회로(20B)는 제2 인버터 회로(22B), 제2 변압기(24B), 및 제2 공진 캐패시터 C₂를 포함한다. DC 전력 공급 장치(26B)는 제2 인버터 회로(22B)의 입력 단자 A₂, B₂ 에 접속되어 있어, DC 전력 공급 장치(26b)로부터의 DC 전압 V_in이 제2 인버터 회로(22B) 양단에 공급된다. 단자 B₂는 단자 A₂보다 낮은 전위에 위치한다.

제2 인버터 회로(22B)는 4개의 스위칭 소자 SH_1S, SL_1S, SH_2S 및 SL_2S를 구비한풀-브리지형 인버터이다. 스위칭 소자 SH_1S, SL_1S는 입력 단자 A₂, B₂ 사이에 직렬로 접속되어 있다. 스위칭 소자 SH_1S는 스위칭 소자 SL_1S보다 높은 전위에 위치한다. 스위칭 소자 SH_2S, SL_2S는 입력 단자 A₂, B₂ 사이에 직렬로 접속되어 있다. 스위칭 소자 SH_2S는 스위칭 소자 SL_2S보다 높은 전위에 위치한다. 스위칭 소자 SH_1S, SL_1S 사이의 접속 포인트 N₂₁ 및 스위칭 소자 SH_2S, SL_2S 사이의 접속 포인트 N₂₂는 제2 인버터 회로(22B)의 한 쌍의 출력 단자이다. 본 실시예에서, 스위칭 소자 SH_1S, SL_1S, SH_2S 및 SL_2S는 전계 효과 트랜지스터와 같은 반도체 스위칭 소자로 구성된다. 스위칭 소자 SH_1S, SL_1S, SH_2S 및 SL_2S의 스위칭 동작은 제어기(30)에서 각각 공급되는 제어 신호 H_1S, L_1S, H_2S 및 L_2S에 의해 제어된다. 하이 레벨을 갖는 제어 신호가 공급되면, 스위칭 소자는 턴 온 된다. 로우 레벨을 갖는 제어 신호가 공급되면, 스위칭 소자는 턴 오프 된다. 제2 변압기(24B)는 제1 코일 L₂₁ 및 제2 코일 L₂₂를 포함하며, 이들 코일은 제1 코일 L₂₁의 극성이 제2 코일 L₂₂의 극성에 반대 방향이 되도록 감겨 있다. 제1 코일 L₂₁은 제2 인버터 회로(22B)의 출력 단자 N₂₁, N₂₂에 각각 접속된 2개의 접속 단부를 갖는다. 제2 코일 L₂₂는 그 하나의 단부를 통해 접지 전위 G, 다이오드 D₂₁, 노드 N₂₃, 및 저항 R에 접속된다. 다이오드 D₂₁ 및 저항 R은 직렬로 접속된다. 다이오드 D₂₁은 제2 코일 L₂₂의 하나의 접속 단부에 접속된 애노드와, 노드 N₂₃에 접속된 캐소드를 갖는다. 전류는 제2 코일 L₂₂의 접속 단부로부터 다이오드 D₂₁ 및 저항 R을 통해 기준 전위 G로 흐른다. 저항 R은 제어기(30)의 전류 검출 단자 D₀에 접속된 고전위 단자를 갖는다. 다이오드 D₂₂는 제2 코일 L₂₂와 기준 전위 G 사이에 접 속되어 있다. 다이오드 D₂₂는 기준 전위 G에 접속된 애노드와, 제2 코일 L₂₂의 하나의 접속 단부에 접속된 캐소드를 구비한다. 본 실시예에서, 매스터 회로(20A)의 저항 R은 슬레이브 회로(20B)의 저항값과 동일한 저항값을 갖는다.

제2 공진 캐패시터 C₂는 제2 코일 L₂₂에 병렬로 접속된다. 제2 공진 캐패시터 C₂의 한 단부는 기준 전위에 접속된다. 제2 공진 캐패시터 C₂는 제2 코일 L₂₂의 다른 접속 단부에 접속된 다른 단부를 구비한다. 제2 공진 캐패시터 C₂와 제2 코일 L₂₂ 사이의 노드는 슬레이브 회로(20B)의 출력 단자 F₂이다. 출력 단자 F₂는 밸러스트 캐패시터 C_2B와 전극 E₂를 통해 방전 램프 L에 전기적으로 접속된다. 슬레이브 회로(20B)는 출력 단자 F₂를 통해 방전 램프 L에 제2 교류 전류 I_S를 공급한다.

제어기(30)는 디지털 회로를 구비한다. 제어기(30)는 전류 검출 단자 D₀를 통해 흐르는 제1 및 제2 전류 I_M, I_S를 검출하여, 매스터 회로(20A)와 슬레이브 회로(20B) 각각으로부터 공급되는 전류의 양을 제어한다.

도 2는 제어기(30)의 회로도를 도시한다. 도 2를 참조하면, 제어기(30)는 발진기(100), 감산기(110), 디지털 필터(120), 비교기(130), 전류차 검출기(140), 위상차 조정기(150) 및 아날로그/디지털(A/D) 변환기(160)를 포함한다.

발진기(100)는 비교기(130)와 전류차 검출기(140)에 삼각파를 제공하기 위해 주기 T₀를 갖는 삼각파(chopping wave)를 발생한다.

A/D 변환기(160)는 검출 단자 D₀에 접속되어 있다. A/D 변환기(160)는 각각의 상기 제1 및 제2 전류 I_M, I_S의 검출된 레벨을 대응하는 레벨을 가지는 디지털 신호로 변환한다. 그런 다음 A/D 변환기(160)는 상기 디지털 신호를 감산기(110)에 공급한다.

감산기(110)는 A/D 변환기(160)에 접속되어 A/D 변환기(160)의 출력을 기준값 REF로부터 감산한다. 본 실시예에서, 상기 기준값 REF는 방전 램프 L에 흐르는 목표 AC 전류값에 대응한다.

디지털 필터(120)는 감산기(110)의 출력측에 접속되어 감산기(110)의 출력에 대한 디지털 처리를 수행한다. 그런 다음 디지털 필터(120)는 그 출력을 비교기(130)의 비변환 단자(non-inverted terminal)(130a)에 공급한다.

비교기(130)는 상기 비변환 단자(130a)를 통해 디지털 필터(120)의 출력을 수신한다. 비교기(130)는 또한 그 변환 단자(130b)를 통해 감산기(110)에 의해 발생된 삼각파를 수신한다. 비교기(130)는 위상차 조정기(150)에 접속된 출력 단자를 갖는다.

전류차 검출기(140)는 각각의 상기 제1 및 제2 전류 I_M, I_S의 양에 대응하는 레벨을 갖는 신호를 검출한다. 그런 다음 전류차 검출기(140)는 상기 제1 및 제2 전류 I_M, I_S 사이의 차이를 산출하여, 상기 차이에 대응하는 레벨을 갖는 출력 신호 V_D를 상기 위상 차 조정기(150)에 발생한다.

상기 위상차 조정기(150)는 상기 수신된 출력들에 근거하여, 상기 비교기(130)와 상기 전류차 검출기(140)의 출력들을 수신하고, 상기 위상차 조정기(150)는 상기 매스터 및 슬레이브 회로(22A, 22B) 내의 스위칭 소자들에 대한 지속 기간 및 시간 간격을 설정하고, 상기 설정된 지속 기간 및 시간 간격에 근거하여 H1_m, H2_m, L1_m, L2_m, H1_s, H2_s, L1_s, L2_s를 발생한다. 따라서, 상기 위상차 조정기(150)는 상기 매스터 및 슬레이브 회로(22A, 22B) 내의 스위칭 소자들로 하여금 스위칭 동작을 수행하게 한다.

다음에는 도 1 내지 도 3을 참조하여 방전 램프 발광 디바이스(10)의 동작에 대해 설명한다. 방전 램프 발광 디바이스(10)의 동작은 제어기(30)에서 발생되는 사이클 T의 고주파를 갖는 기준 클록에 따라 수행된다(도 3a 참조). 제어기(30)에서, 발진기(100)는 사이클 T보다 더 긴 사이클 T₀를 갖는 삼각파를 발생하여 비교기(130)의 비변환 단자(130b)에 상기 삼각파를 공급한다(도 3b 참조). 상기 방전 램프 발광 디바이스(10)를 통해 흐르는 전류는 저항 R에 의해 대응하는 레벨을 갖는 전류 신호로 변환되고, 이에 의해 전류 검출 단자 D₀를 통해 제어기(30)에 진입한다. 상기 전류 신호는 감산기(110)와 상기 디지털 필터(120)에 의해 처리되어(도 3c 참조) 상기 비변환 단자(103a)를 통해 상기 비교기(130)에 공급된다. 상기 비교기(130)는 상기 삼각의 순간 레벨이 상기 디지털 필터(120)의 출력 이상이면 LOW 신호를 발생한다. 비교기(130)는 상기 삼각파의 순간 레벨이 디지털 필터(120)의 출력 미만이면 HIGH 신호를 발생한다(도 3d 참조). 위상차 조정기(150)는 상기 비 교기(130)의 출력 레벨에 따라, 매스터 회로(20A)용 제어 신호 H_1m, H_2m, L_1m 및 L_2m를 발생하고 슬레이브 회로(20B)용 제어 신호 H_1s, H_2s, L_1s 및 L_2s를 발생한다(도 3e 내지 도 3l 참조).

매스터 회로(20A)가 스위칭 소자 SH_1m, SL_1m, SH_2m 및 SL_2m용 제어 신호 H_1m, H_2m, L_1m 및 L_2m을 제어기(30)로부터 수신할 때, 제1 인버터 회로(22A)는 입력 DC 전압 V_in을 더 높은 고주파 AC 전압으로 변환시켜 그 변환된 AC 전압을 제1 변압기(24A)에 공급한다. 제1 변압기(24A)는 입력의 전압 레벨을 변환시켜 단자 F₁을 통해 제1 AC 전류 I_M을 발생한다. 제1 AC 전류 I_M은 전극 E₁을 통해 방전 램프 L을 통과한다. 제1 AC 전류 I_M은 슬레이브 회로(20B)의 저항 R에 의해 제1 AC 전류 I_M의 대응하는 레벨을 갖는 전류로 변환된다.

유사하게, 슬레이브 회로(20B)가 스위칭 소자 SH_1s, SL_1s, SH_2s 및 SL_2s용 제어 신호 H_1s, H_2s, L_1s 및 L_2s를 제어기(30)로부터 수신할 때, 제2 인버터 회로(22B)는 입력 DC 전압 V_in을 더 높은 고주파 AC 전압으로 변환시켜 그 변환된 AC 전압을 제2 변압기(24B)에 공급한다. 제2 변압기(24B)는 입력의 전압 레벨을 변환시켜 단자 F₂를 통해 제2 AC 전류 I_S를 발생한다. 제2 AC 전류 I_S는 전극 E₁₂를 통해 방전 램프 L을 통과한다. 제2 AC 전류 I_S는 슬레이브 회로(20B)의 저항 R에 의해 제2 AC 전류 I_S의 대응하는 레벨을 갖는 전류로 변환된다.

제1 변압기(24A)에서, 제1 코일 및 제2 코일은 제1 코일의 극성이 제2 코일의 극성의 반대가 되도록 감긴다. 제2 변압기(24B)에서, 제1 코일 및 제2 코일은 제1 코일 및 제2 코일의 극성이 동일한 방향이 되도록 감긴다. 따라서, 매스터 회로(20A)의 스위칭 동작은 슬레이브 회로(20B)의 스위칭 동작과 실질적으로 동기화될 때, 제1 및 제2 AC 전류 I_M, I_S가 방전 램프 발광 장치(10)에 교대로 흘러 방전 램프 L을 발광시킨다( 도 3m 참조).

다음에는 제1 및 제2 AC 전류 I_M, I_S를 검출하는 방법에 대해 설명한다. 상기 삼각파의 하나의 사이클 T₀에 대응하는 지속 기간을 갖는 시간 t₁₀부터 시간 t₂₀까지의 주기 K₁ 동안, 제어 신호 H_1m, H_2m, L_1m 및 L_2m에 응답하여 스위칭 소자 SH_1m, SL_2m이 턴 온 되고 스위칭 소자 SH_1m, SH_2m 중 적어도 하나가 턴 오프 될 때, 전류는 출력 단자 F₁을 통해 방전 램프 L을 흐른다. 동일한 주기에서, 슬레이브 회로(20B) 내의 제어 신호 H_1s, H_2s, L_1s 및 L_2s에 응답하여 스위칭 소자 SH_1s, SH_2s가 턴 온 되고, 스위칭 소자 SH_1s, SH_2s 중 적어도 하나가 턴 오프 될 때, 전류는 출력 단자 F₂를 통해 방전 램프 L로부터 슬레이브 회로(20B)에서 흐른다. 따라서, 주기 K₁ 동안, 전류는 매스터 회로(20A)로부터 방전 램프 L을 통해 슬레이브 회로(20B)로 흐르게 되어, 제어기(30)는 제1 AC 전류 I_M으로서 전류 검출 단자 D₀로 진입하는 전류를 결정 한다.

주기 K₁ 동안, 전류차 검출기(140)는 기준 클록마다 전류 검출 단자 D₀에 진입하는 제1 AC 전류 I_M을 소정의 레벨을 갖는 임계치 V_th와 비교한다. 이때, I_M이 V_th이상인 주기, 즉 시간 T_D1로부터 시간 T_D2까지의 주기를 제1 주기라 한다. 제1 주기 동안, 전류차 검출기(140)는 제1 AC 전류 I_M의 순간 레벨과 임계값 V_th 사이의 차(I_M-V_th)를 산출하고, 기준 클록마다 그 차이를 합하며, 이에 의해 상기 차의 합을 전류차 검출기(140)의 출력 신호 V_D로서 위상차 조정기(150)에 보낸다(도 3n 참조).

시간 t₂₀로부터 시간 t₃₀까지에 해당하고 삼각파의 하나의 사이클 T₀에 대응하는 지속 기간을 가지는, 주기 K₁ 이후의 주기 K₂ 동안, 매스터 회로(20A) 내의 제어 신호 H_1m, H_2m, L_1m 및 L_2m에 응답하여 스위칭 소자 SH_1m, SL_2m이 턴 온 되고 스위칭 소자 SH_1m, SH_2m 중 적어도 하나가 턴 오프 될 때, 전류는 출력 단자 F₁을 통해 방전 램프 L로부터 매스터 회로(20A) 내에 흐른다. 동일한 주기에서, 슬레이브 회로(20B) 내의 제어 신호 H_1s, H_2s, L_1s 및 L_2s에 응답하여 스위칭 소자 SH_2s, SH_1s가 턴 온 되고, 스위칭 소자 SL_2s, SH_1s 중 적어도 하나가 턴 오프 될 때, 전류는 출력 단자 F₂를 통해 방전 램프 L로 흐른다. 따라서, 주기 K₂ 동안, 전류는 슬레이브 회 로(20B)로부터 방전 램프 L을 통해 매스터 회로(20A)로 흐르게 되어, 제어기(30)는 제2 AC 전류 I_S로서 전류 검출 단자 D₀로 진입하는 전류를 결정한다.

주기 K₂ 동안, 전류차 검출기(140)는 기준 클록마다 전류 검출 단자 D₀에 진입하는 제2 AC 전류 I_S를 소정의 레벨을 갖는 임계치 V_th와 비교한다. 이때, I_S가 V_th이상인 주기, 즉 시간 T_D3로부터 시간 T_D4까지의 주기를 제2 주기라 한다. 제2 주기 동안, 전류차 검출기(140)는 제2 AC 전류 I_S의 순간 레벨과 임계값 V_th 사이의 차(I_S-V_th)를 산출하고, 기준 클록마다 출력 신호 V_D로부터 상기 차이를 감산하며, 이에 의해 그 결과적인 출력 신호 V_D를 위상차 조정기(150)에 보낸다(도 3n 참조).

방전 램프 발광 디바이스(10)가 전술한 방식으로 방전 램프 L을 발광시킬 때, 제1 AC 전류 I_M이 매스터 회로(20A)로부터 방전 램프 L에 흐르는 주기 K₁ 및 제2 AC 전류 I_S가 슬레이브 회로(20B)로부터 방전 램프 L에 흐르는 주기 K₂는 시간이 경과함에 따라 주기적으로 교대로 나타난다. 제어기(30)는 매스터 회로(20A) 또는 슬레이브 회로(20B)가 방전 램프 L을 통해 통과하는 전류를 공급하는 각각의 인버터 회로(22A, 22B)에 대한 제어 신호에 근거하여 결정한다.

전류차 검출기(140)의 출력 신호 V_D는, 방전 램프 발광 디바이스(10)에 의한 방전 램프 L을 위한 차동 구동 방법의 시작 시간으로부터 임의의 주어진 시간 t_X까 지의 주기 동안 제1 AC 전류 I_M과 제2 AC 전류 I_S 사이의 실제 누적된 차이와 실질적으로 동일한 레벨을 갖는다.

따라서, 시간 t_X에서, 출력 신호 V_D가 포지티브 레벨을 갖는 경우, 위상차 조정기(150)는 제1 AC 전류 I_M의 양이 제2 AC 전류 I_S의 양보다 큰 것으로 판단한다. 그런 다음, 위상차 조정기(150)는 제어 신호 H_1m, H_2m, L_1m 및 L_2m 및 제어 신호 H_1s, H_2s, L_1s 및 L_2s 사이의 위상차 θ를 출력 신호 V_D의 레벨에 비례하는 값으로 조정하여 출력 신호 V_D의 레벨을 제로로 감소시킨다. 그러므로 슬레이브 회로(20B)용 제어 신호 H_1s, H_2s, L_1s 및 L_2s 각각의 선두 엣지(leading edge)와 후미 엣지(trailing edge)가 위상차 θ에 대응하는 시간만큼 지연된다(도 3i 내지 도 3l 참조). 위상차 θ가 상기 방식으로 조정되면, 제1 AC 전류 I_M의 양이 감소하는 동시에, 제2 AC 전류 I_S의 양이 증가한다. 따라서, 제1 AC 전류 I_M의 양이 제2 AC 전류 I_S의 양과 같아지게 된다.

한편,

출력 신호 V_D가 네거티브 레벨을 갖는 경우, 위상차 조정기(150)는 제1 AC 전류 I_M의 양이 제2 AC 전류 I_S의 양보다 작은 것으로 판단한다. 그런 다음, 위상차 조정기(150)는 제어 신호 H_1m, H_2m, L_1m 및 L_2m 및 제어 신호 H_1s, H_2s, L_1s 및 L_2s 사이 의 위상차 θ를 출력 신호 V_D의 레벨에 비례하는 값으로 조정하여 출력 신호 V_D의 레벨을 제로로 증가시킨다. 그러므로 매스터 회로(20A)용 제어 신호 H_1m, H_2m, L_1m 및 L_2m 각각의 선두 엣지와 후미 엣지가 위상차 θ에 대응하는 시간만큼 앞서게 된다. 위상차 θ가 상기 방식으로 조정되면, 제1 AC 전류 I_M의 양이 증가하는 동시에, 제2 AC 전류 I_S의 양이 감소한다. 따라서, 제1 AC 전류 I_M의 양이 제2 AC 전류 I_S의 양과 같아지게 된다.

제1 AC 전류 I_M의 양이 제2 AC 전류 I_S의 양보다 많을 때는 출력 신호 V_D는 증가한다. 제1 AC 전류 I_M의 양이 제2 AC 전류 I_S의 양보다 작을 때는 출력 신호 V_D는 감소한다. 출력 신호 V_D의 전류 레벨에 근거하여, 제어 신호 H_1m, H_2m, L_1m 및 L_2m 및 제어 신호 H_1s, H_2s, L_1s 및 L_2s 사이의 위상차 θ를 조정함으로써, 출력 신호 V_D의 레벨은 상수값, 예컨대 제로로 수렴하다. 바꿔 말하면, 제1 AC 전류 I_M의 평방근제곱(root-mean-sqare)(rms)값이 제2 AC 전류 I_S의 rms와 같아지도록 조정될 수 있다.

전술한 바와 같이, 제어기(30)는 제1 AC 전류 I_M 및 제2 AC 전류 I_S를 개별적으로 검출하여 매스터 회로(20A)와 슬레이브 회로(20B)에 대한 위상 제어를 수행하고, 이에 의해 제1 AC 전류 I_M와 제2 AC 전류 I_S 사이의 차이를 제거한다. 그러므로 제1 AC 전류 I_M은 제2 AC 전류 I_S와 같아질 수 있다.

본 실시예에서, 주기 K₁에서, 제1 AC 전류 I_M은 상기 제1 AC 전류 I_M이 임계값 V_th를 초과하는 시간 T_D1로부터 상기 제1 AC 전류 I_M이 상기 임계값 V_th 이하로 되는 시간 T_D2까지 누적되고, 이러한 전류의 누적량이 제1 전류 누적량으로서 얻어진다(도 3m의 영역 M₁ 참조). 다음 주기 K₂에서, 제2 AC 전류 I_S는 상기 제2 AC 전류 I_s가 임계값 V_th를 초과하는 시간 T_D3으로부터 상기 제2 AC 전류 I_S가 상기 임계값 V_th 이하로 되는 시간 T_D4까지 누적되고, 이러한 전류의 누적량이 제2 전류 누적량으로서 얻어진다(도 3m의 영역 U₁ 참조). 상기 제1 전류 누적량과 상기 제2 전류 누적량 사이의 차를 출력 신호 V_D라 한다. 상기 출력 신호 V_D의 레벨에 근거하여, 제어기(30)는 매스터 회로(20A)와 슬레이브 회로(20B)에 대한 위상 제어를 수행한다.

전술한 바와 같이, 매스터 회로(20A)로부터 방전 램프 L로 공급되는 전류는 슬레이브 회로(20B)로부터 방전 램프 L로 공급되는 전류와 균형을 이룰 수 있다.

도 1의 방전 램프 발광 디바이스(10)는 다이오드 D₁₁, D₁₂, D₂₁ 및 D₂₂를 포함하여, 제어기(30)가 인버터 회로용 제어 신호와 상기 제어 신호를 발생하는 삼각파를 사용함으로써 전류 검출 단자 D₀에서 상기 제1 AC 전류 I_M을 상기 제2 AC 전류 I_s와 구별할 수 있도록 한다. 그러므로 제1 및 제2 AC 전류 각각을 위한 2개의 개별적인 전류 검출 단자가 필요 없게 된다. 따라서, 방전 램프 발광 디바이스(10)는 상기 제어기(30)를 전력 절약 효과가 있고 제조 비용이 감소되는 IC들로 구성할 때, 내부 회로의 크기를 소형화할 수 있다.

본 실시예에서, 상기 제1 AC 전류 I_M 및 상기 제2 AC 전류 I_s는 부여된 시간에서 겹칠 수 있는데, 이는 제어기(30)가 매스터 회로(20A) 및 슬레이브 회로(20B)에 대한 위상 제어를 수행하기 때문이다. 임계값이 제로로 설정되면, 제어기(30)는 때때로 상기 제1 AC 전류 I_M 및 상기 제2 AC 전류 I_s를 구별하지 못한다. 그러므로 상기 제1 AC 전류 I_M 및 상기 제2 AC 전류 I_s사이의 구별을 보장할 수 있도록 임계값 V_th가 제로가 아닌 임의의 레벨을 가지게 하는 것이 바람직하다.

전류의 순시 값(instantaneous value)이 임계값을 초과할 때는 제1 전류의 양을 제2 전류의 양과 비교한다. 이 비교는 상기 제1 AC 전류 I_M이 상기 제2 AC 전류 I_s과 완전하게 비교될 수 있다는 가정에서 상기 임계값 없이 상기 제1 AC 전류 I_M을 상기 제2 AC 전류 I_s과 비교하는 다른 경우에 있어서도 마찬가지이다. 그렇지만, 상기 제1 AC 전류 I_M 및 상기 제2 AC 전류 I_s는 위상차 θ에 따라 겹칠 수도 있다. 따라서, 임계값의 용도는 상기 제1 AC 전류 I_M과 상기 제2 AC 전류 I_s 사이의 더욱 정밀한 구별에 기여한다.

전술한 바와 같이, 2개의 전극을 통해 각각 방전 램프 L에 진입하는 AC 전류가 실질적으로 동일할 때, 상기 2개의 전극으로부터 방전 램프 L에 공급되는 AC 전력은 실질적으로 동일하게 된다. 따라서, 방전 램프 L은 그 길이 방향을 따라 일정 하게 광을 방출할 수 있다.

도 4는 아날로그 회로에 의해 구성되는 제어기(30)의 다른 구조를 도시한다. 도 4의 제어기(30A)는 발진기(210), 연산 증폭기(220), 비교기(230), 전류차 검출기(240) 및 위상차 조정기(250)를 포함한다.

발진기(210)는 소정의 주기 T₀를 갖는 삼각파 RAMP를 발생하고 이 삼각파 RAMP를 비교기(230)에 공급한다. 발진기(210)는 상기 삼각파 RAMP와 동기화된 사각파 신호 T를 전류차 검출기(240)에 발생한다.

연산 증폭기(220)는 저항 R₀를 통해 전류 검출 단자 D₀에 접속된 역변환 입력 단자와, 기준 전위 REF에 접속된 비역변환 입력 단자를 갖는다. 연산 증폭기(220)는 비교기(230)의 입력 단자들 중 하나에 접속된 출력 단자 EAOUT와, 전류차 검출기(240)에 접속된 NGATE 단자를 구비한다. 캐패시터 C₁은 상기 연산 증폭기(220)의 출력 단자와 역변환 입력 단자 사이에 접속된다. 직렬 접속된 저항 R₁ 및 캐패시터 C₂는 캐패시터 C₁에 병렬로 접속된다. 따라서, 연산 증폭기(220)는 전류 검출 단자 D₀로부터 공급된 입력 전압과 기준 전압 REF 사이의 차를 증폭하여 그 증폭된 신호를 비교기(230)에 발생한다.

비교기(230)는 연산 증폭기(230)에 접속된 하나의 입력 단자와, 발진기(210)에 접속된 다른 입력 단자와, 위상차 조정기(250)에 접속된 출력 단자를 구비한다.

전류차 검출기(240)는 연산 증폭기(220)의 출력 전압의 싱크 전류(sink current)에 비례하는 전압을 NGATE 단자를 통해 수신하기 위해 연산 증폭기(220)에 접속된 입력 단자를 구비한다. 전류차 검출기(240)는 발진기로부터 공급된 사각파 신호를 갖는 입력 전압을 처리하여 상기 제1 AC 전류 I_M과 상기 제2 AC 전류 I_s 사이의 차에 비례하는 위상차 설정 신호 PHASE를 위상차 조정기(250)에 발생한다.

위상차 조정기(250)는 비교기(230)와 전류차 검출기(240)의 출력을 수신한다. 이러한 입력 신호들에 근거하여, 위상차 조정기(250)는 각각의 인버터 회로(22A, 22B) 내의 스위칭 소자들에 대한 스위칭 동작의 지속 기간 및 타이밍을 조정하여 이러한 조정된 사항을 대응하는 제어 신호 스위칭 소자에 제어 신호 H_1m, H_2m, L_1m, L_2m, H_1s, H_2s, L_1s 및 L_2s로서 각각의 스위칭 소자에 전달한다. 따라서, 위상차 조정기(250)는 각각의 인버터 회로(22A, 22B)로 하여금 원하는 스위칭 동작을 수행하게 한다.

도 5를 참조하여, 연산 증폭기(220) 및 전류차 검출기(240)에 대해 상세하게 설명한다. 연산 증폭기(220)에서, 역변환 단자 및 비역변환 단자가 트랜지스터(303, 302)의 게이트들에 접속되어 있다. 출력 단자 EAOUT에서, 전류는 전력 공급 장치(306)로부터 나오고, 이 전류는 트랜지스터(308)에 의해 싱크된다. 트랜지스터(308)의 게이트는 출력 단자 NGATE에 접속된다.

전류차 검출기(240)에서, NGATE 단자는 트랜지스터(310, 314,)의 게이트에 접속된다. 도 6을 참조하면, 사각파 신호 T가 로우 레벨을 가질 때, 검출 주기는 제1 AC 전류 I_M을 검출하기 위한 주기로서 주기 K₁이라 한다. 사각파 신호 T가 하이 레벨을 가질 때, 검출 주기는 제2 AC 전류 I_S를 검출하기 위한 주기로서 주기 K₂라 한다. T가 로우 레벨을 나타내고 트랜지스터(308)가 싱크되는 주기에서, 캐패시터(315)는 트랜지스터(308)의 싱크 전류에 비례하는 전류로 충전되어 트랜지스터(312)를 통과한다.

트랜지스터(308)가 T의 하이 레벨에서 싱크되는 동안, 캐패시터(315)는 트랜지스터(308)의 싱크 전류에 비례하는 전류의 양만큼 트랜지스터(313)를 통해 방전된다. 트랜지스터(308)가 싱크되지 않는 주기에서, 전류 검출 단자 D₀에서의 전압 레벨은 기준 전압 REF보다 낮다. 따라서, 캐패시터(315)는 충전되지도 방전되지도 않는다. 캐패시터(315) 양단의 전압은 PHASE 단자에 나타나는 전압과 같다. I_M>I_S일 때, 캐패시터(315) 양단의 전압은 증가한다. I_M<I_S일 때, 캐패시터(315) 양단의 전압은 감소한다. 따라서, 위상차 조정기(250)가 위상차 θ를 조정할 때, 상기 제1 AC 전류 I_M 와 상기 제2 AC 전류 I_s사이의 전류차는 I_M=I_S로 얻어진다.

전술한 AC 전력 공급 장치 대신에, 방전 램프 발광 디바이스(10)는 AC 전력 공급 장치를 포함할 수 있다. 이 경우, 상기 AC 전력 공급 장치로부터 공급된 AC 전압은 정류기 회로를 통해 각각의 인버터 회로(20A, 20B)에 공급될 수 있다. 밸러스트 캐패시터들은 방전 램프 발광 디바이스(10)의 적용에 따라 제거될 수 있다.

전술한 실시예들에서, 제1 AC 전류는 제2 AC 전류와 실질적으로 동일하게 된다. 따라서, 방전 램프 L은 그 길이 방향을 따라 일정하게 광을 방출할 수 있다. 또한, 매스터 및 슬레이브 회로 각각의 지속 기간은 서로에 대해 같아질 수 있다.

또한, 차동 구동 방법에 의해 방전 램프를 발광하기 위한 전력 제어는 더욱 정밀하게 수행될 수 있는데, 이는 소정의 주기 동안 각각의 전류의 적분 양을 사용하여 제1 AC 전류가 제2 AC 전류와 비교되기 때문이다.

전술한 상세한 설명 및 첨부의 도면은 본 발명의 양호한 실시예에서 현재 개시된 것임을 이해하여야 한다. 다양한 변형, 추가 및 대안의 설계도 물론 개시된 발명의 정신 및 범주를 벗어남이 없이 전술한 개시에 비추어 당업자에 분명하게 될 것이다. 그러므로 본 발명은 개시된 실시예에 제한되는 것이 아니라 첨부된 청구범위의 완전한 범주 내에서 실행되는 것임을 이해하여야 한다.

본 발명의 방전 램프 발광 장치에 따르면, 2개의 인버터 회로 각각을 통해 방전 램프로 흐르는 전류의 양을 용이하게 동등하게 할 수 있다.

Claims

2개의 전극을 구비한 방전 램프 발광용 방전 램프 발광 장치에 있어서,

상기 2개의 전극 중 하나의 전극에 접속되어, 상기 방전 램프에 주파수를 가진 제1 교류 전류를 공급하는 제1 구동 회로;

상기 2개의 전극 중 다른 전극에 접속되어, 상기 방전 램프에 상기 제1 교류 전류의 주파수와 동일한 주파수를 가진 제2 교류 전류를 공급하는 제2 구동 회로; 및

상기 제1 및 제2 구동 회로를 각각 구동시키는 제1 및 제2 구동 펄스를 발생하는 제어 회로

를 포함하며,

상기 제어 회로는

상기 제1 및 제2 교류 전류를 개별적으로 검출하는 전류 검출 회로; 및

상기 제1 교류 전류의 양이 상기 제2 교류 전류의 양과 같아지도록 상기 제1 및 제2 구동 펄스 사이의 위상차를 조정하는 위상차 조정기

를 포함하는 방전 램프 발광 장치.
제1항에 있어서,

상기 전류 검출 회로는 제1 주기 동안 임계치를 초과하는 제1 전류 적분치와 제2 주기 동안 임계치를 초과하는 제2 전류 적분치를 산출하고,

상기 제1 주기는 상기 제1 교류 전류가 상기 임계치를 초과하는 제1 시점으로부터 상기 제1 교류 전류가 상기 임계치 이하로 떨어지는 다음의 제2 시점까지의 주기로 정의되며,

상기 제2 주기는 상기 제2 교류 전류가 상기 임계치를 초과하는 제3 시점으로부터 상기 제2 교류 전류가 상기 임계치 이하로 떨어지는 다음의 제4 시점까지의 주기로 정의되며,

상기 위상차 조정기는 상기 제1 전류 적분치가 상기 제2 전류 적분치와 같아지도록 상기 위상차를 조정하는 것을 특징으로 하는 방전 램프 발광 장치.