KR20060101959A - Multi-domain liquid crystal display - Google Patents

Multi-domain liquid crystal display Download PDF

Info

Publication number
KR20060101959A
KR20060101959A KR1020050023632A KR20050023632A KR20060101959A KR 20060101959 A KR20060101959 A KR 20060101959A KR 1020050023632 A KR1020050023632 A KR 1020050023632A KR 20050023632 A KR20050023632 A KR 20050023632A KR 20060101959 A KR20060101959 A KR 20060101959A
Authority
KR
South Korea
Prior art keywords
liquid crystal
pixel electrode
domains
electrode
thin film
Prior art date
Application number
KR1020050023632A
Other languages
Korean (ko)
Inventor
유재진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050023632A priority Critical patent/KR20060101959A/en
Publication of KR20060101959A publication Critical patent/KR20060101959A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 액정 표시 장치는 주사 신호를 전달하는 게이트선, 게이트선과 교차하며 영상 신호를 전달하는 데이터선, 게이트선과 데이터선이 정의하는 화소마다 형성되어 있으며 절개부를 가지는 화소 전극, 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터, 화소 전극 위에 형성되어 있는 하부 배향막을 포함하는 박막 트랜지스터 표시판, 박막 트랜지스터 표시판과 마주하며, 화소 전극과 마주하는 대향 전극, 대향 전극 위에 형성되어 있는 상부 배향막을 포함하는 대향 표시판, 박막 트랜지스터 표시판과 대향 표시판 사이에 형성되어 있는 액정층을 포함하고, 화소 전극은 액정층의 액정 분자를 분할 배향하여 화소를 제1 내지 제4 방향 도메인으로 분할하고, 제1 내지 제4 방향 도메인은 각각 복수개의 서브 도메인으로 이루어지는 도메인 규제 수단을 가지며, 동일한 방향의 복수개의 서브 도메인의 상부 배향막은 서로 다른 선경사각을 가지는 것이 바람직하다. 따라서, 본 발명에 따른 액정 표시 장치는 광배향을 이용함으로써 공통 전극의 패터닝 공정을 생략하여 공정 단순화를 이룬다. 또한, 광배향된 도메인의 UV 조사 에너지량을 다르게 함으로써 동일한 방향의 복수개의 서브 도메인마다 서로 다른 선경사각을 가지게 하여 측면시인성을 개선한다. According to an exemplary embodiment of the present invention, a liquid crystal display device includes a gate line for transmitting a scan signal, a data line intersecting the gate line, and a data line for transmitting an image signal, a pixel electrode having a cutout, and formed for each pixel defined by the gate line and the data line. A thin film transistor connected to the line, a thin film transistor array panel including a lower alignment layer formed on the pixel electrode, a counter electrode facing the thin film transistor array panel, facing the pixel electrode, and an opposing layer including an upper alignment layer formed on the opposite electrode. And a liquid crystal layer formed between the display panel, the thin film transistor array panel, and the opposing display panel, wherein the pixel electrode divides and aligns the liquid crystal molecules of the liquid crystal layer to divide the pixels into first to fourth direction domains, and the first to fourth directions. Domains are domains each consisting of a plurality of subdomains It is preferable that the upper alignment layer of the plurality of subdomains in the same direction have a regulating means and have different pretilt angles. Accordingly, the liquid crystal display according to the present invention simplifies the process by omitting the patterning process of the common electrode by using optical alignment. In addition, by varying the amount of UV irradiation energy of the photo-aligned domain to have a different pretilt angle for each of the plurality of sub-domains in the same direction to improve the side visibility.

액정표시장치, 측면시인성, 선경사각, 광배향, UV  LCD, side visibility, pretilt angle, optical orientation, UV

Description

다중 도메인 액정 표시 장치{MULTI-DOMAIN LIQUID CRYSTAL DISPLAY}Multi-domain Liquid Crystal Display {MULTI-DOMAIN LIQUID CRYSTAL DISPLAY}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,1 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention.

도 2a는 본 발명의 한 실시예에 따른 액정 표시 장치의 대향 표시판의 배치도이고,2A is a layout view of an opposing display panel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2b는 도 2a의 대향 표시판의 제조 방법을 설명하는 도면이고, FIG. 2B is a diagram illustrating a manufacturing method of the opposing display panel of FIG. 2A;

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,3 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention;

도 4는 도 3의 IV-IV'선에 대한 단면도이고,4 is a cross-sectional view taken along line IV-IV ′ of FIG. 3,

도 5는 UV 입사 에너지에 따른 배향막의 선경사각을 나타낸 그래프이고,5 is a graph showing the pretilt angle of the alignment layer according to the UV incident energy;

도 6은 인가 전압에 대한 광투과율을 도시한 그래프이다. 6 is a graph showing light transmittance with respect to an applied voltage.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

110: 기판 121, 129: 게이트선110: substrate 121, 129: gate line

124: 게이트 전극 140: 게이트 절연막124: gate electrode 140: gate insulating film

151, 154: 반도체 161, 165: 저항성 접촉 부재151 and 154: semiconductors 161 and 165: ohmic contact members

171, 179: 데이터선 173: 소스 전극171 and 179: data line 173: source electrode

175: 드레인 전극 180: 보호막 175: drain electrode 180: protective film

181, 182, 185: 접촉 구멍 190: 화소 전극181, 182, and 185: contact hole 190: pixel electrode

81, 82: 접촉 보조 부재 11: 하부 배향막81, 82: contact auxiliary member 11: lower alignment layer

12: 상부 배향막 12: upper alignment layer

본 발명은 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two display panels on which a field generating electrode is formed and a liquid crystal layer interposed therebetween. It is a display device which controls the transmittance | permeability of the light which passes through a liquid crystal layer by rearranging.

수직 배향(vertically aligned, VA) 모드의 액정 표시 장치는, 안쪽면에 투명 전극이 형성되어 있는 한 쌍의 투명 기판, 두 투명 기판 사이의 액정 분자들, 각각의 투명 기판의 바깥면에 부착되어 빛을 편광시키는 두 장의 편광판으로 구성된다. 전기장을 인가하지 않은 상태에서는 액정 분자는 두 기판에 대하여 수직으로 배향되어 있고, 전기장을 인가하게 되면 두 기판 사이에 채워진 액정 분자들이 기판에 평행하게 되도록 배향된다. A liquid crystal display device in a vertically aligned (VA) mode includes a pair of transparent substrates having transparent electrodes formed therein, liquid crystal molecules between two transparent substrates, and attached to the outer surface of each transparent substrate. It consists of two polarizing plates to polarize the light. In the state in which no electric field is applied, the liquid crystal molecules are oriented perpendicular to the two substrates, and when the electric field is applied, the liquid crystal molecules filled between the two substrates are aligned to be parallel to the substrate.

VA 모드의 액정 표시 장치의 경우 전계가 인가되지 않은 상태에서 액정 분자가 기판에 대하여 수직으로 배향되어 있어, 직교하는 편광판을 사용할 경우 전계가 인가되지 않은 상태에서 완전히 빛을 차단할 수 있다. 즉, 노멀리 블랙 모드에서 오프(off) 상태의 휘도가 매우 낮으므로 종래의 비틀린 네마틱 액정 표시 장치에 비해 높은 대비비를 얻을 수 있다. 그러나, 전계가 인가된 상태, 특히 계조 전압이 인가된 상태에서는 통상의 비틀린 네마틱 모드와 마찬가지로 액정 표시 장치를 보는 방향에 따라 빛의 지연(retardation)에 큰 차이가 생겨 시야각이 좁다는 문제점이 있다. In the liquid crystal display of the VA mode, the liquid crystal molecules are vertically aligned with respect to the substrate in the state in which no electric field is applied, and thus, when the polarizing plate is perpendicular to each other, light may be completely blocked in the state in which the electric field is not applied. That is, since the luminance of the off state is very low in the normally black mode, a high contrast ratio may be obtained as compared with a conventional twisted nematic liquid crystal display. However, in a state where an electric field is applied, particularly in a state where a gradation voltage is applied, as in the normal twisted nematic mode, there is a problem in that the viewing angle is narrow due to a large difference in retardation of light depending on the viewing direction of the liquid crystal display. .

이러한 문제점을 해결하기 위하여 전극을 패터닝하거나 돌기를 형성하고 이에 따른 프린지 필드(fringe field)를 이용하여 다중 영역을 형성하는 방법이 여러 가지 제시되었다.In order to solve this problem, various methods of patterning electrodes or forming protrusions and forming multiple regions using fringe fields have been proposed.

그러나, 위와 같은 방법을 사용하여 분할 배향을 형성하는 경우 색필터 표시판의 공통 전극의 절개 패턴이나 돌기를 형성하기 위하여 별도의 마스크가 필요하고, 절개 패턴 또는 돌기 형성을 위한 공정 추가로 인해 제조 비용의 증가 및 수율 감소의 문제점이 있다. However, when the divisional alignment is formed using the above method, a separate mask is required to form the cutting pattern or the protrusion of the common electrode of the color filter panel, and the manufacturing cost may be increased due to the addition of a process for forming the cutting pattern or the protrusion. There is a problem of increase and yield decrease.

본 발명의 기술적 과제는 공통 전극의 패터닝 공정을 생략하여 공정 단순화를 이루고, 동일한 방향의 복수개의 서브 도메인마다 서로 다른 선경사각을 가지게 하여 측면시인성을 개선시키는 액정 표시 장치를 제공하는 것이다. An object of the present invention is to provide a liquid crystal display device which simplifies the process by omitting the patterning process of the common electrode and improves side visibility by having different pretilt angles for a plurality of subdomains in the same direction.

본 발명에 따른 액정 표시 장치는 주사 신호를 전달하는 게이트선, 상기 게이트선과 교차하며 영상 신호를 전달하는 데이터선, 상기 게이트선과 상기 데이터선이 정의하는 화소마다 형성되어 있으며 절개부를 가지는 화소 전극, 상기 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터, 상기 화소 전극 위에 형성되어 있는 하부 배향막을 포함하는 박막 트랜지스터 표시판, 상기 박막 트랜지스터 표시판과 마주하며, 상기 화소 전극과 마주하는 대향 전극, 상기 대향 전극 위에 형성되어 있는 상부 배향막을 포함하는 대향 표시판, 상기 박막 트랜지스터 표시판과 상기 대향 표시판 사이에 형성되어 있는 액정층을 포함하고, 상기 화소 전극은 액정층의 액정 분자를 분할 배향하여 상기 화소를 제1 내지 제4 방향 도메인으로 분할하고, 제1 내지 제4 방향 도메인은 각각 복수개의 서브 도메인으로 이루어지는 도메인 규제 수단을 가지며, 상기 동일한 방향의 복수개의 서브 도메인의 상부 배향막은 서로 다른 선경사각을 가지는 것이 바람직하다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes: a gate line transmitting a scan signal, a data line crossing the gate line and transmitting an image signal, a pixel electrode formed at each pixel defined by the gate line and the data line, and having a cutout portion; A thin film transistor connected to a gate line and a data line, a thin film transistor array panel including a lower alignment layer formed on the pixel electrode, an opposite electrode facing the thin film transistor array panel and facing the pixel electrode, and formed on the opposite electrode An opposing display panel including an upper alignment layer, and a liquid crystal layer formed between the thin film transistor array panel and the opposing display panel, wherein the pixel electrode divides and aligns the liquid crystal molecules of the liquid crystal layer to first to fourth pixels. Split into directional domains, first to fourth rooms Domain has a domain regulating means consisting of a plurality of sub-domains, respectively, the upper alignment layer of a plurality of sub-domains in the same direction with each other is preferable to have different pretilt angles.

또한, 상기 상부 배향막 또는 하부 배향막은 광배향 재료로 형성되어 있는 것이 바람직하다.In addition, the upper alignment layer or the lower alignment layer is preferably formed of a photo-alignment material.

또한, 상기 동일한 방향의 서로 다른 서브 도메인의 상부 배향막의 선경사각의 차이는 1°내지 10°인 것이 바람직하다.In addition, it is preferable that the difference between the pretilt angles of the upper alignment layers of the different subdomains in the same direction is 1 ° to 10 °.

또한, 상기 동일한 방향의 복수개의 서브 도메인 중 개구율이 큰 대형 서브 도메인의 상부 배향막은 개구율이 작은 소형 서브 도메인의 상부 배향막과 서로 다른 선경사각을 가지는 것이 바람직하다.In addition, it is preferable that the upper alignment layer of the large subdomain having the large aperture ratio among the plurality of subdomains in the same direction has a different pretilt angle from the upper alignment layer of the small subdomain having the small aperture ratio.

또한, 상기 액정층에 포함되어 있는 액정은 음의 유전율 이방성을 가지며 상기 액정의 그 장축이 두 상기 표시판에 대하여 수직으로 배향되어 있는 것이 바람직하다.In addition, it is preferable that the liquid crystal contained in the liquid crystal layer has negative dielectric anisotropy and its long axis is vertically oriented with respect to the two display panels.

또한, 상기 화소 전극은 상기 게이트선에 대하여 실질적으로 ±45도를 이루는 도메인 규제 수단을 가지는 것이 바람직하다.In addition, it is preferable that the pixel electrode has domain regulating means substantially at +/- 45 degrees with respect to the gate line.

또한, 상기 도메인 규제 수단은 화소 전극의 절개부인 것이 바람직하다.In addition, the domain restricting means is preferably a cutout of the pixel electrode.

또한, 본 발명에 따른 액정 표시 장치의 제조 방법은 제1 내지 제4 방향 도메인을 가지고, 상기 제1 내지 제4 방향 도메인은 각각 복수개의 서브 도메인으로 이루어지는 박막 트랜지스터 표시판을 형성하는 단계, 상기 박막 트랜지스터 표시판 위에 하부 배향막을 형성하는 단계, 대향 표시판을 형성하는 단계, 상기 대향 표시판 위에 광배향 재료로 상부 배향막을 형성하는 단계, 상기 동일한 방향의 복수개의 서브 도메인의 상부 배향막의 각각의 UV 조사량을 서로 다르게 하는 단계를 포함하는 것이 바람직하다.In addition, the method of manufacturing a liquid crystal display according to the present invention may include forming a thin film transistor array panel having first to fourth directional domains, wherein the first to fourth directional domains each include a plurality of sub-domains. Forming a lower alignment layer on the display panel, forming an opposing display panel, forming an upper alignment layer with a photoalignment material on the opposing display panel, and varying amounts of UV irradiation of the upper alignment layers of the plurality of subdomains in the same direction. It is preferable to include the step of.

또한, 슬릿 마스크를 이용하여 상기 동일한 방향의 복수개의 서브 도메인의 상부 배향막의 각각의 UV 조사량을 다르게 하는 것이 바람직하다.In addition, it is preferable to vary the amount of UV irradiation of each of the upper alignment films of the plurality of subdomains in the same direction using a slit mask.

또한, 상기 슬릿 마스크를 통과하여 상기 상부 배향막에 UV가 조사된 영역은 나머지 영역보다 선경사각이 크게 형성되는 것이 바람직하다.In addition, it is preferable that a pretilt angle is larger in a region where UV is irradiated to the upper alignment layer through the slit mask.

또한, 상기 동일한 방향의 복수개의 서브 도메인마다 다른 광배향 재료를 형성하는 것이 바람직하다.It is also desirable to form different photoalignment materials for each of the plurality of subdomains in the same direction.

또한, 상기 액정층의 액정 분자를 분할 배향하여 상기 화소를 제1 내지 제4 방향 도메인으로 분할하고, 제1 내지 제4 방향 도메인은 각각 복수개의 서브 도메인으로 이루어지는 도메인 규제 수단을 가지는 화소 전극을 포함하는 것이 바람직하다.In addition, the liquid crystal molecules of the liquid crystal layer are divided and divided to divide the pixels into first to fourth directional domains, and the first to fourth directional domains each include a pixel electrode having domain regulating means including a plurality of subdomains. It is desirable to.

또한, 상기 액정층에 포함되어 있는 액정은 음의 유전율 이방성을 가지며 상기 액정의 그 장축이 두 상기 표시판에 대하여 수직으로 배향되는 것이 바람직하다.In addition, the liquid crystal included in the liquid crystal layer may have negative dielectric anisotropy and its long axis may be vertically aligned with respect to the two display panels.

또한, 상기 화소 전극은 상기 게이트선에 대하여 실질적으로 ±45도를 이루는 도메 인 규제 수단을 가지는 것이 바람직하다.In addition, the pixel electrode preferably has domain regulating means which is substantially ± 45 degrees with respect to the gate line.

또한, 상기 도메인 규제 수단은 화소 전극의 절개부인 것이 바람직하다.In addition, the domain restricting means is preferably a cutout of the pixel electrode.

그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. Then, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A liquid crystal display and a manufacturing method thereof according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2a는 본 발명의 한 실시예에 따른 액정 표시 장치의 대향 표시판의 배치도이고, 도 2b는 도 2a의 대향 표시판의 제조 방법을 설명하는 도면이고, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 4는 도 3의 IV-IV'선에 대한 단면도이다. 1 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2A is a layout view of an opposing display panel of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2B is an opposite view of FIG. 2A. 3 is a diagram illustrating a method of manufacturing a display panel, FIG. 3 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 4 is a cross-sectional view taken along line IV-IV ′ of FIG. 3.

액정 표시 장치는 하측의 박막 트랜지스터 표시판(100)과 이와 마주보고 있 는 상측의 대향 표시판(200) 및 이들 사이에 형성되어 있으며, 두 표시판(100, 200)에 대하여 거의 수직으로 배향되어 있는 액정 분자를 포함하는 액정층(3)으로 이루어진다. The liquid crystal display device is formed of a thin film transistor array panel 100 on the lower side and an opposing display panel 200 facing the upper side thereof and liquid crystal molecules oriented substantially perpendicular to the two display panels 100 and 200. It consists of a liquid crystal layer 3 comprising a.

먼저, 도 1, 도 3 및 도 4를 참고로 하여 박막 트랜지스터 표시판(100)에 대하여 상세히 설명한다. First, the thin film transistor array panel 100 will be described in detail with reference to FIGS. 1, 3, and 4.

절연 기판(110) 위에 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode lines)(131)이 형성되어 있다.A plurality of gate lines 121 and a plurality of storage electrode lines 131 are formed on the insulating substrate 110.

게이트선(121)은 주로 가로 방향으로 뻗어 있고 서로 분리되어 있으며, 게이트 신호를 전달한다. 각 게이트선(121)은 복수의 게이트 전극(gate electrode)(124)을 이루는 복수의 돌출부와 다른 층 또는 외부 장치의 접속을 위한 면적이 넓은 끝 부분(129)을 포함한다. 게이트선(121)에 게이트 신호를 인가하는 게이트 구동 회로(도시하지 않음)가 박막 트랜지스터 표시판(100)에 집적되는 경우에는 면적이 넓은 끝 부분(129)을 두지 않고 게이트선(121)을 게이트 구동 회로와 직접 연결할 수 있다.The gate lines 121 mainly extend in the horizontal direction and are separated from each other, and transmit gate signals. Each gate line 121 includes a plurality of protrusions constituting the plurality of gate electrodes 124 and an end portion 129 having a large area for connecting another layer or an external device. When a gate driving circuit (not shown) for applying a gate signal to the gate line 121 is integrated in the thin film transistor array panel 100, the gate line 121 is gate-driven without having a wide end portion 129. Can be directly connected to the circuit.

각각의 유지 전극선(131)은 주로 가로 방향으로 뻗어 있으며, 유지 전극(135)을 이루는 복수의 돌출부를 포함한다. 유지 전극선(131)에는 액정 표시 장치의 공통 전극 표시판(200)의 공통 전극(common electrode)(270)에 인가되는 공통 전압(common voltage) 따위의 소정의 전압이 인가된다.Each storage electrode line 131 extends mainly in a horizontal direction and includes a plurality of protrusions forming the storage electrode 135. A predetermined voltage such as a common voltage applied to the common electrode 270 of the common electrode display panel 200 of the liquid crystal display device is applied to the sustain electrode line 131.

게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 따위로 만들어지는 것이 바람직하다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 하나의 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열의 금속, 은 계열의 금속, 구리 계열의 금속으로 만들어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨(Ta), 또는 티타늄(Ti) 등으로 만들어질 수 있다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄(합금) 상부막 및 알루미늄(합금) 하부막과 몰리브덴(합금) 상부막을 들 수 있다. 그러나 게이트선(121)과 유지 전극선(131)은 이외에도 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.The gate line 121 and the storage electrode line 131 may be formed of aluminum-based metal such as aluminum (Al) or aluminum alloy, silver-based metal such as silver (Ag) or silver alloy, copper-based metal such as copper (Cu) or copper alloy, or molybdenum ( Mo) and molybdenum alloys such as molybdenum-based metals, such as chromium, titanium, tantalum or the like is preferably made. However, they may have a multi-layer structure including two conductive films (not shown) having different physical properties. One of the conductive layers may be made of a low resistivity metal such as aluminum-based metal, silver-based metal, or copper-based metal so as to reduce signal delay or voltage drop. In contrast, other conductive films are materials that have good physical, chemical, and electrical contact properties with other materials, particularly indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metals, chromium, tantalum (Ta), or titanium ( Ti) or the like. A good example of such a combination is a chromium bottom film, an aluminum (alloy) top film, an aluminum (alloy) bottom film and a molybdenum (alloy) top film. However, the gate line 121 and the storage electrode line 131 may be made of various metals and conductors.

게이트선(121)과 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°인 것이 바람직하다.Side surfaces of the gate line 121 and the storage electrode line 131 are inclined with respect to the surface of the substrate 110, and the inclination angle thereof is preferably about 30-80 °.

게이트선(121)과 유지 전극선(131) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiNx) is formed on the gate line 121 and the storage electrode line 131.

게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 각각의 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 주기적으로 구부러져 있다. 선형 반도체(151) 각각은 게이트 전극(124)을 향하여 뻗은 복수의 돌출부(154)를 포함한다.On the gate insulating layer 140, a plurality of linear semiconductors 151 made of hydrogenated amorphous silicon (amorphous silicon is abbreviated a-Si), polycrystalline silicon, or the like are formed. Each linear semiconductor 151 extends mainly in the longitudinal direction and is bent periodically. Each of the linear semiconductors 151 includes a plurality of protrusions 154 extending toward the gate electrode 124.

반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 저항성 접촉 부재(161) 각각은 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.A plurality of linear and island ohmic contacts 161 and 165 made of a material such as n + hydrogenated amorphous silicon doped with silicide or n-type impurities at a high concentration are formed on the semiconductor 151. have. Each of the linear ohmic contacts 161 has a plurality of protrusions 163, and the protrusions 163 and the island-like ohmic contacts 165 are paired and disposed on the protrusions 154 of the semiconductor 151.

선형 반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 30-80°인 것이 바람직하다.Side surfaces of the linear semiconductor 151 and the ohmic contacts 161 and 165 are also inclined with respect to the surface of the substrate 110, and the inclination angle is preferably 30 to 80 °.

저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.A plurality of data lines 171 and a plurality of drain electrodes 175 are formed on the ohmic contacts 161 and 165 and the gate insulating layer 140, respectively.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)은 다른 층 또는 외부 장치와의 접속을 위한 넓은 끝 부분(179)을 가지고 있다.The data line 171 mainly extends in the vertical direction and crosses the gate line 121 and the storage electrode line 131 and transmits a data voltage. Each data line 171 has a wide end portion 179 for connection with another layer or an external device.

각 드레인 전극(175)은 하나의 유지 전극(135)과 중첩하는 직사각형 또는 마름모꼴 확장부를 포함한다. 드레인 전극(175)의 확장부의 변은 유지 전극(135)의 변과 실질적으로 평행하다. 데이터선(171)의 세로부 각각은 복수의 돌출부를 포함하며, 이 돌출부를 포함하는 세로부가 드레인 전극(175)의 확장부 반대 쪽 끝 부분 을 일부 둘러싸는 소스 전극(173)을 이룬다. 하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.Each drain electrode 175 includes a rectangular or rhombic extension that overlaps one sustain electrode 135. The side of the extension of the drain electrode 175 is substantially parallel to the side of the sustain electrode 135. Each of the vertical portions of the data line 171 includes a plurality of protrusions, and the vertical portions including the protrusions form a source electrode 173 partially surrounding the end opposite to the extension of the drain electrode 175. One gate electrode 124, one source electrode 173, and one drain electrode 175 together with the protrusion 154 of the semiconductor 151 form one thin film transistor (TFT). A channel of the transistor is formed in the protrusion 154 between the source electrode 173 and the drain electrode 175.

데이터선(171) 및 드레인 전극(175)은 몰리브덴 계열, 크롬, 탄탈륨 및 티타늄 등 내화성 금속 또는 이들의 합금을 포함하는 것이 바람직하며, 내화성 금속 따위의 도전막(도시하지 않음)과 저저항 물질 도전막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 크롬 또는 몰리브덴(합금) 하부막과 알루미늄(합금) 상부막의 이중막 및 몰리브덴(합금) 하부막과 알루미늄(합금) 중간막과 몰리브덴(합금) 상부막의 삼중막을 들 수 있다. 그러나 이들은 이외에도 여러 가지 다양한 여러 가지 금속과 도전체로 만들어질 수 있다. The data line 171 and the drain electrode 175 preferably include a refractory metal such as molybdenum, chromium, tantalum, and titanium, or an alloy thereof, and a conductive film (not shown) such as a refractory metal and a low resistance material conductive material. It may have a multilayer film structure composed of a film (not shown). Examples of the multilayer structure include a double layer of chromium or molybdenum (alloy) lower layer and an aluminum (alloy) upper layer, and a triple layer of molybdenum (alloy) lower layer, aluminum (alloy) interlayer and molybdenum (alloy) upper layer. However, they can be made from many different metals and conductors.

데이터선(171) 및 드레인 전극(175)도 게이트선(121) 및 유지 전극선(131)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.Similar to the gate line 121 and the storage electrode line 131, the data line 171 and the drain electrode 175 are inclined at an angle of about 30-80 °, respectively.

저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다.The ohmic contacts 161 and 165 exist only between the semiconductor 151 below and the data line 171 and the drain electrode 175 above and serve to lower the contact resistance.

데이터선(171) 및 드레인 전극(175)과 이들로 덮이지 않고 노출된 반도체(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화규소나 산화규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 반도체(151)의 채널부가 유기물과 직접 닿지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.On the data line 171 and the drain electrode 175 and the portion of the semiconductor 151 that is not covered by them, an organic material having excellent planarization characteristics and photosensitivity, plasma enhanced chemical vapor deposition Low dielectric constant insulating material such as a-Si: C: O, a-Si: O: F, or a passivation layer 180 formed of an inorganic material such as silicon nitride or silicon oxide. have. The passivation layer 180 may have a double layer structure of a lower inorganic layer and an upper organic layer so that the channel portion of the semiconductor 151 does not directly contact an organic material.

보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 앞서 설명한 하부막의 노출된 부분은 각각 접촉 구멍(181, 182, 185)을 통하여 노출되어 있다. 접촉 구멍(181, 182, 185)은 다각형 또는 원 모양 등 다양한 모양으로 만들어질 수 있으며, 접촉 구멍(181, 182)의 면적은 0.5mm×15μm 이상, 2mm×60μm 이하인 것이 바람직하다. 접촉 구멍(181, 182, 185)의 측벽은 30° 내지 85°의 각도로 기울어져 있거나 계단형이다.In the passivation layer 180, a plurality of contact holes 182 and 185 exposing the end portion 179 and the drain electrode 175 of the data line 171 are formed, respectively, and the passivation layer 180 and the gate insulating layer are formed. A plurality of contact holes 181 exposing the end portion 129 of the gate line 121 are formed at 140. The exposed portions of the lower layer described above are exposed through the contact holes 181, 182, and 185, respectively. The contact holes 181, 182, and 185 may be made in various shapes such as polygons or circles, and the area of the contact holes 181 and 182 may be 0.5 mm × 15 μm or more and 2 mm × 60 μm or less. The side walls of the contact holes 181, 182, 185 are inclined or stepped at an angle of 30 ° to 85 °.

보호막(180) 위에는 ITO 또는 IZO 따위의 투명한 도전 물질로 이루어진 복수의 화소 전극(pixel electrode)(190), 복수의 접촉 보조 부재(contact assistant)(81, 82) 및 차폐 전극(shielding electrode)(88)이 형성되어 있다. 반사형 액정 표시 장치의 경우 화소 전극(190) 등은 은이나 알루미늄 등 불투명한 반사성 금속으로 만들어질 수 있다.A plurality of pixel electrodes 190, a plurality of contact assistants 81 and 82, and a shielding electrode 88 made of a transparent conductive material such as ITO or IZO are disposed on the passivation layer 180. ) Is formed. In the case of the reflective liquid crystal display, the pixel electrode 190 may be made of an opaque reflective metal such as silver or aluminum.

화소 전극(190)에 형성되어 있는 절개부(91, 92, 93a, 93b, 94a, 94b, 95a, 95b)는 화소 전극(190)을 상하로 반분하는 가로 선에 대하여 대칭을 이루며, 각각 사선 방향으로 형성되어 있다. 절개부(91)는 화소 전극(190)의 왼쪽 변에서 오른쪽 변을 향하여 파고 들어간 단부를 포함한다. 따라서, 화소 전극(190)은 각각 게이트선(121)과 데이터선(171)이 교차하여 정의하는 화소 영역을 상하로 이등분하는 선(게이트선과 나란한 선)에 대하여 실질적으로 거울상 대칭을 이루고 있다.The cutouts 91, 92, 93a, 93b, 94a, 94b, 95a, and 95b formed in the pixel electrode 190 are symmetrical with respect to the horizontal line dividing the pixel electrode 190 up and down, respectively, in a diagonal direction. It is formed. The cutout 91 includes an end that penetrates from the left side to the right side of the pixel electrode 190. Accordingly, the pixel electrode 190 is substantially mirror-symmetrical with respect to a line (a line parallel to the gate line) that bisects the pixel region defined by the intersection of the gate line 121 and the data line 171, respectively.

이 때, 화소 영역에서 상하의 절개부(91, 92, 93a, 93b, 94a, 94b, 95a, 95b)는 서로 수직을 이루고 있는데, 이는 프린지 필드의 방향을 4 방향으로 고르게 분산시키기 위함이다.At this time, the upper and lower cutouts 91, 92, 93a, 93b, 94a, 94b, 95a, and 95b in the pixel area are perpendicular to each other, in order to evenly distribute the direction of the fringe field in four directions.

화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 이로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 공통 전극(270)과 함께 전기장을 생성함으로써 둘 사이의 액정층(3)의 액정 분자(310)들을 재배열시킨다.The pixel electrode 190 is physically and electrically connected to the drain electrode 175 through the contact hole 185 and receives a data voltage therefrom. The pixel electrode 190 to which the data voltage is applied rearranges the liquid crystal molecules 310 of the liquid crystal layer 3 between the two by generating an electric field together with the common electrode 270.

화소 전극(190)과 공통 전극(270)은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage electrode)라 한다. 유지 축전기는 화소 전극(190)과 유지 전극선(131)의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘리기 위하여, 유지 전극선(131)에 돌출부(135)를 두고 화소 전극(190)에 연결된 드레인 전극(175)을 연장 및 확장시켜 중첩시킴으로써 단자 사이의 거리를 가깝게 하고 중첩 면적을 크게 한다.The pixel electrode 190 and the common electrode 270 form a capacitor (hereinafter referred to as a "liquid crystal capacitor") to maintain an applied voltage even after the thin film transistor is turned off. Another capacitor is connected in parallel with the liquid crystal capacitor and is called a storage electrode. The storage capacitor is formed by overlapping the pixel electrode 190 and the storage electrode line 131. The storage electrode 135 has a protrusion 135 on the storage electrode line 131 to increase the capacitance of the storage capacitor, that is, the storage capacitance. By extending and expanding the drain electrode 175 connected to each other), the distance between terminals is made close and the overlapping area is increased.

화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되 어 개구율(aperture ratio)을 높이고 있다.The pixel electrode 190 also overlaps the neighboring gate line 121 and the data line 171 to increase the aperture ratio.

접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 노출된 끝 부분(129) 및 데이터선(171)의 노출된 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것이다. 접촉 보조 부재(81, 82)는 이방성 도전막(도시하지 않음) 등을 통하여 외부 장치와 연결된다.The contact auxiliary members 81 and 82 are connected to the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 through the contact holes 181 and 182, respectively. The contact auxiliary members 81 and 82 complement and protect the exposed end portions 129 of the gate lines 121 and the exposed end portions 179 of the data lines 171 and external devices and protect them. To do. The contact auxiliary members 81 and 82 are connected to the external device through an anisotropic conductive film (not shown) or the like.

게이트 구동 회로가 박막 트랜지스터 표시판(100)에 집적되는 경우에는 접촉 보조 부재(81)는 게이트 구동 회로의 금속층과 게이트선(121)을 연결하는 역할을 할 수 있다. 마찬가지로 데이터 구동 회로가 박막 트랜지스터 표시판(100)에 집적되는 경우에 접촉 보조 부재(82)는 데이터 구동 회로의 금속층과 데이터선(171)을 연결하는 역할을 할 수 있다.When the gate driving circuit is integrated in the thin film transistor array panel 100, the contact auxiliary member 81 may serve to connect the metal layer of the gate driving circuit and the gate line 121. Similarly, when the data driving circuit is integrated in the thin film transistor array panel 100, the contact auxiliary member 82 may serve to connect the metal layer and the data line 171 of the data driving circuit.

차폐 전극(88)은 데이터선(171)을 따라 뻗어 있으며 데이터선(171)과 박막 트랜지스터를 완전히 덮는다. 그러나 그 너비가 데이터선(171)보다 작을 수도 있다. 차폐 전극(88)에는 공통 전압이 인가되는데, 이를 위하여 보호막(180) 및 게이트 절연막(140)의 접촉 구멍(도시하지 않음)을 통하여 유지 전극선(131)에 연결되거나, 공통 전압을 박막 트랜지스터 표시판(100)에서 공통 전극 표시판(200)으로 전달하는 단락점(short point)(도시하지 않음)에 연결될 수도 있다. 이때, 개구율 감소가 최소가 되도록 차폐 전극(88)과 화소 전극(190) 사이의 거리를 최소로 하는 것이 바람직하다.The shielding electrode 88 extends along the data line 171 and completely covers the data line 171 and the thin film transistor. However, the width may be smaller than the data line 171. A common voltage is applied to the shielding electrode 88. The common electrode is connected to the storage electrode line 131 through a contact hole (not shown) of the passivation layer 180 and the gate insulating layer 140, or the common voltage is applied to the thin film transistor array panel. The display device may be connected to a short point (not shown) transferred from the 100 to the common electrode display panel 200. At this time, it is preferable to minimize the distance between the shielding electrode 88 and the pixel electrode 190 so that the aperture ratio decreases to a minimum.

이와 같이 공통 전압이 인가되는 차폐 전극(88)을 데이터선(171) 상부에 배치하면 차폐 전극(88)이 데이터선(171)과 화소 전극(190) 사이 및 데이터선(171)과 공통 전극(270) 사이에서 형성되는 전계를 차단하여 화소 전극(190)의 전압 왜곡 및 데이터선(171)이 전달하는 데이터 전압의 신호 지연이 줄어든다.As such, when the shielding electrode 88 to which the common voltage is applied is disposed on the data line 171, the shielding electrode 88 is disposed between the data line 171 and the pixel electrode 190, and the data line 171 and the common electrode ( By blocking the electric field formed between the 270, the voltage distortion of the pixel electrode 190 and the signal delay of the data voltage transmitted by the data line 171 are reduced.

또한, 화소 전극(190)과 차폐 전극(88)의 단락을 방지하기 위하여 이들 사이에 거리를 두어야 하므로, 화소 전극(190)이 데이터선(171)으로부터 더 멀어져 이들 사이의 기생 용량이 줄어든다. 더욱이, 액정층(3)의 유전율(permittivity)이 보호막(180)의 유전율보다 높기 때문에, 데이터선(171)과 차폐 전극(88) 사이의 기생 용량이 차폐 전극(88)이 없을 때 데이터선(171)과 공통 전극(270) 사이의 기생 용량에 비하여 작다. 시뮬레이션(simulation)을 해 본 결과, 데이터선(171)과 화소 전극(190) 사이의 기생 용량은, 차폐 전극(88)이 있을 때가 차폐 전극(88)이 없을 때에 비하여 약 1/10 이하였으며 데이터선(171)과 차폐 전극(88) 사이의 기생 용량은 차폐 전극(88)이 없을 때 데이터선(171)과 공통 전극(270) 사이의 기생 용량의 70-90% 범위였다.Also, in order to prevent a short circuit between the pixel electrode 190 and the shielding electrode 88, a distance is required between them so that the pixel electrode 190 is further away from the data line 171, thereby reducing the parasitic capacitance therebetween. Furthermore, since the permittivity of the liquid crystal layer 3 is higher than that of the passivation layer 180, the parasitic capacitance between the data line 171 and the shielding electrode 88 is absent when the shielding electrode 88 is absent. It is smaller than the parasitic capacitance between 171 and the common electrode 270. As a result of simulation, the parasitic capacitance between the data line 171 and the pixel electrode 190 was about 1/10 or less when the shielding electrode 88 was present compared to the absence of the shielding electrode 88. The parasitic capacitance between line 171 and shielding electrode 88 ranged from 70-90% of the parasitic capacitance between data line 171 and common electrode 270 when shielding electrode 88 was absent.

뿐만 아니라, 화소 전극(190)과 차폐 전극(88)이 동일한 층으로 만들어지기 때문에 이들 사이의 거리가 일정하게 유지되며 이에 따라 이들 사이의 기생 용량이 일정하다. 화소 전극(190)과 데이터선(171) 사이의 기생 용량이 여전히 분할 노광 과정에서 분할된 노광 영역에 따라 달라질 수 있지만 화소 전극(190)과 데이터선(171) 사이의 기생 용량이 상대적으로 줄기 때문에 전체 기생 용량은 거의 일정하다고 볼 수 있다. 그러므로 스티치 결함을 최소화할 수 있다.In addition, since the pixel electrode 190 and the shielding electrode 88 are made of the same layer, the distance between them is kept constant and thus the parasitic capacitance between them is constant. Although the parasitic capacitance between the pixel electrode 190 and the data line 171 may still vary depending on the exposure area divided during the split exposure process, the parasitic capacitance between the pixel electrode 190 and the data line 171 is relatively low. The overall parasitic capacity is almost constant. Therefore, stitch defects can be minimized.

마지막으로, 화소 전극(190) 및 접촉 보조 부재(81, 82) 및 보호막(180) 위에는 수직 배향막(11)이 형성되어 있으며, 후술할 공통 전극(270) 위에 형성되어 있는 배향막(21)과 함께 액정층(3)의 액정 분자를 표시판(100, 200)에 대하여 수직으로 배향되도록 한다. Lastly, a vertical alignment layer 11 is formed on the pixel electrode 190, the contact auxiliary members 81 and 82, and the passivation layer 180, together with the alignment layer 21 formed on the common electrode 270 to be described later. The liquid crystal molecules of the liquid crystal layer 3 are oriented perpendicular to the display panels 100 and 200.

이제, 공통 전극 표시판(200)에 대하여 도 2, 도 4 및 도 5를 참고로 하여 설명한다.The common electrode display panel 200 will now be described with reference to FIGS. 2, 4, and 5.

투명한 유리 등의 절연 기판(210)의 위에 블랙 매트릭스라고 하는 차광 부재(220)가 형성되어 있으며, 화소 전극(190) 사이의 빛샘을 방지한다. A light blocking member 220 called a black matrix is formed on an insulating substrate 210 such as transparent glass to prevent light leakage between the pixel electrodes 190.

복수의 색필터(230)가 기판(210)과 차광 부재(220) 위에 형성되어 있으며, 차광 부재(220)가 정의하는 개구 영역 내에 거의 들어가도록 배치되어 있다. 이웃하는 두 데이터선(171) 사이에 위치하며 세로 방향으로 배열된 색필터(230)들은 서로 연결되어 하나의 띠를 이룰 수 있다. 각 색필터(230)는 적색, 녹색 및 청색 등 삼원색 중 하나를 나타낼 수 있다.The plurality of color filters 230 are formed on the substrate 210 and the light blocking member 220, and are disposed to substantially enter the opening region defined by the light blocking member 220. The color filters 230 disposed between two neighboring data lines 171 and arranged in the vertical direction may be connected to each other to form a band. Each color filter 230 may represent one of three primary colors such as red, green, and blue.

색필터(230) 및 차광 부재(230) 위에는 유기 물질 따위로 이루어진 덮개막(overcoat)(250)이 형성되어 색필터(230)를 보호하고 표면을 평탄하게 한다.An overcoat 250 made of an organic material is formed on the color filter 230 and the light blocking member 230 to protect the color filter 230 and to flatten the surface.

덮개막(250)의 위에는 공통 전압을 인가 받으며, ITO 또는 IZO 등의 투명한 도전 물질 따위로 이루어진 공통 전극(270)이 형성되어 있다. A common voltage is applied on the overcoat 250, and a common electrode 270 formed of a transparent conductive material such as ITO or IZO is formed.

공통 전극(270) 위에는 수직 배향막(21)이 형성되어 있다.The vertical alignment layer 21 is formed on the common electrode 270.

표시판(100, 200)의 바깥 면에는 한 쌍의 편광자(12, 22)가 부착되어 있으며, 이들의 투과축은 직교하며 그 중 한 투과축, 예를 들면 박막 트랜지스터 표시판(100)에 부착된 편광자(12)의 투과축은 게이트선(121)에 평행하다. 반사형 액정 표시 장치의 경우 박막 트랜지스터 표시판(100)에 부착된 편광자(12)는 생략한다.A pair of polarizers 12 and 22 are attached to the outer surfaces of the display panels 100 and 200, and the transmission axes thereof are orthogonal to each other, and a polarizer attached to one of the transmission axes, for example, the thin film transistor array panel 100. The transmission axis of 12 is parallel to the gate line 121. In the case of the reflective liquid crystal display, the polarizer 12 attached to the thin film transistor array panel 100 is omitted.

표시판(100, 200)과 편광자(12, 22)의 사이에는 각각 액정층(3)의 지연값을 보상하기 위한 지연 필름(retardation film)(13, 23)이 끼어 있다. 지연 필름(13, 23)은 복굴절성(birefringce)을 가지며 액정층(3)의 복굴절성을 역으로 보상하는 역할을 한다. 지연 필름(13, 23)으로는 일축성 또는 이축성 광학 필름을 사용할 수 있으며, 특히 음성(negative) 일축성 광학 필름을 사용할 수 있다.Retardation films 13 and 23 are interposed between the display panels 100 and 200 and the polarizers 12 and 22 to compensate for the delay value of the liquid crystal layer 3, respectively. The retardation films 13 and 23 have birefringence and serve to reversely compensate for the birefringence of the liquid crystal layer 3. As the retardation films 13 and 23, a uniaxial or biaxial optical film may be used, and in particular, a negative uniaxial optical film may be used.

액정 표시 장치는 또한 편광자(12, 22), 지연 필름(13, 23), 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)를 포함할 수 있다.The liquid crystal display may also include a polarizer 12 and 22, a retardation film 13 and 23, display panels 100 and 200, and a backlight unit for supplying light to the liquid crystal layer 3.

배향막(11, 21)은 수평 배향막일 수 있다.The alignment layers 11 and 21 may be horizontal alignment layers.

액정층(3)은 음의 유전율 이방성을 가지며, 액정의 굴절률 이방성 값은 0.05 내지 0.15 인 것이 바람직하다. 액정층(3)의 액정 분자(310)는 전계가 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 입사광은 직교 편광자(12, 22)를 통과하지 못하고 차단된다.The liquid crystal layer 3 has negative dielectric anisotropy, and the refractive index anisotropy value of the liquid crystal is preferably 0.05 to 0.15. The liquid crystal molecules 310 of the liquid crystal layer 3 are aligned such that their major axes are perpendicular to the surfaces of the two display panels in the absence of an electric field. Therefore, incident light does not pass through the quadrature polarizers 12 and 22 and is blocked.

공통 전극(270)에 공통 전압을 인가하고 화소 전극(190)에 데이터 전압을 인가하면 표시판의 표면에 거의 수직인 주 전계(primary electric field)가 생성된다. 액정 분자(310)들은 전계에 응답하여 그 장축이 전계의 방향에 수직을 이루도록 방향을 바꾸고자 한다. 한편, 화소 전극(190)의 절개부는 주 전계를 왜곡하여 액정 분자(310)들의 경사 방향을 결정하는 수평 성분을 만들어낸다. 주 전계의 수 평 성분은 화소 전극(190)의 절개부의 변에 수직이다. 또한 절개부의 마주보는 두 변에서의 주 전계의 수평 성분은 서로 반대 방향이다.When a common voltage is applied to the common electrode 270 and a data voltage is applied to the pixel electrode 190, a primary electric field substantially perpendicular to the surface of the display panel is generated. The liquid crystal molecules 310 try to change the direction of the long axis perpendicular to the direction of the electric field in response to the electric field. Meanwhile, the cutout of the pixel electrode 190 distorts the main electric field to generate a horizontal component that determines the inclination direction of the liquid crystal molecules 310. The horizontal component of the main electric field is perpendicular to the side of the cutout of the pixel electrode 190. In addition, the horizontal components of the main electric field on two opposite sides of the incision are opposite to each other.

한 화소 전극(190)의 위에 위치하는 액정층(3)의 한 화소 영역에는 서로 다른 경사 방향을 가지는 4개의 도메인이 형성되는데, 이들 도메인은 화소 전극(190)의 변, 화소 전극(190)의 절개부(91, 92)의 중심부를 통과하는 가상의 가로 중심선으로 2개 방향씩 구분된다. 이러한 4개의 도메인은 경사 방향에 따라 제1 내지 제4 방향 도메인으로 분류된다.Four domains having different oblique directions are formed in one pixel region of the liquid crystal layer 3 positioned on one pixel electrode 190, and these domains are formed on the side of the pixel electrode 190 and the pixel electrode 190. It is divided into two directions by an imaginary horizontal center line passing through the center portions of the cutouts 91 and 92. These four domains are classified into first to fourth directional domains according to the oblique direction.

이상과 같은 구조의 박막 트랜지스터 기판과 대향 표시판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 본 발명에 따른 액정 표시 장치의 기본 구조가 마련된다.When the thin film transistor substrate and the opposing display panel having the above structure are aligned and combined, and a liquid crystal material is injected and vertically aligned therebetween, a basic structure of the liquid crystal display according to the present invention is provided.

박막 트랜지스터 표시판(100)과 대향 표시판(200)을 정렬했을 때 화소 전극(190)의 절개부(91, 92, 93a, 93b, 94a, 94b, 95a, 95b)는 화소 영역을 다수의 도메인으로 분할한다. 이들 도메인은 그 내부에 위치하는 액정 분자의 평균 장축 방향에 따라 제1 내지 제4 방향 도메인으로 분류되며, 각각의 도메인은 길쭉하게 형성되어 폭과 길이를 가진다. 그리고, 제1 내지 제4 방향 도메인은 각각 복수개의 서브 도메인으로 이루어진다. 즉, 동일한 방향의 도메인에도 화소 전극(190)의 절개부의 수효에 따라 복수개의 서브 도메인이 형성되며, 개구율이 큰 대형 서브 도메인이나 개구율이 작은 소형 서브 도메인이 형성되어 있다. When the thin film transistor array panel 100 and the opposing display panel 200 are aligned, the cutouts 91, 92, 93a, 93b, 94a, 94b, 95a, and 95b of the pixel electrode 190 divide the pixel region into a plurality of domains. do. These domains are classified into first to fourth directional domains according to the average major axis direction of the liquid crystal molecules located therein, and each domain is elongated to have a width and a length. The first to fourth directional domains each include a plurality of subdomains. That is, a plurality of subdomains are formed in the same direction as the number of cutouts of the pixel electrode 190, and a large subdomain with a large aperture ratio and a small subdomain with a small aperture ratio are formed.

이 때, 화소 전극(190)의 절개부(191, 192, 193, 194, 195, 196, 197, 198)는 액정 분자를 분할 배향하는 도메인 규제 수단으로서 작용하며, 도메인 규제 수 단으로는 절개부 대신 화소 전극(190) 및 공통 전극(270)의 상부 또는 하부에 무기 물질 또는 유기 물질로 돌기를 형성하는 것이 바람직하다.In this case, the cutouts 191, 192, 193, 194, 195, 196, 197, and 198 of the pixel electrode 190 serve as domain regulating means for dividing and aligning the liquid crystal molecules. Instead, it is preferable to form protrusions of an inorganic material or an organic material on or under the pixel electrode 190 and the common electrode 270.

본 발명에서는 공통 전극에 별도의 절개부를 두지 않고 동일한 방향의 복수개의 서브 도메인의 상부 배향막의 선경사각을 서로 다르게 함으로써 공통 전극의 패터닝하는 공정을 생략하고, 측면시인성을 향상시킨다.In the present invention, the step of patterning the common electrode is omitted by improving the pretilt angles of the upper alignment layers of the plurality of subdomains in the same direction without having separate cutouts in the common electrode, thereby improving side visibility.

즉, 도 3에서 제1 방향 도메인을 각각의 절개부(92, 93a, 94a, 95a)의 좌상부에 인접하는 영역이라 하고, 제2 방향 도메인을 각각의 절개부(92, 93a, 94a, 95a)의 우하부에 인접하는 영역이라 할 때, 복수개의 제1 방향 도메인 중 절개부(93a)의 좌상부에 인접하는 서브 도메인(A 영역의 일부분)의 배향막의 선경사각은 절개부(94a)의 좌상부에 인접하는 서브 도메인(B 영역의 일부분)의 배향막의 선 경사각과 서로 다르게 형성한다. That is, in FIG. 3, the first directional domain is a region adjacent to the upper left portion of each cutout 92, 93a, 94a, 95a, and the second directional domain is called the cutout 92, 93a, 94a, 95a. A region inclined adjacent to the lower right portion of the plurality of first directional domains, the pretilt angle of the alignment film of the subdomain (part of the region A) adjacent to the upper left portion of the cutout 93a is determined by the cutout 94a. It is formed differently from the inclination angle of the alignment film of the subdomain (part of the B region) adjacent to the upper left portion.

또한, 동일한 방향의 복수개의 서브 도메인 중 개구율이 큰 대형 서브 도메인의 상부 배향막은 개구율이 작은 소형 서브 도메인의 상부 배향막과 서로 다른 선경사각을 가지는 것이 바람직하다. In addition, it is preferable that the upper alignment layer of the large subdomain having the large aperture ratio among the plurality of subdomains in the same direction has a different pretilt angle from the upper alignment layer of the small subdomain having the small aperture ratio.

도 2b에는 수직 배향막의 형성 방법이 도시되어 있다. 도 2b에 도시한 바와 같이, 공통 전극(270) 위에 광배향 물질로 수직 배향막을 형성한다. 2B shows a method of forming a vertical alignment layer. As shown in FIG. 2B, a vertical alignment layer is formed of a photoalignment material on the common electrode 270.

그리고, A 영역에는 슬릿 마스크(slit mask)(1000)를 이용하여 저에너지의 UV(ultra violet)가 소정 경사각(γ)으로 입사되도록 하고, B 영역에는 고에너지의 UV(ultra violet)가 소정 경사각(γ)으로 입사되도록 한다. In addition, a low energy UV (ultra violet) is incident at a predetermined tilt angle γ using a slit mask 1000 in a region A, and a high energy UV (ultra violet) is applied at a predetermined tilt angle (B) in a region B. enter γ).

이 경우, 광배향에 의해 배향막(21)의 선경사각은 81°내지 89.5°로 형성되 며, 특히, A 영역의 액정의 선경사각(α)은 크게되고, B 영역의 액정의 선경사각(β)은 작게 된다(도 4참조). In this case, the pretilt angle of the alignment layer 21 is 81 ° to 89.5 ° due to the optical alignment. In particular, the pretilt angle α of the liquid crystal in the A region is increased, and the pretilt angle β of the liquid crystal in the B region is large. Becomes small (see FIG. 4).

도 5에는 조사된 선편광 UV(LPUV) 에너지량에 따른 액정의 선경사각의 차이가 나타나있다. 5 shows the difference in the pretilt angle of the liquid crystal according to the amount of linearly polarized UV (LPUV) energy irradiated.

도 5에 도시한 바와 같이, 선편광 UV 에너지량이 커질수록 선경사각은 작아진다. 따라서, 선편광 UV 에너지량이 작은 A 영역의 액정의 선경사각은 작게되고, 선편광 UV 에너지량이 큰 A 영역의 액정의 선경사각은 크게된다. 이러한 선경사각의 차이는 1°내지 10°가 바람직하다. As shown in Fig. 5, the larger the linearly polarized UV energy amount is, the smaller the pretilt angle becomes. Therefore, the linear inclination angle of the liquid crystal in the A region with a small amount of linearly polarized UV energy is small, and the linear inclination angle of the liquid crystal in the A region with a large amount of linearly polarized UV energy is large. The difference in the pretilt angle is preferably 1 ° to 10 °.

이와 같은 선경사각의 차이에 의해 A 영역과 B 영역은 서로 다른 V-T 특성을 나타낸다. Due to the difference in the pretilt angles, the A region and the B region exhibit different V-T characteristics.

즉, 도 6에 도시한 바와 같이, A 영역과 B 영역간에는 동일한 인가 전압에 대해 두 영역(A, B)에 위치하는 액정 분자의 선경사각이 서로 다르다. 따라서, 인가된 전압(Voltage)에 대한 투과율(Transmittance)의 관계곡선, 즉, V-T 곡선은 서로 차이가 난다. 따라서, 두 영역(A, B)의 광학적 특성이 서로 효과적으로 보상되어 시야각이 넓어지게 된다. That is, as shown in FIG. 6, the pretilt angles of the liquid crystal molecules positioned in the two regions A and B are different between the region A and the region B for the same applied voltage. Therefore, the relationship curve of the transmittance with respect to the applied voltage Vol, that is, the V-T curve, is different from each other. Therefore, the optical characteristics of the two regions A and B are effectively compensated for each other, thereby widening the viewing angle.

따라서, 동일 전압이 인가된 경우에도 동일한 방향의 두 서브 도메인 사이의 액정 분자 거동의 차이에 의해 다른 V-T 특성을 나타내어 측면 시인성을 개선하는 효과가 있다.Therefore, even when the same voltage is applied, different V-T characteristics are exhibited by the difference in liquid crystal molecular behavior between two subdomains in the same direction, thereby improving side visibility.

한편, 본 발명의 일 실시예에서는 동일한 광배향 재료를 이용하여 배향막을 형성한 후 동일한 방향의 서로 다른 서브 도메인마다 UV 조사량을 다르게 하였으나, 동일한 방향의 서로 다른 도메인마다 다른 광배향 재료를 이용하여 배향막을 형성할 수도 있다. Meanwhile, in one embodiment of the present invention, after forming the alignment layer using the same photoalignment material, the UV irradiation amount is different for different subdomains in the same direction, but the alignment layer uses different photoalignment materials for different domains in the same direction. May be formed.

한편, 화소 전극(190) 사이의 전압 차에 의하여 부차적으로 생성되는 부 전계(secondary electric field)의 방향은 절개부(271)의 변과 수직이다. 따라서 부 전계의 방향과 주 전계의 수평 성분의 방향과 일치한다. 결국 화소 전극(190) 사이의 부 전계는 액정 분자(310)들의 경사 방향의 결정을 강화하는 쪽으로 작용한다.On the other hand, the direction of the secondary electric field generated by the voltage difference between the pixel electrode 190 is perpendicular to the side of the cutout (271). Therefore, the direction of the negative electric field coincides with the direction of the horizontal component of the main electric field. As a result, the negative field between the pixel electrodes 190 acts to strengthen the crystal in the oblique direction of the liquid crystal molecules 310.

액정 표시 장치는 점반전, 열반전 등의 반전 구동 방법을 일반적으로 사용하므로 이웃하는 화소 전극은 공통 전압에 대하여 극성이 반대인 전압을 인가 받는다. 그러므로 부 전계는 거의 항상 발생하고 그 방향은 도메인의 안정성을 돕는 방향이 된다.Since liquid crystal displays generally use inversion driving methods such as point inversion and thermal inversion, neighboring pixel electrodes receive a voltage having a polarity opposite to a common voltage. Therefore, a negative field almost always occurs and the direction is to help the stability of the domain.

또한 공통 전극(270)과 차폐 전극(88)에 동일한 공통 전압이 인가되므로 둘 사이에는 전계가 거의 없다. 따라서 공통 전극(270)과 차폐 전극(88) 사이에 위치한 액정 분자들(310)은 초기 수직 배향 상태를 그대로 유지하므로 이 부분에 입사된 빛은 투과되지 못하고 차단된다.In addition, since the same common voltage is applied to the common electrode 270 and the shielding electrode 88, there is almost no electric field between the two. Accordingly, since the liquid crystal molecules 310 positioned between the common electrode 270 and the shielding electrode 88 maintain their initial vertical alignment, light incident on the portion is not transmitted and is blocked.

한편, 액정 분자(310)들의 경사 방향과 편광자(12, 22)의 투과축이 45도를 이루면 최고 휘도를 얻을 수 있는데, 본 실시예의 경우 모든 도메인에서 액정 분자(310)들의 경사 방향이 게이트선(121)과 45°의 각을 이루며 게이트선(121)은 표시판(100, 200)의 가장자리와 수직 또는 수평이다. 따라서 본 실시예의 경우 편광자(12, 22)의 투과축을 표시판(100, 200)의 가장자리에 대하여 수직 또는 평행이 되 도록 부착하면 최고 휘도를 얻을 수 있을 뿐 아니라 편광자(12, 22)를 저렴하게 제조할 수 있다.Meanwhile, when the inclination direction of the liquid crystal molecules 310 and the transmission axis of the polarizers 12 and 22 are 45 degrees, the highest luminance can be obtained. In the present embodiment, the inclination direction of the liquid crystal molecules 310 in all domains is the gate line. The gate line 121 is perpendicular or horizontal to the edges of the display panels 100 and 200 at an angle of 45 ° with the 121. Therefore, in the present exemplary embodiment, when the transmission axes of the polarizers 12 and 22 are attached to be perpendicular or parallel to the edges of the display panels 100 and 200, the highest luminance can be obtained and the polarizers 12 and 22 are manufactured at low cost. can do.

도 1 내지 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 상세하게 설명한다.A method of manufacturing the thin film transistor array panel shown in FIGS. 1 to 4 according to an embodiment of the present invention will be described in detail.

크롬, 몰리브덴 또는 몰리브덴 합금 등으로 이루어진 하부 도전막과 알루미늄 계열 금속 또는 은 계열 금속 등으로 이루어진 상부 도전막을 절연 기판(110) 위에 차례로 스퍼터링 증착하고 차례로 습식 또는 건식 식각하여 복수의 게이트 전극(124) 및 끝 부분(129)를 포함하는 게이트선(121)과 복수의 유지 전극(135)을 포함하는 유지 전극선(131)을 형성한다.The lower conductive film made of chromium, molybdenum or molybdenum alloy, etc., and the upper conductive film made of aluminum-based metal or silver-based metal, etc., are sputter-deposited on the insulating substrate 110 in turn, and wet or dry etch in turn to form a plurality of gate electrodes 124 and The gate line 121 including the end portion 129 and the storage electrode line 131 including the plurality of storage electrodes 135 are formed.

약 1,500-5,000Å 두께의 게이트 절연막(140), 약 500-2,000Å 두께의 진성 비정질 규소층(intrinsic amorphous silicon), 약 300-600Å 두께의 불순물 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진식각하여 게이트 절연막(140) 위에 복수의 선형 불순물 반도체와 복수의 돌출부(154)를 포함하는 복수의 선형 진성 반도체(151)를 형성한다.A three-layer film of a gate insulating film 140 of about 1,500-5,000 kPa thick, an intrinsic amorphous silicon layer of about 500-2,000 kPa thick, and an impurity amorphous silicon layer of about 300-600 kPa thick A plurality of linear intrinsic semiconductors 151 including a plurality of linear impurity semiconductors and a plurality of protrusions 154 are formed on the gate insulating layer 140 by photolithography of the impurity amorphous silicon layer and the intrinsic amorphous silicon layer.

이어 하부 도전막과 상부 도전막을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 패터닝하여 복수의 소스 전극(173)과 끝 부분(179)를 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다. 하부 도전막은 크롬, 몰리브덴 또는 몰리브덴 합금 따위로 이루어지며, 상부 도전막은 알루미늄 계열 금속 또는 은 계열 금속 따위로 이루어진다.Subsequently, the lower conductive layer and the upper conductive layer are deposited to a thickness of 1,500 mV to 3,000 mV by sputtering or the like, and then patterned to form a plurality of data lines 171 including a plurality of source electrodes 173 and end portions 179, and A plurality of drain electrodes 175 are formed. The lower conductive layer is made of chromium, molybdenum or molybdenum alloy, and the upper conductive layer is made of aluminum-based metal or silver-based metal.

이어, 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체 부분을 제거함으로써 복수의 돌출부(163)을 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(151) 부분을 노출시킨다. 노출된 진성 반도체(151) 부분의 표면을 안정화시키기 위하여 산소 플라스마를 뒤이어 실시하는 것이 바람직하다.Next, a plurality of linear ohmic contacts 161 including a plurality of protrusions 163 and a plurality of island resistive contact members are removed by removing the exposed impurity semiconductor portions not covered with the data line 171 and the drain electrode 175. While completing 165, the portion of the intrinsic semiconductor 151 below it is exposed. In order to stabilize the surface of the exposed portion of the intrinsic semiconductor 151, oxygen plasma is preferably followed.

양의 감광성 유기 절연물로 이루어진 보호막(180)을 도포한 다음, 복수의 투과 영역(도시하지 않음) 및 그 둘레에 위치한 복수의 슬릿 영역(도시하지 않음), 그리고 차광 영역이 구비된 광마스크(도시하지 않음)를 통하여 노광한다. 따라서, 투과 영역과 마주 보는 보호막(180)의 부분은 빛 에너지를 모두 흡수하지만, 슬릿 영역과 마주 보는 보호막(180)의 부분들은 빛 에너지를 일부만 흡수한다. 이어 보호막(180)을 현상하여 데이터선(171)의 끝 부분(179)과 드레인 전극(175)의 일부를 노출시키는 복수의 접촉 구멍(182, 185)을 형성하고, 게이트선(121)의 끝 부분(129) 위에 위치한 게이트 절연막(140)의 부분을 노출시키는 복수의 접촉 구멍(181)을 형성한다. 투과 영역에 대응하는 보호막(180) 부분은 모두 제거되고 슬릿 영역에 대응하는 부분은 두께만 줄어들므로, 접촉 구멍(181, 182, 185)의 측벽은 계단형 프로파일을 가진다.After applying the passivation layer 180 made of a positive photosensitive organic insulator, a plurality of transmissive regions (not shown), a plurality of slit regions (not shown) positioned around them, and a photomask (shown with a light shielding region) Exposure). Thus, the portion of the passivation layer 180 facing the transmission region absorbs all of the light energy, but the portion of the passivation layer 180 facing the slit region absorbs only a portion of the light energy. Next, the passivation layer 180 is developed to form a plurality of contact holes 182 and 185 exposing the end portion 179 of the data line 171 and a part of the drain electrode 175, and the end of the gate line 121. A plurality of contact holes 181 are formed to expose a portion of the gate insulating layer 140 positioned over the portion 129. Since portions of the passivation layer 180 corresponding to the transmission region are all removed and portions corresponding to the slit region are reduced in thickness, the sidewalls of the contact holes 181, 182, and 185 have stepped profiles.

보호막(180)을 음성 감광막으로 형성하는 경우에는 양성 감광막을 사용하는 경우와 비교할 때 마스크의 차광 영역과 투과 영역이 뒤바뀐다.When the protective film 180 is formed as a negative photosensitive film, the light blocking area and the transmissive area of the mask are reversed as compared with the case where the positive photosensitive film is used.

게이트 절연막(140)의 노출된 부분을 제거하여 그 아래에 위치하는 게이트선(121)의 끝 부분(129) 부분을 노출시킨 후, 드레인 전극(175), 데이터선(171)의 끝 부분(179) 및 게이트선(121)의 끝 부분(129)의 상부 도전막의 노출된 부분을 제거함으로써, 그 아래에 위치하는 드레인 전극(175), 데이터선(171)의 끝 부분(179) 및 게이트선(121)의 끝 부분(129)의 하부 도전막 부분을 드러낸다.The exposed portion of the gate insulating layer 140 is removed to expose the end portion 129 of the gate line 121 positioned below the drain insulating layer 175 and the end portion 179 of the data line 171. ) And the exposed portion of the upper conductive layer of the end portion 129 of the gate line 121, thereby removing the drain electrode 175, the end portion 179 of the data line 171, and the gate line The lower conductive film portion of the end portion 129 of 121 is exposed.

마지막으로, 약 400-500Å 두께의 IZO막 또는 ITO막을 스퍼터링으로 적층하고 사진 식각하여 보호막(180)과 드레인 전극(175), 데이터선(171)의 끝 부분(179) 및 게이트선(121)의 끝 부분(129)의 하부 도전막의 노출된 부분 위에 복수의 화소 전극(190), 복수의 접촉 보조 부재(81, 82) 및 복수의 차폐 전극(88)을 형성한다.Finally, an IZO film or an ITO film having a thickness of about 400-500 Å is deposited by sputtering and photo-etched to form the passivation layer 180, the drain electrode 175, the end portion 179 of the data line 171, and the gate line 121. A plurality of pixel electrodes 190, a plurality of contact auxiliary members 81 and 82, and a plurality of shielding electrodes 88 are formed on the exposed portion of the lower conductive layer of the end portion 129.

본 발명에 따른 액정 표시 장치는 광배향을 이용함으로써 공통 전극의 패터닝 공정을 생략하여 공정 단순화를 이룬다. The liquid crystal display according to the present invention simplifies the process by omitting the patterning process of the common electrode by using optical alignment.

또한, 광배향된 도메인의 UV 조사 에너지량을 다르게 함으로써 동일한 방향의 복수개의 서브 도메인마다 서로 다른 선경사각을 가지게 하여 측면시인성을 개선한다. In addition, by varying the amount of UV irradiation energy of the photo-aligned domain to have a different pretilt angle for each of the plurality of sub-domains in the same direction to improve the side visibility.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.

Claims (15)

주사 신호를 전달하는 게이트선, 상기 게이트선과 교차하며 영상 신호를 전달하는 데이터선, 상기 게이트선과 상기 데이터선이 정의하는 화소마다 형성되어 있으며 절개부를 가지는 화소 전극, 상기 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터, 상기 화소 전극 위에 형성되어 있는 하부 배향막을 포함하는 박막 트랜지스터 표시판,A gate line transferring a scan signal, a data line intersecting the gate line, and transmitting an image signal, a pixel electrode formed at each pixel defined by the gate line and the data line, and connected to a pixel electrode having a cutout, the gate line and the data line A thin film transistor array panel including a thin film transistor, and a lower alignment layer formed on the pixel electrode; 상기 박막 트랜지스터 표시판과 마주하며, 상기 화소 전극과 마주하는 대향 전극, 상기 대향 전극 위에 형성되어 있는 상부 배향막을 포함하는 대향 표시판,An opposing display panel facing the thin film transistor array panel and including an opposing electrode facing the pixel electrode and an upper alignment layer formed on the opposing electrode; 상기 박막 트랜지스터 표시판과 상기 대향 표시판 사이에 형성되어 있는 액정층The liquid crystal layer formed between the thin film transistor array panel and the opposing display panel. 을 포함하고,Including, 상기 화소 전극은 액정층의 액정 분자를 분할 배향하여 상기 화소를 제1 내지 제4 방향 도메인으로 분할하고, 제1 내지 제4 방향 도메인은 각각 복수개의 서브 도메인으로 이루어지는 도메인 규제 수단을 가지며, The pixel electrode divides and aligns the liquid crystal molecules of the liquid crystal layer to divide the pixel into first to fourth directional domains, and the first to fourth directional domains each include domain regulating means including a plurality of subdomains. 상기 동일한 방향의 복수개의 서브 도메인의 상부 배향막은 서로 다른 선경사각을 가지는 액정 표시 장치.The upper alignment layers of the plurality of subdomains in the same direction have different pretilt angles. 제1항에서,In claim 1, 상기 상부 배향막 또는 하부 배향막은 광배향 재료로 형성되어 있는 액정 표시 장치. The upper alignment layer or the lower alignment layer is formed of a light alignment material. 제1항에서,In claim 1, 상기 동일한 방향의 서로 다른 서브 도메인의 상부 배향막의 선경사각의 차이는 1°내지 10°인 액정 표시 장치. The difference between the pretilt angles of the upper alignment layers of the different sub-domains in the same direction is 1 ° to 10 °. 제1항에서,In claim 1, 상기 동일한 방향의 복수개의 서브 도메인 중 개구율이 큰 대형 서브 도메인의 상부 배향막은 개구율이 작은 소형 서브 도메인의 상부 배향막과 서로 다른 선경사각을 가지는 액정 표시 장치. The upper alignment layer of the large subdomain having a large aperture ratio among the plurality of subdomains in the same direction has a different pretilt angle from the upper alignment layer of the small subdomain having a small aperture ratio. 제1항에서,In claim 1, 상기 액정층에 포함되어 있는 액정은 음의 유전율 이방성을 가지며 상기 액정의 그 장축이 두 상기 표시판에 대하여 수직으로 배향되어 있는 액정 표시 장치.The liquid crystal contained in the liquid crystal layer has a negative dielectric anisotropy, and the long axis of the liquid crystal is vertically aligned with respect to the two display panels. 제1항에서,In claim 1, 상기 화소 전극은 상기 게이트선에 대하여 실질적으로 ±45도를 이루는 도메인 규제 수단을 가지는 액정 표시 장치. And the pixel electrode has domain regulating means substantially at ± 45 degrees with respect to the gate line. 제1항에서,In claim 1, 상기 도메인 규제 수단은 화소 전극의 절개부인 액정 표시 장치.And the domain regulating means is a cutout of the pixel electrode. 제1 내지 제4 방향 도메인을 가지고, 상기 제1 내지 제4 방향 도메인은 각각 복수개의 서브 도메인으로 이루어지는 박막 트랜지스터 표시판을 형성하는 단계,Forming a thin film transistor array panel having first to fourth directional domains, each of the first to fourth directional domains comprising a plurality of sub-domains; 상기 박막 트랜지스터 표시판 위에 하부 배향막을 형성하는 단계,Forming a lower alignment layer on the thin film transistor array panel; 대향 표시판을 형성하는 단계,Forming an opposing display panel, 상기 대향 표시판 위에 광배향 재료로 상부 배향막을 형성하는 단계,Forming an upper alignment layer on the opposite display panel using an optical alignment material; 상기 동일한 방향의 복수개의 서브 도메인의 상부 배향막의 각각의 UV 조사량을 서로 다르게 하는 단계Doing different UV irradiation amount of each of the upper alignment layer of the plurality of sub-domains in the same direction 를 포함하는 액정 표시 장치의 제조 방법. Method of manufacturing a liquid crystal display comprising a. 제8항에서,In claim 8, 슬릿 마스크를 이용하여 상기 동일한 방향의 복수개의 서브 도메인의 상부 배향막의 각각의 UV 조사량을 다르게 하는 액정 표시 장치의 제조 방법. The manufacturing method of the liquid crystal display device which uses a slit mask, and changes each UV irradiation amount of the upper alignment film of the several subdomain of the same direction. 제9항에서,In claim 9, 상기 슬릿 마스크를 통과하여 상기 상부 배향막에 UV가 조사된 영역은 나머지 영역보다 선경사각이 크게 형성되는 액정 표시 장치의 제조 방법. And a region in which UV is irradiated to the upper alignment layer through the slit mask is larger than the remaining region. 제8항에서,In claim 8, 상기 동일한 방향의 복수개의 서브 도메인마다 다른 광배향 재료를 형성하는 액정 표시 장치의 제조 방법. A method of manufacturing a liquid crystal display device, wherein different optical alignment materials are formed for each of the plurality of subdomains in the same direction. 제8항에서,In claim 8, 상기 액정층의 액정 분자를 분할 배향하여 상기 화소를 제1 내지 제4 방향 도메인으로 분할하고, 제1 내지 제4 방향 도메인은 각각 복수개의 서브 도메인으로 이루어지는 도메인 규제 수단을 가지는 화소 전극을 포함하는 액정 표시 장치.A liquid crystal comprising a pixel electrode having domain regulating means consisting of a plurality of sub-domains, wherein the pixels are divided into first to fourth directional domains by dividing and aligning liquid crystal molecules of the liquid crystal layer. Display device. 제8항에서,In claim 8, 상기 액정층에 포함되어 있는 액정은 음의 유전율 이방성을 가지며 상기 액정의 그 장축이 두 상기 표시판에 대하여 수직으로 배향되는 액정 표시 장치.The liquid crystal contained in the liquid crystal layer has a negative dielectric anisotropy and a long axis of the liquid crystal is vertically oriented with respect to the two display panels. 제12항에서,In claim 12, 상기 화소 전극은 상기 게이트선에 대하여 실질적으로 ±45도를 이루는 도메인 규제 수단을 가지는 액정 표시 장치. And the pixel electrode has domain regulating means substantially at ± 45 degrees with respect to the gate line. 제12항 또는 제14항에서,The method of claim 12 or 14, wherein 상기 도메인 규제 수단은 화소 전극의 절개부인 액정 표시 장치.And the domain regulating means is a cutout of the pixel electrode.
KR1020050023632A 2005-03-22 2005-03-22 Multi-domain liquid crystal display KR20060101959A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050023632A KR20060101959A (en) 2005-03-22 2005-03-22 Multi-domain liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050023632A KR20060101959A (en) 2005-03-22 2005-03-22 Multi-domain liquid crystal display

Publications (1)

Publication Number Publication Date
KR20060101959A true KR20060101959A (en) 2006-09-27

Family

ID=37632901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050023632A KR20060101959A (en) 2005-03-22 2005-03-22 Multi-domain liquid crystal display

Country Status (1)

Country Link
KR (1) KR20060101959A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8767154B2 (en) 2010-08-10 2014-07-01 Samsung Display Co., Ltd. Photoalignment method and liquid crystal display
US8994903B2 (en) 2012-02-07 2015-03-31 Samsung Display Co., Ltd. Liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8767154B2 (en) 2010-08-10 2014-07-01 Samsung Display Co., Ltd. Photoalignment method and liquid crystal display
US8994903B2 (en) 2012-02-07 2015-03-31 Samsung Display Co., Ltd. Liquid crystal display

Similar Documents

Publication Publication Date Title
KR101133760B1 (en) Thin film transistor array panel and liquid crystal display including the panel
US8253913B2 (en) Liquid crystal display and thin film transistor array panel therefor
JP4804106B2 (en) Multi-domain thin film transistor display panel
US7292303B2 (en) Liquid crystal display and panel therefor including regular and successive regular domain defining members
KR101112543B1 (en) Multi-domain thin film transistor array panel
US20040233343A1 (en) Liquid crystal display and thin film transistor array panel therefor
JP2006195455A (en) Thin-film transistor display panel
US20050264722A1 (en) Liquid crystal display and manufacturing method thereof
JP2004348131A (en) Liquid crystal display and thin film transistor display panel therefor
JP2004348131A5 (en)
JP2006135336A (en) Thin film transistor display panel
KR20100065876A (en) Liquid crystal device and method for manufacturing the same
US20040169780A1 (en) Liquid crystal display
KR20060030577A (en) Thin film transistor array panel
US20060023151A1 (en) Liquid crystal display and panel therefor
KR20060099635A (en) Thin film transistor array panel and manufacturing method thereof
KR20060100868A (en) Liquid crystal display
KR20060102953A (en) Liquid crystal display
KR20060101959A (en) Multi-domain liquid crystal display
KR20060082316A (en) Thin film transistor array panel
KR101219034B1 (en) Panel and multi-domain liquid crystal display including the same
KR20060060843A (en) Thin film transistor array panel and manufacturing method thereof
KR20060034802A (en) Transflective liquid crystal display
KR20050121173A (en) Panel and multi-domain liquid crystal display including the same
KR20060058964A (en) Thin film transistor array panel and liquid crystal display including the panel

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination