KR20060093236A - Apparatus and method for judging video signal - Google Patents

Abstract

영상 표시기기에서 외부 입력포트를 통해 입력되는 영상신호가 안정하게 입력되는지의 여부와, 입력되는 영상신호의 포맷 규격을 정확히 판단한다.The video display device accurately determines whether the video signal input through the external input port is stably input and the format specification of the input video signal.

수직동기신호의 주기동안 클럭신호를 카운트하여, 현재 수직동기신호의 주기 카운트 값과 이전의 수직동기신호의 주기 카운트 값의 차이로 수직동기신호가 안정화되어 있는지의 여부를 판단하고, 수직동기신호의 주기동안 수평동기신호의 개수를 카운트하여, 현재 카운트한 수평동기신호의 개수 카운트 값과 이전에 카운트한 수평동기신호의 개수 카운트 값의 차이로 수평동기신호가 안정화되어 있는지의 여부를 판단하며, 수직동기신호 및 수평동기신호가 모두 안정화되어 있다고 판단할 경우에 영상신호 안정화 판단수단이 영상신호의 안정화 판단신호를 발생하며, 수평동기신호의 주기동안 클럭신호를 카운트하여 수평동기신호의 주기 카운트 값을 출력하고, 영상신호의 안정화 판단신호가 발생될 경우에 현재 수직동기신호의 주기 카운트 값, 현재 수평동기신호의 개수 카운트 값 및 수평동기신호의 주기 카운트 값으로 영상신호의 포맷 규격을 결정한다.The clock signal is counted during the period of the vertical synchronization signal, and it is determined whether or not the vertical synchronization signal is stabilized by the difference between the period count value of the current vertical synchronization signal and the period count value of the previous vertical synchronization signal. The number of horizontal synchronous signals is counted during the period, and it is determined whether the horizontal synchronous signal is stabilized by the difference between the number count value of the currently counted horizontal synchronous signal and the number count value of the horizontal synchronous signal previously counted. When it is determined that both the synchronous signal and the horizontal synchronous signal are stabilized, the video signal stabilization judging means generates a stabilization judgment signal of the video signal. Output period, the period count value of the current vertical synchronization signal, when the stabilization determination signal of the video signal is generated, Re-determines the format specification of the image signal to the number of the count value and the count value of the horizontal synchronizing signal period of the horizontal synchronous signal.

동기신호주기, 영상신호 포맷, 동기신호 주기, 수평동기신호 개수, Sync signal cycle, video signal format, sync signal cycle, number of horizontal sync signals,

Description

영상신호의 판단장치 및 방법{Apparatus and method for judging video signal}Apparatus and method for judging video signal

도 1은 본 발명의 판단장치의 구성을 보인 블록도.1 is a block diagram showing the configuration of a determination apparatus of the present invention.

도 2는 도 1의 수직동기신호 안정화 판단부의 상세 블록도.FIG. 2 is a detailed block diagram of the vertical synchronization signal stabilization determining unit of FIG. 1. FIG.

도 3은 도 1의 수평동기신호 안정화 판단부의 상세 블록도.3 is a detailed block diagram of the horizontal synchronization signal stabilization determination unit of FIG.

도 4는 본 발명의 판단방법을 보인 신호흐름도.4 is a signal flow diagram showing a determination method of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 동기신호 분리부 110 : 클럭신호 발생부100: synchronization signal separation unit 110: clock signal generation unit

120 : 수평동기신호 주기 측정부 130 : 분주기120: horizontal synchronous signal period measuring unit 130: divider

140 : 수직동기신호 안정화 판단부 150 : 수평동기신호 안정화 판단부140: vertical synchronization signal stabilization determination unit 150: horizontal synchronization signal stabilization determination unit

160 : 영상신호 안정화 판단수단 170 : 영상신호 포맷 결정부160: video signal stabilization determination means 170: video signal format determination unit

200, 230, 300, 330 : 카운터 210, 310 : 이전 카운트 값 저장부200, 230, 300, 330: counter 210, 310: previous count value storage

220, 240, 320, 340 : 비교기 250, 350 : 스위칭부220, 240, 320, 340: comparator 250, 350: switching unit

본 발명은 디지털 텔레비전 수상기 등과 같은 영상 표시기기에 있어서, VTR, DVD 플레이어, 셋탑박스(STB), PC 및 디지털 캠코더 등을 비롯한 각종 외부기기로부터 외부 입력포트를 통해 안정된 영상신호가 입력되는지의 여부를 판단하고, 안정된 영상신호의 입력이 판단될 경우에 수직 및 수평동기신호의 주기와, 수평동기신호의 개수로 영상신호의 포맷 규격을 판단하는 영상신호의 판단장치에 관한 것이다.According to the present invention, in a video display device such as a digital television receiver, a stable video signal is input from an external input port from various external devices including a VTR, a DVD player, a set top box (STB), a PC, a digital camcorder, and the like. The present invention relates to an apparatus for determining a video signal that determines a format standard of a video signal based on the period of the vertical and horizontal synchronous signals and the number of horizontal synchronous signals when the input of the stable video signal is determined.

디지털 텔레비전 수상기 등과 같은 영상 표시기기가 고화질, 고해상도 및 대형화로 활발하게 개발되면서 외부의 AV(Audio and Video) 신호를 입력받을 수 있는 외부 입력포트가 다양하게 지원되고 있다.As video display devices such as digital television receivers are actively developed in high definition, high resolution, and large size, various external input ports capable of receiving external AV (Audio and Video) signals are supported.

예를 들면 현재 텔레비전 수상기에 널리 채택되고 있는 AV 포트 이외에 IEEE 1394 포트, HDMI(High-Definition Multimedia Interface) 포트 및 DVI(Digital Visual Interface) 포트 등을 비롯하여 여러 가지의 외부 입력포트를 구비하고 있다.For example, in addition to the AV port currently widely adopted in television receivers, it is equipped with various external input ports including an IEEE 1394 port, a high-definition multimedia interface (HDMI) port, and a digital visual interface (DVI) port.

상기 복수의 외부 입력포트로 입력되는 AV 신호를 사용자가 사용자 메뉴를 통해 선택할 경우에 사용자가 외부 기기를 동작시켜 AV 신호를 영상 표시기기의 외부 입력포트로 출력하도록 한 후 영상 표시기기의 사용자 메뉴를 통해 해당 외부 입력포트로 입력모드를 전환해야 되므로 사용자에게 많은 번거로움을 주게 된다.When the user selects the AV signals input through the plurality of external input ports through the user menu, the user operates the external device to output the AV signals to the external input port of the video display device, and then the user menu of the video display device. The user has to switch the input mode to the corresponding external input port, which gives users a lot of trouble.

그러므로 영상 표시기기에서는 외부 입력포트로 입력되는 AV신호 중에서 동기신호의 유무로 해당 외부 입력포트로 AV 신호가 입력되는지의 여부를 판단하고, AV 신호의 입력이 판단될 경우에 자동으로 해당 외부 입력포트의 AV 신호를 선택하여 처리 및 사용자가 시청할 수 있도록 하고 있다.Therefore, the video display device determines whether the AV signal is input to the corresponding external input port with or without a synchronization signal among the AV signals input to the external input port, and automatically determines the corresponding external input port when the input of the AV signal is determined. The AV signal is selected for processing and for viewing by the user.

그러나 상기한 종래의 기술은 외부 입력포트의 AV 신호를 안정되게 입력되는지의 여부를 판단하지 않고, 동기신호만 검출되면, 바로 해당 외부 입력포트의 AV 신호를 선택하게 하였으므로 외부 입력포트의 접촉 불량 등을 비롯하여 여러 가지의 예측할 수 없는 오류로 인하여 정상적인 AV 신호를 입력되지 않아도 해당 외부 입력포트의 AV 신호를 선택 및 처리하여 사용자에게 불쾌감을 줌은 물론 제품에 대한 사용자의 신뢰성을 저하시키게 되는 문제점이 있었다.However, the above-described conventional technology does not determine whether the AV signal of the external input port is stably input, and if only the synchronization signal is detected, the AV signal of the corresponding external input port is immediately selected, so that contact of the external input port is poor. In addition, even if a normal AV signal is not input due to various unpredictable errors, there is a problem that a user may be uncomfortable and deteriorate the user's reliability of the product by selecting and processing an AV signal of a corresponding external input port. .

한편, 영상 표시기기는 상기 다양하게 구비되어 있는 외부 입력포트를 통해 VTR, DVD 플레이어, 셋탑박스(STB), PC 및 디지털 캠코더 등의 외부기기로부터 Y, Pb, Pr의 고화질용 콤포넌트 신호, PC 등에서 출력되는 VESA 규격의 AV 신호 및 NTSC/PAL/SECAM 방식의 AV 신호를 비롯하여 각종 다양한 규격의 AV 신호를 입력받아 처리할 수 있도록 하고 있다.On the other hand, the video display device is a high-quality component signal of the Y, Pb, Pr from the external devices such as VTR, DVD player, set-top box (STB), PC and digital camcorder through the various external input ports provided in the It is able to receive and process AV signals of various standards including output VESA standard AV signals and NTSC / PAL / SECAM AV signals.

이와 같이 다양하고, 수많은 포맷 규격의 AV 신호들을 하나의 영상 표시기기에서 처리하여 시청할 수 있도록 함에 따라 저해상도의 AV 신호를 고해상도의 AV 신호로 변환하여 시청할 수 있는 등의 여러 가지 편의를 사용자들에게 제공할 수 있다.As various and standardized AV signals can be processed and viewed on a single video display device, various conveniences such as converting low resolution AV signals into high resolution AV signals can be provided to users. can do.

영상 표시기기가 다양한 포맷 규격의 AV 신호를 입력받아 처리함에 따라 외부 입력포트로 입력되는 AV 신호의 포맷 규격을 확인하고, 확인한 포맷 규격에 따라 AV 신호를 처리할 수 있도록 해야 된다.As the video display device receives and processes AV signals having various formats, it is necessary to check the format specifications of the AV signals input to the external input port and to process the AV signals according to the identified format specifications.

이를 위하여 종래에는 입력되는 AV 신호에서 수평동기신호의 주기 만을 측정하여 AV 신호의 포맷 규격을 확인하고, 확인한 포맷 규격에 따라 영상 표시기기를 동작시켜 AV 신호를 처리할 수 있도록 하고 있다.To this end, conventionally, only the period of the horizontal synchronization signal is measured from the input AV signal to check the format specification of the AV signal, and the video display device is operated according to the identified format specification to process the AV signal.

그러나 상기한 종래의 기술은 AV 신호의 입력여부를 판단하는 장치와, AV 신호의 포맷 규격을 확인하는 장치가 각기 별도로 구비되어 있고, 또한 수평동기신호의 주기 만으로 AV 신호의 포맷 규격을 판단하므로 AV 신호의 포맷 규격을 정확히 판단하는데 한계가 있었다.However, according to the related art, the apparatus for determining whether the AV signal is input and the apparatus for confirming the format specification of the AV signal are separately provided, and the format specification of the AV signal is determined only by the period of the horizontal synchronization signal. There was a limit in accurately determining the format specification of a signal.

그러므로 본 발명의 목적은 외부 입력포트로 입력되는 AV 신호에서 수직동기신호의 주기 및 수평동기신호의 개수를 측정하여 AV 신호가 안정하게 입력되는지의 여부를 정확히 판단하는 영상신호의 판단장치 및 방법을 제공하는데 있다.Therefore, an object of the present invention is to determine an apparatus and method for determining a video signal accurately determining whether the AV signal is stably input by measuring the period of the vertical synchronization signal and the number of horizontal synchronization signals in the AV signal input to the external input port. To provide.

본 발명의 다른 목적은 AV 신호가 안정하게 입력된다고 판단될 경우에 상기 측정한 수직동기신호의 주기 및 수평동기신호의 개수와, 수평동기신호의 주기로 AV 신호의 포맷 규격을 정확히 판단할 수 있는 영상신호의 판단장치 및 방법을 제공하는데 있다.According to another object of the present invention, when it is determined that the AV signal is stably input, an image capable of accurately determining the format specification of the AV signal by the period of the vertical synchronization signal and the number of horizontal synchronization signals and the horizontal synchronization signal is measured. An apparatus and method for determining a signal is provided.

이러한 목적을 가지는 본 발명의 영상신호의 판단장치는, 외부 입력포트로 입력되는 외부 영상신호에서 수직 동기신호 및 수평 동기신호를 분리하는 동기신호 분리부와, 클럭신호를 발생하는 클럭신호 발생수단과, 상기 수직동기신호의 주기동안 상기 클럭신호를 카운트하고, 클럭신호를 카운트한 현재 카운트 값과 이전 카운트 값의 차이가 연속적으로 허용 값 이하인 회수를 카운트하여 허용 값 이하인 회수가 설정된 제 1 드레시홀드 값 이상일 경우에 수직동기 안정화신호를 발생하는 수직동기신호 안정화 판단부와, 상기 수직동기신호의 주기동안 상기 수평동기신호 의 개수를 카운트하고, 수평동기신호의 개수를 카운트한 현재 카운트 값과 이전 카운트 값의 차이가 연속적으로 허용 값 이하인 회수를 카운트하여 허용 값 이하인 회수가 설정된 제 2 드레시홀드 값 이상일 경우에 수평동기 안정화신호를 발생하는 수평동기신호 안정화 판단부와, 상기 수직동기 안정화신호 및 수평동기 안정화신호가 모두 발생될 경우에 영상신호의 안정화 판단신호를 발생하는 영상신호 안정화 판단수단으로 구성됨을 특징으로 한다.The apparatus for determining a video signal according to the present invention having the above object includes a synchronization signal separation unit for separating a vertical synchronization signal and a horizontal synchronization signal from an external image signal input to an external input port, clock signal generation means for generating a clock signal; The first threshold value is set by counting the clock signal during the period of the vertical synchronization signal, and counting the number of times that the difference between the current count value and the previous count value that counted the clock signal is continuously equal to or less than the allowable value. In case of abnormality, a vertical synchronous signal stabilization determining unit which generates a vertical synchronous stabilization signal, and counts the number of the horizontal synchronous signals during the period of the vertical synchronous signal, and counts the number of horizontal synchronous signals and the current count value and the previous count value. The number of times that the difference between 2, the horizontal synchronous signal stabilization determination unit for generating a horizontal synchronous stabilization signal when the threshold value is greater than the threshold value, and the video signal stabilization for generating a stabilization determination signal of the video signal when both the vertical synchronous stabilization signal and the horizontal synchronous stabilization signal are generated. Characterized in that it comprises a determination means.

상기 클럭신호 발생수단은, 소정 주파수의 제 1 클럭신호를 발생하는 클럭신호 발생부와, 상기 클럭신호 발생부가 발생한 제 1 클럭신호를 분주하여 제 2 클럭신호를 발생하고, 발생한 제 2 클럭신호를 상기 수직동기신호 안정화 판단부로 출력하는 분주기로 이루어지고, 상기 수직동기신호 안정화 판단부 및 수평동기신호 안정화 판단부는 수직동기 안정화신호 및 수평동기 안정화신호를 발생할 때 수직동기신호의 주기 카운트 값 및 수평동기신호의 개수신호를 출력하며, 상기 수평동기신호의 주기동안 상기 제 1 클럭신호를 카운트하여 수평동기 주기 카운트 값을 출력하는 수평동기신호 주기 측정부와, 상기 영상신호 안정화 판단수단이 상기 영상신호의 안정화 판단신호를 발생할 경우에 상기 수평동기 주기 카운트 값, 수직동기신호의 주기 카운트 값 및 수평동기신호의 개수신호로 영상신호의 포맷규격을 결정하는 영상신호 포맷 결정수단을 더 포함하는 것을 특징으로 한다.The clock signal generating means may generate a second clock signal by dividing a clock signal generator that generates a first clock signal having a predetermined frequency, a first clock signal generated by the clock signal generator, and generating a second clock signal. The vertical synchronous signal stabilization judging unit outputs a divider, wherein the vertical synchronous signal stabilization judging unit and the horizontal synchronous signal stabilization judging unit generate a vertical synchronous stabilization signal and a horizontal synchronous stabilization signal when the periodic count value of the vertical synchronous signal and the horizontal synchronous stabilization signal A horizontal synchronous signal period measuring unit for outputting a number signal of the signal and outputting a horizontal synchronous period count value by counting the first clock signal during the period of the horizontal synchronous signal; When generating a stabilization determination signal, the horizontal synchronization period count value, the period count of the vertical synchronization signal And a video signal format determining means for determining the format standard of the video signal by the value and the number signal of the horizontal synchronization signal.

상기 수직동기신호 안정화 판단부는, 상기 수직동기신호의 주기동안 상기 클럭신호를 카운트하는 제 11 카운터와, 상기 제 11 카운터의 이전 카운트 값을 저장하는 이전 카운트 값 저장부와, 상기 제 11 카운터의 현재 카운트 값과 상기 이전 카운트 값 저장부에 저장된 이전 카운트 값을 비교하여 차이 값이 설정 값 이하일 경우에 동일 판단신호를 출력하고, 설정 값 이하가 아닐 경우에 리세트 신호를 발생하는 제 11 비교기와, 상기 제 11 비교기가 리세트 신호를 발생할 경우에 리세트되면서 상기 제 11 비교기가 출력하는 동일 판단신호를 카운트하는 제 12 카운터와, 상기 제 12 카운터의 카운트 값이 미리 설정된 제 1 드레시홀드 값 이상일 경우에 수직동기 안정화신호를 발생하는 제 12 비교기와, 상기 제 12 비교기가 수직동기 안정화신호를 발생할 경우에 상기 제 11 카운터의 카운트 값을 수직동기신호의 주기 카운트 값으로 출력하는 스위칭 수단으로 구성됨을 특징으로 한다.The vertical synchronous signal stabilization determining unit may include an eleventh counter for counting the clock signal during the period of the vertical synchronous signal, a previous count value storing unit for storing a previous count value of the eleventh counter, and a current of the eleventh counter. An eleventh comparator for comparing a count value with a previous count value stored in the previous count value storage unit and outputting the same determination signal when the difference value is less than or equal to a set value, and generating a reset signal when the difference value is less than or equal to a set value; A reset counter when the eleventh comparator generates a reset signal and counting the same determination signal output by the eleventh comparator; and when the count value of the twelfth counter is equal to or greater than a preset first threshold value. A twelfth comparator for generating a vertical synchronous stabilization signal and a twelfth comparator for generating a vertical synchronous stabilization signal It characterized by a switching means adapted to output a count value of the first counter 11 to the cycle counts of the vertical synchronization signal.

상기 수평동기신호 안정화 판단부는, 상기 수직동기신호의 주기동안 상기 수평동기신호를 카운트하는 제 21 카운터와, 상기 제 21 카운터의 이전 카운트 값을 저장하는 이전 카운트 값 저장부와, 상기 제 21 카운터의 현재 카운트 값과 상기 이전 카운트 값 저장부에 저장된 이전 카운트 값의 차이가 설정 값 이하인지의 여부를 판단하여 설정 값 이하일 경우에 동일 판단신호를 출력하고, 설정 값 이하가 아닐 경우에 리세트 신호를 발생하는 제 21 비교기와, 상기 제 21 비교기가 리세트 신호를 발생할 경우에 리세트되면서 상기 제 21 비교기가 출력하는 동일 판단신호를 카운트하는 제 22 카운터와, 상기 제 22 카운터의 카운트 값이 미리 설정된 제 2 드레시홀드 값 이상일 경우에 수평동기 안정화신호를 발생하는 제 22 비교기와, 상기 제 22 비교기가 수평동기 안정화신호를 발생할 경우에 상기 제 21 카운터의 카운트 값을 수평동기신호의 개수신호(HSN)로 출력하는 스위칭 수단으로 구성됨을 특징으로 한다.The horizontal synchronous signal stabilization determining unit may include a twenty-first counter that counts the horizontal synchronous signal during a period of the vertical synchronous signal, a previous count value storage unit that stores a previous count value of the twenty-first counter, and It is determined whether the difference between the current count value and the previous count value stored in the previous count value storage unit is less than or equal to the setting value. The same determination signal is output when the difference is less than or equal to the setting value. A twenty-second comparator, a twenty-second counter that is reset when the twenty-first comparator generates a reset signal, and counts the same determination signal output by the twenty-first comparator; and a count value of the twenty-second counter is preset A twenty-second comparator for generating a horizontal synchronous stabilization signal when the second threshold value is equal to or greater than the second threshold value; It characterized in the event of the stabilized signal composed of a count value of the counter 21 as a switching means for outputting a count signal (HSN) of the horizontal synchronization signal.

그리고 본 발명의 영상신호의 판단방법은, 수직동기신호 안정화 판단부가 수직동기신호의 주기동안 클럭신호를 카운트하고, 클럭신호를 카운트한 현재 수직동기신호의 주기 카운트 값과 이전의 수직동기신호의 주기 카운트 값의 차이로 수직동기신호가 안정화되어 있는지의 여부를 판단하고, 수평동기신호 안정화 판단부가 상기 수직동기신호의 주기동안 수평동기신호의 개수를 카운트하고, 현재 카운트한 수평동기신호의 개수 카운트 값과 이전에 카운트한 수평동기신호의 개수 카운트 값의 차이로 수평동기신호가 안정화되어 있는지의 여부를 판단하며, 상기 수직동기신호 및 수평동기신호가 모두 안정화되어 있다고 판단할 경우에 영상신호 안정화 판단수단이 영상신호의 안정화 판단신호를 발생하는 것을 특징으로 한다.In the video signal determination method of the present invention, the vertical synchronization signal stabilization determination unit counts the clock signal during the period of the vertical synchronization signal, and the period count value of the current vertical synchronization signal that counted the clock signal and the period of the previous vertical synchronization signal. It is determined whether the vertical synchronizing signal is stabilized by the difference in the count value, and the horizontal synchronizing signal stabilization determining unit counts the number of horizontal synchronizing signals during the period of the vertical synchronizing signal, and counts the number of horizontal synchronizing signals currently counted. And whether the horizontal synchronizing signal is stabilized by the difference between the number count value of the horizontal synchronizing signal previously counted, and the image signal stabilization determining means when determining that both the vertical synchronizing signal and the horizontal synchronizing signal are stabilized. And a stabilization judgment signal for the video signal.

상기 수직동기신호의 안정화 판단은 상기 수직동기신호의 주기동안 클럭신호를 카운트하여 수직동기신호의 주기 카운트 값을 출력하고, 현재 카운트한 수직동기신호의 주기 카운트 값과 이전에 카운트한 수직동기신호의 주기 카운트 값을 비교하며, 상기 비교 결과 현재 카운트 값과 이전 카운트 값의 차이가 설정값 이하일 경우에 연속적으로 설정값 이하인 회수를 카운트하며, 상기 카운트한 연속적으로 설정값 이하인 회수가 설정된 제 1 드레시홀드 값 이상일 경우에 상기 수직동기신호가 안정화되어 있는 것으로 판단하는 것을 특징으로 한다.The stabilization determination of the vertical synchronous signal counts a clock signal during the period of the vertical synchronous signal, outputs a periodic count value of the vertical synchronous signal, and compares the period count value of the currently synchronous vertical sync signal with the previously counted vertical synchronous signal. Comparing the period count value, and counting the number of times that is less than or equal to the set value continuously when the difference between the current count value and the previous count value is less than or equal to the set value, and setting the number of times that is less than or equal to the set value continuously. If it is equal to or greater than the value, it is determined that the vertical synchronization signal is stabilized.

상기 수평동기신호의 안정화 판단은 상기 수직동기신호의 주기동안 상기 수평동기신호를 카운트하여 수평동기신호의 개수 카운트 값을 출력하고, 현재 카운트한 수직동기신호의 개수 카운트 값과 이전에 카운트한 수직동기신호의 개수 카운트 값을 비교하며, 상기 비교 결과 현재 카운트 값과 이전 카운트 값의 차이가 설정값 이하일 경우에 연속적으로 설정값 이하인 회수를 카운트하며, 상기 카운트한 연속적으로 설정값 이하인 회수가 설정된 제 2 드레시홀드 값 이상일 경우에 상기 수평동기신호가 안정화되어 있는 것으로 판단하는 것을 특징으로 한다.The stabilization determination of the horizontal synchronizing signal counts the horizontal synchronizing signal during the period of the vertical synchronizing signal, outputs the number count value of the horizontal synchronizing signal, and counts the number of the vertical synchronizing signal currently counted and the vertical synchronizing count previously. Comparing the number count value of the signal, counting the number of times that is less than or equal to the set value continuously when the difference between the current count value and the previous count value is less than or equal to the set value, and setting the number of times that is less than or equal to the counted set value continuously When the threshold value is greater than or equal to, it is determined that the horizontal synchronization signal is stabilized.

또한 본 발명은 상기 수평동기신호의 주기동안 클럭신호를 카운트하여 수평동기신호의 주기 카운트 값을 출력하고, 상기 영상신호의 안정화 판단신호가 발생될 경우에 상기 현재 수직동기신호의 주기 카운트 값, 상기 현재 수평동기신호의 개수 카운트 값 및 상기 수평동기신호의 주기 카운트 값으로 영상신호의 포맷 규격을 결정하는 것을 특징으로 한다.The present invention also provides a cycle count value of the horizontal synchronous signal by counting a clock signal during the period of the horizontal synchronous signal, and when the stabilization determination signal of the video signal is generated, the periodic count value of the current vertical synchronous signal, The format specification of the video signal may be determined based on the number count value of the current horizontal synchronization signal and the period count value of the horizontal synchronization signal.

이하, 첨부된 도면을 참조하여 본 발명의 영상신호의 판단장치 및 방법을 상세히 설명한다.Hereinafter, an apparatus and method for determining a video signal according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 판단장치의 구성을 보인 블록도이다. 이에 도시된 바와 같이 외부 입력포트(도면에 도시되지 않았음)로 입력되는 외부 영상신호에서 수직 동기신호(VS) 및 수평 동기신호(HS)를 분리하는 동기신호 분리부(100)와, 소정 주파수의 제 1 클럭신호(CK1)를 발생하는 클럭신호 발생부(110)와, 상기 동기신호 분리부(100)에서 분리된 수평동기신호(HS)의 주기동안 상기 클럭신호 발생부(110)가 발생하는 제 1 클럭신호(CK1)의 개수를 측정하여 수평동기신호(HS)의 주기 카운트 값(HSD)을 출력하는 수평동기신호 주기 측정부(120)와, 상기 클럭신호 발생부(110)가 발생하는 제 1 클럭신호(CK1)를 분주하여 제 2 클럭신호(CK2)를 발생하는 분주기(130)와, 상기 동기신호 분리부(100)에서 분리된 수직동기신호(VS)의 주기동안 상 기 분주기(130)가 출력하는 제 2 클럭신호(CK2)를 카운트하고, 현재 카운트 값과 이전 카운트 값의 차이가 허용 값 이하인 회수를 카운트하여 제 1 드레시홀드 값(TH1) 이상일 수직동기 안정화신호(VSOK) 및 수직동기신호(VS)의 주기 카운트 값(VSD)을 출력하는 수직동기신호 안정화 판단부(140)와, 상기 동기신호 분리부(100)에서 분리된 수직동기신호(VS)의 주기동안 상기 동기신호 분리부(100)에서 분리된 수평동기신호(VS)의 개수를 카운트하고, 현재 카운트 값과 이전 카운트 값의 차이가 허용 값 이하인 회수를 카운트하여 제 2 드레시홀드 값(TH2) 이상일 경우에 수평동기신호(VS)의 개수를 카운트한 수평동기신호(HS)의 개수신호(HSN) 및 수평동기 안정화신호(HSOK)를 출력하는 수평동기신호 안정화 판단부(150)와, 상기 수직동기 안정화신호(VSOK) 및 수평동기 안정화신호(HSOK)를 논리 곱하여 영상신호의 안정화 판단신호를 발생하는 영상신호 안정화 판단수단(160)과, 상기 제 1 및 제 2 드레시홀드 값(TH1, TH2)을 설정하고, 상기 영상신호 안정화 판단수단(160)이 영상신호의 안정화 판단신호를 발생할 경우에 상기 수평동기신호 주기 측정부(120)의 수평동기신호(HS)의 주기 카운트 값(HSD), 수직동기신호 안정화 판단부(140)의 수평동기신호(VS)의 주기 카운트 값(VSD) 및 수평동기신호 안정화 판단부(150)의 수평동기신호(HS)의 개수신호(HSN)로 영상신호의 포맷 규격을 결정하는 영상신호 포맷 결정수단(170)으로 구성하였다.1 is a block diagram showing the configuration of the determination apparatus of the present invention. As shown therein, a synchronization signal separating unit 100 for separating the vertical synchronization signal VS and the horizontal synchronization signal HS from an external image signal input to an external input port (not shown), and a predetermined frequency. The clock signal generator 110 generating the first clock signal CK1 of the clock signal generator 110 and the clock signal generator 110 are generated during the period of the horizontal synchronization signal HS separated from the synchronization signal separator 100. The horizontal synchronization signal period measuring unit 120 and the clock signal generator 110 generating the period count value HSD of the horizontal synchronization signal HS by measuring the number of first clock signals CK1 to be generated. The frequency divider 130 for dividing the first clock signal CK1 to generate the second clock signal CK2 and the vertical synchronization signal VS separated by the synchronization signal separator 100 may be used. The second clock signal CK2 output from the divider 130 is counted, and the difference between the present count value and the previous count value. The vertical synchronization signal stabilization determination unit 140 that counts the number of times less than or equal to the allowable value and outputs the vertical synchronization stabilization signal VSOK and the period count value VSD of the vertical synchronization signal VS which are equal to or greater than the first threshold value TH1. And counting the number of horizontal synchronous signals VS separated by the synchronous signal separator 100 during the period of the vertical synchronous signal VS separated by the synchronous signal separator 100, When the difference between the count values is equal to or less than the allowable value, the count signal HSN and the horizontal sync stabilization of the horizontal sync signal HS that count the number of horizontal sync signals VS when the number of horizontal sync signals VS is equal to or greater than the second threshold value TH2. Image signal stabilization determination to generate a stabilization determination signal of the video signal by logically multiplying the horizontal synchronous signal stabilization determination unit 150 for outputting the signal HSOK and the vertical synchronous stabilization signal VSOK and the horizontal synchronous stabilization signal HSOK Means (160), and When the first and second threshold values TH1 and TH2 are set and the video signal stabilization determining unit 160 generates a stabilization determination signal of the video signal, the horizontal synchronization signal period measuring unit 120 performs horizontal synchronization. The period count value HSD of the signal HS, the period count value VSD of the horizontal synchronization signal VS of the vertical synchronization signal stabilization determination unit 140, and the horizontal synchronization signal of the horizontal synchronization signal stabilization determination unit 150 ( The video signal format determination means 170 determines the format standard of the video signal by the number signal HSN of the HS.

상기 수직동기신호 안정화 판단부(140)는, 도 2에 도시된 바와 같이 수직동기신호(VS)의 주기동안 상기 제 2 클럭신호(CK2)를 카운트하는 제 11 카운터(200)와, 상기 제 11 카운터(200)의 이전 카운트 값을 저장하는 이전 카운트 값 저장부 (210)와, 상기 제 11 카운터(200)의 현재 카운트 값과 상기 이전 카운트 값 저장부(210)에 저장된 이전 카운트 값을 비교하여 차이 값이 설정 값 이하일 경우에 동일 판단신호(MS1)를 출력하고, 설정 값 이하가 아닐 경우에 리세트 신호(RST1)를 발생하는 제 11 비교기(220)와, 상기 제 11 비교기(220)가 리세트 신호(RST1)를 발생할 경우에 리세트되면서 상기 제 11 비교기(220)가 출력하는 동일 판단신호(MS1)를 카운트하는 제 12 카운터(230)와, 상기 제 12 카운터(230)의 카운트 값과 미리 설정된 제 1 드레시홀드 값(TH1)을 비교하여 제 12 카운터(230)의 카운트 값이 제 1 드레시홀드 값(TH1) 이상일 경우에 수직동기 안정화신호(VSOK)를 발생하는 제 12 비교기(240)와, 상기 제 12 비교기(240)가 수직동기 안정화신호(VSOK)를 발생할 경우에 상기 제 11 카운터(200)의 카운트 값을 수직동기신호(VS)의 주기 카운트 값(VSD)으로 출력하는 스위칭 수단(250)으로 구성하였다.As illustrated in FIG. 2, the vertical synchronization signal stabilization determination unit 140 includes an eleventh counter 200 that counts the second clock signal CK2 during the period of the vertical synchronization signal VS, and the eleventh counter. Compares the previous count value storage unit 210 storing the previous count value of the counter 200 with the current count value of the eleventh counter 200 and the previous count value stored in the previous count value storage unit 210. The eleventh comparator 220 and the eleventh comparator 220 outputting the same determination signal MS1 when the difference value is less than or equal to the set value and generating the reset signal RST1 when the difference value is less than or equal to the set value. When the reset signal RST1 is generated, a twelfth counter 230 for counting the same determination signal MS1 output by the eleventh comparator 220 and a count value of the twelfth counter 230 are reset. And the 12 th counter 230 by comparing the preset first threshold value TH1. When the twelfth comparator 240 generates the vertical synchronous stabilization signal VSOK when the count value is greater than or equal to the first threshold value TH1, and the twelfth comparator 240 generates the vertical synchronous stabilization signal VSOK. The switching means 250 outputs the count value of the eleventh counter 200 as the periodic count value VSD of the vertical synchronization signal VS.

상기 수평동기신호 안정화 판단부(150)는, 도 3에 도시된 바와 같이 수직동기신호(VS)의 주기 동안 상기 수평동기신호(HS)를 카운트하는 제 21 카운터(300)와, 상기 제 21 카운터(300)의 이전 카운트 값을 저장하는 이전 카운트 값 저장부(310)와, 상기 제 21 카운터(300)의 현재 카운트 값과 상기 이전 카운트 값 저장부(310)에 저장된 이전 카운트 값의 차이가 설정 값 이하인지의 여부를 판단하여 설정 값 이하일 경우에 동일 판단신호(MS2)를 출력하고, 설정 값 이하가 아닐 경우에 리세트 신호(RST2)를 발생하는 제 21 비교기(320)와, 상기 제 21 비교기(320)가 리세트 신호(RST2)를 발생할 경우에 리세트되면서 상기 제 21 비교기(320)가 출력하는 동일 판단신호(MS2)를 카운트하는 제 22 카운터(330)와, 상기 제 22 카운터 (330)의 카운트 값과 미리 설정된 제 2 드레시홀드 값(TH2)을 비교하여 제 22 카운터(330)의 카운트 값이 제 2 드레시홀드 값(TH2) 이상일 경우에 수평동기 안정화신호(HSOK)를 발생하는 제 22 비교기(340)와, 상기 제 22 비교기(340)가 수평동기 안정화신호(HSOK)를 발생할 경우에 상기 제 21 카운터(300)의 카운트 값을 수평동기신호(HS)의 개수신호(HSN)로 출력하는 스위칭 수단(350)으로 구성하였다.As shown in FIG. 3, the horizontal synchronous signal stabilization determiner 150 includes a twenty-first counter 300 that counts the horizontal synchronous signal HS during a period of the vertical synchronous signal VS, and the twenty-first counter. The difference between the previous count value storage unit 310 storing the previous count value of 300 and the current count value of the twenty-first counter 300 and the previous count value stored in the previous count value storage unit 310 is set. A twenty-first comparator 320 for judging whether or not the value is equal to or less than the set value and outputting the same determination signal MS2, and generating a reset signal RST2 when the value is less than or equal to the set value; When the comparator 320 generates the reset signal RST2, the twenty-second counter 330 resets and counts the same determination signal MS2 output from the twenty-first comparator 320, and the twenty-second counter ( The count value of 330 and the preset second threshold value TH2 are not compared. In other words, when the count value of the twenty-second counter 330 is equal to or greater than the second threshold value TH2, the twenty-second comparator 340 and the twenty-second comparator 340 that generate the horizontal synchronous stabilization signal HSOK are horizontal. When the synchronous stabilization signal HSOK is generated, the switching means 350 outputs the count value of the twenty-first counter 300 as the number signal HSN of the horizontal synchronous signal HS.

이와 같이 구성된 본 발명의 영상신호의 판단장치는 외부 입력포트로 입력되는 외부 영상신호에서 동기신호 분리부(100)가 수직 동기신호(VS) 및 수평 동기신호(HS)를 각기 분리한다. 예를 들면, 외부 입력포트로 TMDS(Transition Minimized Differential Signaling) 또는 LVDS(Low Voltage Differential Signals)와 같은 디지털 영상 데이터가 입력될 경우에 각각의 수신기로 수직 동기신호(VS) 및 수평 동기신호(HS)를 분리하고, Y, Pb, Pr 또는 R, G, B(green on synchronous)와 같이 동기신호가 복합된 컴포넌트(component) 신호일 경우에 동기신호 분리기로 수직 동기신호(VS) 및 수평 동기신호(HS)를 분리하며, 컴포지트(composite) 영상신호일 경우에는 컴포지트 영상 디코더로 수직 동기신호(VS) 및 수평 동기신호(HS)를 분리한다.In the apparatus for determining a video signal of the present invention configured as described above, the sync signal separator 100 separates the vertical sync signal VS and the horizontal sync signal HS from the external video signal input to the external input port. For example, when digital image data such as Transition Minimized Differential Signaling (TMDS) or Low Voltage Differential Signals (LVDS) is input to an external input port, the vertical synchronization signal (VS) and the horizontal synchronization signal (HS) are input to each receiver. In the case of a component signal such as Y, Pb, Pr or R, G, B (green on synchronous), the synchronization signal splitter is a vertical synchronization signal VS and a horizontal synchronization signal HS. In the case of a composite video signal, the vertical sync signal VS and the horizontal sync signal HS are separated by a composite video decoder.

상기 동기신호 분리부(100)에서 분리된 수직 동기신호(VS)는 수직동기신호 안정화 판단부(140) 및 수평동기신호 안정화 판단부(150)로 입력되고, 수평동기신호(HS)는 수평동기신호 주기 측정부(120) 및 수평동기신호 안정화 판단부(150)로 입력된다.The vertical synchronization signal VS separated by the synchronization signal separation unit 100 is input to the vertical synchronization signal stabilization determination unit 140 and the horizontal synchronization signal stabilization determination unit 150, and the horizontal synchronization signal HS is a horizontal synchronization signal. The signal is input to the signal period measuring unit 120 and the horizontal synchronous signal stabilization determining unit 150.

그리고 수평동기신호(HS)의 주기를 측정하기 위해서는 수평동기신호(HS)의 주기보다 빠른 클럭신호를 사용해야 되는 것으로서 클럭신호 발생부(110)는 예를 들면, 162㎒의 주파수를 가지는 제 1 클럭신호(CK1)를 발생하여 수평동기신호 주기 측정부(120)로 입력된다.In order to measure the period of the horizontal synchronization signal HS, a clock signal faster than the period of the horizontal synchronization signal HS should be used, and the clock signal generator 110 may, for example, have a first clock having a frequency of 162 MHz. The signal CK1 is generated and input to the horizontal synchronous signal period measuring unit 120.

그러면, 수평동기신호 주기 측정부(120)는 상기 수평동기신호(HS)의 주기동안 상기 제 1 클럭신호(CK1)를 카운트하여 수평동기신호(HS)의 주기 카운트 값(HSD)을 출력하게 된다.Then, the horizontal synchronous signal period measuring unit 120 counts the first clock signal CK1 during the period of the horizontal synchronous signal HS to output the period count value HSD of the horizontal synchronous signal HS. .

그리고 상기 클럭신호 발생부(110)가 발생하는 제 1 클럭신호(CK1)를 분주기(130)가 분주하여 제 2 클럭신호(CK2)를 발생하고, 발생한 제 2 클럭신호(CK2)는 수직동기신호 안정화 판단부(140)로 입력된다.The divider 130 divides the first clock signal CK1 generated by the clock signal generator 110 to generate a second clock signal CK2, and the generated second clock signal CK2 is vertically synchronized. It is input to the signal stabilization determination unit 140.

상기 수직동기신호 안정화 판단부(140)는 도 2에 도시된 바와 같이 제 11 카운터(200)가 상기 수직동기신호(VS)의 주기동안 상기 제 2 클럭신호(CK2)를 카운트하여 이전 카운트 값 저장부(210)에 저장하고, 그 이전 카운트 값 저장부(210)에 저장된 이전 카운트 값과 제 11 카운터(200)의 현재 카운트 값을 제 11 비교기(220)가 비교한다. 상기 비교 결과 이전 카운트 값과 현재 카운트 값의 차이가 미리 설정된 값 이하일 경우에 제 11 비교기(220)가 동일 판단신호(MS1)를 발생하고, 이전 카운트 값과 현재 카운트 값의 차이가 미리 설정된 값 이하가 아닐 경우에 리세트 신호(RST1)를 발생하게 된다.As shown in FIG. 2, the vertical synchronization signal stabilization determination unit 140 stores the previous count value by counting the second clock signal CK2 during the period of the vertical synchronization signal VS by the eleventh counter 200. The eleventh comparator 220 compares the previous count value stored in the unit 210 and the previous count value stored in the previous count value storage unit 210 with the current count value of the eleventh counter 200. When the difference between the previous count value and the current count value is less than or equal to the preset value, the eleventh comparator 220 generates the same determination signal MS1, and the difference between the previous count value and the current count value is less than or equal to the preset value. If not, the reset signal RST1 is generated.

그러면, 제 12 카운터(230)는 상기 리세트 신호(RST1)에 따라 리세트되면서 상기 동일 판단신호(MS1)를 카운트하고, 제 12 카운터(230)의 카운트 값이 미리 설정된 제 1 드레시홀드 값(TH1) 이상일 경우에 수직동기 안정화신호(VSOK)를 출력하 며, 그 출력하는 수직동기 안정화신호(VSOK)에 따라 스위칭 수단(250)이 상기 제 11 카운터(200)의 카운트 값을 수직동기신호(VS)의 주기 카운트 값(VSD)으로 출력하게 된다.Then, the twelfth counter 230 is reset according to the reset signal RST1 to count the same determination signal MS1, and the first threshold value (the preset count value of the twelfth counter 230 is set in advance). If it is equal to or greater than TH1, the vertical synchronous stabilization signal VSOK is output, and according to the output vertical synchronous stabilization signal VSOK, the switching means 250 converts the count value of the eleventh counter 200 to the vertical synchronous signal (SOK). It outputs as the period count value VSD of VS).

여기서, 본 발명은 클럭신호 발생부(110)가 발생하는 제 1 클럭신호(CK1)를 수직동기신호 안정화 판단부(140)로 입력시켜 제 11 카운터(200)가 제 1 클럭신호(CK1)를 카운트하게 구성할 수도 있다. 이러한 경우에, 수직동기신호(VS)의 주기는 수평동기신호(HS)의 주기보다 매우 길어 수직동기신호(VS)의 주기 동안 상기 클럭신호 발생부(110)가 발생하는 162㎒의 제 1 클럭신호(CK1)를 카운트한 카운트 값이 약 21비트 정도로 매우 많게 된다. 그러므로 본 발명에서는 분주기(130)로 약 9비트의 카운터를 사용하여 제 1 클럭신호(CK1)를 분주하고, 분주기(130)가 분주하여 출력되는 제 2 클럭신호(CK2)로 제 11 카운터(200)가 수직동기신호(VS)의 주기를 측정하도록 하여 제 11 카운터(200)의 카운트 값을 줄일 수 있도록 하기 위한 것이다.Here, in the present invention, the first clock signal CK1 generated by the clock signal generator 110 is input to the vertical synchronous signal stabilization determination unit 140 so that the eleventh counter 200 receives the first clock signal CK1. It can also be configured to count. In this case, the period of the vertical synchronization signal VS is much longer than the period of the horizontal synchronization signal HS, so that the clock signal generator 110 generates a first clock of 162 MHz during the period of the vertical synchronization signal VS. The count value of counting the signal CK1 becomes very large, about 21 bits. Therefore, in the present invention, the divider 130 divides the first clock signal CK1 by using a counter of about 9 bits, and divides the divider 130 by the second clock signal CK2 which is outputted to the eleventh counter. In order to allow the 200 to measure the period of the vertical synchronization signal VS, the count value of the eleventh counter 200 can be reduced.

그리고 수평동기신호 안정화 판단부(150)는, 도 3에 도시된 바와 같이 제 21 카운터(300)가 상기 수직동기신호(VS)의 주기동안 상기 수평동기신호(HS)를 카운트하여 이전 카운트 값 저장부(310)에 저장하고, 그 이전 카운트 값 저장부(310)에 저장된 이전 카운트 값과 제 21 카운터(300)가 현재 카운트한 카운트 값을 제 21 비교기(320)가 비교하여, 비교 결과 이전 카운트 값과 현재 카운트 값의 차이 값이 설정 값 이하일 경우에 동일 판단신호(MS2)를 발생하고, 이전 카운트 값과 현재 카운트 값의 차이 값이 설정 값 이하가 아닐 경우에 리세트 신호(RST2)를 발생하게 된다.The horizontal synchronous signal stabilization determiner 150 stores the previous count value by counting the horizontal synchronous signal HS during the period of the vertical synchronous signal VS as the twenty-first counter 300 as shown in FIG. 3. The comparator 320 compares the previous count value stored in the unit 310 and the previous count value stored in the previous count value storage unit 310 with the count value currently counted by the twenty-first counter 300. The same judgment signal MS2 is generated when the difference between the value and the current count is less than or equal to the set value, and the reset signal RST2 is generated when the difference between the previous count and the current count is not greater than or equal to the set value. Done.

그러면, 제 22 카운터(330)는 상기 리세트 신호(RST2)에 따라 리세트되면서 상기 동일 판단신호(MS2)를 카운트하고, 제 22 카운터(330)의 카운트 값이 미리 설정된 제 2 드레시홀드 값(TH2) 이상일 경우에 수평동기 안정화신호(HSOK)를 출력하며, 그 출력하는 수평동기 안정화신호(HSOK)에 따라 스위칭 수단(350)이 상기 제 21 카운터(300)의 카운트 값을 수평동기신호(HS)의 개수신호(HSN)로 출력하게 된다.Then, the twenty-second counter 330 is reset according to the reset signal RST2 and counts the same determination signal MS2, and the second threshold value (the preset count value of the twenty-second counter 330) is set. TH2) or more, the horizontal synchronous stabilization signal (HSOK) is output, and according to the horizontal synchronous stabilization signal (HSOK) to output the switching means 350 counts the count value of the twenty-first counter (300) horizontal synchronous signal (HSOK) ) Is output as a number signal HSN.

상기 수직동기신호 안정화 판단부(140)가 수직동기 안정화신호(VSOK)를 출력하고, 또한 상기 수평동기신호 안정화 판단부(150)가 수평동기 안정화신호(HSOK)를 출력하면, 이를 영상신호 안정화 판단수단(160)이 논리 곱하여 영상신호의 안정화 판단신호를 발생하게 되는 것으로서 영상신호 안정화 판단수단(160)이 출력하는 영상신호의 안정화 판단신호로 해당 외부 입력포트로 안정화된 AV 신호가 입력됨을 확인할 수 있다.When the vertical synchronous signal stabilization determiner 140 outputs a vertical synchronous stabilization signal VSOK, and the horizontal synchronous signal stabilization determination unit 150 outputs a horizontal synchronous stabilization signal HSOK, the image signal stabilization is determined. By means of logical multiplication, the means 160 generates a stabilization determination signal of the video signal. As the stabilization determination signal of the video signal outputted by the video signal stabilization determining means 160, the stabilized AV signal is input to the corresponding external input port. have.

그리고 상기 영상신호 안정화 판단수단(160)이 출력하는 영상신호의 안정화 판단신호는 영상신호 포맷 결정수단(170)의 인터럽트 단자(INT)로 입력되는 것으로서 영상신호 포맷 결정수단(170)은 상기 수평동기신호 주기 측정부(120)의 수평동기신호(HS)의 주기 카운트 값(HSD), 수직동기신호 안정화 판단부(140)의 수직동기신호(VS)의 주기 카운트 값(VSD) 및 수평동기신호 안정화 판단부(150)의 수평동기신호(HS)의 개수신호(HSN)를 입력하고, 그 입력한 수평동기신호(HS)의 주기 카운트 값(HSD), 수직동기신호(VS)의 주기 카운트 값(VSD) 및 수평동기신호 개수신호(HSN) 와 룩업 테이블로 미리 저장되어 있는 수평동기 주기, 주기 카운트 값 및 수평동기신호 개수와 비교하여 외부 입력포트로 입력되는 AV 신호의 포맷 규격을 결정한다.The stabilization determination signal of the video signal output by the video signal stabilization determining unit 160 is input to the interrupt terminal INT of the video signal format determining unit 170. Periodic count value HSD of the horizontal synchronous signal HS of the signal period measuring unit 120, the periodic count value VSD of the vertical synchronous signal VS of the vertical synchronous signal stabilization determining unit 140, and the horizontal synchronous signal stabilization The count signal HSN of the horizontal sync signal HS of the determination unit 150 is input, and the cycle count value HSD of the input horizontal sync signal HS and the cycle count value of the vertical sync signal VS ( VSD) and the horizontal synchronous signal count signal (HSN) and the number of horizontal synchronous periods, period count values, and horizontal synchronous signals previously stored in the lookup table to determine the format specification of the AV signal input to the external input port.

한편, 도 4는 본 발명의 판단방법을 보인 신호흐름도이다. 이에 도시된 바와 같이 단계(400)에서 수직동기신호 안정화 판단부(140), 수평동기신호 안정화 판단부(150) 및 수평동기신호 주기 측정부(120)가 각기 수직동기신호의 주기 측정과, 수평동기신호의 개수 측정과, 수평동기신호의 주기 측정을 동시에 수행한다.On the other hand, Figure 4 is a signal flow diagram showing a determination method of the present invention. As shown in FIG. 400, the vertical synchronous signal stabilization determination unit 140, the horizontal synchronous signal stabilization determination unit 150, and the horizontal synchronous signal period measuring unit 120 each measure the period of the vertical synchronous signal, and horizontally. The number of synchronization signals and the period measurement of the horizontal synchronization signal are simultaneously performed.

상기 수직동기신호의 주기 측정은 단계(402)에서 수직동기신호 안정화 판단부(140)가 수직동기신호(VS)의 주기동안 제 2 클럭신호(CK2)를 카운트하고, 단계(404)에서 이전에 수직동기신호(VS)의 주기동안 제 2 클럭신호(CK2)를 카운트한 카운트 값을 판단하여 단계(406)에서 현재 카운트 값과 이전의 카운트 값의 차이가 단계(406)에서 허용값 이하인 지의 여부를 판단한다.In the period measurement of the vertical synchronization signal, the vertical synchronization signal stabilization determination unit 140 counts the second clock signal CK2 during the period of the vertical synchronization signal VS in step 402, and the previous step in step 404. It is determined whether the count value of counting the second clock signal CK2 during the period of the vertical synchronization signal VS is determined, and whether the difference between the current count value and the previous count value is less than the allowable value in step 406 in step 406. Judge.

상기 단계(406)의 판단 결과 현재 카운트 값과 이전의 카운트 값의 차이가 허용값 이하일 경우에 수직동기신호 안정화 판단부(140)는 허용값 이하의 회수가 미리 설정된 회수 이상인지의 여부를 판단하고, 판단 결과 설정 회수 이상일 경우에 단계(410)에서 수직동기신호(VS)가 정상으로 입력되는 것으로 판단하고, 수직동기 안정화신호(VSOK)를 출력함과 아울러 수직동기신호(VS)의 주기 카운트 값(VSD)을 출력한다.When the difference between the current count value and the previous count value is less than or equal to the allowable value, the vertical synchronous signal stabilization determining unit 140 determines whether the number of times less than or equal to the allowable value is greater than or equal to a preset number. If the determination result is greater than or equal to the set number of times, it is determined in step 410 that the vertical synchronous signal VS is normally input, and outputs the vertical synchronous stabilization signal VSOK and the cycle count value of the vertical synchronous signal VS. Outputs (VSD).

그리고 상기 수평동기신호의 개수 측정은, 단계(412)에서 수평동기신호 안정화 판단부(150)가 수직동기신호(VS)의 주기동안 수평동기신호(HS)의 개수를 카운트하고, 단계(414)에서 이전에 카운트한 수평동기신호(HS)의 개수를 판단하여 단계 (416)에서 현재 카운트 값과 이전의 카운트 값의 차이가 설정 값 이하인 지의 여부를 판단한다.In operation 412, the horizontal synchronization signal stabilization determination unit 150 counts the number of horizontal synchronization signals HS during the period of the vertical synchronization signal VS in step 412. In step 416, the number of previously counted horizontal synchronization signals HS is determined, and it is determined whether the difference between the current count value and the previous count value is less than or equal to the set value.

상기 단계(416)의 판단 결과 현재 카운트 값과 이전의 카운트 값의 차이가 허용값 이하일 경우에 수평동기신호 안정화 판단부(150)는 허용값 이하의 회수가 미리 설정된 회수 이상인지의 여부를 판단하고, 판단 결과 설정 회수 이상일 경우에 단계(420)에서 수평동기신호가 정상으로 입력되는 것으로 판단하고, 수평동기 안정화신호(HSOK)를 출력함과 아울러 수평동기신호(HS)의 주기 카운트 값을 수평동기신호의 개수(HSN)로 출력한다.When the difference between the current count value and the previous count value is less than or equal to the allowable value, the horizontal synchronous signal stabilization determining unit 150 determines whether the number of times less than or equal to the allowable value is greater than or equal to a preset number. When the determination result is greater than or equal to the set number of times, it is determined that the horizontal synchronization signal is normally input in step 420, and the horizontal synchronization stabilization signal HSOK is output, and the period count value of the horizontal synchronization signal HS is horizontally synchronized. Output as the number of signals (HSN).

상기 수평동기신호(HS)의 주기 측정은 수평동기신호 주기 측정부(120)가 단계(422)에서 수평동기신호(HS)의 주기동안 제 1 클럭신호(CK1)를 카운트하여 수평동기신호(HS)의 주기 카운트 값(HSD)을 출력한다.In the period measurement of the horizontal synchronization signal HS, the horizontal synchronization signal period measuring unit 120 counts the first clock signal CK1 during the period of the horizontal synchronization signal HS in step 422, so that the horizontal synchronization signal HS Cycle count value (HSD) is outputted.

다음 단계(424)에서 영상신호 안정화 판단수단(160)은 수직동기신호 안정화 판단부(140) 및 수평동기신호 안정화 판단부(150)가 각기 수직동기 안정화신호(VSOK) 및 수평동기 안정화신호(HSOK)를 출력하였는지의 여부를 판단하고, 수직동기신호 안정화 판단부(140) 및 수평동기신호 안정화 판단부(150)가 각기 수직동기 안정화신호(VSOK) 및 수평동기 안정화신호(HSOK)를 출력하였을 경우에 단계(426)에서 안정화 신호를 발생하여 외부 입력포트로 입력되는 AV 신호가 안정하게 입력됨을 알리게 된다.In the next step 424, the image signal stabilization determining unit 160 is a vertical synchronous signal stabilization determination unit 140 and the horizontal synchronous signal stabilization determination unit 150, respectively, a vertical synchronous stabilization signal VSOK and a horizontal synchronous stabilization signal HSOK. ), And when the vertical synchronous signal stabilization determination unit 140 and the horizontal synchronous signal stabilization determination unit 150 output the vertical synchronous stabilization signal VSOK and the horizontal synchronous stabilization signal HSOK, respectively. In step 426, a stabilization signal is generated to inform that the AV signal input to the external input port is stably input.

다음 단계(428)에서 상기 안정화신호에 따라 영상신호 포맷 결정수단(170)이 상기 수평동기신호 주기 측정부(120)의 수평동기신호(HS)의 주기 카운트 값(HSD), 수직동기신호 안정화 판단부(140)의 수직동기신호(VS)의 주기 카운트 값(VSD) 및 수평동기신호 안정화 판단부(150)의 수평동기신호 개수신호(HSN)를 입력하고, 그 입력한 수평동기신호(HS)의 주기 카운트 값(HSD), 수직동기신호(VS)의 주기 카운트 값(VSD) 및 수평동기신호 개수신호(HSN)와 룩업 테이블로 미리 저장되어 있는 수평동기 주기, 주기 카운트 값 및 수평동기신호 개수와 비교하여 단계(430)에서 외부 입력포트로 입력되는 AV 신호의 포맷 규격을 결정하며, 그 결정에 따라 영상 표시기기가 해당 포맷 규격에 따른 동작을 수행하게 한다.In the next step 428, the image signal format determination unit 170 determines the period count value HSD of the horizontal synchronization signal HS and the vertical synchronization signal stabilization according to the stabilization signal. The cycle count value VSD of the vertical synchronization signal VS of the unit 140 and the horizontal synchronization signal count signal HSN of the horizontal synchronization signal stabilization determination unit 150 are input, and the input horizontal synchronization signal HS is inputted. The period count value HSD, the period count value VSD of the vertical synchronization signal VS, the number of horizontal synchronization periods, the period count value, and the horizontal synchronization signal prestored in the lookup table. In operation 430, the format specification of the AV signal input to the external input port is determined, and according to the determination, the video display device performs an operation according to the format specification.

한편, 상기에서는 본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.On the other hand, while the present invention has been shown and described with respect to specific preferred embodiments, various modifications and changes of the present invention without departing from the spirit or field of the invention provided by the claims below It can be easily understood by those skilled in the art.

이상에서 설명한 바와 같이 본 발명은 수직동기신호의 주기 및 수평동기신호의 개수를 이용하여 외부 입력포트로 입력되는 AV 신호가 안정하게 입력되는지의 여부를 정확히 판단할 수 있고, 상기 검출한 수직동기신호의 주기 및 수평동기신호의 개수와, 수평동기신호의 주기를 이용하여 입력되는 AV 신호의 포맷 규격을 정확히 판단하여 영상 표시기기가 AV 신호의 포맷 규격에 따른 동작을 정확히 수행할 수 있는 등의 효과가 있다.As described above, the present invention can accurately determine whether the AV signal input to the external input port is stably input using the period of the vertical synchronization signal and the number of horizontal synchronization signals, and the detected vertical synchronization signal. By accurately judging the format specification of the input AV signal by using the period and the number of horizontal synchronization signals and the horizontal synchronization signal, the video display device can perform the operation according to the format specification of the AV signal accurately. There is.

Claims (8)

외부 입력포트로 입력되는 외부 영상신호에서 수직 동기신호 및 수평 동기신호를 분리하는 동기신호 분리부;A sync signal separator for separating a vertical sync signal and a horizontal sync signal from an external video signal input through an external input port; 클럭신호를 발생하는 클럭신호 발생수단;Clock signal generating means for generating a clock signal; 상기 수직동기신호의 주기동안 상기 클럭신호를 카운트하고, 클럭신호를 카운트한 현재 카운트 값과 이전 카운트 값의 차이가 연속적으로 허용 값 이하인 회수를 카운트하여 허용 값 이하인 회수가 설정된 제 1 드레시홀드 값 이상일 경우에 수직동기 안정화신호를 발생하는 수직동기신호 안정화 판단부;The clock signal is counted during the period of the vertical synchronization signal, and the number of times the difference between the current count value and the previous count value that counts the clock signal is continuously equal to or less than the allowable value is equal to or greater than the set first threshold value. A vertical synchronization signal stabilization determining unit for generating a vertical synchronization stabilization signal in a case; 상기 수직동기신호의 주기동안 상기 수평동기신호의 개수를 카운트하고, 수평동기신호의 개수를 카운트한 현재 카운트 값과 이전 카운트 값의 차이가 연속적으로 허용 값 이하인 회수를 카운트하여 허용 값 이하인 회수가 설정된 제 2 드레시홀드 값 이상일 경우에 수평동기 안정화신호를 발생하는 수평동기신호 안정화 판단부; 및The number of horizontal synchronization signals is counted during the period of the vertical synchronization signal, and the number of times the difference between the current count value and the previous count value that counts the number of horizontal synchronization signals is continuously equal to or less than the allowable value is set to be set. A horizontal synchronous signal stabilization determining unit for generating a horizontal synchronous stabilization signal when the threshold value is greater than or equal to the second threshold value; And 상기 수직동기 안정화신호 및 수평동기 안정화신호가 모두 발생될 경우에 영상신호의 안정화 판단신호를 발생하는 영상신호 안정화 판단수단으로 구성된 영상신호의 판단장치.And an image signal stabilization determining means for generating a stabilization determination signal of the video signal when both the vertical synchronization stabilization signal and the horizontal synchronization stabilization signal are generated. 제 1 항에 있어서, 상기 클럭신호 발생수단은;2. The apparatus of claim 1, wherein the clock signal generating means comprises; 소정 주파수의 제 1 클럭신호를 발생하는 클럭신호 발생부; 및A clock signal generator for generating a first clock signal having a predetermined frequency; And 상기 클럭신호 발생부가 발생한 제 1 클럭신호를 분주하여 제 2 클럭신호를 발생하고, 발생한 제 2 클럭신호를 상기 수직동기신호 안정화 판단부로 출력하는 분주기로 이루어지고,A divider for dividing the first clock signal generated by the clock signal generator to generate a second clock signal, and outputting the generated second clock signal to the vertical synchronous signal stabilization determining unit; 상기 수직동기신호 안정화 판단부 및 수평동기신호 안정화 판단부는 수직동기 안정화신호 및 수평동기 안정화신호를 발생할 때 수직동기신호의 주기 카운트 값 및 수평동기신호의 개수신호를 출력하며,The vertical synchronous signal stabilization determiner and the horizontal synchronous signal stabilization determiner output a period count value of the vertical synchronous signal and a number signal of the horizontal synchronous signal when generating the vertical synchronous stabilization signal and the horizontal synchronous stabilization signal, 상기 수평동기신호의 주기동안 상기 제 1 클럭신호를 카운트하여 수평동기 주기 카운트 값을 출력하는 수평동기신호 주기 측정부; 및A horizontal synchronous signal period measuring unit for counting the first clock signal during the period of the horizontal synchronous signal and outputting a horizontal synchronous period count value; And 상기 영상신호 안정화 판단수단이 상기 영상신호의 안정화 판단신호를 발생할 경우에 상기 수평동기 주기 카운트 값, 수직동기신호의 주기 카운트 값 및 수평동기신호의 개수신호로 영상신호의 포맷규격을 결정하는 영상신호 포맷 결정수단을 더 포함하는 것을 특징으로 하는 영상신호의 판단장치.When the video signal stabilization determining means generates the stabilization determination signal of the video signal, the video signal for determining the format specification of the video signal by the horizontal synchronous cycle count value, the vertical synchronous signal cycle count value and the horizontal synchronous signal count signal An apparatus for determining a video signal, further comprising format determining means. 제 1 항 또는 제 2 항에 있어서, 상기 수직동기신호 안정화 판단부는;The method of claim 1 or 2, wherein the vertical synchronization signal stabilization determining unit; 상기 수직동기신호의 주기동안 상기 클럭신호를 카운트하는 제 11 카운터;An eleventh counter for counting the clock signal during the period of the vertical synchronization signal; 상기 제 11 카운터의 이전 카운트 값을 저장하는 이전 카운트 값 저장부;A previous count value storage unit for storing a previous count value of the eleventh counter; 상기 제 11 카운터의 현재 카운트 값과 상기 이전 카운트 값 저장부에 저장된 이전 카운트 값을 비교하여 차이 값이 설정 값 이하일 경우에 동일 판단신호를 출력하고, 설정 값 이하가 아닐 경우에 리세트 신호를 발생하는 제 11 비교기;Compares the current count value of the eleventh counter with a previous count value stored in the previous count value storage unit, and outputs the same determination signal when the difference value is less than or equal to the set value, and generates a reset signal when the difference value is less than or equal to the set value. An eleventh comparator; 상기 제 11 비교기가 리세트 신호를 발생할 경우에 리세트되면서 상기 제 11 비교기가 출력하는 동일 판단신호를 카운트하는 제 12 카운터;A twelfth counter that is reset when the eleventh comparator generates a reset signal and counts the same determination signal output by the eleventh comparator; 상기 제 12 카운터의 카운트 값이 미리 설정된 제 1 드레시홀드 값 이상일 경우에 수직동기 안정화신호를 발생하는 제 12 비교기; 및A twelfth comparator configured to generate a vertical synchronous stabilization signal when the count value of the twelfth counter is equal to or greater than a first threshold value; And 상기 제 12 비교기가 수직동기 안정화신호를 발생할 경우에 상기 제 11 카운터의 카운트 값을 수직동기신호의 주기 카운트 값으로 출력하는 스위칭 수단으로 구성됨을 특징으로 하는 영상신호의 판단장치.And a switching means for outputting the count value of the eleventh counter as a periodic count value of the vertical synchronization signal when the twelfth comparator generates the vertical synchronization stabilization signal. 제 1 항 또는 제 2 항에 있어서, 상기 수평동기신호 안정화 판단부;The apparatus of claim 1 or 2, further comprising: the horizontal synchronization signal stabilization determining unit; 상기 수직동기신호의 주기동안 상기 수평동기신호를 카운트하는 제 21 카운터;A twenty-first counter that counts the horizontal synchronization signal during the period of the vertical synchronization signal; 상기 제 21 카운터의 이전 카운트 값을 저장하는 이전 카운트 값 저장부;A previous count value storage unit for storing a previous count value of the twenty-first counter; 상기 제 21 카운터의 현재 카운트 값과 상기 이전 카운트 값 저장부에 저장된 이전 카운트 값의 차이가 설정 값 이하인지의 여부를 판단하여 설정 값 이하일 경우에 동일 판단신호를 출력하고, 설정 값 이하가 아닐 경우에 리세트 신호를 발생하는 제 21 비교기;When the difference between the present count value of the twenty-first counter and the previous count value stored in the previous count value storage unit is determined to be less than or equal to the set value, and outputs the same determination signal when the difference is less than or equal to the set value, and not equal to or less than the set value. A twenty-first comparator for generating a reset signal; 상기 제 21 비교기가 리세트 신호를 발생할 경우에 리세트되면서 상기 제 21 비교기가 출력하는 동일 판단신호를 카운트하는 제 22 카운터;A twenty-second counter which is reset when the twenty-first comparator generates a reset signal and counts the same determination signal output by the twenty-first comparator; 상기 제 22 카운터의 카운트 값이 미리 설정된 제 2 드레시홀드 값 이상일 경우에 수평동기 안정화신호를 발생하는 제 22 비교기; 및A twenty-second comparator for generating a horizontal synchronous stabilization signal when the count value of the twenty-second counter is equal to or greater than a second preset threshold value; And 상기 제 22 비교기가 수평동기 안정화신호를 발생할 경우에 상기 제 21 카운 터의 카운트 값을 수평동기신호의 개수신호(HSN)로 출력하는 스위칭 수단으로 구성됨을 특징으로 하는 영상신호의 판단장치.And a switching means for outputting a count value of the twenty-first counter as a count signal (HSN) of the horizontal synchronization signal when the twenty-second comparator generates a horizontal synchronization stabilization signal. 수직동기신호 안정화 판단부가 수직동기신호의 주기동안 클럭신호를 카운트하고, 클럭신호를 카운트한 현재 수직동기신호의 주기 카운트 값과 이전의 수직동기신호의 주기 카운트 값의 차이로 수직동기신호가 안정화되어 있는지의 여부를 판단하는 단계;The vertical synchronizing signal stabilization determining unit counts the clock signal during the period of the vertical synchronizing signal, and the vertical synchronizing signal is stabilized by the difference between the periodic count value of the current vertical synchronizing signal that counted the clock signal and the periodic count value of the previous vertical synchronizing signal. Determining whether there is; 수평동기신호 안정화 판단부가 상기 수직동기신호의 주기동안 수평동기신호의 개수를 카운트하고, 현재 카운트한 수평동기신호의 개수 카운트 값과 이전에 카운트한 수평동기신호의 개수 카운트 값의 차이로 수평동기신호가 안정화되어 있는지의 여부를 판단하는 단계; 및The horizontal synchronizing signal stabilization determining unit counts the number of horizontal synchronizing signals during the period of the vertical synchronizing signal, and the horizontal synchronizing signal is determined by the difference between the number count value of the currently counted horizontal synchronizing signal and the number count value of the horizontal synchronizing signal previously counted. Determining whether is stabilized; And 상기 수직동기신호 및 수평동기신호가 모두 안정화되어 있다고 판단할 경우에 영상신호 안정화 판단수단이 영상신호의 안정화 판단신호를 발생하는 단계로 이루어지는 영상신호의 판단방법.And a video signal stabilization determining unit generates a stabilization determination signal of the video signal when it is determined that both the vertical synchronization signal and the horizontal synchronization signal are stabilized. 제 5 항에 있어서, 상기 수직동기신호의 안정화 판단은;The method of claim 5, wherein the stabilization of the vertical synchronization signal is determined; 상기 수직동기신호의 주기동안 클럭신호를 카운트하여 수직동기신호의 주기 카운트 값을 출력하는 단계;Counting a clock signal during the period of the vertical synchronization signal and outputting a period count value of the vertical synchronization signal; 현재 카운트한 수직동기신호의 주기 카운트 값과 이전에 카운트한 수직동기신호의 주기 카운트 값을 비교하는 단계;Comparing the period count value of the currently counted vertical synchronization signal with the period count value of the previously counted vertical synchronization signal; 상기 비교 결과 현재 카운트 값과 이전 카운트 값의 차이가 설정값 이하일 경우에 연속적으로 설정값 이하인 회수를 카운트하는 단계;Counting the number of times consecutively less than or equal to the preset value when the difference between the present count value and the previous count is less than or equal to the preset value; 상기 카운트한 연속적으로 설정값 이하인 회수가 설정된 제 1 드레시홀드 값 이상일 경우에 상기 수직동기신호가 안정화되어 있는 것으로 판단하는 단계로 이루어지는 것을 특징으로 하는 영상신호의 판단방법.And determining that the vertical synchronizing signal is stabilized when the number of times that is equal to or smaller than the counted set value is equal to or greater than the set first threshold value. 제 5 항에 있어서, 상기 수평동기신호의 안정화 판단은;The method of claim 5, wherein the stabilization of the horizontal synchronization signal is determined; 상기 수직동기신호의 주기동안 상기 수평동기신호를 카운트하여 수평동기신호의 개수 카운트 값을 출력하는 단계;Counting the horizontal synchronization signal during the period of the vertical synchronization signal and outputting a count value of the horizontal synchronization signal; 현재 카운트한 수직동기신호의 개수 카운트 값과 이전에 카운트한 수직동기신호의 개수 카운트 값을 비교하는 단계;Comparing the number count value of the currently counted vertical synchronization signal with the number count value of the vertical synchronization signal previously counted; 상기 비교 결과 현재 카운트 값과 이전 카운트 값의 차이가 설정값 이하일 경우에 연속적으로 설정값 이하인 회수를 카운트하는 단계;Counting the number of times consecutively less than or equal to the preset value when the difference between the present count value and the previous count is less than or equal to the preset value; 상기 카운트한 연속적으로 설정값 이하인 회수가 설정된 제 2 드레시홀드 값 이상일 경우에 상기 수평동기신호가 안정화되어 있는 것으로 판단하는 단계로 이루어지는 것을 특징으로 하는 영상신호의 판단방법.And determining that the horizontal synchronizing signal is stabilized when the number of times that is equal to or smaller than the counted set value is equal to or greater than the set second threshold value. 제 5 항에 있어서,The method of claim 5, wherein 상기 수평동기신호의 주기동안 클럭신호를 카운트하여 수평동기신호의 주기 카운트 값을 출력하는 단계; 및Counting a clock signal during the period of the horizontal synchronization signal and outputting a period count value of the horizontal synchronization signal; And 상기 영상신호의 안정화 판단신호가 발생될 경우에 상기 현재 수직동기신호의 주기 카운트 값, 상기 현재 수평동기신호의 개수 카운트 값 및 상기 수평동기신호의 주기 카운트 값으로 영상신호의 포맷 규격을 결정하는 단계를 더 포함하는 것을 특징으로 하는 영상신호의 판단방법.Determining a format specification of the video signal based on a periodic count value of the current vertical synchronization signal, a number count value of the current horizontal synchronization signal, and a period count value of the horizontal synchronization signal when the stabilization determination signal of the video signal is generated; Determination method of the video signal, characterized in that it further comprises.

Images