KR20060089401A - Phase change memory device - Google Patents
Phase change memory device Download PDFInfo
- Publication number
- KR20060089401A KR20060089401A KR1020050010427A KR20050010427A KR20060089401A KR 20060089401 A KR20060089401 A KR 20060089401A KR 1020050010427 A KR1020050010427 A KR 1020050010427A KR 20050010427 A KR20050010427 A KR 20050010427A KR 20060089401 A KR20060089401 A KR 20060089401A
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- change material
- material pattern
- memory device
- pattern layer
- Prior art date
Links
- 239000012782 phase change material Substances 0.000 claims abstract description 56
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 150000004770 chalcogenides Chemical class 0.000 claims abstract description 4
- 230000009477 glass transition Effects 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 12
- 229910052714 tellurium Inorganic materials 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 229910018110 Se—Te Inorganic materials 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229910052711 selenium Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 150000001722 carbon compounds Chemical class 0.000 claims description 4
- 229910052717 sulfur Inorganic materials 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 27
- 239000013078 crystal Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- -1 WSix Inorganic materials 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910018182 Al—Cu Inorganic materials 0.000 description 3
- 229910017758 Cu-Si Inorganic materials 0.000 description 3
- 229910017931 Cu—Si Inorganic materials 0.000 description 3
- 229910004491 TaAlN Inorganic materials 0.000 description 3
- 229910004166 TaN Inorganic materials 0.000 description 3
- 229910010037 TiAlN Inorganic materials 0.000 description 3
- 229910010060 TiBN Inorganic materials 0.000 description 3
- 229910008482 TiSiN Inorganic materials 0.000 description 3
- 229910008599 TiW Inorganic materials 0.000 description 3
- 229910008807 WSiN Inorganic materials 0.000 description 3
- 229910007950 ZrBN Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 상변화 메모리 소자에 관한 것으로, 반도체 기판 상에 칼코게나이드(chalcogenide) 계열의 서로 다른 상변화 물질을 차례로 적층시킨 계면에서 상변화 영역을 형성하여 리셋(Reset)과 셋(Set)에 필요한 소비전력 및 구동시간을 감소시키는 비휘발성 메모리 소자를 제공함에 있다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase change memory device, wherein a phase change region is formed at an interface in which different chalcogenide-based phase change materials are sequentially stacked on a semiconductor substrate to reset and set. The present invention provides a nonvolatile memory device that reduces power consumption and driving time.
상변화 메모리소자 Phase change memory device
Description
도 1은 종래의 상변화 메모리 소자를 나타내는 단면도1 is a cross-sectional view showing a conventional phase change memory device
도 2는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 단면도2 is a cross-sectional view of a phase change memory device according to an embodiment of the present invention.
도 3은 본 발명의 다른 일 실시예에 따른 상변화 메모리 소자의 단면도3 is a cross-sectional view of a phase change memory device according to another exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
201 : 반도체 기판 203a : 제1 상변화 물질 패턴막201:
203b : 제2 상변화 물질 패턴막 204 : 상변화 영역203b: second phase change material pattern film 204: phase change region
205 : 상부전극205: upper electrode
본 발명은 메모리 소자에 관한 것으로서, 더욱 상세하게는 서로 다른 상변화 물질이 적층된 계면에서 상변화 영역이 형성되는 상변화 메모리 소자에 관한 것이다. The present invention relates to a memory device, and more particularly, to a phase change memory device in which a phase change region is formed at an interface on which different phase change materials are stacked.
상변화 메모리 소자는 전원 공급이 중단되었을 때, 이전 상태의 데이터를 가지는 비휘발 특성과 디램 및 에스램 소자들과 같이 낮은 전원 전압에서 동작하는 특성을 갖는다. 이러한 비휘발성 및 저전력 특성으로 인하여 상변화 메모리 소자는 휴대용 통신기, 휴대용 컴퓨터 및 전자 산업 전반에 걸쳐 널리 사용될 것이다.The phase change memory device has a non-volatile characteristic having data of a previous state when the power supply is interrupted, and operates at low power supply voltages such as DRAM and SRAM components. These nonvolatile and low power characteristics will make phase change memory devices widely used throughout the portable communications, portable computer and electronics industries.
휘발성 메모리 소자인 디램은 반복되는 읽기 리프레쉬(Refresh) 동작과 커패시터(Capacitor)의 큰 전하 저장능력이 요구되므로 리프레쉬를 위한 주변회로의 필요성과 커패시턴스를 증가시키고 있다. 그러나, 주변회로 인한 용적 및 커패시턴스를 증가시키기 위한 커패시터 전극의 표면적 증가는 디램 소자의 집적도 향상에 제한적 요소로 작용하고 있다.DRAM, a volatile memory device, requires repeated read refresh operation and a large charge storage capability of a capacitor, thereby increasing the need for peripheral circuits and capacitance. However, an increase in the surface area of the capacitor electrode to increase the volume and capacitance due to the peripheral circuit is a limiting factor in improving the integration of the DRAM device.
또한, 플래시 메모리 소자의 데이터 기록 또는 소거하는 원리는 게이트 절연막을 통하여 전하를 터널링시키는 방법을 사용하므로 데이터 기록 또는 소거 시에 높은 동작 전압이 요구되므로 승압 회로가 요구된다.In addition, the principle of writing or erasing data of a flash memory device uses a method of tunneling charges through a gate insulating film, and thus a boosting circuit is required because a high operating voltage is required during data writing or erasing.
이와 같은 문제점들을 해결하기 위하여 제안된 대표적인 상변화 메모리 소자는 짧은 전류 펄스를 인가하면 상변화 물질이 유리질 천이온도 이상으로 용융되고, 급냉하여 비정질 상태로 되면 리셋(Reset) 상태가 된다. 긴 전류 펄스를 인가하면 상변화 물질이 유리질 천이온도 이상으로 용융되고, 서냉하여 결정 상태가 되면 셋(Set) 상태가 된다. 상기 두가지 상태는 저항의 크기가 각각 다르기 때문에 저항 차이를 감지하여 논리적 '1' 또는 논리적 '0'을 결정할 수 있다.A typical phase change memory device proposed to solve these problems is that when a short current pulse is applied, the phase change material is melted above the glass transition temperature, and is rapidly reset to an amorphous state. When a long current pulse is applied, the phase change material is melted above the glass transition temperature, and is slowly set to a set state when the crystal is in a crystalline state. Since the two states have different sizes of resistors, the difference of the resistors may be sensed to determine a logical '1' or a logical '0'.
도 1은 종래의 상변화 메모리 소자를 나타내는 단면도를 나타낸 것이다.1 is a cross-sectional view illustrating a conventional phase change memory device.
도 1을 참조하면, 상변화 메모리 소자는 반도체 기판의 소스 및 드레인 역할을 하는 활성영역인 불순물 확산층(101)에 층간 절연막(106)을 형성하고, 층간 절연막(106)을 관통하여 열 전도성 물질로 하부전극(102)을 형성한다. 상기 층간 절연막(106)과 하부전극(102) 상에 칼코게나이드(chalcogenide) 계열의 상변화 물질 패턴막(103)을 형성한 후 상부전극(105)을 형성한다. 상기 상부전극(105)은 금속, 합금, 금속 산화질화물, 도전성 탄소화합물로 이루어질 수 있으며, 바람직하게는 Al, Al-Cu, Al-Cu-Si, WSix, Ti, W, Mo, Ta, TiW, Cu, TiN, TiAlN, TiBN, TiSiN, TaN, TaAlN, WN, WBN, WSiN, WAlN, ZrN, ZrSiN, ZrAlN, ZrBN, MoN 등으로 이루어질 수 있다. 상기 하부전극(102)은 상기 상부전극으로 사용되는 물질중 방열물질(예; TiN)이 포함된 물질만 사용가능하다. 이는 하부전극(102)의 상부에 적층된 상변화물질 패턴막(103)과의 계면에서 상변화 영역이 형성되기 위해서는 하부전극(102)에서 발열이 이루어져야만 상변화가 이루어지기 때문이며, 발열물질이 포함되지 않은 경우 전류를 높여주어야 하나 이는 한계성이 크기 때문에 발열물질이 포함된 하부전극을 사용해야만 한다. Referring to FIG. 1, a phase change memory device forms an
상변화 물질 패턴막(103)이 용융될 수 있는 충분한 주울열을 공급하면 상변화 물질 패턴막(103)에서 전류 펄스에 의해 비정질/결정으로 변하는 영역(Programmable Volume)인 상변화 영역(104)이 하부전극(102)과 상변화 물질 패턴막(103) 접촉 부위에 형성된다. When the phase change
한편, 반도체 소자들의 고집적화 경향에 따라 소비 전력이 점점 감소하고 있다. 즉, 반도체 소자들에 공급되는 전류의 양 또는 전류의 양을 결정하는 모스 트랜지스터의 폭(width) 등이 감소하고 있기 때문에 상변화 물질 패턴막(103)의 비정질/결정 변화를 위한 열 공급이 점점 어려워지고 있다. 이는 상변화 메모리 소자 의 고집적화에 큰 문제점으로 부각되고 있다.Meanwhile, power consumption is gradually decreasing due to the high integration trend of semiconductor devices. That is, since the width of the MOS transistor which determines the amount of current supplied to the semiconductor elements or the amount of current is decreasing, heat supply for amorphous / crystal change of the phase change
따라서, 전력 효율을 증가하기 위하여 상변화 물질 패턴막(103)과 하부전극(102)과의 접촉 면적을 가능한 작게 만들어야 하부전극(102)과 상변화 물질 패턴막(103)의 접촉면에서의 전류 밀도가 급격하게 증가되고, 트랜지스터에서 공급해야 할 전류를 줄이면서 주울열 효율을 높게 할 수 있다. 그러나, 현재까지의 포토리소그래피 기술 및 식각 기술로는 충분히 만족할 만한 범위의 면적을 얻기에는 한계가 있다.Therefore, in order to increase the power efficiency, the contact area between the phase change
수직 콘택 구조를 가지는 종래의 상변화 메모리 소자에서는 상변화 물질 패턴막(103)과 하부전극(102) 및 상부전극(105)과의 두 접촉면을 모두 상변이 영역으로 사용할 수 없으며, 메모리 소자의 구동 조건이 상변화 물질 패턴막(103)과 하부전극(102)과의 접촉 저항에 의존하게 된다. 상변화 물질 패턴막(103)과 하부전극(102)과의 접촉 면적이 적으면 접촉 저항의 변화율이 크게 되어 상변화 기억소자의 독출과정(Reading Process)에서 센스 마진(Sense Margin)에 따른 오(誤) 판독이 발생하여 신뢰성이 저하되는 문제가 있다.In the conventional phase change memory device having a vertical contact structure, both contact surfaces of the phase change
상기와 같은 종래의 문제점을 해결하기 위해 안출된 본 발명의 목적은 포토리소그래피 기술 및 식각 기술의 한계에 제한을 받지 않고, 낮은 소비 전력으로 구동 가능하며 소자의 동작을 균일하게 제어함으로써 소자의 신뢰성을 향상시키고, 저비용으로 제조할 수 있는 상변화 메모리 소자를 제공함에 있다.
The object of the present invention devised to solve the above-mentioned conventional problems is not limited by the limitations of photolithography and etching techniques, and can be driven with low power consumption, thereby improving the reliability of the device by controlling the operation of the device uniformly. The present invention provides a phase change memory device that can be improved and manufactured at low cost.
상기와 같은 목적을 달성하기 위한 본 발명의 상변화 메모리 소자는 반도체 기판에 형성된 불순물 확산층에 적층된 적어도 2층 이상의 상변화 물질 패턴막, 및 상기 상변화 물질 패턴막상에 형성된 상부전극으로 구성됨을 특징으로 한다.The phase change memory device of the present invention for achieving the above object is composed of at least two or more phase change material pattern film stacked on an impurity diffusion layer formed on a semiconductor substrate, and an upper electrode formed on the phase change material pattern film It is done.
또한, 본 발명의 상변화 메모리 소자는 반도체 기판의 불순물 확산층에 전기적 플러그 층으로 사용되는 하부전극과, 상기 하부전극상에 적층된 상변화 물질 패턴막, 및 상기 상변화 물질 패턴막상에 형성된 상부전극으로 구성됨을 특징으로 한다.In addition, the phase change memory device of the present invention includes a lower electrode used as an electrical plug layer in an impurity diffusion layer of a semiconductor substrate, a phase change material pattern film stacked on the lower electrode, and an upper electrode formed on the phase change material pattern film. Characterized in that the configuration.
본 발명의 상변화 물질 패턴막은 구성 또는/및 조성비가 서로 다른 2층 이상으로 적층시킨 것을 특징으로 한다. 즉, 여기서 구성이란 상변화 물질 패턴막을 구성하는 물질을 의미하고, 구성 물질이 서로 다른 경우, 구성 물질은 같아도 조성비가 다른 경우, 구성 및 조성비가 서로 다른 경우 모두 가능하다.The phase change material pattern film of the present invention is characterized by being laminated with two or more layers having different configurations or / and composition ratios. That is, the constitution here means a material constituting the phase change material pattern film. When the constituent materials are different from each other, the constituent materials may be the same even if the composition ratios are different, or when the composition and composition ratios are different.
본 발명은 상변화 물질 패턴막을 차례로 적층된 계면에서 비정질/결정 구조 변화를 일으켜 변화된 구조에 의한 저항 차이로 데이터를 제공하는 것을 특징으로 한다. The present invention is characterized in that the amorphous / crystal structure changes at an interface in which a phase change material pattern film is sequentially stacked to provide data with a difference in resistance due to the changed structure.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전 하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and the scope of the invention to those skilled in the art. It is provided for the purpose of full disclosure, and the invention is only defined by the scope of the claims.
도 2는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 단면도이다.2 is a cross-sectional view of a phase change memory device according to an exemplary embodiment of the present invention.
도 2를 참조하면, 반도체 기판의 소스 및 드레인 역할을 하는 활성영역인 불순물 확산층(201)에 제1 상변화 물질 패턴막(203a)과 제2 상변화 물질 패턴막(203b)을 형성한 후 전기 신호를 공급하는 상부전극(205)을 형성한다. Referring to FIG. 2, the first phase change
제1 상변화 물질 패턴막(203a)과 제2 상변화 물질 패턴막(203b)은 칼코게나이드(chalcogenide) 계열의 원소를 포함하는 상변화 물질로 이루어진다. 예를 들면 Te, Se, S, 이들의 혼합물 및 이들의 합금으로 구성된 군에서 선택되는 물질로 이루어진다, 바람직하게는 Ge, Sb, Sn, As, Si, Pb, Te, Se, S 및 이들의 혼합물 또는 합금으로 구성되는 군에서 선택되는 물질을 포함한다. 더욱 바람직하게는 Ge-Sb-Te, Ge-Se-Te, Sn-Se-Te, Sn-Sb-Te, Sn-As-Se, As-Ge-Sb-Te, As-Ge-Se-Te, Ge-Sb-Se-Te 등으로 이루어진다. 제1 상변화 물질 패턴막(203a)과 제2 상변화 물질 패턴막(203b)은 각각 구성 또는/및 조성비가 서로 상이한 물질로 이루어진다. The first phase change
상기 상부전극(205)은 금속, 합금, 금속 산화질화물, 도전성 탄소화합물로 이루어질 수 있으며, 바람직하게는 Al, Al-Cu, Al-Cu-Si, Ti, W, Mo, Ta, TiW, Cu, TiN, TiAlN, TiBN, TiSiN, TaN, TaAlN, WN, WBN, WSiN, WAlN, ZrN, ZrSiN, ZrAlN, ZrBN, MoN 등으로 이루어질 수 있다. The
본 발명에서 상변화 영역(204)은 반도체 기판의 활성영역인 불순물 확산층(201)과 상부전극(205) 사이의 전류 흐름 경로에 따라 상기 제1 상변화 패턴막 (203a)과 제2 상변화 패턴막(203b) 사이의 접촉면을 중심으로 형성된다. In the present invention, the
또한, 제1 상변화 물질 패턴막(203a)과 및 제2 상변화 물질 패턴막(203b)은 차례로 2층 이상 형성될 수 있으며, 적층된 물질은 각각 서로 상이한 물질 구성과 조성비를 갖는다.In addition, two or more layers of the first phase change
비정질/결정 구조의 변화 특성을 향상시키기 위하여 제1 상변화 물질 패턴막(203a)과 제2 상변화 물질 패턴막(203b) 중에서 유리질 천이 온도(Tg)가 제1 상변화 물질 패턴막(203a)이 낮을 경우 제1 상변화 물질 패턴막(203a)의 유리질 천이 온도(Tg)와 그 제1상변화 물질 패턴막(203a)의 유리질 천이 온도(Tg)보다 50℃ 낮은 온도 범위에서 5분 내지 60분간 열처리한다. 만약 유리질 천이 온도(Tg)가 제2 상변화 물질 패턴막(203b)이 낮을 경우 제2 상변화 물질 패턴막(203b)의 유리질 천이 온도(Tg)와 그 유리질 천이 온도(Tg)보다 50℃ 낮은 온도 범위에서 5분 내지 60분간 열처리한다. 여러 층으로 적층된 경우에는 상변화 물질 패터막중에서 가장 낮은 유리질 천이 온도(Tg)를 갖는 상변화 물질 패턴막의 유리질 천이 온도(Tg)와 유리질 천이 온도(Tg)보다 50℃ 낮은 온도 범위에서 5분 내지 60분간 열처리한다.In order to improve the change characteristic of the amorphous / crystal structure, the glass transition temperature (Tg) of the first phase change
또한, 상변화 메모리 소자는 기하학적 크기 변화가 소비전력과 크게 연관되므로 용이한 비정질/결정 구조 변화를 위하여 제1 및 제2 상변화 패턴막(203a, 203b)은 각각 300 내지 5000Å의 두께 범위로 형성한다.In addition, in the phase change memory device, since the geometric size change is largely related to the power consumption, the first and second phase change pattern layers 203a and 203b are formed to have a thickness in the range of 300 to 5000Å, respectively, for easy amorphous / crystal structure change. do.
도 3은 본 발명의 다른 일 실시예에 따른 상변화 메모리 소자의 단면도이다.3 is a cross-sectional view of a phase change memory device according to another exemplary embodiment of the present invention.
도 3을 참조하면, 상변화 메모리 소자는 반도체 기판의 소스 및 드레인 역 할을 하는 활성영역인 불순물 확산층(301)에 전기적 플러그 층으로 사용되는 하부전극(302)을 형성한다. 상기 하부전극(302)상에 도 2와 같이 제1 및 제2 상변화 패턴막(303a, 303b)을 차례로 적층하여 형성한 후 전기 신호를 공급하는 상부전극(305)을 형성하여 이루어진다.Referring to FIG. 3, a phase change memory device forms a
상기 하부전극(302)과 상부전극(305)은 금속, 합금, 금속 산화질화물, 도전성 탄소화합물로 이루어질 수 있으며, 바람직하게는 Al, Al-Cu, Al-Cu-Si, Ti, W, Mo, Ta, TiW, Cu, TiN, TiAlN, TiBN, TiSiN, TaN, TaAlN, WN, WBN, WSiN, WAlN, ZrN, ZrSiN, ZrAlN, ZrBN, MoN 등으로 이루어질 수 있다. 즉, 본 발명에서 상기 하부전극(302)은 단순히 전기적 플러그 층의 역할만 하면 되므로 종래의 상변화 메모리소자에서의 하부전극처럼 발열물질이 꼭 포함될 필요는 없으며, 상기 상부전극으로 사용되는 물질을 그대로 이용할 수 있게 된다.The
이상에서 설명한 바와 같이, 본 발명에 의한 상변화 메모리 소자는 열 전도성 하부전극을 생략하여도 비정질/결정 구조 변화가 용이할 뿐만 아니라 펄스 지속시간(Pulse Duration)이 감소되므로 저전력, 고속 상변화 메모리를 구현할 수 있으며, 반도체 장치의 디자인 축소 및 고집적화가 가능하다. 또한, Rreset/Rset이 증가되므로 독출과정시 높은 저항 변화율에 의한 오(誤)판독되는 센스 마진(sense margin)의 신뢰성을 향상시킬 수 있다.As described above, the phase change memory device according to the present invention can easily change the amorphous / crystal structure even if the thermally conductive lower electrode is omitted, and the pulse duration is reduced, so that the low power, high speed phase change memory can be used. It is possible to implement, and to reduce the design and high integration of the semiconductor device. In addition, since Rreset / Rset is increased, reliability of a sense margin that is misread due to a high resistance change rate during the readout process may be improved.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050010427A KR20060089401A (en) | 2005-02-04 | 2005-02-04 | Phase change memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050010427A KR20060089401A (en) | 2005-02-04 | 2005-02-04 | Phase change memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060089401A true KR20060089401A (en) | 2006-08-09 |
Family
ID=37177488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050010427A KR20060089401A (en) | 2005-02-04 | 2005-02-04 | Phase change memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060089401A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100830060B1 (en) * | 2006-12-15 | 2008-05-19 | 한국과학기술연구원 | Phase-change ram and fabrication method thereof |
| KR100985184B1 (en) * | 2008-07-23 | 2010-10-05 | 삼성전자주식회사 | Electric device and the method of forming the same |
| US7884347B2 (en) | 2008-07-17 | 2011-02-08 | Electronics And Telecommunications Research Institute | Phase-change memory device and method of fabricating the same |
| US8049201B2 (en) | 2007-01-30 | 2011-11-01 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of manufacturing the same |
| WO2012138016A1 (en) * | 2011-04-06 | 2012-10-11 | 고려대학교 산학협력단 | Nonvolatile memory device using a threshold voltage switching material and method for manufacturing same |
| US9318700B2 (en) | 2014-06-16 | 2016-04-19 | Samsung Electronics Co., Ltd. | Method of manufacturing a phase change memory device |
-
2005
- 2005-02-04 KR KR1020050010427A patent/KR20060089401A/en not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100830060B1 (en) * | 2006-12-15 | 2008-05-19 | 한국과학기술연구원 | Phase-change ram and fabrication method thereof |
| US8049201B2 (en) | 2007-01-30 | 2011-11-01 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of manufacturing the same |
| US7884347B2 (en) | 2008-07-17 | 2011-02-08 | Electronics And Telecommunications Research Institute | Phase-change memory device and method of fabricating the same |
| KR100985184B1 (en) * | 2008-07-23 | 2010-10-05 | 삼성전자주식회사 | Electric device and the method of forming the same |
| WO2012138016A1 (en) * | 2011-04-06 | 2012-10-11 | 고려대학교 산학협력단 | Nonvolatile memory device using a threshold voltage switching material and method for manufacturing same |
| US8964462B2 (en) | 2011-04-06 | 2015-02-24 | Korea University Research And Business Foundation | Nonvolatile memory device using a threshold voltage switching material and method for manufacturing same |
| US9318700B2 (en) | 2014-06-16 | 2016-04-19 | Samsung Electronics Co., Ltd. | Method of manufacturing a phase change memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10879459B2 (en) | Phase change memory cell with constriction structure | |
| US7254059B2 (en) | Multilevel phase-change memory element and operating method | |
| US6894305B2 (en) | Phase-change memory devices with a self-heater structure | |
| US7768016B2 (en) | Carbon diode array for resistivity changing memories | |
| KR100738092B1 (en) | Method of operating a phase change memory device with multi-bits | |
| US7696503B2 (en) | Multi-level memory cell having phase change element and asymmetrical thermal boundary | |
| KR100564608B1 (en) | Phase-change memory device | |
| US7558100B2 (en) | Phase change memory devices including memory cells having different phase change materials and related methods and systems | |
| US7582889B2 (en) | Electrically rewritable non-volatile memory element and method of manufacturing the same | |
| US8000126B2 (en) | Semiconductor device with recording layer containing indium, germanium, antimony and tellurium | |
| US20060077741A1 (en) | Multilevel phase-change memory, manufacturing and status transferring method thereof | |
| US7232703B2 (en) | Non-volatile memory and the fabrication method | |
| US20060278900A1 (en) | Phase change memory device having an adhesion layer and manufacturing process thereof | |
| US20090289241A1 (en) | Phase change memory devices and fabrication methods thereof | |
| US7528402B2 (en) | Electrically rewritable non-volatile memory element | |
| JP2004274055A (en) | Storage cell for memory element, as well as phase change type memory element and its forming method | |
| JP2007194586A (en) | Nonvolatile memory element, and method of manufacturing same | |
| US20070141786A1 (en) | Method of manufacturing non-volatile memory element | |
| JP4437300B2 (en) | Semiconductor device | |
| KR20060089401A (en) | Phase change memory device | |
| JP5634002B2 (en) | Phase change nonvolatile memory and semiconductor device | |
| US7897954B2 (en) | Dielectric-sandwiched pillar memory device | |
| JP2008016850A (en) | Phase change memory element with doped phase change layer, and method for operating the same | |
| KR101006517B1 (en) | Phase-change memory device and method for manufacturing the same | |
| KR20090001206A (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |