KR20060079243A - Fabrication of conductive metal layer on semiconductor devices - Google Patents
Fabrication of conductive metal layer on semiconductor devices Download PDFInfo
- Publication number
- KR20060079243A KR20060079243A KR20067007524A KR20067007524A KR20060079243A KR 20060079243 A KR20060079243 A KR 20060079243A KR 20067007524 A KR20067007524 A KR 20067007524A KR 20067007524 A KR20067007524 A KR 20067007524A KR 20060079243 A KR20060079243 A KR 20060079243A
- Authority
- KR
- South Korea
- Prior art keywords
- ohmic contact
- layer
- contact layer
- layers
- light emitting
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
본 발명은 반도체 소자 상에 전도성 금속층의 제조에 관한 것이고, 특히, 전적으로는 아니지만, 특히 발광 소자 상의 비교적 두꺼운 전도성 금속층을 도금하는 것에 관한 것이다. 상기 비교적 두꺼운 전도층은 열 전도 및/또는 전기 전도 및/또는 기계적 지지를 위한 것이다.FIELD OF THE INVENTION The present invention relates to the manufacture of conductive metal layers on semiconductor devices, and in particular, but not exclusively, to the plating of relatively thick conductive metal layers on light emitting devices. The relatively thick conductive layer is for thermal conduction and / or electrical conduction and / or mechanical support.
반도체 소자들이 발전함에 따라 소자들의 작업 속도가 상당히 증가하고 전체 크기가 감소하였다. 이것이 반도체 소자들에서 열 축적의 큰 문제를 일으키고 있다. 따라서, 반도체 소자로부터 열을 분산시키는 것을 돕기 위해 방열판들이 사용되고 있다. 이런 방열판들은 보통 반도체 소자와 별도로 제작되고 보통 캡슐화 직전에 반도체 소자에 부착된다.As semiconductor devices have evolved, their working speed has increased significantly and their overall size has decreased. This causes a big problem of heat accumulation in semiconductor devices. Therefore, heat sinks are used to help dissipate heat from the semiconductor device. These heat sinks are usually fabricated separately from the semiconductor device and are usually attached to the semiconductor device just before encapsulation.
반도체 소자들을 제작하는 동안, 특히 배선으로 사용하기 위해 소자들의 표면상에 구리를 전기 도금하기 위한 많은 제안들이 있다.While fabricating semiconductor devices, there are many proposals for electroplating copper on the surface of devices, especially for use as wiring.
대다수의 현재 반도체 소자들은 실리콘(Si), 갈륨비소(AsGa) 및 인듐인(InP)을 기초로 한 반도체 재료들로 제조된다. 이런 전자 및 광전자 소자들과 비교하여, GaN 소자들은 많은 장점이 있다. GaN이 가진 중요한 고유 장점들을 표 1에 요약하 였다:Many current semiconductor devices are made of semiconductor materials based on silicon (Si), gallium arsenide (AsGa) and indium phosphorus (InP). Compared with these electronic and optoelectronic devices, GaN devices have many advantages. Key inherent advantages of GaN are summarized in Table 1:
표 1로부터, GaN은 소정의 반도체들 사이에서 가장 높은 밴드갭(3.4eV)을 갖는 것으로 볼 수 있다. 따라서, GaN은 넓은 밴드갭 반도체 소자로 불린다. 결과적으로, GaN으로 제조된 전자 소자들은 Si 및 GaAs 및 InP 소자들보다 훨씬 높은 전력에서 작동한다.From Table 1, it can be seen that GaN has the highest band gap (3.4 eV) between certain semiconductors. Therefore, GaN is called a wide bandgap semiconductor device. As a result, electronic devices made of GaN operate at much higher power than Si and GaAs and InP devices.
반도체 레이저들의 경우, GaN 레이저들은 비교적 짧은 파장을 가진다. 만일 이런 레이저들이 광 데이터 저장에 사용되는 경우, 파장이 짧을수록 더 높은 용량을 갖게 할 수 있다. GaAs 레이저들은 약 670MB/디스크의 용량을 가진 CD-ROMs의 제조에 사용된다. AlGaInP 레이저들(또한 GaAs를 기초로 함)은 약 4.7GB/디스크의 용량을 가진 최신 DVD 플레이어의 제조에 사용된다. 차세대 DVD 플레이어들에서 GaN 레이저들은 26GB/디스크의 용량을 가질 수 있다.In the case of semiconductor lasers, GaN lasers have a relatively short wavelength. If these lasers are used for optical data storage, the shorter the wavelength, the higher the capacity can be. GaAs lasers are used to make CD-ROMs with a capacity of about 670 MB / disk. AlGaInP lasers (also based on GaAs) are used to make modern DVD players with a capacity of about 4.7 GB / disc. GaN lasers in next generation DVD players can have a capacity of 26GB / disc.
GaN 소자들은 통상적으로 사파이어 기판에 증착된 다중 GaN계 에피택실 층들인 GaN 웨이퍼들로 제조된다. 상기 사파이어 기판은 주로 지름이 2인치이고 에피택실층들을 위한 성장판으로 작용한다. GaN계 재료들(에피택실 막)과 사파이어 사이의 격자 불일치 때문에, 에피택실층들에 결함들이 발생한다. 이런 결함들은 GaN 레이저들과 트랜지스터들에 심각한 문제들을 일으키고 GaN LEDs에 덜 심각한 문제를 일으킨다. GaN devices are typically made of GaN wafers, which are multiple GaN based epitaxy layers deposited on a sapphire substrate. The sapphire substrate is mainly 2 inches in diameter and serves as a growth plate for the epitaxy layers. Due to the lattice mismatch between GaN based materials (epitaxial film) and sapphire, defects occur in the epitaxy layers. These defects cause serious problems for GaN lasers and transistors and less serious problems for GaN LEDs.
에피택실 웨이퍼들을 성장시키는 두 가지 주요 방법들이 있다: 분자빔 에피택시(MBE) 및 금속 유기 화학 증착법(MOCVD). 양자는 널리 사용된다.There are two main ways to grow epitaxy wafers: molecular beam epitaxy (MBE) and metal organic chemical vapor deposition (MOCVD). Both are widely used.
통상적인 제조 공정들은 주로 다음 주요 단계들을 포함한다: 포토리소그래피, 에칭, 유전막 증착, 금속화, 본드 패드 형성, 웨이퍼 조사/검사, 웨이퍼 연마, 웨이퍼 다이싱, 패키지에 칩 본딩, 와이어 본딩 및 신뢰성 검사.Typical fabrication processes mainly include the following main steps: photolithography, etching, dielectric film deposition, metallization, bond pad formation, wafer irradiation / inspection, wafer polishing, wafer dicing, chip bonding to packages, wire bonding and reliability testing .
일단 LEDs를 제조하기 위한 공정들이 전체 웨이퍼 스케일로 완료되면, 웨이퍼를 개개의 LED 칩 또는 다이스로 자르는 것이 필요하다. 사파이어 기판들에 성장된 GaN 웨이퍼들의 경우, "다이싱" 작업은 사파이어가 매우 단단하기 때문에 큰 문제이다. 먼저 상기 사파이어는 약 400마이크론 내지 약 100마이크론으로 균일하게 연마되어야 한다. 연마된 웨이퍼를 다이아몬드 스크라이버로 자르고, 다이아몬드 톱 또는 레이저 그루빙으로 자르고, 다이아몬드 스크라이버로 자른다. 이런 공정들은 생산량을 제한하고, 수율 문제들을 일으키며 고가의 다이아몬드 스크라이버/톱을 소비시킨다. Once the processes for manufacturing the LEDs are completed at the full wafer scale, it is necessary to cut the wafer into individual LED chips or dice. For GaN wafers grown on sapphire substrates, the "dicing" operation is a big problem because sapphire is very hard. First, the sapphire should be uniformly polished from about 400 microns to about 100 microns. The polished wafer is cut with a diamond scriber, cut with a diamond saw or laser grooving, and cut with a diamond scriber. These processes limit production, cause yield problems and consume expensive diamond scribers / saws.
사파이어 기판들 상에 성장된 공지된 LED 칩들은 칩의 상부에 두 개의 와이어 본드를 필요로 한다. 사파이어는 전기 절연체이고 100 마이크론 두께를 통해 전류 전도가 불가능하기 때문에 와이어 본드가 필요하다. 각 와이어 본드 패드는 웨이퍼 영역의 약 10-15%에서 발생하기 때문에, 제 2 와이어 본드는 전도성 기판 상에 성장된 싱글-와이어 본드 LEDs와 비교하여 약 10-15% 정도로 웨이퍼 당 칩의 숫자가 감소한다. 거의 모든 비-GaN LEDs는 전도성 기판들에 성장하고 하나의 와이어 본드를 사용한다. 패키징 회사들의 경우에, 두 개의 와이어 본딩은 패키징 수율을 감소시키고, 하나의 와이어 본딩 공정들의 변형이 필요하고, 칩의 유효 영역을 감소시키고, 와이어 본딩 공정들을 복잡하게 하여 패키징 수율을 감소시킨다.Known LED chips grown on sapphire substrates require two wire bonds on top of the chip. Sapphire is an electrical insulator and wire bonds are needed because it is impossible to conduct current through 100 microns thick. Since each wire bond pad occurs in about 10-15% of the wafer area, the second wire bond reduces the number of chips per wafer by about 10-15% compared to single-wire bond LEDs grown on a conductive substrate. do. Almost all non-GaN LEDs grow on conductive substrates and use one wire bond. In the case of packaging companies, two wire bonding reduces packaging yield, requires modification of one wire bonding process, reduces the effective area of the chip, and complicates the wire bonding processes to reduce packaging yield.
사파이어는 우수한 열 전도체가 아니다. 예를 들어, 300K(실온)에서 사파이어의 열 전도도는 40W/Km이다. 이것은 380W/Km인 구리의 열전도보다 훨씬 적다. 만일 LED 칩들이 사파이어 계면에서 그 패키지에 결합하면, 소자의 활성 영역에서 발생된 열은 패키지/방열판에 도달하기 위해 3 내지 4 마이크론의 GaN과 100 마이크론의 사파이어를 통해 흘러야 한다. 그 결과로, 상기 칩은 성능과 신뢰성 모두에 강한 영향을 미칠 것이다. Sapphire is not a good thermal conductor. For example, at 300K (room temperature), the thermal conductivity of sapphire is 40W / Km. This is much less than the thermal conductivity of copper, which is 380 W / Km. If the LED chips are coupled to the package at the sapphire interface, the heat generated in the active region of the device must flow through 3 to 4 microns of GaN and 100 microns of sapphire to reach the package / heat sink. As a result, the chip will have a strong impact on both performance and reliability.
사파이어 위의 GaN LEDs의 경우, 빛이 발생하는 활성 부위는 사파이어 기판으로부터 약 3-4 마이크론이다.For GaN LEDs on sapphire, the active site where light is generated is about 3-4 microns from the sapphire substrate.
본 발명의 바람직한 형태에 따라, 기판상에 발광 소자를 제조하는 방법이 제공되며, 상기 발광 소자는 다중 에피택실층들 및 기판으로부터 머리 떨어진 에피택실층들 상에 제 1 옴 접촉층을 가진 웨이퍼를 구비하며, 상기 방법은 다음 단계를 포함한다:According to a preferred aspect of the present invention, there is provided a method of manufacturing a light emitting device on a substrate, the light emitting device comprising a wafer having a first ohmic contact layer on multiple epitaxy layers and epitaxial layers away from the substrate. And the method comprises the following steps:
(a) 상기 제 1 옴 접촉층을 열 전도성 금속의 씨드층에 도포하는 단계;(a) applying the first ohmic contact layer to a seed layer of thermally conductive metal;
(b) 씨드층 상에 열 전도성 금속의 비교적 두꺼운 층을 전기도금 하는 단계; 및(b) electroplating a relatively thick layer of thermally conductive metal on the seed layer; And
(c) 상기 기판을 제거하는 단계.(c) removing the substrate.
씨드층을 도포하기 전에, 상기 제 1 옴 접촉층은 접착층으로 코팅될 수 있다. 비교적 두꺼운 층을 전기 도금하기 전에, 씨드층은 포토레지스트 패턴으로 패턴화될 수 있다; 비교적 두꺼운 층은 포토레지스트들 사이에서 전기 도금된다.Before applying the seed layer, the first ohmic contact layer may be coated with an adhesive layer. Before electroplating a relatively thick layer, the seed layer can be patterned into a photoresist pattern; The relatively thick layer is electroplated between the photoresists.
상기 씨드층은 패터닝 없이 및 연속적으로 수행된 패터닝과 함께 전기 도금될 수 있다. 패터닝은 포토레지스트 패터닝하고 그 후에 습식 에칭에 의해 이루어질 수 있다. 선택적으로, 패터닝은 비교적 두꺼운 층의 레이저 빔 마이크로 가공에 의해 이루어질 수 있다.The seed layer may be electroplated without patterning and with patterning performed continuously. Patterning can be done by photoresist patterning and then wet etching. Optionally, patterning can be accomplished by laser beam micromachining of relatively thick layers.
단계 (b)와 (c) 사이에 접착력을 향상시키기 위해 웨이퍼를 어닐링하는 추가 단계가 수행될 수 있다.An additional step of annealing the wafer may be performed to improve adhesion between steps (b) and (c).
바람직하게는, 포토레지스트들은 적어도 50 마이크론의 높이를 가지며, 3 내지 500 마이크론 범위의 두께를 가진다. 더욱 바람직하게는, 포토레지스트들은 300 마이크로미터의 간격을 가진다.Preferably, the photoresists have a height of at least 50 microns and have a thickness in the range of 3 to 500 microns. More preferably, the photoresists have a spacing of 300 micrometers.
비교적 두꺼운 층은 포토레지스트 높이보다 높지 않은 높이일 수 있다. 선택적으로, 전도성 금속층은 포토레지스트보다 높은 높이로 전기 도금되고 뒤이어 연마될 수 있다. 연마(thinning)는 폴리싱(polishing)에 의해 이루어질 수 있다.The relatively thick layer may be at a height not higher than the photoresist height. Optionally, the conductive metal layer can be electroplated to a higher height than the photoresist and subsequently polished. Thinning can be accomplished by polishing.
단계 (c) 후에 전기 접촉을 위해서 제 1 옴 접촉층과 대향하는 에피택실층들의 표면상에 제 2 옴 접촉층을 형성하는 추가 단계를 포함할 수 있다. 상기 제 2 옴 접촉층은 불투명, 투명 및 반투명 중 하나일 수 있고 패턴이 없거나 패턴이 있을 수 있다. 옴 접촉 형성과 후속 공정 단계들이 뒤이어 수행될 수 있다. 상기 후속 공정 단계들은 와이어 본드 패드의 증착을 포함할 수 있다. 노광된 에피택실층은 그 위에 제 2 접촉층이 증착되기 전에 세척되고 식각될 수 있다. 상기 제 2 접촉층은 에피택실층들의 전지역을 덮지 못할 수 있다.And after step (c) an additional step of forming a second ohmic contact layer on the surface of the epitaxial layers facing the first ohmic contact layer for electrical contact. The second ohmic contact layer may be one of opaque, transparent, and translucent and may have no pattern or have a pattern. Ohmic contact formation and subsequent process steps may be performed subsequently. The subsequent process steps may include the deposition of a wire bond pad. The exposed epitaxy layer can be cleaned and etched before the second contact layer is deposited thereon. The second contact layer may not cover the entire area of the epitaxy layers.
발광 소자들은 웨이퍼 상에서 검사될 수 있고 웨이퍼는 뒤이어 개개의 소자들로 분리될 수 있다.The light emitting devices can be inspected on the wafer and the wafer can subsequently be separated into individual devices.
발광 소자들은 랩핑, 폴리싱 및 다이싱의 하나 이상이 없이 제작될 수 있다.The light emitting elements can be fabricated without one or more of lapping, polishing and dicing.
상기 제 1 옴 접촉층들은 에피택실층들의 p-형 층들에 형성될 수 있고; 제 2 접촉층들은 오믹(ohmic)일 수 있고 에피택실층들의 n-형 층들에 형성될 수 있다.The first ohmic contact layers may be formed in p-type layers of epitaxy layers; The second contact layers can be ohmic and can be formed in the n-type layers of epitaxy layers.
단계 (c) 후에, 유전막들이 상기 에피택실층들에 증착될 수 있다. 개구들은 유전막들 및 제 2 옴 접촉층 및 에피택실층들에 증착된 본드 패드들에 형성될 수 있다. 선택적으로, 단계 (c) 후에, 에피택실층들 상의 열 전도성 금속(또는 다른 재료)의 전기 도금이 수행될 수 있다.After step (c), dielectric films may be deposited on the epitaxy layers. Openings may be formed in the dielectric films and bond pads deposited in the second ohmic contact layer and epitaxy layers. Optionally, after step (c), electroplating of the thermally conductive metal (or other material) on the epitaxy layers can be performed.
또한 본 발명은 상기 방법에 의해 제조된 발광 소자에 관한 것이다. 상기 발광 소자는 발광 다이오드 또는 레이저 다이오드일 수 있다.The present invention also relates to a light emitting device produced by the above method. The light emitting device may be a light emitting diode or a laser diode.
다른 태양에서, 본 발명은 에피택실층들, 에피택실층들의 제 1 표면상에 제 1 옴 접촉층, 제 1 옴 접촉층 상에 열 전도성 금속의 비교적 두꺼운 층 및 에피택실층들의 제 2 표면상에 제 2 옴 접촉층을 포함하는 발광 소자를 제공하며; 상기 비교적 두꺼운 층은 전기도금에 의해 도포된다. In another aspect, the present invention relates to epitaxy layers, a first ohmic contact layer on the first surface of the epitaxy layers, a relatively thick layer of thermally conductive metal on the first ohmic contact layer, and a second surface of the epitaxy layers. Providing a light emitting device comprising: a second ohmic contact layer; The relatively thick layer is applied by electroplating.
제 1 옴 접촉층과 비교적 두꺼운 층 사이의 제 1 옴 접촉층 상에 접착층이 있을 수 있다.There may be an adhesive layer on the first ohmic contact layer between the first ohmic contact layer and the relatively thick layer.
상기 비교적 두꺼운 층은 적어도 50 마이크로미터 두께일 수 있고; 제 2 옴 접촉층은 3 내지 500 나노미터 범위의 박층일 수 있다. 상기 제 2 옴 접촉층은 투명, 반투명 또는 불투명일 수 있고; 본딩 패드들을 포함할 수 있다.The relatively thick layer may be at least 50 microns thick; The second ohmic contact layer can be a thin layer in the range of 3 to 500 nanometers. The second ohmic contact layer can be transparent, translucent or opaque; It may include bonding pads.
본 발명의 모든 형태의 경우, 열 전도성 금속은 구리일 수 있다. 접착층에 도포된 열 전도성 금속의 씨드층이 있을 수 있다.For all forms of the invention, the thermally conductive metal can be copper. There may be a seed layer of thermally conductive metal applied to the adhesive layer.
빛 출력을 향상시키기 위해서, 에피택실층들과의 계면에서, 제 1 옴 접촉층은 거울로 작용할 수 있다. 제 1 옴 접촉층들을 통과하는 임의의 빛은 상기 접착층에 의해 반사될 수 있다. To improve light output, at the interface with the epitaxy layers, the first ohmic contact layer can act as a mirror. Any light passing through the first ohmic contact layers can be reflected by the adhesive layer.
상기 발광 소자는 발광 다이오드 및 레이저 다이오드 중 하나일 수 있다.The light emitting device may be one of a light emitting diode and a laser diode.
또 다른 형태에서, 에피택실층들, 에피택실층들의 제 1 표면상에 제 1 옴 접촉층, 제 1 옴 접촉층 상에 접착층, 및 접착층 상에 열 전도성 금속의 씨드층을 포함하는 발광 소자가 제공되고, 상기 에피택실층과의 계면에서, 상기 제 1 옴 접촉층은 거울로 작용한다.In another form, there is provided a light emitting device comprising epitaxy layers, a first ohmic contact layer on the first surface of the epitaxy layers, an adhesive layer on the first ohmic contact layer, and a seed layer of thermally conductive metal on the adhesive layer. And at the interface with the epitaxy layer, the first ohmic contact layer acts as a mirror.
씨드층 상의 열 전도성 금속의 비교적 두꺼운 층이 더 포함될 수 있다.A relatively thick layer of thermally conductive metal on the seed layer may further be included.
제 2 옴 접촉층은 에피택실층들의 제 2 표면상에 제공될 수 있으며; 제 2 옴 접촉층은 3 내지 500 나노미터 범위의 박층일 수 있다. 상기 제 2 옴 접촉층은 본딩 패드를 포함할 수 있고; 불투명, 투명 및 반투명 중 하나일 수 있다.A second ohmic contact layer may be provided on the second surface of the epitaxy layers; The second ohmic contact layer can be a thin layer in the range of 3 to 500 nanometers. The second ohmic contact layer may comprise a bonding pad; It can be one of opaque, transparent and translucent.
상기 열 전도성 금속은 구리를 포함할 수 있고; 상기 에피택실층들은 GaN계 층들을 포함할 수 있다.The thermally conductive metal may comprise copper; The epitaxy layers may include GaN based layers.
두 번째 형태에서, 본 발명은 발광 소자의 제조 방법을 제공하며, 상기 방법은 다음 단계를 포함한다:In a second aspect, the present invention provides a method of manufacturing a light emitting device, the method comprising the following steps:
(a) 다중 GaN계 에피택실층들을 포함하는 웨이퍼를 구비한 기판상에, 웨이퍼의 제 1 표면상의 제 1 옴 접촉층을 형성하는 단계;(a) forming a first ohmic contact layer on a first surface of the wafer, on a substrate having a wafer comprising multiple GaN based epitaxy layers;
(b) 상기 웨이퍼로부터 상기 기판을 제거하는 단계; 및 (b) removing the substrate from the wafer; And
(c) 제 2 옴 접촉층 상에 형성된 본딩 패드들을 구비한 제 2 옴 접촉층을 상기 웨이퍼의 제 2 표면상에 형성하는 단계.(c) forming a second ohmic contact layer on the second surface of the wafer with bonding pads formed on the second ohmic contact layer.
상기 제 2 옴 접촉층은 발광을 위한 것일 수 있으며; 불투명, 투명, 또는 반투명일 수 있다. 상기 제 2 옴 접촉층은 패턴이 없거나 패턴이 있을 수 있다.The second ohmic contact layer may be for emitting light; It may be opaque, transparent, or translucent. The second ohmic contact layer may have no pattern or may have a pattern.
마지막 형태에서, 상기 방법으로 제조된 발광 소자가 제공된다.In the last aspect, there is provided a light emitting device manufactured by the above method.
본 발명을 더욱 잘 이해하고 실제 효과를 쉽게 나타내기 위해서 본 발명의 바람직한 실시예인 제한되지 않는 실시예에 의해 기술되며, 상세한 설명은 첨부된 도면들을 참조하여 기술될 것이다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the present invention and to easily show the actual effects, the present invention will be described by way of non-limiting embodiment, which is a preferred embodiment of the present invention.
도 1은 제조 공정의 제 1 단계에서의 발광 소자의 개략도이다;1 is a schematic view of a light emitting element in a first step of a manufacturing process;
도 2는 제조 공정의 제 2 단계에서의 도 1의 발광 소자의 개략도이다;2 is a schematic view of the light emitting device of FIG. 1 in a second step of the manufacturing process;
도 3은 제조 공정의 제 3 단계에서의 도 1의 발광 소자의 개략도이다;3 is a schematic view of the light emitting device of FIG. 1 in a third step of the manufacturing process;
도 4는 제조 공정의 제 4 단계에서의 도 1의 발광 소자의 개략도이다;4 is a schematic view of the light emitting device of FIG. 1 in a fourth step of the manufacturing process;
도 5는 제조 공정의 제 5 단계에서의 도 1의 발광 소자의 개략도이다;5 is a schematic view of the light emitting device of FIG. 1 in a fifth step of the manufacturing process;
도 6은 제조 공정의 제 6 단계에서의 도 1의 발광 소자의 개략도이다;6 is a schematic view of the light emitting device of FIG. 1 in a sixth step of the manufacturing process;
도 7은 제조 공정의 제 7 단계에서의 도 1의 발광 소자의 개략도이다; 및 7 is a schematic view of the light emitting device of FIG. 1 in a seventh step of the manufacturing process; And
도 8은 공정의 흐름도이다.8 is a flow chart of the process.
다음 설명의 경우에, 괄호 안의 참조번호는 도 8의 공정 단계를 의미한다.In the following description, reference numerals in parentheses denote the process steps of FIG. 8.
도 1을 참조하면, 공정에서 제 1 단계 - 웨이퍼(10)의 p-형 표면상의 금속화-가 도시되어 있다.Referring to FIG. 1, a first step in the process—metallization on the p-type surface of the
상기 웨이퍼(10)는 기판과 그 위에 다중 에피택실층들(14)의 적층을 가진 에피택실 웨이퍼이다. 예를 들어, 상기 기판(12)은 사파이어, GaAs, InP, Si 등일 수 있다. 이제부터는 사파이어 기판(12) 상에 GaN 층(들)을 구비한 GaN 샘플이 예로 사용될 것이다. 상기 에피택실층들(14)(종종 에피레이어로 불림)은 다중 층들의 적층이고, 아랫 부분(16)(기판상에 먼저 형성됨)은 주로 n-형 층들이며 윗 부분(18)은 주로 p-형 층들이다. The
GaN 층들(14) 위는 다중 금속층들을 구비한 옴 접촉층(20)이다. 옴 접촉층(20)에 접착층(22) 및 예를 들어, 구리와 같은 열 전도성 금속의 박막 구리 씨드층(24)(도 2)(단계 88)이 첨가된다. 또한 상기 열 전도성 금속은 전기 전도성인 것이 바람직하다. 접착층들의 적층은 형성된 후에 어닐링될 수 있다.Above GaN layers 14 is an
상기 옴 층(20)은 반도체 표면상에 증착되고 어닐링된 다중층들의 적층일 수 있다. 상기 옴 층은 원래 웨이퍼의 일부가 아닐 수 있다. GaN, GaA 및 InP 소자들의 경우에, 상기 에피택실 웨이퍼는 종종 n-형과 p-형 반도체들 사이에 삽입된 활성 부위를 포함한다. 대부분의 경우에 상부층은 p-형이다. 실리콘 소자들의 경우에, 에피택실층들이 사용되지 않을 수 있고, 단지 웨이퍼만 사용될 수 있다.The
도 3에 도시된 대로, 표준 포토리소그래피(89)를 사용하여, 박막 구리 씨드 층(24)은 비교적 두꺼운 포토레지스트(26)로 패턴화된다. 상기 포토레지스트 패턴들(26)은 적어도 50 마이크로미터, 바람직하게는 50 내지 300 마이크로미터 범위, 더욱 바람직하게는 200 마이크로미터의 높이; 약 3 내지 500 마이크로미터의 두께를 갖는 것이 바람직하다. 상기 포토레지스트 패턴들은 최종 칩들의 디자인에 따라 약 300 마이크론의 간격으로 서로 분리되는 것이 바람직하다. 실제로 패턴은 소자 디자인에 따라 결정된다.As shown in FIG. 3, using
구리의 패턴화된 층(28)은 기판의 일부를 형성하는 방열판을 형성하기 위해 포토레지스트들(26) 사이의 층(24)(90) 위에 전기 도금된다. 상기 구리층(28)은 포토레지스트(26)의 높이보다 높지 않은 높이가 바람직하고 따라서 포토레지스트(26)의 높이와 동일하거나 더 낮은 높이이다. 그러나, 구리층(28)은 포토레지스트(26)의 높이보다 높은 높이일 수 있다. 이런 경우에, 상기 구리층(28)은 그 후에 포토레지스트(26)의 높이보다 높지 않은 높이로 연마될 수 있다. 연마는 폴리싱 또는 습식 에칭에 의해 이루어질 수 있다. 상기 포토레지스트들(26)은 구리 도금 후에 제거될 수 있거나 제거되지 않을 수 있다. 제거는, 예를 들어, 레지스트 제거 용액 내의 수지와 같은 표준이며 공지된 방법 또는 플라즈마 에이킹(plasma aching)에 의해 이루어질 수 있다.
소자 디자인에 따라서, 에피택실층들(14)의 처리는 클리닝(80), 리소그래피(81), 에칭(82), 소자 분리(83), 패시베이션(84), 금속화(85), 열처리(86) 등과 같은 표준 처리 기술들을 사용한 후에 일어난다(도 4). 그런 후에 웨이퍼(10)는 접착력을 향상시키기 위해서 어닐링(87) 된다. Depending on the device design, the treatment of
상기 에피택실 층(14)은 주로 최초 기판(12) 상의 n-형 층들(16); 옴층(20), 접착층(22) 및 구리 씨드층(24) 및 전기 도금된 두꺼운 구리층(28)으로 덮인 최초 상부 표면(18) 상의 p-형 층들로 제조된다.The
도 5에서, 최초 기판층(12)은, 예를 들어, 켈리 방법[M.K. Kelly, O. Ambacher, R. Dimitrov, R. Handschuh, and M. Stutzmann, phys. stat. sol.(a) 159, R3(1997)]을 사용하여 제거(91) 된다. 또한 상기 기판은 폴리싱 또는 습식 에칭에 의해 제거될 수 있다. In FIG. 5, the
도 6은 두 번째 단계이고 특히 제 2 옴 접촉층(30)이 발광을 위해 에피택실층들(14) 밑에 첨가되는 발광 다이오드들과 관련이 있다. 또한 본딩 패드들(32)이 첨가된다. 상기 제 2 옴 접촉층(30)은 투명 또는 반투명인 것이 바람직하다. 본딩 패드는 박층이 더욱 바람직하고 3 내지 50 nm 두께의 범위일 수 있다.FIG. 6 is a second step and in particular relates to light emitting diodes in which a second
제 2 옴 접촉층(30)을 첨가하기 전에, 공지된 사전 처리들이 수행될 수 있다. 예를 들어, 포토리소그래피(92, 93), 건식 에칭(94, 95) 및 포토리소그래피(96)일 수 있다.Before adding the second
어닐링(98)은 제 2 옴 접촉층(30)의 증착 후에 일어날 수 있다.
그런 후에 칩들/다이스들을 공지되고 표준인 방법에 의해 검사(99)한다. 그런 후에 기판을 랩핑/폴리싱 없이 그리고 다이싱 없이 상기 칩들/다이스들을 개개의 소자들/칩들(1 및 2)로 분리(100)(도 7)할 수 있다. 패키징은 표준이고 공지된 방법을 사용한다. The chips / dices are then inspected 99 by a known and standard method. The substrate can then be separated 100 (FIG. 7) into individual devices /
에피택실층(14)의 상부 표면은 활성 부위로부터 약 0.1 내지 2.0 마이크론 범위, 바람직하게는 약 0.3 마이크론이다. 이런 구조에서 활성층/소자층은 비교적 두꺼운 구리 패드(28)와 근접하기 때문에, 열 제거 속도는 향상된다.The upper surface of the
부가적으로 또는 선택적으로, 비교적 두꺼운 층(28)은 칩을 위한 기계적 지지체를 제공하는데 사용될 수 있다. 상기 두꺼운 층은 발광 소자 칩의 활성 부위로부터 열을 제거하기 위한 통로를 제공하는데 사용될 수 있고 전기적 연결을 위해 사용될 수 있다.Additionally or alternatively, relatively
상기 도금 단계는 웨이퍼 수준(즉, 다이스 작업 전)에서 수행되며 한 번에 여러 웨이퍼를 위해 수행될 수 있다.The plating step is performed at the wafer level (ie, before the dice operation) and can be performed for several wafers at one time.
GaN 레이저 다이오드들의 제조는 GaN LEDs의 제조와 유사하나, 더 많은 단계들이 포함될 수 있다. 한 가지 차이점은 GaN 레이저 다이오드들은 제조하는 동안 거울 형성을 필요로 한다는 것이다. 기판으로서 사파이어가 없는 방법과 비교하여 기판으로서 사파이어를 사용하면, 거울 형성이 훨씬 더 어렵고 거울의 품질은 일반적으로 나빠진다.The fabrication of GaN laser diodes is similar to the fabrication of GaN LEDs, but more steps may be included. One difference is that GaN laser diodes require mirror formation during manufacturing. When sapphire is used as the substrate compared to the method without sapphire as the substrate, mirror formation is much more difficult and the quality of the mirror is generally poor.
사파이어가 제거된 후에, 상기 레이저는 더 우수한 성능을 가질 것이다. 전형적인 GaN 레이저 에피택실 웨이퍼 구조의 예는 표 2에 도시된다.After sapphire is removed, the laser will have better performance. Examples of typical GaN laser epitaxy wafer structures are shown in Table 2.
표준 상업용 GaN LEDs의 경우, 반도체에서 발생된 약 5% 빛이 방출된다. 비-GaN LEDs(특히 GaN이 아닌 AlGalnP를 기초로 한 레드 LEDs) 내의 칩으로부터 많은 빛을 끌어내기 위해 다양한 방법들이 개발되고 있다.For standard commercial GaN LEDs, about 5% of the light emitted by the semiconductor is emitted. Various methods are being developed to draw a lot of light from chips in non-GaN LEDs (especially red LEDs based on AlGalnP rather than GaN).
금속이고 비교적 부드러운 제 1 옴 접촉층(20)은 매우 빛나기 때문에 빛을 매우 잘 반사시킨다. 에피택실층들(14)과의 계면에서, 제 1 옴 접촉층(20)은 빛 생산량을 향상시키는 반사면 또는 거울로 작용한다.The metal and relatively soft first
비록 구리를 참조하였지만, 임의의 다른 도금가능한 재료는 도전성 및/또는 열 전도성인 경우 또는 발광 소자를 위한 기계적 지지체를 제공하는 경우에 사용될 수 있다.Although copper has been referenced, any other plateable material can be used when it is conductive and / or thermally conductive or when providing a mechanical support for a light emitting device.
상기한 상세한 설명에서 본 발명의 바람직한 형태를 기술하였지만, 당업자는 디자인, 구조 또는 작동의 많은 변화 또는 변형은 본 발명을 벗어나지 않으며 가해질 수 있다는 것을 알 것이다.Although the preferred form of the invention has been described in the foregoing detailed description, those skilled in the art will recognize that many changes or modifications in design, structure or operation may be made without departing from the invention.
본 발명의 내용 중에 있음In the context of the present invention
Claims (51)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20067007524A KR20060079243A (en) | 2006-04-19 | 2003-09-19 | Fabrication of conductive metal layer on semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20067007524A KR20060079243A (en) | 2006-04-19 | 2003-09-19 | Fabrication of conductive metal layer on semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060079243A true KR20060079243A (en) | 2006-07-05 |
Family
ID=37170919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20067007524A KR20060079243A (en) | 2006-04-19 | 2003-09-19 | Fabrication of conductive metal layer on semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060079243A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012060619A3 (en) * | 2010-11-03 | 2012-08-02 | (주)버티클 | Semiconductor device and a manufacturing method thereof |
| KR101225627B1 (en) * | 2012-08-02 | 2013-01-24 | (주)버티클 | Semiconductor devices and fabrication method thereof |
-
2003
- 2003-09-19 KR KR20067007524A patent/KR20060079243A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012060619A3 (en) * | 2010-11-03 | 2012-08-02 | (주)버티클 | Semiconductor device and a manufacturing method thereof |
| KR101249924B1 (en) * | 2010-11-03 | 2013-04-03 | (주)버티클 | Semiconductor devices and fabrication method thereof |
| KR101225627B1 (en) * | 2012-08-02 | 2013-01-24 | (주)버티클 | Semiconductor devices and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7763477B2 (en) | Fabrication of semiconductor devices | |
| US8034643B2 (en) | Method for fabrication of a semiconductor device | |
| US20080210970A1 (en) | Fabrication of Conductive Metal Layer on Semiconductor Devices | |
| US7501299B2 (en) | Method for controlling the structure and surface qualities of a thin film and product produced thereby | |
| KR100921457B1 (en) | LED Having Vertical Structure and Method Of Manufacturing The Same | |
| KR101786558B1 (en) | Passivation for a semiconductor light emitting device | |
| US8309377B2 (en) | Fabrication of reflective layer on semiconductor light emitting devices | |
| KR20090104931A (en) | Integrated large-area vertical structured group 3 nitride-based light emitting diode and its methods | |
| US20090053845A1 (en) | Method For Controlling The Structure And Surface Qualities Of A Thin Film And Product Produced Thereby | |
| US9472714B2 (en) | Dicing-free LED fabrication | |
| KR20090105462A (en) | Vertical structured group 3 nitride-based light emitting diode and its fabrication methods | |
| US8507367B2 (en) | Separation of semiconductor devices | |
| US8426292B2 (en) | Process for sapphire substrate separation by laser | |
| KR20060079243A (en) | Fabrication of conductive metal layer on semiconductor devices | |
| KR20060079242A (en) | Fabrication of semiconductor devices | |
| CN101335321B (en) | Method for manufacturing light emitting device | |
| CN115485854A (en) | Method for removing device using epitaxial lateral overgrowth technique | |
| KR20060134489A (en) | Gan-based optical diode and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |