KR20060078181A - Silicon-controlled rectifier esd protection circuit - Google Patents
Silicon-controlled rectifier esd protection circuit Download PDFInfo
- Publication number
- KR20060078181A KR20060078181A KR1020040116891A KR20040116891A KR20060078181A KR 20060078181 A KR20060078181 A KR 20060078181A KR 1020040116891 A KR1020040116891 A KR 1020040116891A KR 20040116891 A KR20040116891 A KR 20040116891A KR 20060078181 A KR20060078181 A KR 20060078181A
- Authority
- KR
- South Korea
- Prior art keywords
- ggnmos
- ggscr
- protection circuit
- well
- trigger
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 8
- 239000010703 silicon Substances 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 230000003068 static effect Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 8
- 239000002184 metal Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체-제어 정류기 정전 방전 보호회로에 관한 것이다.The present invention relates to a semiconductor-controlled rectifier static discharge protection circuit.
본 발명의 반도체-제어 정류기 정전 방전 보호회로는 반도체 소자의 정전 방전 보호회로에 있어서, 실리콘 기판상에 형성된 P-well, 소오스, 게이트, 드레인 및 그라운드를 포함하여 구성된 trigger GGNMOS; 실리콘 기판상에 형성된 anode, cathode, P-well, N-well, 그라운드를 포함하여 구성된 GGSCR; 상기 GGSCR의 그라운드와 전기적으로 접속된 그라운드 준위(VSS); 상기 trigger GGNMOS의 그라운드와 상기 GGSCR의 P-well을 접속하는 도전성 라인; 및 상기 trigger GGNMOS의 드레인과 상기 GGSCR의 anode를 접속하며 도전성 라인으로 연결되는 Pad를 포함하여 구성됨에 기술적 특징이 있다.The semiconductor-controlled rectifier static discharge protection circuit of the present invention is a static discharge protection circuit of a semiconductor device, comprising: a trigger GGNMOS including a P-well, a source, a gate, a drain, and a ground formed on a silicon substrate; A GGSCR comprising an anode, a cathode, a P-well, an N-well, and a ground formed on a silicon substrate; A ground level (VSS) electrically connected to the ground of the GGSCR; A conductive line connecting the ground of the trigger GGNMOS and the P-well of the GGSCR; And a pad connecting the drain of the trigger GGNMOS and the anode of the GGSCR and connected to a conductive line.
따라서, 본 발명의 반도체-제어 정류기 정전 방전 보호회로는 한 개의 Trigger GGNMOS와 GGSCR을 이용하여 ladder 구조의 GGNMOS와 비슷한 Trigger 전압를 가지며 보다 적은 면적을 차지하는 정전 방전 보호회로를 구성할 수 있는 효과가 있다.Therefore, the semiconductor-controlled rectifier static discharge protection circuit of the present invention has an effect of configuring a static discharge protection circuit having a smaller trigger area and having a trigger voltage similar to that of the GGNMOS of the ladder structure by using one trigger GGNMOS and GGSCR.
GGNMOS, GGSCR, ESD, SCR, 정전 방전 보호회로GGNMOS, GGSCR, ESD, SCR, Static Discharge Protection Circuits
Description
도 1은 종래의 정전 방전 보호회로의 구성도.1 is a block diagram of a conventional electrostatic discharge protection circuit.
도 2는 본 발명의 SCR 정전 방전 보호회로의 구성도.2 is a block diagram of an SCR electrostatic discharge protection circuit of the present invention.
<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>
101. 소자분리층 102. 그라운드 101.
103. 드레인 104. anode 103.Drain 104.anode
본 발명은 반도체-제어 정류기 정전 방전 보호회로에 관한 것으로, 보다 자세하게는 GGNMOS(Gate ground NMOS) trigger를 이용하여 낮은 전압에서 반도체-제어 정류기(SCR: Silicon controlled rectifier)를 구동함으로써 정전 방전(ESD : Electrostatic discharge) 보호회로의 면적을 감소시키는 반도체-제어 정류기 정전 방전 보호회로 에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor-controlled rectifier electrostatic discharge protection circuit, and more particularly, by driving a semiconductor controlled rectifier (SCR) at a low voltage using a gate ground NMOS (GGNMOS) trigger. Electrostatic discharge) A semiconductor-controlled rectifier electrostatic discharge protection circuit for reducing the area of the protection circuit.
정전 방전(ESD)으로 인해 매우 큰 전압이 반도체 소자로 인가될 때 소자에서는 접합 브레이크다운(junction breakdown), 유전체 브레이크다운(dielectric breakdown), 메탈 용융(metal melting) 등의 치명적인 파괴가 발생되고, 그것에 의해 상대적으로 작은 전압이 인가될 때 소자의 동작 수명(operating life) 감소 및 성능 저하가 야기된다. 반도체 소자들의 크기(dimension)들이 더 작아짐에 따라서, 상기 소자들은 정전 방전에 의한 손상(damage)을 더 쉽게 받기 때문에, 소자의 제조로부터 그것의 사용에 이르기까지 정전 방전 등에 의해 발생되는 과도 전압으로부터 반도체 소자를 보호하기 위한 광범하고도 다각적인 연구가 진행되고 있다.When a very large voltage is applied to a semiconductor device due to electrostatic discharge (ESD), the device causes fatal breakdown such as junction breakdown, dielectric breakdown, metal melting, and the like. This results in a reduction in operating life and degradation of the device when relatively small voltages are applied. As the dimensions of the semiconductor devices become smaller, the devices are more susceptible to damage from electrostatic discharge, and therefore, semiconductors from transient voltages generated by electrostatic discharge, etc., from the manufacture of the device to its use, etc. Extensive and diversified research is underway to protect devices.
정전 방전으로 인한 어떤 소자의 파괴 정도(a degree of failure)는 그 소자의 특성 및 기능, 제조 공정, 디자인 룰(design rule), 패키지 형태(package type) 등에 따라 좌우된다. 예를 들어, CMOS 소자에서, N-도전 채널형 (conducting channel type) MOSFET(이하, 'NMOS 트랜지스터'라 함)는 P-도전 채널형 MOSFET(이하, 'PMOS 트랜지스터'라 함)에 비해 정전 방전에 의한 더 쉽게 손상을 받는다. 이는 NMOS 트랜지스터의 트리거 전압(trigger voltage) 및 홀딩 전압(holding voltage)이 다이오드(diode), PMOS 트랜지스터, NPN 및 PNP 기생 바이폴라 접합 트랜지스터(parasitic bipolar junction transistor)들의 브레이크다운 전압(breakdown voltage)들보다 낮기 때문이다.The degree of failure of a device due to electrostatic discharge depends on the device's characteristics and function, manufacturing process, design rules, package type, and the like. For example, in CMOS devices, an N-conducting channel type MOSFET (hereinafter referred to as an 'NMOS transistor') is an electrostatic discharge compared to a P-conducting channel type MOSFET (hereinafter referred to as a 'PMOS transistor'). Is more easily damaged by. This is because the trigger voltage and holding voltage of the NMOS transistors are lower than the breakdown voltages of diodes, PMOS transistors, NPNs, and PNP parasitic bipolar junction transistors. Because.
잘 알려져 있는 바와 같이, CMOS 소자용 ESD 보호 소자로서는 다이오드가 가장 먼저 사용되었다. 특히, 다이오드는 CMOS 소자의 입력 단자에서의 과도 전압을 클램핑(clamping)하여 상기 소자의 게이트 산화막들을 보호하는 데 효과적으로 사용되었다. 그러나, 다이오드는 큰 역방향 동적 저항(reverse-biased dynamic resistance)을 갖기 때문에 CMOS 소자의 출력 단자에서의 정전 방전 등에 의한 큰 전류를 빠르게 우회(shunting)시키는 데는 비효율적이다.As is well known, diodes were first used as ESD protection elements for CMOS devices. In particular, diodes have been used effectively to protect the gate oxide films of the device by clamping the transient voltage at the input terminal of the CMOS device. However, since the diode has a large reverse-biased dynamic resistance, it is inefficient in quickly shunting a large current due to electrostatic discharge or the like at the output terminal of the CMOS element.
따라서, 다이오드 보호 소자들 대신에, 작은 역방향 동적 저항과 스냅-백(snap-back) 특성을 갖는 기생 전계효과 트랜지스터(Parastic field effect transistor)들 및 NMOS 트랜지스터들이 사용되어 왔다. 특히, NMOS 트랜지스터는 브레이크다운 전류(breakdown current)가 매우 크기 때문에 ESD 보호 소자로서 널리 사용되어 왔다. 그러나, 이런 보호 소자들 각각은 우수한 보호 특성을 가짐에도 불구하고 다이오드 소자에 비해 칩 상에서 지나치게 큰 면적을 차지한다.Thus, instead of diode protection elements, parasitic field effect transistors and NMOS transistors with small reverse dynamic resistance and snap-back characteristics have been used. In particular, NMOS transistors have been widely used as ESD protection devices because of their very high breakdown current. However, each of these protection elements occupies an excessively large area on a chip as compared to diode devices, despite having excellent protection characteristics.
위에 기술된 문제들을 해결하기 위해, SCR(silicon controlled rectifier) 보호 기술들이 제안되었다. 그들 중 한가지는 CMOS 소자의 제조 과정에서 자연스럽게 형성되는 기생 SCR을 이용하는 기술이다. CMOS 소자의 기생 SCR은 아주 작은 동적 저항을 가지나, 상기 SCR 소자는 웰들 간의 브레이크다운 전압에 의해서 트리거(trigger)된다. 이와 같이, CMOS 소자의 기생 SCR은 정전 방전 및 그밖의 원인들에 의해 생긴 전류를 우회시킬 수 있는 충분한 능력을 가짐에도 불구하고 상기 SCR은 너무 큰 트리거링 전압(triggering)을 갖기 때문에 그것을 그대로 과도 전압으로부터 CMOS 소자를 보호하기 위한 회로로서 사용하는 것은 부적합하였다. In order to solve the problems described above, silicon controlled rectifier (SCR) protection techniques have been proposed. One of them is the use of parasitic SCRs that are naturally formed during the fabrication of CMOS devices. The parasitic SCR of a CMOS device has a very small dynamic resistance, but the SCR device is triggered by the breakdown voltage between the wells. As such, although parasitic SCRs in CMOS devices have sufficient ability to bypass currents caused by electrostatic discharges and other causes, the SCRs have too large triggering voltages, so they are kept from transient voltages as they are. It was inappropriate to use it as a circuit for protecting a CMOS element.
ESD 보호 회로 시 보다 빠른 ESD 보호회로의 동작과 적은 면적을 이용 하는 것이 관건이다. 보다 빠른 동작은 Chip의 안전성을 높일 수 있고, 보다 적은 면적 은 한 Wafer 안에서 보다 많은 Chip을 양산 할 수 있기 때문이다. 이러한 문제점을 해결하기 위한 종래의 ESD 보호회로의 구조는 GGNMOS(Gate ground NMOS)를 ladder 구조로 만들어 구성한 형태이다. In ESD protection circuits, it is important to use faster ESD protection circuits and use less area. Faster operation can increase chip safety, and smaller area can produce more chips in one wafer. The structure of the conventional ESD protection circuit to solve this problem is formed by forming a GGNMOS (Gate ground NMOS) in a ladder structure.
도 1은 종래의 정전 방전 보호회로의 구성도이다. 도 1을 살펴보면, 다수 개의 GGNMOS가 사다리 구조(ladder structure) 형태로 그라운드 전위(VSS)와 Pad를 통해 서로 연결되어 있다. 즉, 일측은 P-well 상에 고농도로 도핑된 P+ 영역 상의 금속층 위에 형성된 pick-up ground를 통해 VSS에 서로 연결되어 있으며, 타측은 P-well 상에 형성된 드레인 영역 상의 금속층 위에 형성된 드레인을 통해 Pad와 서로 연결되어 있다.1 is a configuration diagram of a conventional static discharge protection circuit. Referring to FIG. 1, a plurality of GGNMOS are connected to each other through a ground potential V SS and a pad in the form of a ladder structure. That is, one side is connected to each other to V SS through a pick-up ground formed on a metal layer on the P + region heavily doped on the P-well, and the other side is connected to a drain formed on the metal layer on the drain region formed on the P-well. It is connected to Pad.
상기와 같은 일반적인 GGNMOS 구조의 ESD 보호회로는 GGNMOS 여러 개를 병렬로 구성 하는데, ESD 보호회로의 width가 300um가 필요 하다면 width 30um의 GGNMOS 10개를 병렬로 구성 하여 사다리 구조로 만들기 때문에 많은 면적을 차지 하게 되는 단점이 있었다.ESD protection circuit of general GGNMOS structure as above is composed of several GGNMOS in parallel. If the width of ESD protection circuit needs 300um, 10 GGNMOS of 30um width is formed in parallel to make a ladder structure, thus occupying a large area. There was a downside to being done.
본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 한 개의 Trigger GGNMOS와 GGSCR을 이용하여 ladder 구조의 GGNMOS와 비슷한 Trigger 전압를 가지며 보다 적은 면적을 차지하도록 하는 반도체-제어 정류기 정전 방전 보호회로를 제공함에 본 발명의 목적이 있다.
The present invention is to solve the above disadvantages and problems of the prior art, using a single trigger GGNMOS and GGSCR has a trigger voltage similar to the GGNMOS of the ladder structure and a semiconductor-controlled rectifier electrostatic discharge to occupy a smaller area It is an object of the present invention to provide a protection circuit.
본 발명의 상기 목적은 반도체 소자의 정전 방전 보호회로에 있어서, 실리콘 기판상에 형성된 P-well, 소오스, 게이트, 드레인 및 그라운드를 포함하여 구성된 trigger GGNMOS; 실리콘 기판상에 형성된 anode, cathode, P-well, N-well, 그라운드를 포함하여 구성된 GGSCR; 상기 GGSCR의 그라운드와 전기적으로 접속된 그라운드 준위(VSS); 상기 trigger GGNMOS의 그라운드와 상기 GGSCR의 P-well을 접속하는 도전성 라인; 및 상기 trigger GGNMOS의 드레인과 상기 GGSCR의 anode를 접속하며 도전성 라인으로 연결되는 Pad를 포함하여 이루어진 반도체-제어 정류기 정전 방전 보호회로에 의해 달성된다.An object of the present invention is to provide a static discharge protection circuit for a semiconductor device, comprising: a trigger GGNMOS including a P-well, a source, a gate, a drain, and a ground formed on a silicon substrate; A GGSCR comprising an anode, a cathode, a P-well, an N-well, and a ground formed on a silicon substrate; A ground level (VSS) electrically connected to the ground of the GGSCR; A conductive line connecting the ground of the trigger GGNMOS and the P-well of the GGSCR; And a pad connecting the drain of the trigger GGNMOS and the anode of the GGSCR and connected to a conductive line.
본 발명은 GGSCR단에 앞서 Trigger된 한 개의 GGNMOS를 GGSCR의 P-well에 연결 함으로써 GGSCR의 P-well의 전위를 높게 만든다. 이렇게 높은 P-well 전압은 보다 낮은 전압에서 GGSCR을 동작시킴으로써 Main ESD stress를 소화할 수 있게 된다. Trigger GGNMOS는 기존의 GGNMOS와 같은 구조이기 때문에 거의 똑 같은 Trigger 전압을 가지고 있으며 Main ESD stress를 소화하는 GGSCR은 기존의 GGNMOS 면적으로 구성이 가능 하다. 따라서 종래의 GGNMOS로 구성한 ladder 구조의 ESD 보호회로보다 적은 면적의 ESD 보호 회로의 구성이 가능 하다.The present invention makes the potential of the P-well of the GGSCR high by connecting one GGNMOS triggered before the GGSCR stage to the P-well of the GGSCR. This high P-well voltage allows the GGSCR to operate at lower voltages to combat main ESD stress. Trigger GGNMOS has the same structure as GGNMOS, and has the same trigger voltage. GGSCR, which digests main ESD stress, can be configured to the existing GGNMOS area. Therefore, it is possible to configure an ESD protection circuit having a smaller area than the ladder protection circuit of the conventional GGNMOS ladder structure.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 2는 본 발명의 SCR 정전 방전 보호회로의 구성도이다. 도 2에 도시된 바와 같이 일측은 trigger GGNMOS의 P-well 상에 고농도로 도핑된 P+ 영역 상의 금속층 위에 형성된 ground(102)와 GGSCR의 P-well 영역이 서로 연결되어 있으며, 타측은 trigger GGNMOS의 P-well 상에 형성된 드레인 영역 상의 금속층 위에 형성된 드레인(103)과 GGSCR의 N-well 영역 상에 형성된 N+ 및 P+ 영역 상에 형성된 금속층 위에 형성된 anode(104)는 Pad와 서로 연결되어 있다. 도 2와 같은 구조의 SCR 정전 방전 보호회로는 trigger GGNMOS에서 통과된 ESD stress가 GGSCR의 P-well의 전위를 높임으로써 N-well의 N+ 와의 정합 파괴 전압(Junction breakdown voltage)가 보다 낮은 전압에서 일어날 수 있도록 한다. 따라서, 낮은 trigger 전압을 가능케하여 종래의 다수 개의 GGNMOS로 구성된 정전 방전 보호회로의 단점을 하나의 GGSCR과 상기 GGSCR의 앞단에 연결된 GGNMOS를 이용하여 해결할 수 있다. 결과적으로, 보다 적은 면적의 정전 방전 보호회로의 구성이 가능하다.2 is a configuration diagram of the SCR static discharge protection circuit of the present invention. As shown in FIG. 2, one side is connected to the
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
본 발명의 반도체-제어 정류기 정전 방전 보호회로는 한 개의 Trigger GGNMOS와 GGSCR을 이용하여 사다리 구조의 GGNMOS와 비슷한 Trigger 전압를 가지며 보다 적은 면적을 차지하는 정전 방전 보호회로를 구성할 수 있는 효과가 있다.
The semiconductor-controlled rectifier static discharge protection circuit of the present invention has an effect of configuring a static discharge protection circuit having a smaller trigger area and having a trigger voltage similar to that of the ladder structure GGNMOS using one trigger GGNMOS and GGSCR.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040116891A KR100664377B1 (en) | 2004-12-30 | 2004-12-30 | Silicon-controlled rectifier ESD protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040116891A KR100664377B1 (en) | 2004-12-30 | 2004-12-30 | Silicon-controlled rectifier ESD protection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060078181A true KR20060078181A (en) | 2006-07-05 |
KR100664377B1 KR100664377B1 (en) | 2007-01-02 |
Family
ID=37170123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040116891A KR100664377B1 (en) | 2004-12-30 | 2004-12-30 | Silicon-controlled rectifier ESD protection circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100664377B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100831269B1 (en) * | 2006-12-29 | 2008-05-22 | 동부일렉트로닉스 주식회사 | Device for protecting semiconductor ics from electrostatic discharge |
KR101701628B1 (en) | 2015-07-20 | 2017-02-02 | 단국대학교 산학협력단 | Electrostatic Discharge Protection Device for low-voltage |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102098663B1 (en) | 2013-10-11 | 2020-04-08 | 삼성전자주식회사 | Electrostatic discharge protection device |
-
2004
- 2004-12-30 KR KR1020040116891A patent/KR100664377B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100831269B1 (en) * | 2006-12-29 | 2008-05-22 | 동부일렉트로닉스 주식회사 | Device for protecting semiconductor ics from electrostatic discharge |
KR101701628B1 (en) | 2015-07-20 | 2017-02-02 | 단국대학교 산학협력단 | Electrostatic Discharge Protection Device for low-voltage |
Also Published As
Publication number | Publication date |
---|---|
KR100664377B1 (en) | 2007-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100240872B1 (en) | Electrostatic discharge circuit and integrated circuit having the same | |
US7106562B2 (en) | Protection circuit section for semiconductor circuit system | |
US7554839B2 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch | |
US20030042498A1 (en) | Method of forming a substrate-triggered SCR device in CMOS technology | |
US8890248B2 (en) | Bi-directional ESD protection circuit | |
US5637900A (en) | Latchup-free fully-protected CMOS on-chip ESD protection circuit | |
US8049250B2 (en) | Circuit and method for power clamp triggered dual SCR ESD protection | |
US8039899B2 (en) | Electrostatic discharge protection device | |
JP2815561B2 (en) | CMOS electrostatic discharge protection circuit using low voltage triggered silicon controlled rectifier | |
US20060258067A1 (en) | Device for protecting against electrostatic discharge | |
US20070069310A1 (en) | Semiconductor controlled rectifiers for electrostatic discharge protection | |
US7763908B2 (en) | Design of silicon-controlled rectifier by considering electrostatic discharge robustness in human-body model and charged-device model devices | |
US5986307A (en) | Silicon-controlled rectifier integral with output buffer | |
US6963111B2 (en) | Efficient pMOS ESD protection circuit | |
US7256460B2 (en) | Body-biased pMOS protection against electrostatic discharge | |
KR100877154B1 (en) | Triple Well P-type Low Voltage Triggered ESD Protection Device | |
US20050224882A1 (en) | Low trigger voltage esd nmosfet triple-well cmos devices | |
US20140302647A1 (en) | Symmetric blocking transient voltage suppressor (tvs) using bipolar npn and pnp transistor base snatch | |
US7245466B2 (en) | Pumped SCR for ESD protection | |
JP4437682B2 (en) | Low capacitance ESD protection circuit | |
US6351363B1 (en) | Multi-stage polydiode-based electrostatic discharge protection circuit | |
KR19980018323A (en) | ESD protection semiconductor circuit and ESD protection circuit | |
JP2004319696A (en) | Semiconductor device | |
KR100664377B1 (en) | Silicon-controlled rectifier ESD protection circuit | |
US7843009B2 (en) | Electrostatic discharge protection device for an integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |