KR20060074516A - Charge pump of phase locked loop - Google Patents

Charge pump of phase locked loop Download PDF

Info

Publication number
KR20060074516A
KR20060074516A KR1020040113270A KR20040113270A KR20060074516A KR 20060074516 A KR20060074516 A KR 20060074516A KR 1020040113270 A KR1020040113270 A KR 1020040113270A KR 20040113270 A KR20040113270 A KR 20040113270A KR 20060074516 A KR20060074516 A KR 20060074516A
Authority
KR
South Korea
Prior art keywords
current source
switch
charge pump
variable current
amplifier
Prior art date
Application number
KR1020040113270A
Other languages
Korean (ko)
Inventor
이재엽
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040113270A priority Critical patent/KR20060074516A/en
Publication of KR20060074516A publication Critical patent/KR20060074516A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 다운 전류를 발생하는 가변 전류원을 포함하는 위상 고정 루프의 전하 펌프에 있어서, 상기 가변 전류원과 병렬로 연결된 고정 전류원을 더 포함함을 특징으로 한다.The present invention is a charge pump of a phase locked loop including a variable current source for generating a down current, characterized in that it further comprises a fixed current source connected in parallel with the variable current source.

상기 가변 전류원은 증폭기 출력 전압에 제어되고, 상기 증폭기는 제 1 챠지펌프와 제 2챠지펌프부의 출력 신호를 그 입력으로 하는 것을 특징으로 한다.The variable current source is controlled to the amplifier output voltage, and the amplifier is characterized in that the output signal of the first charge pump and the second charge pump unit as its input.

상기 제 1 챠지펌프부는 전원 전압(VDD)에 연결된 제 1 고정 전류원(Iup1)과, 접지 전압(Vss)에 연결된 제 1 가변 전류원(Idn1B)과, 업(UP) 신호에 응답하여 구동하며 상기 제 1 고정 전류원(Iup1)과 제 1 출력노드 사이에 연결된 제 1 스위치(SW1)와, 다운(DN) 신호에 응답하여 구동하며 제 1 가변 전류원(Idn1B)과 제 1 출력노드 사이에 연결된 제 2 스위치(SW2) 및 일측은 접지 전압(Vss)과 연결되고, 타측은 제 2 스위치(SW2) 및 제 1 가변 전류원(Idn1B)의 연결지점과 연결되는 제 2 고정 전류원(Idn1A)을 포함하고, 상기 제 1 출력노드는 제 1 스위치(SW1)와 제 2 스위치(SW2)의 연결지점인 것을 특징으로 한다.The first charge pump unit is driven in response to a first fixed current source Iup1 connected to a power supply voltage VDD, a first variable current source Idn1B connected to a ground voltage Vss, and an up signal. The first switch SW1 connected between the first fixed current source Iup1 and the first output node and the second switch connected between the first variable current source Idn1B and the first output node are driven in response to the down signal DN. (SW2) and one side is connected to the ground voltage (Vss), the other side includes a second fixed current source (Idn1A) connected to the connection point of the second switch (SW2) and the first variable current source (Idn1B), The first output node may be a connection point between the first switch SW1 and the second switch SW2.

상기 제 2 챠지펌프부는 전원 전압(VDD)에 연결된 제 3 고정 전류원(Iup2)과, 접지 전압(Vss)에 연결된 제 2 가변 전류원(Idn2B)과, 업(UP) 신호에 응답하여 구동하며 상기 제 3 고정 전류원(Iup2)과 제 2 출력노드 사이에 연결된 제 3 스위치(SW3)와, 다운(DN) 신호에 응답하여 구동하며 제 2 가변 전류원(Idn2B)과 제 2 출력노드 사이에 연결된 제 4 스위치(SW4) 및 일측은 접지 전압(Vss)과 연결되고, 타측은 제 4 스위치(SW4) 및 제 2 가변 전류원(Idn2B)의 연결지점과 연결되는 제 4 고정 전류원(Idn2A)을 포함하며, 상기 제 2 출력노드는 제 3 스위치(SW3)와 제 4 스위치(SW4)의 연결지점인 것을 특징으로 한다.The second charge pump unit is driven in response to a third fixed current source Iup2 connected to a power supply voltage VDD, a second variable current source Idn2B connected to a ground voltage Vss, and an up signal. A third switch SW3 connected between the third fixed current source Iup2 and the second output node and a fourth switch connected between the second variable current source Idn2B and the second output node while driving in response to the down signal DN. (SW4) and one side is connected to the ground voltage (Vss), the other side includes a fourth fixed current source (Idn2A) connected to the connection point of the fourth switch (SW4) and the second variable current source (Idn2B), The second output node may be a connection point between the third switch SW3 and the fourth switch SW4.

이상에서와 같이 본 발명은 종래의 전하 펌프에서 제 2 고정전류원 및 제 4 고정전류원을 추가로 형성시킴으로써 PLL 자체 또는 외부로부터 유입된 잡음 성분이 심한 상황에서도 안정적으로 전하 펌프 내 업 전류(Up current)와 다운 전류(Down current)간 차이를 보상할 수 있다.As described above, according to the present invention, the second fixed current source and the fourth fixed current source are additionally formed in the conventional charge pump, thereby stably up-current in the charge pump even in a situation where the noise component introduced from the PLL itself or the outside is severe. The difference between and the down current can be compensated for.

위상 고정 루프, Phase locked loop,

Description

위상 고정 루프의 전하 펌프{Charge Pump of Phase Locked Loop} Charge pump of phase locked loop             

도 1은 일반적인 위상 고정 루프의 블록도이다.1 is a block diagram of a typical phase locked loop.

도 2는 종래 기술의 일실시예에 따른 위상 고정 루프의 전하 펌프의 구조도이다.2 is a structural diagram of a charge pump of a phase locked loop according to an embodiment of the prior art.

도 3은 종래 기술의 다른 일실시예에 따른 위상 고정 루프의 전하 펌프의 구조도이다.3 is a structural diagram of a charge pump of a phase locked loop according to another embodiment of the prior art.

도 4는 본 발명의 일실시예에 따른 위상 고정 루프의 전하 펌프의 구조도이다.4 is a structural diagram of a charge pump of a phase locked loop according to an embodiment of the present invention.

도 5a 내지 도 5c는 본 발명의 일실시예에 따른 가변 전류원의 구성을 보여주는 도면이다.
5A to 5C are views illustrating a configuration of a variable current source according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 제 1 챠지부 200 : 제 2 챠지부100: first charge part 200: second charge part

300 : 증폭기
300: amplifier

본 발명은 위상 고정 루프의 전하 펌프에 관한 것으로, 특히 안정화된 업 전류(Up current)와 다운 전류(Down current) 미스매치(Mismatch)를 최소화할 수 있는 위상 고정 루프의 전하 펌프에 관한 것이다.The present invention relates to a charge pump of a phase locked loop, and more particularly to a charge pump of a phase locked loop capable of minimizing stabilized up current and down current mismatches.

최근 DVD(Digital Versatile Disk)와 더불어 차후 기대되는 기술 분야인 BD (Blue-ray Disk) 같은 광 디스크 기록 및 재생 장치의 경우에 사용되는 위상 고정 루프(Phase-Locked Loop : PLL)는 디스크(Disk)상의 정보를 정확하게 읽고 쓰기 위해 고성능의 지터(Jitter) 특성이 요구되고 있다. 이와 더불어 고속 통신을 위해 사용되는 PLL의 경우도 병렬 데이터(Parallel Data)들을 직렬화(Serialize)하기 위한 목적으로 많이 응용되며, 안정된 데이터 전송을 위해서는 규격상으로 PLL에 고성능의 지터 특성을 요구하는 상황이다.In addition to the recent Digital Versatile Disk (DVD), Phase-Locked Loop (PLL) is used for optical disc recording and playback devices such as BD (Blue-ray Disk). High-performance jitter is required to read and write image information accurately. In addition, PLLs used for high-speed communication are also widely applied for the purpose of serializing parallel data, and a high performance jitter characteristic is required in a PLL for stable data transmission. .

일반적으로 아날로그 PLL로 전하 펌프(charge-pump) 블록을 사용하는 전하 펌프 PLL이 폭넓게 설계되어 사용되고 있으며, 상기 아날로그 PLL에 대해 도 1을 참조하여 보다 상세히 설명하기로 한다.In general, a charge pump PLL using a charge-pump block as an analog PLL is widely designed and used. The analog PLL will be described in more detail with reference to FIG. 1.

도 1에 도시된 바와 같이, 아날로그 PLL에서 위상-주파수 검출기(Phase Frequency Detector :PFD)(10)는 리퍼런스 클럭(Reference clock)(Ref)과 1/N만큼 다운된 주파수의 출력 클럭(Clock)을 비교하여, 그 차이를 보상하기 위해 상기 차이만큼의 업(Up) 또는 다운(Down) 신호를 전하 펌프(Charge-pump) 회로(20)로 전달한다. As shown in FIG. 1, a phase-frequency detector (PFD) 10 in an analog PLL is configured to adjust a reference clock Ref and an output clock of a frequency down by 1 / N. In comparison, the up or down signal of the difference is transferred to the charge-pump circuit 20 to compensate for the difference.                         

상기에서 전하 펌프(20)에 업(Up) 신호가 전달될 경우, 전하 펌프(20)의 업 전류(Up Current)가 루프 필터(30)로 공급되어 VCO(Voltage Controlled Oscillator)(40)를 제어하는 전압을 높이고, 반대로 상기 전하 펌프(20)에 다운(Down) 신호가 전달될 경우, VCO(40)를 제어하는 전압을 낮추도록 작용한다.When the up signal is transmitted to the charge pump 20, an up current of the charge pump 20 is supplied to the loop filter 30 to control the voltage controlled oscillator 40. In order to increase the voltage, and conversely, when a down signal is transmitted to the charge pump 20, the voltage controlling the VCO 40 acts to be lowered.

그러나, 이 경우에는 이상적으로는 전하 펌프 내 업 전류(Up-current)와 다운 전류(Down-current)의 값이 정확히 일치되어야 하나, 일반적으로는 두 전류값 사이에 차이가 있으며, 이 차이는 전체 PLL의 지터(Jitter) 성능을 감소시킨다.In this case, however, ideally the values of the up- and down-currents in the charge pump should match exactly, but in general there is a difference between the two currents. Reduce the jitter performance of the PLL.

상기 전하 펌프에 대해 보다 상세히 살펴보기로 한다.The charge pump will be described in more detail.

먼저, 도 2를 참조하여 전하 펌프의 구조를 살펴보면, 전원 전압(VDD)에 연결된 제 1 정전류원(Iup)과, 접지 전압(Vss)에 연결된 제 2 정전류원(Idn)과, 업(UP) 신호에 응답하여 구동하며 상기 제 1 정전류원(Iup)과 출력노드 사이에 연결된 제 1 스위치(SW1)와, 다운(DN) 신호에 응답하여 구동하며 출력노드와 제 2 정전류원 사이에 연결된 제 2 스위치(SW2)를 포함하여 이루어진다.First, referring to FIG. 2, the structure of the charge pump includes: a first constant current source Iup connected to the power supply voltage VDD, a second constant current source Idn connected to the ground voltage Vss, and an up UP. A first switch SW1 connected in response to a signal and connected between the first constant current source Iup and an output node, and a second connected in response to a down signal DN and connected between an output node and a second constant current source. It comprises a switch SW2.

상기 전하 펌프의 출력 노드에는 루프 필터가 연결된다.A loop filter is connected to the output node of the charge pump.

상기와 같은 일반적인 전하 펌프의 구조는, 업 전류(Up-current)와 다운 전류(Down-current)간 전류 차이는 온도, 전원 전압, 소자간 미스매치(Mismatch) 등에 의해 쉽게 생길 수 있으며, 이러한 차이는 전체 PLL의 성능을 감소시킨다.
In the structure of the general charge pump as described above, the current difference between the up-current and the down-current can be easily caused by temperature, power supply voltage, mismatch between devices, and the like. Reduces the performance of the entire PLL.

다음 도 3은 상기 도 2의 전하 펌프 회로도를 개선시킨 도면이다.3 is a diagram illustrating an improvement of the charge pump circuit diagram of FIG. 2.

도 3은 광디스크에 응용된 PLL에 기존에 적용된 전하 펌프 구조로, 이러한 전하 펌프 회로 내부의 업 전류(Up-current)와 다운 전류(Down-current)간 값이 정확하게 일치하지 않는 경우에 그 값을 보정하기 위해 제안된 방식이다. FIG. 3 is a charge pump structure conventionally applied to a PLL applied to an optical disk. When the value between the up-current and down-current in the charge pump circuit does not exactly match, It is a proposed method to calibrate.

상기 회로도는 본 발명의 회로도의 일부분에 해당하므로, 여기서는 상기 회로에 대한 상세한 설명은 생략하기로 한다.Since the circuit diagram corresponds to a part of the circuit diagram of the present invention, a detailed description of the circuit will be omitted here.

그러나, 상기 구조에서는 다운 전류값을 결정하는 가변 전류원이 증폭기의 출력에 의해서만 전적으로 결정되므로, 전원 전압 노이즈로 인해 증폭기 출력이 순간적으로 흔들릴 경우에 다운 전류값에 큰 폭의 변화를 일으켜 외부 노이즈가 심한 환경에서는 오히려 전체 PLL의 지터 성능을 감소시킬 수 있는 단점이 있다. However, in the above structure, since the variable current source that determines the down current value is determined solely by the output of the amplifier, when the amplifier output is momentarily shaken by the power supply voltage noise, a large change in the down current value causes the external noise to be severe. Rather, the environment has the disadvantage of reducing the jitter performance of the entire PLL.

또한, 상기 증폭기가 가변 전류원이 0부터 Iup2의 정 전류원 값까지의 변화범위를 갖도록 제어를 해주어야 하므로, 증폭기 출력이 넓은 범위의 전압출력을 지원해야 한다. 이에 따라, 상기 증폭기의 구조가 복잡해지고, 동일시간 동안 큰 범위의 전압출력이 가능하도록 설계가 되어야 하므로 전력소모가 늘어나는 단점이 있다.
In addition, since the amplifier must control the variable current source to have a change range from 0 to the constant current source value of Iup2, the amplifier output must support a wide range of voltage output. Accordingly, the structure of the amplifier is complicated, and the power consumption is increased because it must be designed to enable a large range of voltage output for the same time.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 그 목적은 기존에 제안된 업 전류와 다운 전류간의 미스매치를 보정하기 위한 회로 구조에서 다운 전류가 전적으로 증폭기에 의해 제어됨으로 인해 실제 동작 중 전원 전압 노이즈 또는 전원 전압의 흔들림으로 인해 다운 전류가 민감하게 변하여 생길 수 있는 성능 감소현상을 줄일 수 있는 위상 고정 루프의 전하 펌프를 제공하는 데 있 다.
The present invention has been made to solve the above problems, the object of which is that the down current is controlled entirely by the amplifier in the circuit structure for correcting the mismatch between the up current and the down current proposed in the actual operation The present invention provides a charge pump in a phase locked loop that can reduce performance degradation caused by sensitively changing down current due to supply voltage noise or power supply voltage fluctuations.

상기와 같은 목적을 이루기 위해 본 발명은 다운 전류를 발생하는 가변 전류원을 포함하는 위상 고정 루프의 전하 펌프에 있어서, 상기 가변 전류원과 병렬로 연결된 고정 전류원을 더 포함함을 특징으로 한다.In order to achieve the above object, the present invention is characterized in that the charge pump of the phase locked loop including a variable current source for generating a down current, characterized in that it further comprises a fixed current source connected in parallel with the variable current source.

상기 가변 전류원은 증폭기 출력 전압에 제어되고, 상기 증폭기는 제 1 챠지펌프와 제 2챠지펌프부의 출력 신호를 그 입력으로 하는 것을 특징으로 한다.The variable current source is controlled to the amplifier output voltage, and the amplifier is characterized in that the output signal of the first charge pump and the second charge pump unit as its input.

상기 제 1 챠지펌프부는 전원 전압(VDD)에 연결된 제 1 고정 전류원(Iup1)과, 접지 전압(Vss)에 연결된 제 1 가변 전류원(Idn1B)과, 업(UP) 신호에 응답하여 구동하며 상기 제 1 고정 전류원(Iup1)과 제 1 출력노드 사이에 연결된 제 1 스위치(SW1)와, 다운(DN) 신호에 응답하여 구동하며 제 1 가변 전류원(Idn1B)과 제 1 출력노드 사이에 연결된 제 2 스위치(SW2) 및 일측은 접지 전압(Vss)과 연결되고, 타측은 제 2 스위치(SW2) 및 제 1 가변 전류원(Idn1B)의 연결지점과 연결되는 제 2 고정 전류원(Idn1A)을 포함하고, 상기 제 1 출력노드는 제 1 스위치(SW1)와 제 2 스위치(SW2)의 연결지점인 것을 특징으로 한다.The first charge pump unit is driven in response to a first fixed current source Iup1 connected to a power supply voltage VDD, a first variable current source Idn1B connected to a ground voltage Vss, and an up signal. The first switch SW1 connected between the first fixed current source Iup1 and the first output node and the second switch connected between the first variable current source Idn1B and the first output node are driven in response to the down signal DN. (SW2) and one side is connected to the ground voltage (Vss), the other side includes a second fixed current source (Idn1A) connected to the connection point of the second switch (SW2) and the first variable current source (Idn1B), The first output node may be a connection point between the first switch SW1 and the second switch SW2.

상기 제 2 챠지펌프부는 전원 전압(VDD)에 연결된 제 3 고정 전류원(Iup2)과, 접지 전압(Vss)에 연결된 제 2 가변 전류원(Idn2B)과, 업(UP) 신호에 응답하여 구동하며 상기 제 3 고정 전류원(Iup2)과 제 2 출력노드 사이에 연결된 제 3 스위치(SW3)와, 다운(DN) 신호에 응답하여 구동하며 제 2 가변 전류원(Idn2B)과 제 2 출력노드 사이에 연결된 제 4 스위치(SW4) 및 일측은 접지 전압(Vss)과 연결되고, 타측은 제 4 스위치(SW4) 및 제 2 가변 전류원(Idn2B)의 연결지점과 연결되는 제 4 고정 전류원(Idn2A)을 포함하며, 상기 제 2 출력노드는 제 3 스위치(SW3)와 제 4 스위치(SW4)의 연결지점인 것을 특징으로 한다.The second charge pump unit is driven in response to a third fixed current source Iup2 connected to a power supply voltage VDD, a second variable current source Idn2B connected to a ground voltage Vss, and an up signal. A third switch SW3 connected between the third fixed current source Iup2 and the second output node and a fourth switch connected between the second variable current source Idn2B and the second output node while driving in response to the down signal DN. (SW4) and one side is connected to the ground voltage (Vss), the other side includes a fourth fixed current source (Idn2A) connected to the connection point of the fourth switch (SW4) and the second variable current source (Idn2B), The second output node may be a connection point between the third switch SW3 and the fourth switch SW4.

본 발명은 상기에서 제 1 스위치 및 제 2 스위치는 항상 온(ON) 상태이며, 제 3 스위치 및 제 4 스위치는 위상-주파수 검출기(PFD) 출력의 업(Up) 신호와 다운(Down) 신호에 따라 온/오프(ON/OFF)가 이루어지는 것을 특징으로 한다.In the present invention, the first switch and the second switch are always in an ON state, and the third switch and the fourth switch are connected to the up signal and the down signal of the phase-frequency detector (PFD) output. According to the on / off (ON / OFF) is characterized in that it is made.

상기 가변 전류원은 다음 세 가지 형태로 구현시킬 수 있다.The variable current source may be implemented in the following three forms.

첫째, 본 발명의 가변 전류원은 게이트 단자가 상기 증폭기의 출력 전압과 연결되고, 소스 단자가 접지전압과 연결되는 단일의 모스트랜지스터으로 구현할 수 있다.First, the variable current source of the present invention may be implemented as a single MOS transistor having a gate terminal connected to the output voltage of the amplifier and a source terminal connected to the ground voltage.

둘째, 본 발명의 가변 전류원은 상기 증폭기의 출력 전압이 게이트 단자에 연결되는 모스 트랜지스터; 및 그 일단부가 상기 모스 트랜지스터의 소스단자와 연결되고, 그 타단부가 접지전압과 연결되는 저항을 포함하여 구현할 수 있다.Second, the variable current source of the present invention includes a MOS transistor, the output voltage of the amplifier is connected to the gate terminal; And a resistor having one end connected to the source terminal of the MOS transistor and the other end connected to the ground voltage.

셋째, 본 발명의 가변 전류원은 상기 증폭기의 출력 전압이 하나의 입력인 증폭기; 상기 증폭기의 출력신호가 게이트 단자에 연결되고, 상기 증폭기의 다른 입력단자가 소스단자와 연결되는 모스 트랜지스터 및 그 일단부가 상기 모스 트랜지스터의 소스단자와 연결되고, 그 타단부가 접지전압과 연결되는 저항을 포함하여 구현할 수 있다.
Third, the variable current source of the present invention includes an amplifier whose output voltage is one input; A resistor in which an output signal of the amplifier is connected to a gate terminal, a MOS transistor having another input terminal of the amplifier connected to a source terminal, and one end thereof connected to a source terminal of the MOS transistor, and the other end thereof connected to a ground voltage. It can be implemented to include.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하고자 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 일실시예에 따른 위상 고정 루프의 전하 펌프의 구조도이다.4 is a structural diagram of a charge pump of a phase locked loop according to an embodiment of the present invention.

도 4를 참조하여, 본 발명에 따른 위상 고정 루프의 전하 펌프를 살펴보면, 크게 제 1 챠지 펌프부(100), 제 2 챠지 펌프부(200) 및 증폭기(300)를 포함하여 이루어진다.Referring to FIG. 4, the charge pump of the phase locked loop according to the present invention includes a first charge pump unit 100, a second charge pump unit 200, and an amplifier 300.

상기 제 1 챠지 펌프부(100) 및 제 2 챠지 펌프부(200)의 구조는 스위치의 온/오프(ON/OFF) 상태만 다를 뿐 그 이외에는 같으므로 상기 제 1 챠지 펌프부(100)에 대해서만 설명하기로 한다.The structures of the first charge pump unit 100 and the second charge pump unit 200 are different from each other except that the ON / OFF state of the switch is the same, but only for the first charge pump unit 100. Let's explain.

상기 제 1 챠지 펌프부(100)는 제 1 고정 전류원(Iup1), 제 1 가변 전류원(Idn1B), 제 1 스위치(SW1), 제 2 스위치(SW2), 제 2 고정 전류원(Idn1A)을 포함하여 이루어진다.The first charge pump unit 100 may include a first fixed current source Iup1, a first variable current source Idn1B, a first switch SW1, a second switch SW2, and a second fixed current source Idn1A. Is done.

상기 제 1 고정 전류원(Iup1)은 전원 전압(VDD)과 제 1 스위치(SW1) 사이에 연결된다.The first fixed current source Iup1 is connected between the power supply voltage VDD and the first switch SW1.

상기 제 1 스위치(SW1)는 업(UP) 신호에 응답하여 구동하며, 상기 제 1 고정 전류원(Iup1)과 제 1 출력노드 사이에 연결된다.The first switch SW1 is driven in response to an UP signal and is connected between the first fixed current source Iup1 and the first output node.

상기 제 2 스위치(SW2)는 다운(DN) 신호에 응답하여 구동하며, 제 1 가변 전류원(Idn1B)과 제 1 출력노드 사이에 연결된다.The second switch SW2 is driven in response to a down signal DN and is connected between the first variable current source Idn1B and the first output node.

상기 제 1 가변 전류원(Idn1B)은 그 일측이 상기 제 2 스위치(SW2)의 타측과 연결되고, 그 타측이 접지 전압(Vss)과 연결된다.One side of the first variable current source IdnnB is connected to the other side of the second switch SW2, and the other side thereof is connected to the ground voltage Vss.

또한, 제 2 고정 전류원(Idn1A)은 그 일측이 접지 전압(Vss)과 연결되고, 그 타측이 제 2 스위치(SW2) 및 제 1 가변 전류원(Idn1B)의 연결지점과 연결된다.In addition, one side of the second fixed current source IdnnA is connected to the ground voltage Vss, and the other side thereof is connected to the connection point of the second switch SW2 and the first variable current source Idn1B.

상기 제 1 출력노드는 제 1 스위치(SW1)와 제 2 스위치(SW2)의 연결지점을 말한다.The first output node refers to a connection point of the first switch SW1 and the second switch SW2.

상기 증폭기(300)의 입력신호는 상기 제 1 챠지 펌프부(100)의 제 1 출력신호(Out1) 및 제 2 챠지 펌프부(200)의 제 2 출력신호(Out2)이며, 상기 증폭기(300)의 출력신호는 제 1 가변 전류원(Idn1B)과 제 2 가변 전류원(Idn2B)의 전류를 제어한다.The input signal of the amplifier 300 is the first output signal Out1 of the first charge pump unit 100 and the second output signal Out2 of the second charge pump unit 200, and the amplifier 300 The output signal of s controls the currents of the first variable current source Idn1B and the second variable current source Idn2B.

상기에서 제 1 스위치(SW1) 및 제 2 스위치(SW2)는 항상 온(ON) 상태이며, 제 3 스위치(SW3) 및 제 4 스위치(SW4)는 위상-주파수 검출기(PFD) 출력의 업(Up) 신호와 다운(Down) 신호에 따라 온/오프(ON/OFF)가 이루어진다.In the above description, the first switch SW1 and the second switch SW2 are always in an ON state, and the third switch SW3 and the fourth switch SW4 are up of the output of the phase-frequency detector PFD. ) ON and OFF are performed according to the signal and the down signal.

상기 가변 전류원으로는 MOSFET 형태, 저항 및 증폭기와 MOSFET의 조합형태 등으로 구현될 뿐만 아니라 그 외에 공지된 다양한 형태의 기본적인 가변 전류원 형태로도 모두 대체가 가능하다.
The variable current source may be implemented in the form of a MOSFET, a resistor, a combination of an amplifier and a MOSFET, and the like, and may be replaced by a basic variable current source in various forms.

다음으로, 본 발명에서 제시한 회로(도 4)의 동작을 살펴보기로 한다.Next, the operation of the circuit (Fig. 4) proposed in the present invention will be described.

현재의 전하 펌프 출력 전압 상태에서 업 전류(Up-current)인 Iup2(=Iup1) 및 다운 전류(Down-current)인 Idn2A + Idn2B (= Idn1A + Idn1B) 사이의 값의 차이가 있을 경우, 증폭기(Amplifier)를 통해 그 차이만큼 제 1 가변 전류원(Idn1B)과 제 2 가변 전류원(Idn2B)을 제어하여 업 전류(Up-current)와 다운 전류(Down-current)의 차이 값을 보정한다. If there is a difference in value between the up-current Iup2 (= Iup1) and the down-current Idn2A + Idn2B (= Idn1A + Idn1B) at the current charge pump output voltage, The difference between the up-current and the down-current is corrected by controlling the first variable current source Idn1B and the second variable current source Idn2B by the difference.

본 발명은 다운 전류(Down-current)가 전적으로 가변 전류원에 의해서만 결정되던 기존 구조에 비해, 다운 전류(Down-current)가 가변 전류원과 고정 전류원의 조합에 의해 생성된다. In the present invention, the down current is generated by the combination of the variable current source and the fixed current source, compared to the conventional structure in which the down current is determined solely by the variable current source.

이에 따라, 본 발명은 전원 전압 잡음(노이즈)에 의해 증폭기 출력이 흔들리더라도 기존 구조에 비해 다운 전류(Down-current)의 변화를 반 이하로 줄이도록 설계가 가능하다.Accordingly, the present invention can be designed to reduce the change in down-current by less than half compared to the conventional structure even when the amplifier output is shaken by the power supply voltage noise (noise).

뿐만 아니라, 본 발명은 증폭기에서 가변 전류원을 제어하기 위한 출력 전압의 범위가 추가된 고정 전류원만큼 줄어듦으로 증폭기의 설계가 용이해지고, 구조가 간단해 지는 장점이 있다.
In addition, the present invention has the advantage that the design of the amplifier is easy and the structure is simplified by reducing the range of the output voltage for controlling the variable current source in the amplifier by the addition of a fixed current source.

도 5a 내지 도 5c는 본 발명의 일실시예에 따른 가변 전류원의 구성을 보여주는 도면이다.5A to 5C are views illustrating a configuration of a variable current source according to an embodiment of the present invention.

먼저, 도 5a를 참조하면, 본 발명의 일실시예에 따른 가변 전류원은 게이트 단자가 상기 증폭기(300)의 출력 전압(Vcnt)과 연결되고, 소스 단자가 접지전압과 연결되는 단일의 모스트랜지스터(MOSFET)으로 구현할 수 있다.First, referring to FIG. 5A, a variable current source according to an embodiment of the present invention has a single MOS transistor having a gate terminal connected to an output voltage Vcnt of the amplifier 300 and a source terminal connected to a ground voltage. MOSFET).

또한, 도 5b에 도시된 바와 같이, 본 발명의 다른 일실시예에 따른 가변 전류원은 상기 증폭기(300)의 출력 전압(Vcnt)이 게이트 단자에 연결되는 모스 트랜지스터(MOSFET); 및 그 일단부가 상기 모스 트랜지스터(MOSFET)의 소스단자와 연결 되고, 그 타단부가 접지전압과 연결되는 저항을 포함하여 구현할 수 있다.In addition, as shown in FIG. 5B, a variable current source according to another embodiment of the present invention includes a MOS transistor having an output voltage Vcnt of the amplifier 300 connected to a gate terminal; And a resistor having one end connected to a source terminal of the MOSFET and the other end connected to a ground voltage.

뿐만 아니라, 도 5c에 도시된 바와 같이, 본 발명의 또 다른 일실시예에 따른 가변 전류원은 상기 증폭기의 출력 전압(Vcnt)이 하나의 입력인 증폭기(AMP); 상기 증폭기(AMP)의 출력신호가 게이트 단자에 연결되고, 상기 증폭기(AMP)의 다른 입력단자가 소스단자와 연결되는 모스 트랜지스터(MOSFET) 및 그 일단부가 상기 모스 트랜지스터(MOSFET)의 소스단자와 연결되고, 그 타단부가 접지전압과 연결되는 저항을 포함하여 구현할 수 있다
In addition, as shown in Figure 5c, a variable current source according to another embodiment of the present invention includes an amplifier (AMP) of which the output voltage (Vcnt) of the amplifier is one input; An output signal of the amplifier AMP is connected to a gate terminal, and another input terminal of the amplifier AMP is connected to a source terminal, and one end thereof is connected to a source terminal of the MOSFET. The other end thereof may include a resistor connected to the ground voltage.

상기와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art various modifications and variations of the present invention without departing from the spirit and scope of the present invention described in the claims below. It will be appreciated that it can be changed.

이상에서와 같이 본 발명은 종래의 전하 펌프에서 제 2 고정전류원 및 제 4 고정전류원을 추가로 형성시킴으로써 PLL 자체 또는 외부로부터 유입된 잡음 성분이 심한 상황에서도 안정적으로 전하 펌프 내 업 전류(Up current)와 다운 전류(Down current)간 차이를 보상할 수 있다.As described above, according to the present invention, the second fixed current source and the fourth fixed current source are additionally formed in the conventional charge pump, thereby stably up-current in the charge pump even in a situation where the noise component introduced from the PLL itself or the outside is severe. The difference between and the down current can be compensated for.

이에 따라, 본 발명은 안정적인 지터 성능을 제공하기 위해 높은 주파수의 PLL 동작이 요구되는 통신(Communication) 분야뿐만 아니라, 시스템온칩(System On Chip : SOC)으로 응용이 가능하다.
Accordingly, the present invention can be applied to a system on chip (SOC) as well as a communication field in which a high frequency PLL operation is required to provide stable jitter performance.

Claims (8)

다운 전류를 발생하는 가변 전류원을 포함하는 위상 고정 루프의 전하 펌프에 있어서, 상기 가변 전류원과 병렬로 연결된 고정 전류원을 더 포함함을 특징으로 하는 위상 고정 루프의 전하 펌프.A charge pump of a phase locked loop comprising a variable current source for generating a down current, the charge pump of a phase locked loop further comprising a fixed current source connected in parallel with the variable current source. 제 1항에 있어서, 가변 전류원은 증폭기 출력 전압에 제어되고, 상기 증폭기는 제 1 챠지펌프와 제 2챠지펌프부의 출력 신호를 그 입력으로 하는 것을 특징으로 하는 위상 고정 루프의 전하 펌프.2. The charge pump of a phase locked loop as claimed in claim 1, wherein the variable current source is controlled by an amplifier output voltage, and the amplifier takes as its input an output signal of a first charge pump and a second charge pump section. 제 2항에 있어서, 제 1 챠지펌프부는 전원 전압(VDD)에 연결된 제 1 고정 전류원(Iup1); 접지 전압(Vss)에 연결된 제 1 가변 전류원(Idn1B); 업(UP) 신호에 응답하여 구동하며 상기 제 1 고정 전류원(Iup1)과 제 1 출력노드 사이에 연결된 제 1 스위치(SW1); 다운(DN) 신호에 응답하여 구동하며 제 1 가변 전류원(Idn1B)과 제 1 출력노드 사이에 연결된 제 2 스위치(SW2); 및 일측은 접지 전압(Vss)과 연결되고, 타측은 제 2 스위치(SW2) 및 제 1 가변 전류원(Idn1B)의 연결지점과 연결되는 제 2 고정 전류원(Idn1A)을 포함하고, 3. The first charge pump unit of claim 2, further comprising: a first fixed current source Iup1 connected to a power supply voltage VDD; A first variable current source Idn1B connected to the ground voltage Vss; A first switch SW1 driven in response to an UP signal and connected between the first fixed current source Iup1 and a first output node; A second switch SW2 driven in response to the down signal DN and connected between the first variable current source Idn1B and the first output node; And a second fixed current source IdnnA connected at one side thereof to the ground voltage Vss and at the other side connected to a connection point of the second switch SW2 and the first variable current source IdnnB. 상기 제 1 출력노드는 제 1 스위치(SW1)와 제 2 스위치(SW2)의 연결지점인 것을 특징으로 하는 위상 고정 루프의 전하 펌프.And the first output node is a connection point between the first switch (SW1) and the second switch (SW2). 제 2항 또는 제 3항에 있어서, 제 2 챠지펌프부는 전원 전압(VDD)에 연결된 제 3 고정 전류원(Iup2); 접지 전압(Vss)에 연결된 제 2 가변 전류원(Idn2B); 업(UP) 신호에 응답하여 구동하며 상기 제 3 고정 전류원(Iup2)과 제 2 출력노드 사이에 연결된 제 3 스위치(SW3); 다운(DN) 신호에 응답하여 구동하며 제 2 가변 전류원(Idn2B)과 제 2 출력노드 사이에 연결된 제 4 스위치(SW4); 및 일측은 접지 전압(Vss)과 연결되고, 타측은 제 4 스위치(SW4) 및 제 2 가변 전류원(Idn2B)의 연결지점과 연결되는 제 4 고정 전류원(Idn2A)을 포함하며, 4. The second charge pump unit of claim 2 or 3, further comprising: a third fixed current source Iup2 connected to the power supply voltage VDD; A second variable current source Idn2B connected to the ground voltage Vss; A third switch SW3 driven in response to an UP signal and connected between the third fixed current source Iup2 and a second output node; A fourth switch SW4 driven in response to the down signal DN and connected between the second variable current source Idn2B and the second output node; And one side is connected to the ground voltage (Vss), the other side includes a fourth fixed current source (Idn2A) is connected to the connection point of the fourth switch (SW4) and the second variable current source (Idn2B), 상기 제 2 출력노드는 제 3 스위치(SW3)와 제 4 스위치(SW4)의 연결지점인 것을 특징으로 하는 위상 고정 루프의 전하 펌프.And the second output node is a connection point between the third switch (SW3) and the fourth switch (SW4). 제 4항에 있어서, 제 1 스위치 및 제 2 스위치는 항상 온(ON) 상태이며, The method of claim 4, wherein the first switch and the second switch are always ON. 제 3 스위치 및 제 4 스위치는 위상-주파수 검출기(PFD) 출력의 업(Up) 신호와 다운(Down) 신호에 따라 온/오프(ON/OFF)가 이루어지는 것을 특징으로 하는 위상 고정 루프의 전하 펌프.The third switch and the fourth switch of the phase locked loop charge pump, characterized in that the ON / OFF (ON / OFF) according to the Up (Down) and Down (Down) signal of the phase-frequency detector (PFD) output . 제 5항에 있어서, 가변 전류원은 게이트 단자가 증폭기의 출력 전압과 연결되고, 소스 단자가 접지전압과 연결되는 단일의 모스트랜지스터인 것을 특징으로 하는 위상 고정 루프의 전하 펌프.6. The charge pump of a phase locked loop as recited in claim 5, wherein the variable current source is a single MOS transistor whose gate terminal is connected to the output voltage of the amplifier and the source terminal is connected to the ground voltage. 제 5항에 있어서, 가변 전류원은 증폭기의 출력 전압이 게이트 단자에 연결 되는 모스 트랜지스터; 및 그 일단부가 상기 모스 트랜지스터의 소스단자와 연결되고, 그 타단부가 접지전압과 연결되는 저항을 포함하여 이루어지는 것을 특징으로 하는 위상 고정 루프의 전하 펌프.The variable current source of claim 5, further comprising: a MOS transistor having an output voltage of an amplifier connected to a gate terminal; And a resistor having one end connected to the source terminal of the MOS transistor and the other end connected to the ground voltage. 제 5항에 있어서, 가변 전류원은 증폭기의 출력 전압이 하나의 입력인 전달되는 증폭기; 상기 증폭기의 출력신호가 게이트 단자에 연결되고, 상기 증폭기의 다른 입력단자가 소스단자와 연결되는 모스 트랜지스터 및 그 일단부가 상기 모스 트랜지스터의 소스단자와 연결되고, 그 타단부가 접지전압과 연결되는 저항을 포함하여 이루어지는 것을 특징으로 하는 위상 고정 루프의 전하 펌프.6. The system of claim 5, wherein the variable current source comprises: an amplifier to which the output voltage of the amplifier is one input; A resistor in which an output signal of the amplifier is connected to a gate terminal, a MOS transistor having another input terminal of the amplifier connected to a source terminal, and one end thereof connected to a source terminal of the MOS transistor, and the other end thereof connected to a ground voltage. Charge pump of the phase locked loop, characterized in that comprises a.
KR1020040113270A 2004-12-27 2004-12-27 Charge pump of phase locked loop KR20060074516A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113270A KR20060074516A (en) 2004-12-27 2004-12-27 Charge pump of phase locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113270A KR20060074516A (en) 2004-12-27 2004-12-27 Charge pump of phase locked loop

Publications (1)

Publication Number Publication Date
KR20060074516A true KR20060074516A (en) 2006-07-03

Family

ID=37167263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113270A KR20060074516A (en) 2004-12-27 2004-12-27 Charge pump of phase locked loop

Country Status (1)

Country Link
KR (1) KR20060074516A (en)

Similar Documents

Publication Publication Date Title
US8134392B2 (en) Phase locked loop
US8952759B2 (en) Circuit and method for controlling mixed mode controlled oscillator and CDR circuit using the same
US5781048A (en) Synchronous circuit capable of properly removing in-phase noise
US7567140B2 (en) Voltage controlled oscillator having a bandwidth adjusted amplitude control loop
US7339438B2 (en) Phase and delay locked loops and semiconductor memory device having the same
US7161401B2 (en) Wide output-range charge pump with active biasing current
US7719331B2 (en) PLL circuit
US8232822B2 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
US20030042949A1 (en) Current-steering charge pump circuit and method of switching
US6570456B2 (en) Clock generator for generating internal clock signal synchronized with reference clock signal
KR101055935B1 (en) Hybrid Current-Stabbed Phase-Interpolation Circuit for Voltage-Controlled Devices
US10476511B2 (en) PLL circuit, semiconductor device including the same, and control method of PLL circuit
US7154352B2 (en) Clock generator and related biasing circuit
JP2007184778A (en) Pll circuit with leakage current compensating circuit
US20080180142A1 (en) Phase locked loop with phase rotation for spreading spectrum
US20150137898A1 (en) Oscillator Buffer and Method for Calibrating the Same
JP2007116664A (en) Voltage and current supply with compensation for power supply variation
US8531218B1 (en) Frequency generating system
KR20060074516A (en) Charge pump of phase locked loop
JP2003023354A (en) Digital controlled oscillator
TWI637601B (en) Band selected clock data recovery circuit and associated method
US8619937B2 (en) Integrated CMOS clock generator with a self-biased phase locked loop circuit
KR100569878B1 (en) The Structure of PLL Having Performance Property Through Wide Frequency Bandwidth
JP2003298414A (en) Semiconductor integrated circuit
CN101102107A (en) Charge pump of phase lock circuit

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination