KR20060065451A - Digital automatic gain controller - Google Patents

Digital automatic gain controller Download PDF

Info

Publication number
KR20060065451A
KR20060065451A KR1020050042909A KR20050042909A KR20060065451A KR 20060065451 A KR20060065451 A KR 20060065451A KR 1020050042909 A KR1020050042909 A KR 1020050042909A KR 20050042909 A KR20050042909 A KR 20050042909A KR 20060065451 A KR20060065451 A KR 20060065451A
Authority
KR
South Korea
Prior art keywords
gain
value
unit
output
outputting
Prior art date
Application number
KR1020050042909A
Other languages
Korean (ko)
Other versions
KR100679233B1 (en
Inventor
구본태
이주현
김진규
엄낙웅
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20060065451A publication Critical patent/KR20060065451A/en
Application granted granted Critical
Publication of KR100679233B1 publication Critical patent/KR100679233B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/007—Volume compression or expansion in amplifiers of digital or coded signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

본 발명은 디지털 자동 이득 제어장치에 관한 것으로, AGC 입력신호 I,Q에 이득조절부로부터 출력된 이득값을 곱하여 충분한 비트 레졸루션을 갖도록 AGC 출력신호 I,Q를 출력하기 위한 이득계산부와, 상기 이득계산부로 출력된 AGC 출력신호 I,Q에 대한 신호전력을 추출하기 위한 전력추출부와, 상기 전력추출부로부터 추출된 신호전력을 제공받아 미리 설정된 패킷 단위의 일정구간 동안의 평균전력레벨을 추출하기 위한 평균전력추출부와, 상기 평균전력추출부로부터 추출된 평균전력레벨을 제공받아 로그값으로 변환하기 위한 로그연산부와, 상기 로그연산부로부터 변환된 로그값과 미리 설정된 임계값을 비교하여 그 차이값을 출력하기 위한 비교부와, 상기 비교부로부터 출력된 차이값에 따라 이득을 조절하여 상기 이득계산부로 상기 조절된 이득값을 출력하기 위한 이득조절부를 포함함으로써, 패킷 또는 심볼 단위의 일정구간별 균일한 신호전력레벨을 유지할 수 있는 효과가 있다.The present invention relates to a digital automatic gain control device, comprising: a gain calculator for outputting AGC output signals I and Q to have a sufficient bit resolution by multiplying the AGC input signals I and Q by a gain value output from the gain control unit; Power extraction unit for extracting the signal power for the AGC output signal I, Q output to the gain calculator, and the signal power extracted from the power extraction unit is provided to extract the average power level for a predetermined period in a predetermined packet unit An average power extracting unit, a logarithm calculating unit for receiving the average power level extracted from the average power extracting unit, and converting the log unit into a log value; A comparator for outputting a value and a gain value adjusted to the gain calculator by adjusting a gain according to a difference value output from the comparator By including the gain control section for outputting, each predetermined length of a packet or symbol unit has to maintain a uniform signal power level effect.

디지털 자동 이득 제어장치, 심볼, 패킷, 이득계산부, 전력추출부, 평균전력추출부, 이득조절부 Digital automatic gain control device, symbol, packet, gain calculator, power extractor, average power extractor, gain adjuster

Description

디지털 자동 이득 제어장치{Digital automatic gain controller}Digital automatic gain controller {Digital automatic gain controller}

도 1은 종래의 디지털 자동 이득 제어장치를 설명하기 위한 전체적인 블록 구성도.1 is an overall block diagram for explaining a conventional digital automatic gain control device.

도 2는 본 발명의 일 실시예에 따른 디지털 자동 이득 제어장치를 설명하기 위한 전체적인 블록 구성도.2 is an overall block diagram for explaining a digital automatic gain control apparatus according to an embodiment of the present invention.

도 3은 도 2의 이득계산부를 구체적으로 설명하기 위한 블록 구성도.FIG. 3 is a block diagram illustrating a gain calculator of FIG. 2 in detail.

도 4는 도 2의 평균전력추출부를 구체적으로 설명하기 위한 블록 구성도.4 is a block diagram illustrating in detail the average power extracting unit of FIG. 2.

*** 도면의 주요 부분에 대한 부호 설명 ****** Explanation of symbols on main parts of drawing ***

100 : 이득계산부, 110 : 곱셈기,100: gain calculator, 110: multiplier,

120 : L_쉬프터, 130 : R_쉬프터,120: L_shifter, 130: R_shifter,

140 : 멀티플렉서, 150 : 레지스터,140: multiplexer, 150: registers,

200 : 전력추출부, 300 : 평균전력추출부,200: power extraction unit, 300: average power extraction unit,

310 : 제1 곱셈기, 320 : 누산기,310: first multiplier, 320: accumulator,

330 : 이동평균 레지스터, 340 : R_쉬프터,330: moving average register, 340: R_ shifter,

350 : 비교기, 360 : 제2 곱셈기,350: comparator, 360: second multiplier,

400 : 로그연산부, 500 : 비교부,400: log operation unit, 500: comparison unit,

600 : 이득조절부600: gain control unit

본 발명은 디지털 자동 이득 제어(Automatic Gain Control, 이하, 'AGC'라 함)장치에 관한 것으로, 보다 상세하게는 미리 설정된 패킷 또는 심볼 단위의 일정구간 동안의 평균전력레벨을 균일하게 조정할 수 있도록 한 디지털 자동 이득 제어장치에 관한 것이다.The present invention relates to a digital automatic gain control (hereinafter, referred to as "AGC") device, and more particularly, to uniformly adjust the average power level for a predetermined period in a predetermined packet or symbol unit. A digital automatic gain control device.

일반적으로, 고속의 데이터를 처리할 수 있는 ADC(Analog to Digital Converter) 및 DAC(Digital to Analog Converter)가 개발됨에 따라 종래 아날로그 단에서 처리하던 변복조 및 필터링을 디지털 영역에서 처리할 수 있게 되었다.In general, with the development of an analog to digital converter (ADC) and a digital to analog converter (DAC) capable of processing high-speed data, it is possible to process the modulation and demodulation and filtering in the digital domain.

이를 디지털 라디오(Digital Radio) 또는 소프트웨어 디파인드 라디오(Software Defined Radio, SDR)라하며, 이 디지털 라디오를 적용한 수신단을 디지털 리시버(Digital Receiver)라 한다.This is called a digital radio or a software defined radio (SDR), and a receiver to which the digital radio is applied is called a digital receiver.

그리고, 상기 ADC의 다이나믹 레인지(Dynamic Range)가 증가함에 따라 디지털 리시버에서 AGC를 수행할 수 있게 되었다.As the dynamic range of the ADC increases, AGC can be performed in the digital receiver.

도 1은 종래의 디지털 자동 이득 제어장치를 설명하기 위한 전체적인 블록 구성도로서, 종래 디지털 리시버에 구비되는 디지털 AGC 장치는, 크게 곱셈기(Multiplier)(10)와, 검파기(Detector)(20)와, 루프필터(Loop Filter)(30)로 이루어지며, 상기 검파기(20)는 감산기(21)와 전력추출기(22)로 구성되어 있으며, 상기 루프필터(30)는 곱셈기(31)와 가산기(32) 및 레지스터(33)로 구성되어 있다.1 is an overall block diagram for explaining a conventional digital automatic gain control device. A digital AGC device included in a conventional digital receiver includes a multiplier 10, a detector 20, A loop filter 30, the detector 20 includes a subtractor 21 and a power extractor 22, and the loop filter 30 includes a multiplier 31 and an adder 32. And a register 33.

상기와 같이 구성된 종래의 디지털 자동 이득 제어장치의 경우, 상기 검파기(20)내의 전력추출기(22)는 상기 곱셈기(10)에서 출력되는 AGC 출력신호 I,Q에 대해 평균을 취하여 전력레벨을 추출하고, 상기 감산기(21)를 통해 상기 추출된 전력레벨과 원하는 전력레벨에 해당하는 임계값과 비교한다.In the conventional digital automatic gain control device configured as described above, the power extractor 22 in the detector 20 averages the AGC output signals I and Q output from the multiplier 10 and extracts the power level. The subtractor 21 compares the extracted power level with a threshold value corresponding to a desired power level.

이어 상기 루프필터(30)는 곱셈기(31)와 가산기(32) 및 레지스터(33)를 이용하여 상기 검파기(20)에서 출력되는 전력레벨과 임계값의 전력차를 적분한다. 이때, 상기 루프필터(30)는 저역통과필터로서, 루프이득이 AGC의 시상수를 결정한다.Subsequently, the loop filter 30 integrates the power difference between the power level output from the detector 20 and the threshold value by using the multiplier 31, the adder 32, and the register 33. At this time, the loop filter 30 is a low pass filter, the loop gain determines the time constant of the AGC.

이후, 상기 곱셈기(10)는 AGC 입력신호 I,Q에 상기 루프필터(30)에서 출력된 AGC값을 곱함으로써 AGC 출력신호 I,Q를 출력한다.Thereafter, the multiplier 10 outputs AGC output signals I and Q by multiplying AGC input signals I and Q by AGC values output from the loop filter 30.

상기와 같이 종래의 기술에서는 루프이득값을 구하는 것이 AGC의 성능을 좌우하였다. 이에 따라, 상기 검파기(20)에 입력되는 입력신호의 레벨에 상관없이 루프이득에 따라 동작하게 되고, 다수의 시험을 통해 트라이얼 앤 에러(Trial and Error) 방식으로 적정한 값을 설정해야만 하는 문제점이 있다.As described above, in the related art, obtaining the loop gain value influenced the performance of the AGC. Accordingly, there is a problem in that it operates according to the loop gain irrespective of the level of the input signal input to the detector 20 and has to set an appropriate value in a trial and error method through a plurality of tests. .

본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 입력되는 기본 신호단위를 패킷 또는 심볼 단위로 묶어 패킷 또는 심볼 단위의 평균신호 전력레벨을 추출하고, 그에 대한 평균전력레벨을 일정하게 유지할 수 있도록 한 디지털 자동 이득 제어장치를 제공하는데 있다.The present invention has been made to solve the above-described problems, an object of the present invention is to extract the average signal power level of the packet or symbol unit by combining the basic signal unit to the packet or symbol unit, and to calculate the average power level thereof It is to provide a digital automatic gain control device to maintain a constant.

전술한 목적을 달성하기 위하여 본 발명의 일 측면은, AGC 입력신호 I,Q에 이득조절부로부터 출력된 이득값을 곱하여 충분한 비트 레졸루션을 갖도록 AGC 출 력신호 I,Q를 출력하기 위한 이득계산부; 상기 이득계산부로 출력된 AGC 출력신호 I,Q에 대한 신호전력을 추출하기 위한 전력추출부; 상기 전력추출부로부터 추출된 신호전력을 제공받아 미리 설정된 패킷 단위의 일정구간 동안의 평균전력레벨을 추출하기 위한 평균전력추출부; 상기 평균전력추출부로부터 추출된 평균전력레벨을 제공받아 로그값으로 변환하기 위한 로그연산부; 상기 로그연산부로부터 변환된 로그값과 미리 설정된 임계값을 비교하여 그 차이값을 출력하기 위한 비교부; 및 상기 비교부로부터 출력된 차이값에 따라 이득을 조절하여 상기 이득계산부로 상기 조절된 이득값을 출력하기 위한 이득조절부를 포함하여 이루어진 디지털 자동 이득 제어장치를 제공하는 것이다.In order to achieve the above object, an aspect of the present invention provides a gain calculator for outputting the AGC output signals I and Q to have a sufficient bit resolution by multiplying the AGC input signals I and Q by the gain values output from the gain control unit. ; A power extracting unit for extracting signal power of the AGC output signals I and Q outputted to the gain calculating unit; An average power extracting unit for receiving the signal power extracted from the power extracting unit and extracting an average power level for a predetermined period of a predetermined packet unit; A log calculator configured to receive the average power level extracted from the average power extractor and convert the average power level into a log value; A comparison unit for comparing the log value converted from the log operation unit with a preset threshold value and outputting a difference value; And a gain adjusting unit for adjusting the gain according to the difference value output from the comparing unit and outputting the adjusted gain value to the gain calculating unit.

여기서, 상기 이득계산부는, 상기 AGC 입력신호 I,Q와 상기 조절된 이득값 중 소수배 이득값을 각각 곱하여 출력하는 곱셈기; 상기 곱셈기로부터 출력된 곱셈값과 상기 조절된 이득값 중 정수배 이득값에 따라 좌/우측으로 쉬프트하여 출력하는 쉬프터; 상기 정수배 이득값의 최상위 비트에 따라 상기 좌/우측으로 쉬프트된 값 중 어느 하나를 선택하여 출력하는 멀티플렉서; 및 상기 멀티플렉서로부터 출력된 선택값을 일시적으로 저장한 후 출력하는 레지스터를 포함하여 이루어짐이 바람직하다.The gain calculator may include: a multiplier multiplying and outputting the AGC input signals I and Q by a fractional gain value among the adjusted gain values; A shifter configured to shift the left / right side according to an integer multiple gain value among the multiplied value output from the multiplier and the adjusted gain value and output the shifted left / right side; A multiplexer for selecting and outputting any one of the shifted values to the left and right sides according to the most significant bit of the integer gain value; And a register for temporarily storing the selected value output from the multiplexer and outputting the selected value.

바람직하게는, 상기 평균전력추출부는, 상기 전력추출부로부터 추출된 신호전력을 제공받아 일정한 웨이트값(w)을 곱하여 출력하는 제1 곱셈기; 상기 제1 곱셈기로부터 출력된 값과 제2 곱셈기로부터 출력된 값을 덧셈하고, 상기 덧셈된 값을 누적하여 출력하는 누산기; 상기 누산기로부터 출력된 누적값을 일시적으로 저 장한 후 출력하는 이동평균 레지스터; 상기 이동평균 레지스터로터 출력된 누적값의 반복횟수에 따라 쉬프트하여 평균값을 출력하는 쉬프터; 상기 쉬프터로부터 입출력되는 값을 비교하여 그 차이값을 출력하는 비교기; 및 상기 비교기로부터 출력된 차이값에 소정의 웨이트값(1-w)을 곱하여 상기 누산기로 출력하는 제2 곱셈기를 포함하여 이루어진다.Preferably, the average power extracting unit comprises: a first multiplier receiving the signal power extracted from the power extracting unit and multiplying by a predetermined weight value (w); An accumulator for adding the value output from the first multiplier and the value output from the second multiplier, and accumulating and outputting the added value; A moving average register for temporarily storing the accumulated value output from the accumulator and outputting the accumulated average value; A shifter outputting an average value by shifting according to the number of repetitions of the accumulated value output from the moving average register; A comparator for comparing the input / output values from the shifter and outputting a difference value; And a second multiplier for multiplying the difference value output from the comparator by a predetermined weight value (1-w) and outputting the multiplier to the accumulator.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention illustrated below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art.

도 2는 본 발명의 일 실시예에 따른 디지털 자동 이득 제어장치를 설명하기 위한 전체적인 블록 구성도이고, 도 3은 도 2의 이득계산부를 구체적으로 설명하기 위한 블록 구성도이며, 도 4는 도 2의 평균전력추출부를 구체적으로 설명하기 위한 블록 구성도이다.FIG. 2 is a block diagram illustrating the digital automatic gain control apparatus according to an embodiment of the present invention. FIG. 3 is a block diagram illustrating the gain calculator of FIG. 2 in detail. FIG. 4 is FIG. Is a block diagram illustrating the average power extracting unit in detail.

도 2 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 디지털 자동 이득 제어장치(Automatic Gain Control, 이하, 'AGC'라 함)는, 이득계산부(100), 전력추출부(200), 평균전력추출부(300), 로그연산부(400), 비교부(500) 및 이득조절부(600)를 포함하여 이루어진다.2 to 4, a digital automatic gain control apparatus (hereinafter, referred to as "AGC") according to an embodiment of the present invention includes a gain calculator 100 and a power extractor 200. , An average power extracting unit 300, a logarithm calculating unit 400, a comparing unit 500, and a gain adjusting unit 600.

여기서, 상기 이득계산부(100)는 AGC 입력신호 I,Q에 상기 이득조절부(600) 로부터 출력된 이득값을 곱하여 충분한 비트 레졸루션(Bit Resolution)을 갖도록 AGC 출력신호 I,Q를 출력하는 기능을 수행한다.Here, the gain calculator 100 outputs the AGC output signals I and Q to have a sufficient bit resolution by multiplying the AGC input signals I and Q by the gain value output from the gain control unit 600. Do this.

이러한 이득계산부(100)는 도 3에 도시된 바와 같이, 곱셈기(110), L_쉬프터(120), R_쉬프터(130), 멀티플렉서(140) 및 레지스터(150)로 이루어진다.As shown in FIG. 3, the gain calculator 100 includes a multiplier 110, an L_shifter 120, an R_shifter 130, a multiplexer 140, and a register 150.

상기 곱셈기(110)는 상기 AGC 입력신호 I,Q와 상기 이득조절부(600)로부터 조절된 이득값 중 소수배 이득값을 각각 곱하여 출력하는 기능을 수행한다.The multiplier 110 performs a function of multiplying and outputting the AGC input signals I, Q and the fractional gain value among the gain values adjusted by the gain control unit 600, respectively.

상기 L_쉬프터(Left-Shifter)(120)는 상기 곱셈기(110)로부터 출력된 곱셈값과 상기 이득조절부(600)로부터 조절된 이득값 중 정수배 이득값에 따라 좌측(Left)으로 쉬프트(Shift)하여 출력하는 기능을 수행한다.The L-shifter 120 shifts to the left according to an integer multiple gain value of a multiplication value output from the multiplier 110 and a gain value adjusted from the gain control unit 600. To print out the function.

상기 R_쉬프터(Right-Shifter)(130)는 상기 곱셈기(110)로부터 출력된 곱셈값과 상기 이득조절부(600)로부터 조절된 이득값 중 정수배 이득값에 따라 우측(Right)으로 쉬프트(Shift)하여 출력하는 기능을 수행한다.The R-shifter 130 shifts to the right according to an integer multiple gain value of a multiplication value output from the multiplier 110 and a gain value adjusted from the gain control unit 600. To print out the function.

상기 멀티플렉서(Mux)(140)는 상기 이득조절부(600)로부터 출력된 정수배 이득값의 최상위 비트(Most Significant Bit)에 따라 상기 L_쉬프터(120) 및 상기 R_쉬프터(130)로부터 좌/우측으로 쉬프트된 값 중 어느 하나를 선택하여 출력하는 기능을 수행한다.The multiplexer (Mux) 140 is left / right from the L_shifter 120 and the R_shifter 130 according to the most significant bit of the integer multiple gain value output from the gain control unit 600. Performs a function to select and output one of the shifted values to the right.

상기 레지스터(Register)(150)는 상기 멀티플렉서(140)로부터 출력된 선택값을 일시적으로 저장한 후 출력하는 기능을 수행한다.The register 150 temporarily stores a selection value output from the multiplexer 140 and outputs the selected value.

상기와 같이 구성된 이득계산부(100)는 AGC 입력신호 I,Q에 상기 이득조절부(600)로부터 출력된 정수배 이득값과 소수배 이득값을 분리하여 곱셈 연산처리한 다. 즉, 계산량을 줄이기 위하여 상기 정수배 이득값의 연산처리는 상기 L_쉬프터(120) 및 상기 R_쉬프터(130)를 통하여 쉬프트 동작으로 정수배 이득 곱셈을 처리하고, 상기 소수배 이득값의 연산처리는 상기 곱셈기(110)를 통해 소수배 이득 곱셈을 처리한다.The gain calculator 100 configured as described above multiplies the AGC input signals I and Q by multiplying the integer gain value and the fractional gain value output from the gain control unit 600. That is, in order to reduce the amount of calculation, the calculation process of the integer multiple gain value is processed by the integer multiple gain multiplication by the shift operation through the L_shifter 120 and the R_ shifter 130, and the calculation processing of the fractional gain value is performed. The multiplier 110 handles prime multiplication gain multiplication.

그리고, 상기 전력추출부(200)는 상기 이득계산부(100)로 출력된 AGC 출력신호 I,Q에 대한 신호전력을 추출하는 기능을 수행한다.In addition, the power extraction unit 200 performs a function of extracting the signal power for the AGC output signal I, Q output to the gain calculator 100.

이러한 전력추출부(200)는 AGC 출력신호 I,Q에 대한 신호전력을 매입력마다 계산한다. 즉, 전력추정은 입력신호 I(t)2 + Q(t)2로 하여야 되나, 이런 파워추정을 하려면 곱셈과 덧셈연산 등이 필요하며, 하드웨어 계산량이 많이 소모된다.The power extraction unit 200 calculates the signal power for the AGC output signal I, Q for each input. In other words, power estimation should be done with input signal I (t) 2 + Q (t) 2 , but multiplication, addition, etc. are required for such power estimation.

따라서, 본 발명의 일 실시예에 적용된 전력추출부(200)는

Figure 112005026819038-PAT00001
의 RMS(Root Mean Square) 파워 평균값으로 대치하여 계산할 수 있으며, 하드웨어 양을 줄이기 위하여 곱셈연산 없이 쉬프트(shift) 연산과 덧셈연산으로 간단하게 처리하여 계산량을 줄일 수 있다.Therefore, the power extraction unit 200 applied to an embodiment of the present invention
Figure 112005026819038-PAT00001
It can be calculated by replacing the root mean square (RMS) power average of. In addition, it is possible to reduce the amount of calculation by simply performing shift and addition operations without multiplication operations in order to reduce the amount of hardware.

그리고, 상기 평균전력추출부(300)는 상기 전력추출부(200)로부터 추출된 신호전력을 제공받아 미리 설정된 패킷 또는 상기 패킷 내에 포함된 심볼 단위의 일정구간 동안의 평균전력레벨을 추출하는 기능을 수행한다.The average power extracting unit 300 receives a signal power extracted from the power extracting unit 200 and extracts an average power level during a predetermined period of a predetermined packet or a symbol unit included in the packet. Perform.

이러한 평균전력추출부(300)는 도 4에 도시된 바와 같이, 제1 곱셈기(310), 누산기(320), 이동평균 레지스터(330), R_쉬프터(340), 비교기(350) 및 제2 곱셈기(360)로 이루어진다.As shown in FIG. 4, the average power extractor 300 includes a first multiplier 310, an accumulator 320, a moving average register 330, an R_shifter 340, a comparator 350, and a second. A multiplier 360.

여기서, 상기 제1 곱셈기(310)는 상기 전력추출부(200)로부터 추출된 신호전력을 제공받아 일정한 웨이트값(w)을 곱하여 출력하는 기능을 수행한다.Here, the first multiplier 310 receives the signal power extracted from the power extractor 200 and multiplies a predetermined weight value w to output the multiplied weight.

상기 누산기(320)는 상기 제1 곱셈기(310)로부터 출력된 값과 상기 제2 곱셈기(360)로부터 출력된 값을 덧셈하고, 상기 덧셈된 값을 누적하여 출력하는 기능을 수행한다.The accumulator 320 adds the value output from the first multiplier 310 and the value output from the second multiplier 360, and accumulates and adds the added value.

상기 이동평균 레지스터(330)는 상기 누산기(320)로부터 출력된 누적값을 일시적으로 저장한 후 출력하는 기능을 수행한다.The moving average register 330 temporarily stores and accumulates the accumulated value output from the accumulator 320.

상기 R_쉬프터(340)는 상기 이동평균 레지스터(330)로터 출력된 누적값의 반복횟수에 따라 우측(Right)으로 쉬프트(Shift)하여 평균값을 출력하는 기능을 수행한다.The R_shifter 340 shifts to the right in accordance with the number of repetitions of the accumulated value output from the moving average register 330 to output an average value.

상기 비교기(350)는 상기 R_쉬프터(340)로부터 입출력되는 값을 비교하여 그 차이값을 출력하는 기능을 수행한다.The comparator 350 compares the values input and output from the R_shifter 340 and outputs the difference values.

상기 제2 곱셈기(360)는 상기 비교기(350)로부터 출력된 차이값에 소정의 웨이트값(1-w)을 곱하여 상기 누산기(320)로 출력하는 기능을 수행한다.The second multiplier 360 multiplies a difference value output from the comparator 350 by a predetermined weight value 1-w and outputs the multiplier 320 to the accumulator 320.

상기와 같은 구성을 갖는 본 발명의 일 실시예에 적용된 평균전력추출부(300)는 8비트(bit)를 적용하였으나, 그 비트 수는 제한하지 않는다.The average power extracting unit 300 applied to an embodiment of the present invention having the above configuration has applied 8 bits, but the number of bits is not limited.

또한, 상기 평균전력추출부(300)는 일정길이 즉, 패킷 또는 심볼 단위의 신호전력레벨을 추출함으로써, 순간피크전력에 의해 심볼 신호파워가 흔들리지 않게 하기 위함이고, 신호전력이 순시전력보다 패킷 또는 심볼 단위의 평균전력이 유용한 응용에 사용된다.In addition, the average power extracting unit 300 extracts the signal power level in a predetermined length, that is, the packet or symbol unit, so that the symbol signal power is not shaken by the instantaneous peak power. Average power in symbol units is used for useful applications.

한편, 패킷 또는 심볼 길이의 평균값을 계산하기 위해서 기본적으로 생각해 볼 수 있는 것은 입력된 신호를 모두 더하여 L개의 길이만큼으로 나누면 평균값을 구할 수 있으나, 이것 또한 누적되는 값의 크기 L이 늘어날수록 기하급수적으로 커질 것이며, 많은 하드웨어를 요구하게 된다.On the other hand, in order to calculate the average value of the packet or symbol length, it is basically conceivable that the average value can be obtained by adding all the input signals and dividing by L lengths, but this is also exponential as the size L of the accumulated value increases. It will grow in size and will require a lot of hardware.

따라서, 본 발명의 일 실시예에 적용된 평균전력추출부(300)는 이동평균 연산처리 방식을 제안하고 있다. 즉, 입력되는 신호의 평균값을 계속 누적하여 누적된 값과 입력되는 값과의 차이를 계속 누적해 나가는 방식의 이동평균블록을 사용하고 있다. 또한, 이동평균누적의 반복 횟수에 따라 평균값 추적의 정밀도는 변할 수 있다.Therefore, the average power extracting unit 300 applied to one embodiment of the present invention proposes a moving average calculation processing method. That is, a moving average block is used in which the average value of the input signal is continuously accumulated and the difference between the accumulated value and the input value is continuously accumulated. In addition, the precision of the average value tracking may vary according to the number of repetitions of the moving average accumulation.

그리고, 상기 로그연산부(400)는 상기 평균전력추출부(300)로부터 추출된 평균전력레벨을 제공받아 미리 설정된 임계값(Threshold)과 쉽게 감산할 수 있도록 로그값으로 변환하는 기능을 수행한다.The log operator 400 receives the average power level extracted from the average power extractor 300 and converts the log value into a log value so as to be easily subtracted from a preset threshold.

그리고, 상기 비교부(500)는 상기 로그연산부(400)로부터 변환된 로그값과 미리 설정된 임계값(Threshold)을 비교하여 그 차이값을 출력하는 기능을 수행한다.The comparison unit 500 compares the log value converted from the log operation unit 400 with a preset threshold value and outputs the difference value.

그리고, 상기 이득조절부(600)는 상기 비교부(500)로부터 출력된 차이값에 따라 이득을 조절하여 상기 이득계산부(100)로 상기 조절된 이득값을 출력하는 기능을 수행한다.In addition, the gain adjusting unit 600 adjusts the gain according to the difference value output from the comparator 500 to output the adjusted gain value to the gain calculating unit 100.

이러한 이득조절부(600)는 상기 비교부(500)로부터 출력된 차이값을 상기 이득계산부(100)에서 쉽게 실제값으로 곱해질 수 있도록 이득을 조절한다.The gain control unit 600 adjusts the gain so that the difference value output from the comparator 500 can be easily multiplied by an actual value by the gain calculator 100.

또한, 상기 이득조절부(600)는 상기 비교부(500)로부터 출력된 차이값을 제공받아 정수배 이득과 소수배 이득에 대한 변환값을 계산하여 상기 이득계산부(100)에 입력되는 AGC 입력신호 I,Q와 패킷 또는 심볼 단위마다 자동이득제어를 수행한다.In addition, the gain control unit 600 receives the difference value output from the comparator 500, calculates a conversion value for integer multiple gains and prime multiple gains, and inputs the AGC input signal to the gain calculator 100. Automatic gain control is performed for each I, Q and packet or symbol unit.

예를 들면, 로그 연산된 값이 6.9375 라면, 정수값 6은 26을 의미하며, 소수값 0.9375는 20.9375를 의미한다.For example, if the logarithmic value is 6.9375, the integer value 6 means 2 6 and the fractional value 0.9375 means 2 0.9375 .

본 발명의 일 실시예에 적용된 이득조절부(600)에서는 정수값 6을 상기 이득계산부(100)로 입력되는 AGC 입력신호 I,Q를 좌/우측(Left/Right) 쉬프트하여 처리할 수 있도록 한다. 또한, 소수배 이득 20.9375 = 1.9152066이므로, 이 부분은 롬 테이블(ROM Table) 형태로 구현하여 상기 이득계산부(100)로 입력되는 AGC 입력신호 I,Q와 상기 곱셈기(100)를 통하여 곱셈 연산할 수 있도록 한다.In the gain adjusting unit 600 applied to the exemplary embodiment of the present invention, the AGC input signals I and Q inputted to the gain calculating unit 100 may be shifted left / right by left / right shifting an integer value 6. do. In addition, since the fractional gain 2 0.9375 = 1.9152066, this part is implemented in the form of a ROM table, and the multiplication operation is performed through the AGC input signals I and Q inputted to the gain calculator 100 and the multiplier 100. Do it.

전술한 바와 같이, 본 발명의 일 실시예에 따른 디지털 AGC는 이미 RF 튜너(Tuner) 단에서 기본적으로 ADC(Analog to Digital Converter) 입력으로 들어올 때 다이나믹 레인지(Dynamic Range)에 들어오도록 가정하였고, 다음에서 사용될 FFT 또는 복조기의 입력으로 사용될 것이며, 상기 FFT 등의 연산에 오버플로우 방지 및 비터비 디코더의 연판정 메트릭을 올바르게 출력되도록 하기 위한 패킷 또는 심볼 단위의 일정구간별 평균전력레벨을 유지할 수 있도록 조절한다.As described above, the digital AGC according to the embodiment of the present invention has already assumed that the RF range is entered into the dynamic range when the RF tuner stage basically enters the analog to digital converter (ADC) input. It will be used as the input of the FFT or demodulator to be used in the FFT. do.

전술한 본 발명에 따른 디지털 자동 이득 제어장치에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발 명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.Although a preferred embodiment of the digital automatic gain control device according to the present invention has been described above, the present invention is not limited thereto, and various modifications are made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It is possible and this also belongs to the present invention.

이상에서 설명한 바와 같은 본 발명의 디지털 자동 이득 제어장치에 따르면, 전력추출부와 평균전력추출부를 연동하여 패킷 또는 심볼 단위의 평균전력레벨을 검출하고, 로그연산부를 통해 평균전력을 일정하게 유지하는데 쉽게 구현할 수 있는 이점이 있다.According to the digital automatic gain control apparatus of the present invention as described above, by interlocking the power extraction unit and the average power extraction unit to detect the average power level in packet or symbol unit, it is easy to maintain the average power constant through the logarithm calculation unit. There is an advantage to implement.

또한, 본 발명에 따르면, 이득계산에서 정수배 연산은 쉬프터를 사용하여 처리함으로써, 곱셈기가 줄어들어 하드웨어 양을 효율적으로 줄일 수 있는 이점이 있다.In addition, according to the present invention, the integer multiplication operation in the gain calculation by using a shifter, there is an advantage that the multiplier can be reduced to reduce the amount of hardware efficiently.

또한, 본 발명에 따르면, 디지털 멀티미디어 방송용 자동 이득 제어장치 및 기타 패킷 또는 심볼 단위의 처리를 요하는 응용에서 유용하게 사용될 수 있는 이점이 있다.In addition, according to the present invention, there is an advantage that can be usefully used in the automatic gain control device for digital multimedia broadcasting and other applications that require processing of packet or symbol units.

Claims (6)

AGC 입력신호 I,Q에 이득조절부로부터 출력된 이득값을 곱하여 충분한 비트 레졸루션을 갖도록 AGC 출력신호 I,Q를 출력하기 위한 이득계산부;A gain calculator for outputting the AGC output signals I and Q to multiply the AGC input signals I and Q by the gain values output from the gain adjuster to have sufficient bit resolution; 상기 이득계산부로 출력된 AGC 출력신호 I,Q에 대한 신호전력을 추출하기 위한 전력추출부;A power extracting unit for extracting signal power of the AGC output signals I and Q outputted to the gain calculating unit; 상기 전력추출부로부터 추출된 신호전력을 제공받아 미리 설정된 패킷 단위의 일정구간 동안의 평균전력레벨을 추출하기 위한 평균전력추출부;An average power extracting unit for receiving the signal power extracted from the power extracting unit and extracting an average power level for a predetermined period of a predetermined packet unit; 상기 평균전력추출부로부터 추출된 평균전력레벨을 제공받아 로그값으로 변환하기 위한 로그연산부;A log calculator configured to receive the average power level extracted from the average power extractor and convert the average power level into a log value; 상기 로그연산부로부터 변환된 로그값과 미리 설정된 임계값을 비교하여 그 차이값을 출력하기 위한 비교부; 및A comparison unit for comparing the log value converted from the log operation unit with a preset threshold value and outputting a difference value; And 상기 비교부로부터 출력된 차이값에 따라 이득을 조절하여 상기 이득계산부로 상기 조절된 이득값을 출력하기 위한 이득조절부를 포함하여 이루어진 디지털 자동 이득 제어장치.And a gain adjusting unit for adjusting the gain according to the difference value output from the comparing unit and outputting the adjusted gain value to the gain calculating unit. 제 1 항에 있어서, 상기 이득조절부는 상기 비교부로부터 출력된 차이값을 제공받아 정수배 이득값과 소수배 이득값으로 변환하여 출력하고, 상기 이득계산부는 상기 변환된 정수배 이득값과 소수배 이득값을 제공받는 것을 특징으로 하는 디지털 자동 이득 제어장치.The method of claim 1, wherein the gain control unit receives the difference value output from the comparator and converts it to an integer multiple gain value and a decimal multiple gain value, and the gain calculation unit converts the integer multiple gain value and the multiple multiple gain value. Digital automatic gain control device characterized in that provided. 제 2 항에 있어서, 상기 이득계산부에서 상기 정수배 이득값은 소정의 쉬프터를 이용하여 연산 처리되고, 상기 소수배 이득값은 소정의 곱셈기를 이용하여 연산 처리되는 것을 특징으로 하는 디지털 자동 이득 제어장치.3. The digital automatic gain control apparatus according to claim 2, wherein in the gain calculator, the integer multiple gain value is arithmetic processed using a predetermined shifter, and the decimal multiple gain value is arithmetic processed using a predetermined multiplier. . 제 1 항에 있어서, 상기 이득계산부는,The method of claim 1, wherein the gain calculator, 상기 AGC 입력신호 I,Q와 상기 조절된 이득값 중 소수배 이득값을 각각 곱하여 출력하는 곱셈기;A multiplier for multiplying and outputting the AGC input signals I, Q and the fractional gain value of the adjusted gain value, respectively; 상기 곱셈기로부터 출력된 곱셈값과 상기 조절된 이득값 중 정수배 이득값에 따라 좌/우측으로 쉬프트하여 출력하는 쉬프터;A shifter configured to shift the left / right side according to an integer multiple gain value among the multiplied value output from the multiplier and the adjusted gain value and output the shifted left / right side; 상기 정수배 이득값의 최상위 비트에 따라 상기 좌/우측으로 쉬프트된 값 중 어느 하나를 선택하여 출력하는 멀티플렉서; 및A multiplexer for selecting and outputting any one of the shifted values to the left and right sides according to the most significant bit of the integer gain value; And 상기 멀티플렉서로부터 출력된 선택값을 일시적으로 저장한 후 출력하는 레지스터를 포함하여 이루어진 것을 특징으로 하는 디지털 자동 이득 제어장치.And a register for temporarily storing and outputting a selection value output from the multiplexer. 제 1 항에 있어서, 상기 평균전력추출부는,The method of claim 1, wherein the average power extraction unit, 상기 전력추출부로부터 추출된 신호전력을 제공받아 일정한 웨이트값(w)을 곱하여 출력하는 제1 곱셈기;A first multiplier receiving the signal power extracted from the power extracting unit and multiplying and outputting a predetermined weight value w; 상기 제1 곱셈기로부터 출력된 값과 제2 곱셈기로부터 출력된 값을 덧셈하고, 상기 덧셈된 값을 누적하여 출력하는 누산기;An accumulator for adding the value output from the first multiplier and the value output from the second multiplier, and accumulating and outputting the added value; 상기 누산기로부터 출력된 누적값을 일시적으로 저장한 후 출력하는 이동평균 레지스터;A moving average register for temporarily storing and accumulating the accumulated value output from the accumulator; 상기 이동평균 레지스터로터 출력된 누적값의 반복횟수에 따라 쉬프트하여 평균값을 출력하는 쉬프터;A shifter outputting an average value by shifting according to the number of repetitions of the accumulated value output from the moving average register; 상기 쉬프터로부터 입출력되는 값을 비교하여 그 차이값을 출력하는 비교기; 및A comparator for comparing the input / output values from the shifter and outputting a difference value; And 상기 비교기로부터 출력된 차이값에 소정의 웨이트값(1-w)을 곱하여 상기 누산기로 출력하는 제2 곱셈기를 포함하여 이루어진 것을 특징으로 하는 디지털 자동 이득 제어장치.And a second multiplier configured to multiply a difference value output from the comparator by a predetermined weight value (1-w) and output the multiplier to the accumulator. 제 1 항에 있어서, 상기 평균전력추출부는, 상기 미리 설정된 패킷 내에 포함된 심볼 단위의 일정구간 동안의 평균전력레벨을 추출하는 것을 특징으로 하는 디지털 자동 이득 제어장치.The digital automatic gain control apparatus of claim 1, wherein the average power extracting unit extracts an average power level for a predetermined period of symbol units included in the preset packet.
KR1020050042909A 2004-12-10 2005-05-23 Digital automatic gain controller KR100679233B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040104295 2004-12-10
KR20040104295 2004-12-10

Publications (2)

Publication Number Publication Date
KR20060065451A true KR20060065451A (en) 2006-06-14
KR100679233B1 KR100679233B1 (en) 2007-02-05

Family

ID=37160712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050042909A KR100679233B1 (en) 2004-12-10 2005-05-23 Digital automatic gain controller

Country Status (1)

Country Link
KR (1) KR100679233B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703828B1 (en) * 2005-12-08 2007-04-04 한국전자통신연구원 Auto gain controller apparatus of wireless digital system
KR100820824B1 (en) * 2006-03-02 2008-04-10 엘지전자 주식회사 Method and apparatus for digital automatic gain control
KR101502079B1 (en) * 2011-07-05 2015-03-13 삼성탈레스 주식회사 Automatic Gain Controller Using Oversampling And Method Thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307380A (en) * 1996-05-13 1997-11-28 Toshiba Corp Radio communication equipment with agc function
KR20020054017A (en) * 2000-12-27 2002-07-06 박종섭 Digital automatic gain controller with variable loop gain
KR100400921B1 (en) * 2001-07-12 2003-10-08 엘지전자 주식회사 Apparatus and method for diagnostic of RF block by using receiving auto gain control
US6868263B2 (en) * 2002-06-10 2005-03-15 Qualcomm Incorporated Digital automatic gain control
US7031409B2 (en) * 2002-08-23 2006-04-18 Samsung Electronics Co., Ltd. Fully digital AGC circuit with wide dynamic range and method of operation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703828B1 (en) * 2005-12-08 2007-04-04 한국전자통신연구원 Auto gain controller apparatus of wireless digital system
KR100820824B1 (en) * 2006-03-02 2008-04-10 엘지전자 주식회사 Method and apparatus for digital automatic gain control
KR101502079B1 (en) * 2011-07-05 2015-03-13 삼성탈레스 주식회사 Automatic Gain Controller Using Oversampling And Method Thereof

Also Published As

Publication number Publication date
KR100679233B1 (en) 2007-02-05

Similar Documents

Publication Publication Date Title
KR101083944B1 (en) Adaptive CFR according to average power variation of input signal and method thereof
JP5365369B2 (en) Transmission apparatus, distortion compensation apparatus, and distortion compensation method
US20070188218A1 (en) Peak power suppressor and peak power suppressing method
KR100679233B1 (en) Digital automatic gain controller
JP4737458B2 (en) Reception amplitude correction circuit, reception amplitude correction method, and receiver using the same
JP2008524882A (en) Scaling in the receiver for coded digital data symbols
CN108365854B (en) Automatic gain control circuit (AGC), despreading circuit and method for reproducing received data
JP4288458B2 (en) Amplitude limiting circuit and CDMA communication apparatus
US7805121B2 (en) Radio signal receiver and gain control method thereof
US8275341B2 (en) Fixed point FIR filter with adaptive truncation and clipping and wireless mobile station using same
CN107294625B (en) Signal power estimation method and device and receiver
EP2549707A1 (en) Iq imbalance estimation in receiver systems
JPH11145932A (en) Transmitter and receiver for multirated delay multiplexing system direct spread spectrum communication system and multirated delay multiplexing system direct spread spectrum communication system
JPWO2011033571A1 (en) Receiving machine
US7447283B2 (en) Method for automatic gain control, for instance in a telecommunication system, device and computer program product therefor
KR101674415B1 (en) Mehtod and apparatus for controlling signal gain in digital signal processing system
KR20110050651A (en) Radio base station
KR100625238B1 (en) Apparatus for automatically controlling gain in orthogonal frequency division multiple access system
KR100839318B1 (en) Slicing apparatus for receiver
EP1360773B1 (en) Signal processing
KR100765365B1 (en) System and method for automatic gain control and digital communication system using the same
JP4778875B2 (en) Gain control device
JP2004242137A (en) Radio receiver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121206

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee