KR20060062526A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR20060062526A KR20060062526A KR1020040101391A KR20040101391A KR20060062526A KR 20060062526 A KR20060062526 A KR 20060062526A KR 1020040101391 A KR1020040101391 A KR 1020040101391A KR 20040101391 A KR20040101391 A KR 20040101391A KR 20060062526 A KR20060062526 A KR 20060062526A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- nitride film
- screen oxide
- film
- ion implantation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 26
- 150000004767 nitrides Chemical class 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005121 nitriding Methods 0.000 claims 1
- 238000004140 cleaning Methods 0.000 abstract description 12
- 238000005530 etching Methods 0.000 abstract description 12
- 150000002500 ions Chemical class 0.000 description 9
- 239000004020 conductor Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 스크린 산화막 형성 후 스크린 산화막 위에 식각 선택비가 우수한 질화막을 형성함으로써 이온주입 공정시 야기되는 손상이나 채널 현상은 최소화하고, 감광막 패턴의 건식 박리 및 습식 세정 공정시의 손실을 균일하게 하고, 최소화하는 이점이 있다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for fabricating a semiconductor device, wherein after forming a screen oxide layer, a nitride film having an excellent etching selectivity is formed on the screen oxide layer, thereby minimizing damage and channel phenomena caused during the ion implantation process, and dry peeling and wet cleaning of the photoresist pattern. There is an advantage of making the loss of time uniform and minimizing.
이를 위해 본 발명은, 실리콘 기판 위에 하부구조물을 형성하는 단계, 하부구조물 전면에 스크린 산화막을 형성하는 단계, 스크린 산화막 위에 질화막을 형성하는 단계, 질화막 위에 이온주입 형성 영역을 정의하는 감광막 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
To this end, the present invention, forming a substructure on a silicon substrate, forming a screen oxide film on the entire surface of the substructure, forming a nitride film on the screen oxide film, forming a photoresist pattern defining an ion implantation formation region on the nitride film It provides a method for manufacturing a semiconductor device comprising the step.
감광막 패턴, 건식박리, 습식세정 Photoresist pattern, dry peeling, wet cleaning
Description
도 1은 이온주입공정 유, 무에 따른 스크린 산화막의 두께 차이가 발생하는 것을 나타내는 도면이다. 1 is a view showing that the difference in the thickness of the screen oxide film with or without the ion implantation process.
도 2 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 제조방법으로 진행되는 공정 진행을 설명하기 위해 나타낸 공정 단면도이다.
2 to 6 are cross-sectional views illustrating processes of the semiconductor device manufacturing method according to the embodiment of the present invention.
- 도면의 주요 부분에 대한 부호의 설명--Explanation of symbols for the main parts of the drawing
10 : 실리콘 기판 11 : 소자분리막 10
12 : 게이트 13 : 스크린 산화막 12
14 : 질화막 15 : 감광막 패턴
14
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 이온주입 공정시 야기되는 손상이나 채널 현상은 최소화하고, 감광막 패턴의 건식 박리 및 습식 세정 공정시 발생하는 손실을 균일하게 하고 상기 손실을 최소화하는 방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to minimize damage or channel phenomenon caused by the ion implantation process, to uniform the loss caused during the dry peeling and wet cleaning process of the photosensitive film pattern and to reduce the loss It is about how to minimize.
일반적으로 반도체 장치는 실리콘 기판에 증착, 사진, 식각, 이온 주입, 연마, 세정 등의 공정들을 반복적으로 수행함으로서 제조된다. 상기 공정들 가운데 이온주입 공정은 실리콘 기판 상에 선택적으로 이온을 주입하기 위한 마스크가 필요하다. 그리고 이러한 상기 마스크는 실리콘 기판 위에 감광막(Photoresist)를 도포하는 공정과 상기 감광막을 특정 패턴으로 형성하기 위하여 노광 및 현상하는 공정을 통해 반도체 기판 위에 감광막 패턴을 형성함으로써 얻어진다. 상기와 같은 불순물 이온을 주입하는 공정은 트랜지스터에서 전류가 흐르는 부분인 소오스/드레인 영역에 이온을 주입하는 공정 및 게이트 전극에 도핑을 하는 공정 등에 적용된다. 이때, 이온주입 공정시 야기되는 손상 및 이온주입시 주입하고자 하는 깊이보다 더 깊이 들어가게 되는 채널 현상을 방지하기 위하여 산화막을 증착하여 스크린막으로서 사용하고 있다.In general, a semiconductor device is manufactured by repeatedly performing processes such as deposition, photography, etching, ion implantation, polishing, and cleaning on a silicon substrate. Among these processes, the ion implantation process requires a mask for selectively implanting ions onto the silicon substrate. The mask is obtained by forming a photoresist pattern on a semiconductor substrate through a process of applying a photoresist on a silicon substrate and exposing and developing the photoresist to a specific pattern. The process of implanting impurity ions as described above is applied to a process of implanting ions into a source / drain region which is a portion of a current flowing through a transistor, and a process of doping a gate electrode. At this time, in order to prevent the damage caused during the ion implantation process and the channel phenomenon to go deeper than the depth to be implanted during ion implantation, an oxide film is deposited and used as a screen film.
상기에서 감광막 패턴은 성능과 신뢰도와 관련하여 반도체 장치에 유해한 영향을 끼칠 수도 있는 잔여물(residue)을 남기지 않도록 제거되어져야 하는데, 이러한 감광막 패턴을 제거하는 기술을 애싱(ashing) 또는 박리(strip)공정이라고 한다. 여기서, 상기 박리공정은 건식과 습식으로 크게 나뉘어질 수 있는데, 현재 대부분의 공정에서는 건식 박리 공정이 사용되고 있다. 이어서 실리콘 기판 상에 증착된 오염 물질들을 제거하기 위해 습식 세정 공정이 실시되고 있다. 상기 습식 세정 공정은 소정의 화학 용액 속에 반도체 기판을 담그는 방법 또는 실리콘 기판 상 으로 화학 용액을 분사하는 방법 등으로 진행된다. 그런데 이때 감광막 박리 공정, 특히 건식 박리 및 습식 세정시 스크린막으로 사용된 상기 산화막의 손실에 발생하는데, 이온주입 된 산화막과 이온주입 되지 않은 산화막 간의 산화막 손실 차이가 발생하여 콘택저항이 달라지는 문제가 발생한다.The photoresist pattern should be removed so as not to leave residues that may adversely affect the semiconductor device with respect to performance and reliability. Ashing or stripping techniques for removing the photoresist pattern It is called fair. Here, the peeling process may be largely divided into dry and wet, and currently, a dry peeling process is used in most processes. A wet clean process is then performed to remove contaminants deposited on the silicon substrate. The wet cleaning process may be performed by dipping a semiconductor substrate in a predetermined chemical solution or spraying a chemical solution onto a silicon substrate. However, in this case, the photoresist stripping process, in particular, the loss of the oxide film used as the screen film during dry peeling and wet cleaning, the oxide film loss difference between the ion-implanted oxide film and the ion-implanted oxide film occurs a problem that the contact resistance changes do.
도 1은 이온주입 공정 유,무에 따른 스크린 산화막의 두께 차이가 발생하는 것을 나타내는 도면으로서, 이를 참고하여 상기 종래의 스크린 산화막의 손실차이로 발생하는 문제점을 자세히 살펴보면 다음과 같다.1 is a view showing a difference in the thickness of the screen oxide film with or without the ion implantation process, referring to this problem in detail as a loss caused by the conventional screen oxide film as follows.
도 1에 도시한 바와 같이, 산화막의 손실로 인한 두께의 차이가 발생하는 이유는 감광막 패턴을 제거하기 위해 건식 박리와 습식세정을 실시할 때, 이온주입이 실시된 영역(A)과 이온주입이 실시되지 않은 영역(B)의 스크린 산화막의 손실이 발생하게 되는데 상기 이온주입이 실시된 영역(A)과 이온주입이 실시되지 않은 영역(B)간에 스크린 산화막의 손실 차이가 발생한다. 이와 같이, 스크린 산화막이 불균일하게 손실되는 현상으로 인해 상기 두 영역(A, B)간데 스크린 산화막의 두께차가 발생하는 결과, 이후 실리콘 등의 도전물질로 된 콘택을 형성하기 위한 식각 공정을 실시할 때 상기 두 영역(A, B)상의 도전물질에 대한 식각 정도도 달라져 상기 두 영역(A, B)에 위치한 콘택의 저항이 서로 달라지는 문제가 발생한다.
As shown in FIG. 1, the reason for the difference in thickness due to the loss of the oxide film is caused by the ion implantation region A and the ion implantation when dry peeling and wet cleaning are performed to remove the photoresist pattern. The loss of the screen oxide film in the unimplemented region B is caused, and the difference in the loss of the screen oxide film occurs between the region A in which the ion implantation is performed and the region B in which the ion implantation is not performed. As a result of the non-uniform loss of the screen oxide film, the difference in the thickness of the screen oxide film between the two areas (A, B) occurs as a result of the subsequent etching process for forming a contact made of a conductive material such as silicon. The degree of etching of the conductive material on the two regions A and B is also different, resulting in a difference in resistance of the contacts located in the two regions A and B.
본 발명은, 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 스크린 산화막 형성 후 산화막 위에 식각 선택비가 우수한 질화막을 형성함으로써 이 온주입 공정시 야기되는 손상이나 채널 현상은 최소화하고, 감광막 패턴의 건식 박리 및 습식 세정 공정시의 손실을 균일하게 하고 상기 손실을 최소화하는 감광막 패턴의 제거 및 세정방법을 제공하는 것을 목적으로 한다.
The present invention is to solve the problems of the prior art as described above, by forming a nitride film having excellent etching selectivity on the oxide film after forming the screen oxide film to minimize damage or channel phenomenon caused during the on-injection process, and dry the photosensitive film pattern It is an object of the present invention to provide a method of removing and cleaning a photosensitive film pattern which makes uniform the loss during the peeling and wet cleaning process and minimizes the loss.
상기와 같은 기술적 과제를 해결하기 위하여, 본 발명은 실리콘 기판 위에 하부구조물을 형성하는 단계, 상기 하부구조물 전면에 스크린 산화막을 형성하는 단, 상기 스크린 산화막 위에 질화막을 형성하는 단계, 상기 질화막 위에 이온주입 형성 영역을 정의하는 감광막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 감광막 패턴의 제거 및 세정방법을 제공한다.In order to solve the above technical problem, the present invention comprises the steps of forming a substructure on a silicon substrate, forming a screen oxide film on the entire surface of the substructure, forming a nitride film on the screen oxide film, ion implantation on the nitride film It provides a method for removing and cleaning the photosensitive film pattern comprising the step of forming a photosensitive film pattern defining a formation region.
본 발명의 상기 감광막 패턴을 형성하는 단계 후에 상기 감광막 패턴을 마스크로 실리콘 기판에 이온 주입하는 단계, 및 상기 감광막 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 한다.After the forming of the photosensitive film pattern of the present invention, the photosensitive film pattern is ion-implanted into the silicon substrate with a mask, and further comprising the step of removing the photosensitive film pattern.
또한, 상기 질화막을 형성하는 방법은 LPCVD 증착법을 이용하는 것이 바람직하다.In addition, it is preferable to use the LPCVD deposition method for forming the nitride film.
또한, 상기 질화막을 형성하는 방법은 스크린 산화막을 N₂가스를 이용하여 질화하는 것이 바람직하다.In the method of forming the nitride film, the screen oxide film is preferably nitrided using N 2 gas.
또한, 상기 질화막은 100Å이하의 두께인 것을 특징으로 한다.
In addition, the nitride film is characterized in that the thickness of less than 100Å.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한 다. 도 2 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 제조방법으로 진행되는 공정 진행을 설명하기 위해 나타낸 공정 단면도이다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. 2 to 6 are cross-sectional views illustrating processes of the semiconductor device manufacturing method according to the embodiment of the present invention.
먼저 도 2에 도시한 바와 같이, 실리콘 기판(10)에 소자의 활성 영역과 비활성 영역을 정의하고자 STI(Shallow Trench Isolation) 공정을 적용하여 소자분리막(11)을 형성한다. 그리고 상기 소자분리막이 형성된 실리콘 기판(10) 위에 복수의 게이트 전극(12)을 형성한다.First, as shown in FIG. 2, the
그리고 도 3에 도시한 바와 같이, 상기 게이트 전면에 스크린 산화막(13)을 형성한다. 상기 스크린 산화막(13)은 후속 이온주입 공정시 야기되는 손상 및 이온주입시 주입하고자 하는 깊이보다 더 깊이 들어가게 되는 채널 현상을 방지하기 위하여 산화막을 증착하여 스크린막으로서 사용하고 있다.As shown in FIG. 3, a
그 다음 도 4에 도시한 바와 같이, 상기 스크린 산화막(13)위에 얇은 질화막(14)을 형성한다. 상기 질화막(14)은 식각 선택비가 우수하여 후속 이온주입 공정을 실시할 때 발생하는 손상이나 채널 현상을 최소화할 수 있다. 상기 질화막은 NH₃와 실리콘을 포함하는 가스가 반응하여 고체의 비정질 Si₃N₄와 기체 부산물을 만드는 과정을 통해 질화막을 생성하는 저압화학기상증착법(Low Pressure Chemical Vapor Deposition: LPCVD)을 이용하거나, 상기 스크린 산화막의 상부를 N₂가스를 이용하여 질화(Nitrization)시키는 방법을 통하여 형성된다. 상기 질화막은 100Å보다 크지 않은 두께를 가지도록 형성하는 것이 바람직하다.Then, as shown in FIG. 4, a
그리고 도 5에 도시한 바와 같이, 질화막 위에 감광액을 도포하고 노광 및 현상하여 이온주입 형성 영역(C)을 정의하는 감광막 패턴(15)을 형성한다. 이때, 상기 이온주입이 되지 않는 영역은 D라고 정의한다.As shown in FIG. 5, a photosensitive liquid is coated on the nitride film, exposed to light, and developed to form a
이후 도 6에 도시한 바와 같이, 상기 감광막 패턴(15)을 마스크로 기판에 이온주입을 실시하고, 감광막 패턴(15)을 제거한다. 6, ion implantation is performed on the substrate using the
상기 이온주입이 수행되면 불순물 이온들이 기판에 소망하는 전기적 특성이 얻어지도록 기판의 노출된 표면 즉, 감광막 패턴의 마스크가 없는 표면에 선택적으로 주입된다. 이 불순물 이온들은 소망하는 전기적 특성에 따라 양 또는 음이온이 될 수 있다. 예컨대 붕소, 인, 및 비소를 함유하는 불순물 이온들이 포함된다. When the ion implantation is performed, impurity ions are selectively implanted into the exposed surface of the substrate, i.e., without the mask of the photoresist pattern, so as to obtain desired electrical characteristics on the substrate. These impurity ions can be positive or negative, depending on the desired electrical properties. Impurity ions containing, for example, boron, phosphorus, and arsenic are included.
본 발명은 스크린 산화막을 형성하고, 그 위에 질화막을 증착하며, 상기 결과물 위에 실리콘 기판의 소정영역을 정의하는 감광막 패턴을 형성한 후, 이를 이온주입 마스크로 하여 이온을 주입한다. The present invention forms a screen oxide film, deposits a nitride film thereon, and forms a photoresist pattern defining a predetermined region of the silicon substrate on the resultant, and then implants ions into the ion implantation mask.
따라서 본 발명에서는, 상기 이온주입 후 상기 감광막 패턴을 제거하기 위해 건식박리 및 습식 세정을 실시할 때, 상기 질화막이 상기 스크린 산화막의 식각을 억제하도록 함으로써, 이온주입이 실시된 영역(C)과 이온주입이 실시되지 않은 영역(D)의 스크린 산화막간의 식각 차이에 의한 두께 차가 발생하는 것을 방지할 수 있다. 이에 따라, 이후 실리콘 등의 도전물질로 된 콘택을 형성하기 위한 식각 공정시 상기 두 영역(C, D)상의 도전물질의 식각 차가 발생하는 것을 방지하여 상기 두 영역(C, D)간 콘택 저항이 달라지는 것을 방지할 수 있다.
Therefore, in the present invention, when the dry peeling and the wet cleaning are performed to remove the photoresist pattern after the ion implantation, the nitride film suppresses the etching of the screen oxide film, whereby the ion implanted region (C) and the ion It is possible to prevent the thickness difference caused by the etching difference between the screen oxide films in the region D in which the implantation is not performed. Accordingly, in the etching process for forming a contact made of a conductive material such as silicon, the contact resistance between the two regions C and D is prevented from occurring due to the difference in etching between the conductive materials on the two regions C and D. It can prevent the change.
상기한 바와 같이, 본 발명에서는 산화막 위에 식각 선택비가 우수한 질화막 을 형성함으로써 이온주입 공정시 야기되는 손상이나 이온주입시 주입하고자 하는 깊이보다 더 깊이 들어가게 되는 채널 현상은 최소화하고, 감광막 패턴의 건식 박리 및 습식 세정 공정시의 손실을 균일하게 하고 상기 손실을 최소화한다.As described above, in the present invention, a nitride film having an excellent etching selectivity is formed on the oxide film, thereby minimizing damage caused during the ion implantation process or a channel phenomenon deeper than the depth to be implanted during ion implantation, and dry peeling and The losses in the wet cleaning process are uniform and the losses are minimized.
또한, 이후 콘택 식각 공정에서 패턴별 실리콘 기판 손실량의 일치로 콘택 저항의 균일성을 향상시킬 수 있다.In addition, in the contact etching process, the uniformity of the contact resistance may be improved by matching the silicon substrate loss amount for each pattern.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040101391A KR20060062526A (en) | 2004-12-03 | 2004-12-03 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040101391A KR20060062526A (en) | 2004-12-03 | 2004-12-03 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060062526A true KR20060062526A (en) | 2006-06-12 |
Family
ID=37158674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040101391A KR20060062526A (en) | 2004-12-03 | 2004-12-03 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060062526A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100814261B1 (en) * | 2006-06-28 | 2008-03-17 | 동부일렉트로닉스 주식회사 | Method of manufacturing semiconductor device |
| US9608345B2 (en) | 2011-03-30 | 2017-03-28 | Ppc Broadband, Inc. | Continuity maintaining biasing member |
-
2004
- 2004-12-03 KR KR1020040101391A patent/KR20060062526A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100814261B1 (en) * | 2006-06-28 | 2008-03-17 | 동부일렉트로닉스 주식회사 | Method of manufacturing semiconductor device |
| US9608345B2 (en) | 2011-03-30 | 2017-03-28 | Ppc Broadband, Inc. | Continuity maintaining biasing member |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563098A (en) | Buried contact oxide etch with poly mask procedure | |
| KR100293453B1 (en) | How to Form Dual Gate Oxide | |
| KR20060062526A (en) | Method for manufacturing semiconductor device | |
| KR20090125422A (en) | Method of manufacturing a semiconductor | |
| KR100629606B1 (en) | Method for improving the gate oxidation quality of high voltage device area | |
| US6440809B1 (en) | Method of preventing fluorine ions from residing in a gate to result in boron ion penetration into a gate oxide | |
| KR100406500B1 (en) | Method for fabricating semiconductor device | |
| KR100244413B1 (en) | Method for forming source/drain of semiconductor device | |
| KR0166888B1 (en) | Thin film transistor & its making method | |
| KR0180136B1 (en) | Word line forming method of maskrom | |
| KR100215871B1 (en) | Method for fabricating semiconductor device | |
| KR100778877B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR100450566B1 (en) | Cmos type transistor fabrication method | |
| KR100588779B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100339431B1 (en) | Method for fabricating of semiconductor device | |
| KR100280537B1 (en) | Semiconductor device manufacturing method | |
| KR100773242B1 (en) | Method of manufactruing semiconductor device | |
| KR100649868B1 (en) | Manufacturing method of semiconductor device | |
| KR100231479B1 (en) | Method of fabricating field transistor | |
| KR20030002702A (en) | Method of forming an isolation layer in a semiconductor device | |
| KR20040000888A (en) | salicide layer forming method in semiconductor device | |
| US7393750B2 (en) | Method for manufacturing a semiconductor device | |
| KR100313513B1 (en) | Manufacturing method for contact hole in semiconductor device | |
| KR100206962B1 (en) | Method fabricating transistor having vertical channel | |
| KR100745967B1 (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |