KR20060054754A - Plasma display device and driving method thereof - Google Patents

Plasma display device and driving method thereof Download PDF

Info

Publication number
KR20060054754A
KR20060054754A KR1020040093433A KR20040093433A KR20060054754A KR 20060054754 A KR20060054754 A KR 20060054754A KR 1020040093433 A KR1020040093433 A KR 1020040093433A KR 20040093433 A KR20040093433 A KR 20040093433A KR 20060054754 A KR20060054754 A KR 20060054754A
Authority
KR
South Korea
Prior art keywords
electrode
voltage
subfield
plasma display
display device
Prior art date
Application number
KR1020040093433A
Other languages
Korean (ko)
Other versions
KR100739060B1 (en
Inventor
정제석
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040093433A priority Critical patent/KR100739060B1/en
Publication of KR20060054754A publication Critical patent/KR20060054754A/en
Application granted granted Critical
Publication of KR100739060B1 publication Critical patent/KR100739060B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치와 그 구동방법에 관한 것이다. 본 발명에 따르면 최소 계조를 표현하는 서브필드의 리셋 기간에서 보조 리셋을 인가하고 어드레스 기간에서 어드레스 방전을 증가시킴으로써 저계조 표현력을 높일 수 있다. 또한, 유지 기간에서 Y 전극에 급격하게 상승하는 유지방전 펄스를 인가함으로써 유지 광을 증가시킬 수 있으며, 유지 기간에서 X 전극과 Y 전극에 동시에 유지방전 펄스를 인가함으로써 유지 광을 감소시키면서 다음 서브필드의 리셋 기간에 어드레스 전극과 Y 전극 사이에서 강방전이 일어나는 것을 방지할 수 있다. The present invention relates to a plasma display device and a driving method thereof. According to the present invention, the low gray scale expression power can be enhanced by applying an auxiliary reset in the reset period of the subfield representing the minimum gray scale and increasing the address discharge in the address period. Further, the sustained light can be increased by applying a sustain discharge pulse that rises sharply to the Y electrode in the sustain period, and the sustained light is reduced by simultaneously applying the sustain discharge pulse to the X electrode and the Y electrode in the sustain period and the next subfield. It is possible to prevent the strong discharge from occurring between the address electrode and the Y electrode in the reset period of.

플라즈마 표시 장치, 단위광, 저계조Plasma display, unit light, low gradation

Description

플라즈마 표시 장치와 그 구동방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}Plasma display and driving method {PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 도면이다. 1 is a schematic diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 회로도이다.2 is a driving circuit diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 3a 내지 도 3b는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도이다.3A to 3B are diagrams illustrating driving waveforms of the plasma display device according to the first embodiment of the present invention.

도 4a 내지 도 4b는 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도이다.4A to 4B illustrate driving waveforms of the plasma display device according to the second exemplary embodiment of the present invention.

도 5는 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도이다.5 illustrates a driving waveform of a plasma display device according to a third exemplary embodiment of the present invention.

본 발명은 플라즈마 표시 장치와 그 구동방법에 관한 것이다. The present invention relates to a plasma display device and a driving method thereof.

플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. A plasma display panel is a flat display device that displays characters or images by using plasma generated by gas discharge, and tens to millions or more of pixels are arranged in a matrix form according to their size.

플라즈마 표시 장치는 하나의 프레임이 각각의 가중치를 가지는 복수 개의 서브필드로 분할되어 구동되며 이러한 서브필드의 조합에 의해 계조를 표현한다.The plasma display device is driven by dividing one frame into a plurality of subfields having respective weights, and expressing gray scales by the combination of these subfields.

각 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다. Each subfield consists of a reset period, an address period, and a sustain period.

리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 구별하기 위하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 유지방전 전압 펄스를 인가하여 어드레싱된 셀에 실제로 영상을 표시하기 위한 방전을 수행하는 기간이다. 이때, 어드레스 기간은 모든 서브필드에 대하여 동일하게 주어진다. The reset period is a period of initializing the state of each cell in order to perform an addressing operation smoothly on the cell, and the address period is a wall charge on a cell (addressed cell) that is turned on to distinguish a cell that is turned on and a cell that is not turned on. This is the period during which the stacking operation is performed. The sustain period is a period in which a discharge for actually displaying an image on the addressed cell is applied by applying a sustain discharge voltage pulse. At this time, the address period is given equally to all subfields.

이때, 리셋 방전은 그 세기가 미약하여 리셋 방전에 의해 발생되는 광은 거의 무시된다. 따라서, 계조 1을 표시하는 가중치 1의 서브필드는 어드레스 방전에 의하여 발생되는 어드레스 광과 유지방전에 의하여 발생되는 유지 광으로 표현될 수 있다. 또한, 하나의 유지방전 펄스에 의해 구현되는 유지 광과 어드레스 광의 크기가 하나의 방전 셀에서 구현되는 최소 계조(계조 1)를 표현하는 단위광이 된다. At this time, the intensity of the reset discharge is weak, so that the light generated by the reset discharge is almost ignored. Therefore, the subfield of weight 1 indicating gradation 1 may be represented by address light generated by the address discharge and sustain light generated by the sustain discharge. In addition, the magnitudes of the sustaining light and the address light implemented by one sustaining discharge pulse become unit light representing the minimum gray scale (gradation 1) implemented in one discharge cell.

한편, 종래에는 US6,294,875에 공지된 기술과 같이 첫 번째 서브필드의 리셋 기간에서 상승 램프 및 하강 램프를 가지는 메인 리셋 파형으로 리셋을 한 후 이후의 서브필드에는 리셋 기간에서 하강 램프만을 인가하는 보조 리셋 파형을 인가하는 선택적 리셋 기술을 적용하였다.On the other hand, conventionally, as known in US6,294,875, after the reset to the main reset waveform having the rising ramp and the falling ramp in the reset period of the first subfield, the auxiliary sub-field only applies the falling ramp in the reset period. The selective reset technique that applies the reset waveform is applied.

그런데, 첫 번째 서브필드가 계조 1을 표시하는 가중치 1의 서브필드인 경우 에는 리셋 기간에 메인 리셋 파형을 인가하면 리셋 방전에 의한 광(이하, 백그라운드 광이라고 함)이 너무 세기 때문에 원하는 계조를 표시하기 어렵다.However, when the first subfield is a subfield of weight 1 indicating gradation 1, when the main reset waveform is applied in the reset period, the light due to the reset discharge (hereinafter referred to as background light) is too strong to display the desired gradation. Difficult to do

본 발명이 이루고자 하는 기술적 과제는 저계조 표현력을 향상시키기 위한 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma display device and a driving method thereof for improving low gray scale expression.

이러한 과제를 해결하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치의 구동 방법은 제1 전극, 제2 전극 및 어드레스 전극에 의해 방전 셀이 형성되는 플라즈마 표시 패널의 1 프레임을 각각의 가중치를 가지는 복수의 서브필드로 나누고, 각 서브필드의 조합에 의해 계조가 표시되는 플라즈마 표시 장치를 구동하는 방법으로서,According to an aspect of the present invention, there is provided a method of driving a plasma display device, wherein a plurality of frames having respective weights correspond to one frame of a plasma display panel in which discharge cells are formed by a first electrode, a second electrode, and an address electrode. A method of driving a plasma display device which is divided into subfields and gray levels are displayed by a combination of each subfield,

상기 복수의 서브필드는 최소 가중치를 가지는 제1 서브필드와 상기 제1 서브필드보다 가중치가 큰 제2 서브필드를 포함하며,The plurality of subfields includes a first subfield having a minimum weight and a second subfield having a greater weight than the first subfield.

상기 제1 서브필드에서, 리셋 기간에 상기 제1 전극의 전압을 제1 전압에서부터 제2 전압까지 점진적으로 하강시키는 단계, 어드레스 기간에 제1 폭을 갖는 주사 펄스를 상기 제1 전극에 순차적으로 인가하는 단계 및 상기 제2 서브필드에서, 어드레스 기간에 상기 제1 폭보다 작은 제2 폭을 가지는 주사 펄스를 상기 제1 전극에 순차적으로 인가하는 단계를 포함한다.In the first subfield, gradually decreasing a voltage of the first electrode from a first voltage to a second voltage in a reset period, and sequentially applying a scan pulse having a first width to the first electrode in an address period And sequentially applying a scan pulse having a second width smaller than the first width to the first electrode in an address period in the second subfield.

또한, 상기 제1 서브필드의 유지 기간에서, Further, in the sustain period of the first subfield,

상기 제1 전극에 제1 유지 펄스를 인가하는 단계 및 상기 제2 전극에 상기 제1 유지 펄스와 일부 중첩되는 제2 유지 펄스를 인가하는 단계를 포함하며,Applying a first sustain pulse to the first electrode and applying a second sustain pulse partially overlapping the first sustain pulse to the second electrode,

상기 제2 서브필드의 유지 기간에서, In the sustain period of the second subfield,

서로 겹치는 기간이 없는 유지 펄스를 상기 제1 및 제2 전극에 교대로 인가한다.A sustain pulse having no overlapping period is alternately applied to the first and second electrodes.

상기 제1 유지 펄스는 제3 전압에서 제4 전압까지 제1 기울기를 가지고 증가하며, 상기 제2 유지 펄스는 상기 제3 전압에서 상기 제4 전압까지 상기 제1 기울기보다 작은 제2 기울기를 가지고 증가한다.The first sustain pulse increases with a first slope from a third voltage to a fourth voltage, and the second sustain pulse increases with a second slope less than the first slope from the third voltage to the fourth voltage. do.

또한, 상기 제3 전압을 공급하는 전원과 상기 제1 전극 사이에 전기적으로 연결된 스위치가 턴 온되어 상기 제1 전극에 상기 제1 유지 펄스가 인가되며, In addition, a switch electrically connected between the power supplying the third voltage and the first electrode is turned on to apply the first sustain pulse to the first electrode.

상기 제2 전극에 전기적으로 연결된 인덕터와 상기 제1 전극과 상기 제2 전극에 의해 형성되는 용량성 부하의 공진에 의해 상기 제2 전극에 상기 제2 유지 펄스가 인가된다. The second sustain pulse is applied to the second electrode by resonance of an inductor electrically connected to the second electrode, and a capacitive load formed by the first electrode and the second electrode.

상기 제1 서브필드의 유지 기간에서,In the sustain period of the first subfield,

유지 기간에 상기 제1 전극과 제2 전극에 실질적으로 동일한 펄스 폭을 가지는 유지 펄스를 동시에 인가한다.In the sustain period, sustain pulses having substantially the same pulse width are simultaneously applied to the first electrode and the second electrode.

또한, 제2 서브필드의 리셋 기간에서,Further, in the reset period of the second subfield,

상기 제1 전극의 전압을 제5 전압에서 제6전압까지 점진적으로 증가시킨 후 제7 전압까지 점진적으로 하강시킨다.The voltage of the first electrode is gradually increased from the fifth voltage to the sixth voltage, and then gradually lowered to the seventh voltage.

본 발명의 특징에 따른 플라즈마 표시 장치는 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극에 전압을 인가하는 구동회로를 포함하며, 하나의 프레임이 각각의 가중치를 가지는 복수의 서브필드로 나뉘어 구동되는 플라즈마 표시 장치로서,According to an aspect of the present invention, a plasma display device includes a first electrode and a second electrode, and a driving circuit for applying a voltage to the first electrode and the second electrode, wherein a plurality of sub frames each having a respective weight are provided. A plasma display device driven by being divided into fields,

상기 구동회로는,The drive circuit,

최소 가중치를 가지는 제1 서브필드의 리셋 기간에 상기 제1 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 하강시키고, 어드레스 기간에 상기 제1 전극에 순차적으로 제1 주사 펄스를 인가하며,The voltage of the first electrode is gradually lowered from the first voltage to the second voltage in the reset period of the first subfield having the minimum weight, and the first scan pulse is sequentially applied to the first electrode in the address period,

상기 제1 서브필드보다 큰 가중치를 가지는 제2 서브필드의 어드레스 기간에 상기 제1 전극에 순차적으로 제2 주사 펄스를 인가하며,A second scan pulse is sequentially applied to the first electrode in an address period of a second subfield having a weight greater than the first subfield,

상기 제1 주사 펄스의 폭이 상기 제2 주사 펄스의 폭보다 크다.The width of the first scan pulse is greater than the width of the second scan pulse.

또한, 상기 구동회로는 상기 제1 전극과 제3 전압을 공급하는 제1 전원 사이에 연결되는 제1 스위치 및 상기 제2 전극과 상기 제1 전원 사이에 연결되는 제2 스위치를 포함하며,The driving circuit may further include a first switch connected between the first electrode and a first power supply for supplying a third voltage, and a second switch connected between the second electrode and the first power supply.

상기 제1 서브필드의 유지 기간에,In the sustain period of the first subfield,

상기 제1 스위치를 턴 온하여 상기 제1 전극에 상기 제3 전압을 인가한 상태에서 상기 제2 스위치를 턴 온하여 상기 제2 전극에 상기 제3 전압을 인가한다.The second switch is turned on to apply the third voltage to the second electrode while the first switch is turned on to apply the third voltage to the first electrode.

상기 구동회로는,The drive circuit,

상기 제2 전극에 제1단이 연결된 제1 인덕터 및 상기 제1 인덕터의 제2단과 제2 전원 사이에 연결되는 제3 스위치를 더 포함하며,And a third switch connected between the first terminal connected to the second electrode and the second terminal of the first inductor and the second power source.

상기 제1 서브필드의 유지 기간에,In the sustain period of the first subfield,

상기 제4 스위치를 턴 온하고 상기 제1 전극과 상기 제2 전극에 의해 형성되 는 용량성 부하와 상기 제2 인덕터의 공진을 이용하여 상기 제2 전극의 전압을 상기 제3 전압까지 점진적으로 증가시킨다.Turn on the fourth switch and gradually increase the voltage of the second electrode to the third voltage by using the capacitive load formed by the first electrode and the second electrode and the resonance of the second inductor. .

또한, 상기 구동회로는, In addition, the driving circuit,

상기 제1 전극에 제1단이 연결된 제2 인덕터 및 상기 제2 인덕터의 제2단과 제3 전원 사이에 연결되는 제4 스위치를 더 포함하며,A second inductor having a first end connected to the first electrode, and a fourth switch connected between the second end of the second inductor and a third power source,

상기 제1 서브필드의 유지 기간에,In the sustain period of the first subfield,

상기 제4 스위치를 턴 온하고 상기 제1 전극과 상기 제1 전극에 의해 형성되는 용량성 부하와 상기 제1 인덕터의 공진을 이용하여 상기 제1 전극의 전압을 상기 제3 전압까지 점진적으로 증가시키고,Turn on the fourth switch and gradually increase the voltage of the first electrode to the third voltage by using the capacitive load formed by the first electrode and the first electrode and the resonance of the first inductor; ,

상기 제1 스위치와 상기 제2 스위치를 동시에 동일한 시간동안 턴 온하여 상기 제1 전극 및 제2 전극에 상기 제3 전압을 인가하며,Simultaneously turning on the first switch and the second switch for the same time to apply the third voltage to the first electrode and the second electrode,

상기 제2 서브필드의 리셋 기간에, 상기 제1 전극에 제4 전압에서 제5 전압까지 점진적으로 증가한 후 제6 전압까지 점진적으로 하강하는 파형을 인가한다.In the reset period of the second subfield, a waveform gradually increasing from a fourth voltage to a fifth voltage and then gradually falling to a sixth voltage is applied to the first electrode.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

먼저 본 발명의 실시예에 따른 플라즈마 표시 장치 및 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.First, a plasma display device and a driving method according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 도면이다. 1 is a schematic diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 구동부(300), 유지 전극 구동부(이하 'X 전극 구동부'라 함)(400) 및 주사 전극 구동부(이하 'Y 전극 구동부'라 함)(500)를 포함한다. As shown in FIG. 1, a plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 100, a controller 200, an address driver 300, and a sustain electrode driver (hereinafter referred to as an “X electrode driver”) ( 400 and a scan electrode driver (hereinafter, referred to as a 'Y electrode driver') 500.

플라즈마 표시 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1-Am), 그리고 행 방향으로 배열되어 있는 복수의 유지 전극(이하 'X 전극'이라 함)(X1-Xn) 및 주사 전극(이하 'Y 전극'이라 함)(Y1-Yn)을 포함한다. X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. Y 전극(Y1-Yn)과 어드레스 전극(A1-Am) 및 X 전극(X1-Xn)과 어드레스 전극(A1-Am)은 각각 직교하도록 배치된다. 이때, 어드레스 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다.The plasma display panel 100 includes a plurality of address electrodes A1-Am arranged in a column direction, a plurality of sustain electrodes (hereinafter referred to as 'X electrodes') (X1-Xn) and scans arranged in a row direction. Electrodes (hereinafter referred to as 'Y electrodes') Y1-Yn. The X electrodes X1-Xn are formed corresponding to the respective Y electrodes Y1-Yn, and generally have one end connected in common to each other. The Y electrodes Y1-Yn and the address electrodes A1-Am and the X electrodes X1-Xn and the address electrodes A1-Am are arranged to be orthogonal to each other. At this time, the discharge space at the intersection of the address electrodes A1-Am and the X and Y electrodes X1-Xn and Y1-Yn forms a discharge cell.

제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호, X 전극 구동 제어 신호 및 Y 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간, 유지 기간으로 이루어진다. The controller 200 receives an image signal from the outside and outputs an address driving control signal, an X electrode driving control signal, and a Y electrode driving control signal. The controller 200 divides and drives one frame into a plurality of subfields, and each subfield is composed of a reset period, an address period, and a sustain period.

어드레스 구동부(300)는 제어부(200)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극(A1-Am)에 인가한다. X 전극 구동부(400)는 제어부(200)로부터 X 전극 구동 제 어 신호를 수신하여 X 전극(X1-Xn)에 구동 전압을 인가하고, Y 전극 구동부(500)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신하여 Y 전극(Y1-Yn)에 구동 전압을 인가한다. The address driver 300 receives an address drive control signal from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode A1-Am. The X electrode driver 400 receives the X electrode driving control signal from the controller 200 to apply a driving voltage to the X electrodes X1 to Xn, and the Y electrode driver 500 drives the Y electrode from the controller 200. The control signal is received and a driving voltage is applied to the Y electrodes Y1-Yn.

아래에서는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 회로 및 구동 방법에 대해서 도 2 내지 도 5를 참조하여 설명한다. Hereinafter, a driving circuit and a driving method of the plasma display device according to the exemplary embodiment of the present invention will be described with reference to FIGS. 2 to 5.

도 2는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 회로도이다.2 is a driving circuit diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 유지 구동 회로는 Y 전극 유지부(510), Y 전극 전력 회수부(520), X 전극 유지부(410) 및 X 전극 전력 회수부(420)를 포함한다. As shown in FIG. 2, the sustain driving circuit according to the embodiment of the present invention includes a Y electrode holding part 510, a Y electrode power recovering part 520, an X electrode holding part 410, and an X electrode power recovering part ( 420).

Y 전극 유지부(510)와 X 전극 유지부(410)는 각각 전압(Vs)을 공급하는 전원단(Vs)과 접지단(GND) 사이에 연결된 스위치(Ys, Yg)와 스위치(Xs, Xg)를 포함한다. The Y electrode holding part 510 and the X electrode holding part 410 have a switch Ys and Yg and a switch Xs and Xg respectively connected between a power supply terminal Vs and a ground terminal GND for supplying a voltage Vs. ).

Y 전극 전력 회수부(520)는 전력 회수용 커패시터(Cyr), 인덕터(Ly), 충전 경로를 형성하는 스위치(Yr)와 다이오드(YDr), 방전 경로를 형성하는 스위치(Yf)와 다이오드(YDf) 및 클램핑 다이오드(YDCH, YDCL)를 포함한다. The Y electrode power recovery unit 520 includes a power recovery capacitor Cyr, an inductor Ly, a switch Yr and a diode YDr forming a charging path, a switch Yf and a diode YDf forming a discharge path. ) And clamping diodes (YDCH, YDCL).

클램핑 다이오드(YDCH)는 오버슈트 등에 의해 스위치(Yf)의 드레인 전압이 전압(Vs) 이상으로 올라가지 않도록 하며, 인덕터(Ly)와 전원(Vs) 사이에 연결된다. 또한, 클램핑 다이오드(YDCL)는 언더슈트 등에 의해 스위치(Yr)의 전압이 0V 이하로 내려가지 않도록 하며, 인덕터(Ly)와 접지단(GND) 사이에 연결된다. The clamping diode YDCH prevents the drain voltage of the switch Yf from rising above the voltage Vs due to overshoot, and is connected between the inductor Ly and the power supply Vs. In addition, the clamping diode YDCL prevents the voltage of the switch Yr from being lowered to 0 V or less by an undershoot, and is connected between the inductor Ly and the ground terminal GND.

마찬가지로, X 전극 전력 회수부(420)는 전력 회수용 커패시터(Cxr), 인덕터 (Lx), 충전 경로를 형성하는 스위치(Xr)와 다이오드(XDr), 방전 경로를 형성하는 스위치(Xf)와 다이오드(XDf) 및 클램핑 다이오드(XDCH, XDCL)를 포함한다. Similarly, the X electrode power recovery unit 420 includes a power recovery capacitor Cxr, an inductor Lx, a switch Xr and a diode XDr forming a charging path, a switch Xf and a diode forming a discharge path. (XDf) and clamping diodes (XDCH, XDCL).

클램핑 다이오드(XDCH)는 인덕터(Lx) 전단의 전압이 전압(Vs) 이상으로 올라가지 않도록 하며, 인덕터(Lx)와 전원(Vs) 사이에 연결된다. 또한, 클램핑 다이오드(XDCL)는 인덕터(Lx) 전단의 전압이 0V 이하로 내려가지 않도록 하며, 인덕터(Lx)와 접지단(GND) 사이에 연결된다. The clamping diode XDCH prevents the voltage in front of the inductor Lx from rising above the voltage Vs and is connected between the inductor Lx and the power supply Vs. In addition, the clamping diode XDCL prevents the voltage in front of the inductor Lx from dropping below 0V and is connected between the inductor Lx and the ground terminal GND.

또한, 도 2에서 스위치(Yr, Yf, Ys, Yg, Xs, Xg, Xr, Xf)는 n 채널형 MOSFET로 표시하였으며, 각각의 스위치는 바디 다이오드를 포함할 수 있다.In addition, in FIG. 2, the switches Yr, Yf, Ys, Yg, Xs, Xg, Xr, and Xf are denoted as n-channel MOSFETs, and each switch may include a body diode.

도 3a는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 3A is a driving waveform diagram of a plasma display device according to a first embodiment of the present invention.

도 3a에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 방법에 따르면 하나의 프레임을 각각 리셋 기간, 어드레스 기간 및 유지 기간을 포함하는 복수의 서브필드로 분할하여 구동한다.As shown in FIG. 3A, according to the driving method of the plasma display device according to the first embodiment of the present invention, one frame is divided into a plurality of subfields including a reset period, an address period, and a sustain period, respectively. .

먼저, 계조 1을 표시하는 첫 번째 서브필드(SF1)의 리셋 기간에서 Y 전극에는 전압(Vs)에서 전압(Vnf)까지 점진적으로 감소하는 하강 램프 파형만을 가지는 보조 리셋 파형을 인가하고, X 전극에는 전압(Ve)을 인가하며, 어드레스 전극에는 기준전압(0V)을 인가한다. First, in the reset period of the first subfield SF1 displaying gray level 1, an auxiliary reset waveform having only a falling ramp waveform gradually decreasing from voltage Vs to voltage Vnf is applied to the Y electrode, and to the X electrode. A voltage Ve is applied and a reference voltage 0V is applied to the address electrode.

다음, 서브필드(SF1)의 어드레스 기간에는 선택할 방전 셀의 어드레스 전극에 양의 전압(Va)이 인가되고 Y 전극에 전압(VscL)이 인가된다. 그러면 리셋 기간에서 형성된 벽 전하에 의한 벽 전압과 양의 전압(Va)에 의해 어드레스 전극과 Y 전극 사이 및 X 전극과 Y 전극 사이에서 어드레스 방전이 일어나서 어드레스 광이 출력된다. 이 방전에 의해 Y 전극에 양의 벽 전하가 축적되고 X 전극과 어드레스 전극에 음의 벽 전하가 축적된다. 이때, 리셋 기간에서 보조 리셋 파형을 인가하여 단축된 시간을 어드레스 기간에 할애하여 어드레스 전극에 전압(Va)을 인가하는 시간과 Y 전극에 전압(VscL)을 인가하는 시간을 증가시켜서 T1 시간동안 어드레스 펄스를 인가함으로써 어드레스 방전이 더욱 안정적으로 일어나도록 할 수 있다.Next, in the address period of the subfield SF1, the positive voltage Va is applied to the address electrode of the discharge cell to be selected and the voltage VscL is applied to the Y electrode. Then, the address discharge is generated between the address electrode and the Y electrode and between the X electrode and the Y electrode by the wall voltage and the positive voltage Va caused by the wall charge formed in the reset period, and the address light is output. This discharge accumulates positive wall charges on the Y electrode and negative wall charges on the X electrode and the address electrode. At this time, the time for applying the voltage Va to the address electrode and the time for applying the voltage VscL to the Y electrode by increasing the time shortened by applying the auxiliary reset waveform in the reset period to the address period are increased during the time T1. By applying a pulse, the address discharge can be made more stable.

그리고 서브필드(SF1)의 유지 기간에는 X 전극과 Y 전극에 각각 유지방전 펄스를 인가하면 유지방전이 일어나서 유지광이 출력된다. 이때, 단위광을 최소화하기 위하여 유지방전 펄스로서 세폭 펄스를 인가하는 것이 바람직하다. 그런데 세폭 펄스를 인가하기 위해서는 스위치의 스위칭 속도를 높여야 하므로 스위치에 스트레스가 가중될 수 있다. 그러므로 다른 서브필드의 유지 기간에 인가되는 유지방전 펄스와 동일한 폭을 가지는 유지방전 펄스를 X 전극과 Y 전극에 인가하면서 두 개의 유지방전 펄스를 소정시간(T2)동안 겹치도록 함으로써 세폭 펄스를 인가하는 효과를 낼 수 있다. In the sustain period of the subfield SF1, when a sustain discharge pulse is applied to the X electrode and the Y electrode, the sustain discharge occurs and the sustain light is output. At this time, it is preferable to apply a narrow pulse as the sustain discharge pulse in order to minimize the unit light. However, since the switching speed of the switch needs to be increased in order to apply the narrow pulse, stress may be added to the switch. Therefore, while applying a sustain discharge pulse having the same width as the sustain discharge pulse applied in the sustain period of the other subfield to the X electrode and the Y electrode, the two sustain discharge pulses are overlapped for a predetermined time T2 to apply the narrow pulse. It can make a difference.

도 3b는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 파형도에서 서브필드(SF1)의 유지 기간에 대한 타이밍도이다.3B is a timing diagram for the sustain period of the subfield SF1 in the driving waveform diagram of the plasma display device according to the first embodiment of the present invention.

도 3b에 도시한 바와 같이, 시간 t=t31에서 Y 전극 전력 회수부(520)의 스위치(Yr)를 턴 온하여 Y 전극 전압을 서서히 증가시킨 후, t=t32에서 스위치(Yr)를 턴 오프하고 Y 전극 유지부(510)의 스위치(Ys)를 턴 온하여 Y 전극 전압을 Vs 전압으로 유지한다. 그리고 X 전극 전력 회수부(420)의 스위치(Xr)를 턴 온하여 X 전극 의 전압을 서서히 증가시킨다. As shown in FIG. 3B, the switch Yr of the Y electrode power recovery unit 520 is turned on at time t = t31 to gradually increase the Y electrode voltage, and then the switch Yr is turned off at t = t32. Then, the switch Ys of the Y electrode holding part 510 is turned on to maintain the Y electrode voltage at the Vs voltage. Then, the switch Xr of the X electrode power recovery unit 420 is turned on to gradually increase the voltage of the X electrode.

다음 t=t33이 되면 스위치(Ys)가 턴 온된 상태에서 스위치(Xr)를 턴 오프 하고 X 전극 유지부(410)의 스위치(Xs)를 턴 온하여 X 전극의 전압을 Vs 전압으로 유지한다. 또한, t=t34에서 스위치(Xs)가 턴 온된 상태에서 Y 전극 전력 회수부(520)의 스위치(Yf)를 턴 온하여 Y 전극 전압을 서서히 낮춘다.When t = t33, the switch Xs is turned off while the switch Ys is turned on, and the switch Xs of the X electrode holding part 410 is turned on to maintain the voltage of the X electrode at the voltage Vs. In addition, in the state where the switch Xs is turned on at t = t34, the switch Yf of the Y electrode power recovery unit 520 is turned on to gradually lower the Y electrode voltage.

t=t35에서 Y 전극 유지부(510)의 스위치(Yg)를 턴 온하여 Y 전극의 전압을 0V로 유지하며, 스위치(Xg)를 턴 오프하고 X 전극 전력 회수부(420)의 스위치(Xf)를 턴 온하여 X 전극의 전압을 서서히 낮춘다.At t = t35, the switch Yg of the Y electrode holding unit 510 is turned on to maintain the voltage of the Y electrode at 0 V, the switch Xg is turned off, and the switch Xf of the X electrode power recovery unit 420 is turned on. Turn on) to slowly lower the voltage at the X electrode.

그리고 t=t36에서 스위치(Yg)를 턴 온한 상태에서 X 전극 유지부(410)의 스위치(Xg)를 턴 온하여 X 전극의 전압을 0V로 유지한다.In the state where the switch Yg is turned on at t = t36, the switch Xg of the X electrode holding part 410 is turned on to maintain the voltage of the X electrode at 0V.

이와 같이 본 발명의 제1 실시예에 따르면 t33~t34 동안에는 X 전극과 Y 전극의 전압이 Vs 전압으로 동일하므로 유지 방전이 일어나지 않는다.As described above, according to the first exemplary embodiment of the present invention, since the voltages of the X electrode and the Y electrode are the same as the Vs voltage, the sustain discharge does not occur during t33 to t34.

다음, 두 번째 서브필드(SF2)의 리셋 기간에는 Y 전극에 Vs 전압부터 Vset 전압까지 완만하게 상승하고 다시 Vs 전압에서 Vnf 전압까지 완만하게 하강하는 메인 리셋 파형을 인가한다. 이때 어드레스 전극에는 기준 전압(0V)이 인가되고, Y 전극에 상승하는 램프 전압이 인가될 때 X 전극에는 기준 전압(0V)이 인가되며, Y 전극에 하강하는 램프 전압이 인가될 때 X 전극에는 Ve 전압이 인가된다. Next, in the reset period of the second subfield SF2, the main reset waveform is gently applied to the Y electrode from the Vs voltage to the Vset voltage, and then slowly falls from the Vs voltage to the Vnf voltage. At this time, a reference voltage (0V) is applied to the address electrode, a reference voltage (0V) is applied to the X electrode when a rising ramp voltage is applied to the Y electrode, and a X-terminal is applied to the X electrode when a falling ramp voltage is applied to the Y electrode. Ve voltage is applied.

이와 같이 메인 리셋 파형이 인가되면 Y 전극에 상승하는 램프 전압이 인가되는 동안에 Y 전극으로부터 어드레스 전극 및 X 전극으로 각각 미약한 방전이 일어나며, Y 전극에 하강하는 램프 전압이 인가되는 동안에 방전 셀에 형성되어 있는 벽 전압에 의해 X 전극 및 어드레스 전극에서 Y 전극으로 미약한 방전이 일어나서 모든 방전 셀이 초기화된다. When the main reset waveform is applied as described above, weak discharge occurs from the Y electrode to the address electrode and the X electrode while the rising ramp voltage is applied to the Y electrode, and is formed in the discharge cell while the falling ramp voltage is applied to the Y electrode. Due to the wall voltage, a slight discharge occurs from the X electrode and the address electrode to the Y electrode, and all the discharge cells are initialized.

다음, 어드레스 기간에서는 선택할 방전 셀의 어드레스 전극에 양의 전압(Va)이 인가되고 Y 전극에 전압(VscL)이 인가된다. 그러면 리셋 기간에서 형성된 벽 전하에 의한 벽 전압과 양의 전압(Va)에 의해 어드레스 전극과 Y 전극 사이 및 X 전극과 Y 전극 사이에서 어드레스 방전이 일어난다. 이 방전에 의해 Y 전극에 양의 벽 전하가 축적되고 X 전극과 어드레스 전극에 음의 벽 전하가 축적된다. 이때, 어드레스 전극에 전압(Va)을 인가하는 시간과 Y 전극에 전압(VscL)을 인가하는 시간은 서브필드(SF1)보다 짧다. Next, in the address period, the positive voltage Va is applied to the address electrode of the discharge cell to be selected and the voltage VscL is applied to the Y electrode. Then, an address discharge occurs between the address electrode and the Y electrode and between the X electrode and the Y electrode by the wall voltage and the positive voltage Va caused by the wall charge formed in the reset period. This discharge accumulates positive wall charges on the Y electrode and negative wall charges on the X electrode and the address electrode. At this time, the time for applying the voltage Va to the address electrode and the time for applying the voltage VscL to the Y electrode are shorter than the subfield SF1.

그리고, 유지 기간에서 X 전극과 Y 전극에 유지방전 펄스를 교대로 인가한다. 그러면 어드레스 방전에 의해 벽 전하가 축적된 방전 셀 중 선택된 방전 셀에서는 유지 방전이 일어난다.In the sustain period, sustain discharge pulses are alternately applied to the X electrode and the Y electrode. Then, sustain discharge occurs in the discharge cells selected among the discharge cells in which the wall charges are accumulated by the address discharge.

이와 같이 본 발명의 제1 실시예에 따르면 계조 1을 표현하는 서브필드(SF1)의 리셋 기간에서 보조 리셋 파형을 인가하고, 어드레스 기간에서 어드레스 전압과 주사 전압을 길게 인가하며, 유지 기간에서 유지방전 펄스를 X 전극과 Y 전극에 인가하면서 두 개의 유지방전 펄스를 소정시간(T2)동안 겹치도록 함으로써 백그라운드 광을 줄이고 원하는 계조를 표시할 수 있다.As described above, according to the first exemplary embodiment of the present invention, the auxiliary reset waveform is applied in the reset period of the subfield SF1 expressing the gray scale 1, the address voltage and the scan voltage are applied in the address period, and sustain discharge is performed in the sustain period. By applying the pulses to the X electrode and the Y electrode while overlapping the two sustain discharge pulses for a predetermined time T2, the background light can be reduced and the desired gray scale can be displayed.

한편, 서브필드(SF1)의 유지 기간에 X 전극과 Y 전극에 인가되는 유지방전 펄스의 파형을 조절하면 유지 광의 세기를 증가 또는 감소시킬 수 있다. On the other hand, by adjusting the waveform of the sustain discharge pulse applied to the X electrode and the Y electrode in the sustain period of the subfield SF1, the intensity of the sustained light can be increased or decreased.

따라서 본 발명의 제2 실시예에서는 서브필드(SF1)에서의 유지 광을 증가시 키기 위한 방법을 제안한다.Therefore, the second embodiment of the present invention proposes a method for increasing the holding light in the subfield SF1.

도 3a는 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.3A is a driving waveform diagram of a plasma display device according to a second embodiment of the present invention.

도 3a에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 구동 파형도는 서브필드(SF1)의 유지 기간에 Y 전극에 인가되는 파형을 제외하고 본 발명의 제1 실시예와 동일하다. As shown in FIG. 3A, the driving waveform diagram according to the second embodiment of the present invention is the same as the first embodiment of the present invention except for the waveform applied to the Y electrode in the sustain period of the subfield SF1.

구체적으로 설명하면, 서브필드(SF1)의 리셋 기간에서 Y 전극에는 보조 리셋 파형을 인가하고, X 전극에는 전압(Ve)을 인가하며, 어드레스 전극에는 기준전압(0V)을 인가한다. Specifically, in the reset period of the subfield SF1, the auxiliary reset waveform is applied to the Y electrode, the voltage Ve is applied to the X electrode, and the reference voltage 0V is applied to the address electrode.

또한, 서브필드(SF1)의 어드레스 기간에는 선택할 방전 셀의 어드레스 전극에 양의 전압(Va)이 인가되고 Y 전극에 전압(VscL)이 인가된다. 그러면 리셋 기간에서 형성된 벽 전하에 의한 벽 전압과 양의 전압(Va)에 의해 어드레스 전극과 Y 전극 사이 및 X 전극과 Y 전극 사이에서 어드레스 방전이 일어나서 어드레스 광이 출력된다. 이 방전에 의해 Y 전극에 양의 벽 전하가 축적되고 X 전극과 어드레스 전극에 음의 벽 전하가 축적된다. 이 경우에도, 리셋 기간에서 보조 리셋 파형을 인가하여 단축된 시간을 어드레스 기간에 할애하여 어드레스 전극에 전압(Va)을 인가하는 시간과 Y 전극에 전압(VscL)을 인가하는 시간을 증가시킴으로써 어드레스 방전이 더욱 안정적으로 일어나도록 할 수 있다.In the address period of the subfield SF1, the positive voltage Va is applied to the address electrode of the discharge cell to be selected and the voltage VscL is applied to the Y electrode. Then, address discharge occurs between the address electrode and the Y electrode and between the X electrode and the Y electrode by the wall voltage and the positive voltage Va caused by the wall charge formed in the reset period, and the address light is output. This discharge accumulates positive wall charges on the Y electrode and negative wall charges on the X electrode and the address electrode. Even in this case, the address discharge is increased by increasing the time for applying the voltage Va to the address electrode and the time for applying the voltage VscL to the Y electrode by applying the auxiliary reset waveform in the reset period to the address period. You can make this happen more stably.

그리고 서브필드(SF1)의 유지 기간에는 X 전극과 Y 전극에 각각 유지방전 펄스를 인가하면 유지방전이 일어나서 유지광이 출력된다. 이때, 단위광을 최소화하 기 위하여 유지방전 펄스로서 세폭 펄스를 인가하는 것이 바람직하다. 그런데 세폭 펄스를 인가하기 위해서는 스위치의 스위칭 속도를 높여야 하므로 스위치에 스트레스가 가중될 수 있다. 그러므로 다른 서브필드의 유지 기간에 인가되는 유지방전 펄스와 동일한 폭을 가지는 유지방전 펄스를 X 전극과 Y 전극에 인가하면서 두 개의 유지방전 펄스를 소정시간동안 겹치도록 함으로써 세폭 펄스를 인가하는 효과를 낼 수 있다. In the sustain period of the subfield SF1, when a sustain discharge pulse is applied to the X electrode and the Y electrode, the sustain discharge occurs and the sustain light is output. In this case, in order to minimize the unit light, it is preferable to apply a narrow pulse as the sustain discharge pulse. However, since the switching speed of the switch needs to be increased in order to apply the narrow pulse, stress may be added to the switch. Therefore, by applying the sustain discharge pulse having the same width as the sustain discharge pulse applied in the sustain period of the other subfield to the X electrode and the Y electrode, the two sustain discharge pulses are overlapped for a predetermined time, thereby producing the effect of applying the narrow pulse. Can be.

또한, 본 발명의 제2 실시예에서는 Y 전극에 첫 번째 유지방전 펄스를 인가할 때 전력 회수 회로의 인덕터와 패널 커패시터의 공진를 이용하여 전압을 점진적으로 상승시킨 후 유지방전 전압을 인가하는 대신에 곧바로 유지방전 전압을 인가하는 스위치를 턴 온한다. In addition, in the second embodiment of the present invention, when the first sustain discharge pulse is applied to the Y electrode, the voltage is gradually increased by using the resonance of the inductor and the panel capacitor of the power recovery circuit, and then instead of applying the sustain discharge voltage. Turn on the switch to apply the sustain discharge voltage.

도 3b는 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 서브필드(SF1)에서의 유지 기간의 구동 타이밍도이다.3B is a driving timing diagram of a sustain period in the subfield SF1 of the plasma display device according to the second embodiment of the present invention.

즉, 도 3b에 도시한 바와 같이 시간 t=t41에서 Y 전극 전력 회수부(520)의 스위치(Yr)를 턴 온하지 않고 Y 전극 유지부(510)의 스위치(Ys)를 턴 온하여 Y 전극 전압을 급격하게 Vs 전압으로 상승시킨다. 그리고, t=t41에서 스위치(Ys)를 턴 온한 상태에서 X 전극 전력 회수부(420)의 스위치(Xr)를 턴 온하여 X 전극의 전압을 서서히 증가시킨다. That is, as shown in FIG. 3B, the Y electrode of the Y electrode holding unit 510 is turned on without turning on the switch Yr of the Y electrode power recovery unit 520 at time t = t41. The voltage is rapidly increased to the Vs voltage. In the state where the switch Ys is turned on at t = t41, the switch Xr of the X electrode power recovery unit 420 is turned on to gradually increase the voltage of the X electrode.

다음, t=t43이 되면 스위치(Ys)는 계속 턴 온된 상태를 유지하며 스위치(Xr)를 턴 오프 하고 X 전극 유지부(410)의 스위치(Xs)를 턴 온하여 X 전극의 전압을 Vs 전압으로 유지한다. 또한, t=t44에서 스위치(Xs)가 턴 온된 상태에서 Y 전극 전 력 회수부(520)의 스위치(Yf)를 턴 온하여 Y 전극 전압을 서서히 낮춘다.Next, when t = t43, the switch Ys remains turned on and the switch Xr is turned off and the switch Xs of the X electrode holding part 410 is turned on to turn the voltage of the X electrode to Vs voltage. Keep it. In addition, when the switch Xs is turned on at t = t44, the Y electrode voltage of the Y electrode power recovery unit 520 is turned on to gradually lower the Y electrode voltage.

t=t45에서 Y 전극 유지부(510)의 스위치(Yg)를 턴 온하여 Y 전극의 전압을 0V로 유지하며, 스위치(Xg)를 턴 오프하고 X 전극 전력 회수부(420)의 스위치(Xf)를 턴 온하여 X 전극의 전압을 서서히 낮춘다.At t = t45, the switch Yg of the Y electrode holding part 510 is turned on to maintain the voltage of the Y electrode at 0 V, the switch Xg is turned off, and the switch Xf of the X electrode power recovery part 420 is turned on. Turn on) to slowly lower the voltage at the X electrode.

그리고 t=t46에서 스위치(Yg)를 턴 온한 상태에서 X 전극 유지부(410)의 스위치(Xg)를 턴 온하여 X 전극의 전압을 0V로 유지한다.In the state where the switch Yg is turned on at t = t46, the switch Xg of the X electrode holding part 410 is turned on to maintain the voltage of the X electrode at 0V.

이와 같이 하면, 서브필드(SF1)의 유지 기간에서 Y 전극의 전압이 0V에서 Vs 전압으로 급격히 상승하여 방전 셀 내에서 강한 방전이 일어나며, 따라서 전압이 완만하게 상승하는 경우에 비하여 유지 광의 세기가 증가한다. In this way, in the sustain period of the subfield SF1, the voltage of the Y electrode rapidly rises from 0 V to the Vs voltage, thereby causing a strong discharge in the discharge cell. Thus, the intensity of the sustained light increases compared with the case where the voltage rises slowly. do.

다음, 서브필드(SF2)의 리셋 기간에는 Y 전극에 메인 리셋 파형을 인가한다.Next, in the reset period of the subfield SF2, the main reset waveform is applied to the Y electrode.

이후의 구동 파형은 본 발명의 제1 실시예에와 동일하므로 중복되는 설명을 생략한다. Since the following drive waveforms are the same as in the first embodiment of the present invention, redundant descriptions are omitted.

이와 같이, 본 발명의 제2 실시예에 따르면 서브필드(SF1)의 유지 기간에 Y 전극에 인가되는 첫 번째 유지방전 펄스의 상승 기울기를 급격하게 하여 강방전이 일어나도록 함으로써 유지광의 세기를 증가시킬 수 있다.As described above, according to the second exemplary embodiment of the present invention, the inclination of the first sustain discharge pulse applied to the Y electrode in the sustain period of the subfield SF1 sharply increases the intensity of the sustain light by causing the strong discharge to occur. Can be.

한편, 따라서 본 발명의 제3 실시예에서는 서브필드(SF1)에서의 유지 광을 줄이기 위한 방법을 제안한다.On the other hand, according to the third embodiment of the present invention, a method for reducing the holding light in the subfield SF1 is proposed.

도 5는 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.5 is a driving waveform diagram of a plasma display device according to a third exemplary embodiment of the present invention.

도 5에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 구동 파형도는 서브 필드(SF1)의 유지 기간에 Y 전극에 인가되는 파형을 제외하고 본 발명의 제1 실시예와 동일하다. As shown in Fig. 5, the driving waveform diagram according to the third embodiment of the present invention is the same as the first embodiment of the present invention except for the waveform applied to the Y electrode in the sustain period of the subfield SF1.

구체적으로 설명하면, 서브필드(SF1)의 리셋 기간에서 Y 전극에는 보조 리셋 파형을 인가하고, X 전극에는 전압(Ve)을 인가하며, 어드레스 전극에는 기준전압(0V)을 인가한다. Specifically, in the reset period of the subfield SF1, the auxiliary reset waveform is applied to the Y electrode, the voltage Ve is applied to the X electrode, and the reference voltage 0V is applied to the address electrode.

또한, 서브필드(SF1)의 어드레스 기간에는 선택할 방전 셀의 어드레스 전극에 양의 전압(Va)이 인가되고 Y 전극에 전압(VscL)이 인가된다. 그러면 리셋 기간에서 형성된 벽 전하에 의한 벽 전압과 양의 전압(Va)에 의해 어드레스 전극과 Y 전극 사이 및 X 전극과 Y 전극 사이에서 어드레스 방전이 일어나서 어드레스 광이 출력된다. 이 방전에 의해 Y 전극에 양의 벽 전하가 축적되고 X 전극과 어드레스 전극에 음의 벽 전하가 축적된다. 이 경우에도, 리셋 기간에서 보조 리셋 파형을 인가하여 단축된 시간을 어드레스 기간에 할애하여 어드레스 전극에 전압(Va)을 인가하는 시간과 Y 전극에 전압(VscL)을 인가하는 시간을 증가시킴으로써 어드레스 방전이 더욱 안정적으로 일어나도록 할 수 있다.In the address period of the subfield SF1, the positive voltage Va is applied to the address electrode of the discharge cell to be selected and the voltage VscL is applied to the Y electrode. Then, address discharge occurs between the address electrode and the Y electrode and between the X electrode and the Y electrode by the wall voltage and the positive voltage Va caused by the wall charge formed in the reset period, and the address light is output. This discharge accumulates positive wall charges on the Y electrode and negative wall charges on the X electrode and the address electrode. Even in this case, the address discharge is increased by increasing the time for applying the voltage Va to the address electrode and the time for applying the voltage VscL to the Y electrode by applying the auxiliary reset waveform in the reset period to the address period. You can make this happen more stably.

그리고 서브필드(SF1)의 유지 기간에는 X 전극과 Y 전극에 유지방전 펄스를 인가하지 않는다. 즉, 유지 광이 출력되지 않으므로 서브필드(SF1)의 발광량은 어드레스 방전에 의해서만 결정되며 전체적인 발광량은 감소된다. In the sustain period of the subfield SF1, the sustain discharge pulse is not applied to the X electrode and the Y electrode. That is, since the sustain light is not output, the light emission amount of the subfield SF1 is determined only by the address discharge and the overall light emission amount is reduced.

다음, 서브필드(SF2)의 리셋 기간에는 Y 전극에 메인 리셋 파형을 인가한다. 즉, Y 전극에 Vs 전압에서 Vset 전압까지 상승하는 펄스를 인가하면 Y 전극과 어드레스 전극간의 벽전압이 X 전극과 Y 전극간의 벽전압보다 높기 때문에 어드레스 전 극과 Y 전극간의 방전이 X 전극과 Y 전극간의 방전보다 먼저 일어난다.Next, in the reset period of the subfield SF2, the main reset waveform is applied to the Y electrode. That is, when a pulse rising from the voltage Vs to the voltage Vset is applied to the Y electrode, the wall voltage between the Y electrode and the address electrode is higher than the wall voltage between the X electrode and the Y electrode. It occurs before the discharge between the electrodes.

그런데, X 전극과 Y 전극은 MgO 성분의 보호막으로 덮여 있는 반면 어드레스 전극은 형광체로 덮여 있기 때문에 어드레스 전극이 X 전극 및 Y 전극에 비해 2차 전자 방출 계수가 낮다. However, since the X electrode and the Y electrode are covered with a protective film of MgO component, while the address electrode is covered with a phosphor, the secondary electrode emission coefficient is lower than that of the X electrode and the Y electrode.

따라서, 리셋 기간에 상승 램프 파형을 인가할 때 Y 전극과 어드레스 전극간의 방전 개시 전압을 넘어선 순간에 바로 방전이 일어나지 않고 어느 정도 방전이 지연된 후에 방전이 일어나기 시작한다. 그런데 방전이 일어나기 시작할 때의 전압은 방전 개시 전압보다 높은 전압이기 때문에 점진적으로 상승하는 램프 파형을 인가하더라도 Y 전극과 어드레스 전극간에는 약방전이 아닌 강방전이 일어날 수 있다. Therefore, when the rising ramp waveform is applied in the reset period, the discharge does not immediately occur at the moment beyond the discharge start voltage between the Y electrode and the address electrode, and the discharge starts after the discharge is delayed to some extent. However, since the voltage when the discharge starts to occur is higher than the discharge start voltage, strong discharge may occur between the Y electrode and the address electrode, not weak discharge, even when a ramp waveform gradually rising is applied.

그러므로 본 발명의 제3 실시예에서는 서브필드(SF1)의 유지 기간에서 X 전극과 Y 전극에 동시에 유지방전 펄스를 인가하고 어드레스 전극은 0V로 바이어스 한다. 그러면 X 전극과 Y 전극에 인가되는 전압이 동일하기 때문에 유지방전이 일어나지 않아서 유지광이 출력되지 않는다. 또한, X 전극과 Y 전극에 비하여 전압이 낮은 어드레스 전극에는 양의 벽전하가 축적된다. Therefore, in the third embodiment of the present invention, sustain discharge pulses are simultaneously applied to the X electrode and the Y electrode in the sustain period of the subfield SF1, and the address electrode is biased to 0V. Then, since the voltages applied to the X electrode and the Y electrode are the same, no sustain discharge occurs and no sustain light is output. In addition, positive wall charges are stored in the address electrodes having a lower voltage than the X and Y electrodes.

이 상태에서 서브필드(SF2)의 리셋 기간에 Y 전극에 점진적으로 상승하는 파형을 인가한다. 그러면 어드레스 전극에는 양의 벽전하가 축적되어 있으므로 어드레스 전극과 Y 전극간의 벽전압이 X 전극과 Y 전극간의 벽전압보다 낮아져서 어드레스 전극과 Y 전극간의 방전보다 X 전극과 Y 전극간의 방전이 먼저 일어난다. 따라서 어드레스 전극과 Y 전극간에 강방전이 일어나는 것을 방지할 수 있다. In this state, a gradually rising waveform is applied to the Y electrode in the reset period of the subfield SF2. Then, since positive wall charges are accumulated in the address electrode, the wall voltage between the address electrode and the Y electrode is lower than the wall voltage between the X electrode and the Y electrode, so that the discharge between the X electrode and the Y electrode occurs before the discharge between the address electrode and the Y electrode. Therefore, strong discharge can be prevented between the address electrode and the Y electrode.

이후의 구동 파형은 본 발명의 제1 및 제2 실시예에와 동일하므로 중복되는 설명을 생략한다. Since the following drive waveforms are the same as in the first and second embodiments of the present invention, redundant descriptions are omitted.

이와 같이, 본 발명의 제3 실시예에 따르면 서브필드(SF1)의 유지 기간에 X 전극과 Y 전극에 동잇에 유지 방전 펄스를 인가함으로써 발광량은 줄이고 서브필드(SF2)의 리셋 기간에 메인 리셋을 인가할 때 어드레스 전극과 Y 전극 사이에서 강방전이 일어나는 것도 방지할 수 있다. As described above, according to the third exemplary embodiment of the present invention, the sustain discharge pulse is applied to the X electrode and the Y electrode during the sustain period of the subfield SF1, thereby reducing the amount of emitted light and performing the main reset during the reset period of the subfield SF2. It is also possible to prevent the strong discharge from occurring between the address electrode and the Y electrode when applying.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다. Although the preferred embodiment of the present invention has been described in detail above, the present invention is not limited thereto, and various other changes and modifications are possible.

이상에서와 설명한 바와 같이 본 발명에 따르면, 최소 계조를 표현하는 서브필드의 리셋 기간에서 보조 리셋을 인가하고 어드레스 기간에서 어드레스 방전을 증가시킴으로써 저계조 표현력을 높일 수 있다. As described above, according to the present invention, the low gray scale expression power can be increased by applying an auxiliary reset in the reset period of the subfield expressing the minimum gray scale and increasing the address discharge in the address period.

또한, 유지 기간에서 Y 전극에 급격하게 상승하는 유지방전 펄스를 인가함으로써 유지 광을 증가시킬 수 있으며, 유지 기간에서 X 전극과 Y 전극에 동시에 유지방전 펄스를 인가함으로써 유지 광을 감소시키면서 다음 서브필드의 리셋 기간에 어드레스 전극과 Y 전극 사이에서 강방전이 일어나는 것을 방지할 수 있다. Further, the sustained light can be increased by applying a sustain discharge pulse that rises sharply to the Y electrode in the sustain period, and the sustained light is reduced by simultaneously applying the sustain discharge pulse to the X electrode and the Y electrode in the sustain period and the next subfield. It is possible to prevent the strong discharge from occurring between the address electrode and the Y electrode in the reset period of.

Claims (14)

제1 전극, 제2 전극 및 어드레스 전극에 의해 방전 셀이 형성되는 플라즈마 표시 패널의 1 프레임을 각각의 가중치를 가지는 복수의 서브필드로 나누고, 각 서브필드의 조합에 의해 계조가 표시되는 플라즈마 표시 장치를 구동하는 방법에 있어서,A plasma display device in which one frame of the plasma display panel in which the discharge cells are formed by the first electrode, the second electrode, and the address electrode is divided into a plurality of subfields having respective weights, and gray levels are displayed by the combination of the respective subfields. In the method of driving, 상기 복수의 서브필드는 최소 가중치를 가지는 제1 서브필드와 상기 제1 서브필드보다 가중치가 큰 제2 서브필드를 포함하며,The plurality of subfields includes a first subfield having a minimum weight and a second subfield having a greater weight than the first subfield. 상기 제1 서브필드에서,In the first subfield, 리셋 기간에 상기 제1 전극의 전압을 제1 전압에서부터 제2 전압까지 점진적으로 하강시키는 단계;Gradually lowering the voltage of the first electrode from a first voltage to a second voltage in a reset period; 어드레스 기간에 제1 폭을 갖는 주사 펄스를 상기 제1 전극에 순차적으로 인가하는 단계; 및Sequentially applying a scan pulse having a first width to the first electrode in an address period; And 상기 제2 서브필드에서,In the second subfield, 어드레스 기간에 상기 제1 폭보다 작은 제2 폭을 가지는 주사 펄스를 상기 제1 전극에 순차적으로 인가하는 단계Sequentially applying scan pulses having a second width smaller than the first width to the first electrode in an address period; 를 포함하는 플라즈마 표시 장치의 구동 방법.Method of driving a plasma display device comprising a. 제1항에 있어서,The method of claim 1, 상기 제1 서브필드의 유지 기간에서, In the sustain period of the first subfield, 상기 제1 전극에 제1 유지 펄스를 인가하는 단계; 및Applying a first sustain pulse to the first electrode; And 상기 제2 전극에 상기 제1 유지 펄스와 일부 중첩되는 제2 유지 펄스를 인가하는 단계Applying a second sustain pulse partially overlapping the first sustain pulse to the second electrode; 를 포함하는 플라즈마 표시 장치의 구동 방법.Method of driving a plasma display device comprising a. 제2항에 있어서,The method of claim 2, 상기 제2 서브필드의 유지 기간에서, In the sustain period of the second subfield, 서로 겹치는 기간이 없는 유지 펄스를 상기 제1 및 제2 전극에 교대로 인가하는 플라즈마 표시 장치의 구동 방법.A method of driving a plasma display device, wherein a sustain pulse having no overlapping period is alternately applied to the first and second electrodes. 제2항에 있어서,The method of claim 2, 상기 제1 유지 펄스는 제3 전압에서 제4 전압까지 제1 기울기를 가지고 증가하며, 상기 제2 유지 펄스는 상기 제3 전압에서 상기 제4 전압까지 상기 제1 기울기보다 작은 제2 기울기를 가지고 증가하는 The first sustain pulse increases with a first slope from a third voltage to a fourth voltage, and the second sustain pulse increases with a second slope less than the first slope from the third voltage to the fourth voltage. doing 플라즈마 표시 장치의 구동 방법.A method of driving a plasma display device. 제4항에 있어서,The method of claim 4, wherein 상기 제3 전압을 공급하는 전원과 상기 제1 전극 사이에 전기적으로 연결된 스위치가 턴 온되어 상기 제1 전극에 상기 제1 유지 펄스가 인가되며, A switch electrically connected between the power supplying the third voltage and the first electrode is turned on to apply the first sustain pulse to the first electrode. 상기 제2 전극에 전기적으로 연결된 인덕터와 상기 제1 전극과 상기 제2 전 극에 의해 형성되는 용량성 부하의 공진에 의해 상기 제2 전극에 상기 제2 유지 펄스가 인가되는 The second sustain pulse is applied to the second electrode by resonance of an inductor electrically connected to the second electrode, and a capacitive load formed by the first electrode and the second electrode. 플라즈마 표시 장치의 구동 방법.A method of driving a plasma display device. 제1항에 있어서,The method of claim 1, 상기 제1 서브필드의 유지 기간에서,In the sustain period of the first subfield, 상기 제1 전극과 제2 전극에 실질적으로 동일한 펄스 폭을 가지는 유지 펄스를 동시에 인가하는 Simultaneously applying sustain pulses having substantially the same pulse width to the first electrode and the second electrode; 플라즈마 표시 장치의 구동 방법.A method of driving a plasma display device. 제1항 내지 제6항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 6, 제2 서브필드의 리셋 기간에,In the reset period of the second subfield, 상기 제1 전극의 전압을 제5 전압에서 제6전압까지 점진적으로 증가시킨 후 제7 전압까지 점진적으로 하강시키는 Gradually increasing the voltage of the first electrode from the fifth voltage to the sixth voltage and then gradually decreasing the voltage to the seventh voltage; 플라즈마 표시 장치의 구동 방법.A method of driving a plasma display device. 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극에 전압을 인가하는 구동회로를 포함하며, 하나의 프레임이 각각의 가중치를 가지는 복수의 서브필드로 나뉘어 구동되는 플라즈마 표시 장치에 있어서,In a plasma display device comprising a first electrode and a second electrode, and a driving circuit for applying a voltage to the first electrode and the second electrode, wherein one frame is divided into a plurality of subfields having respective weights. , 상기 구동회로는,The drive circuit, 최소 가중치를 가지는 제1 서브필드의 리셋 기간에 상기 제1 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 하강시키고, 어드레스 기간에 상기 제1 전극에 순차적으로 제1 주사 펄스를 인가하며,The voltage of the first electrode is gradually lowered from the first voltage to the second voltage in the reset period of the first subfield having the minimum weight, and the first scan pulse is sequentially applied to the first electrode in the address period, 상기 제1 서브필드보다 큰 가중치를 가지는 제2 서브필드의 어드레스 기간에 상기 제1 전극에 순차적으로 제2 주사 펄스를 인가하며,A second scan pulse is sequentially applied to the first electrode in an address period of a second subfield having a weight greater than the first subfield, 상기 제1 주사 펄스의 폭이 상기 제2 주사 펄스의 폭보다 큰 The width of the first scan pulse is greater than the width of the second scan pulse. 플라즈마 표시 장치. Plasma display device. 제8항에 있어서,The method of claim 8, 상기 구동회로는,The drive circuit, 상기 제1 전극과 제3 전압을 공급하는 제1 전원 사이에 연결되는 제1 스위치 및 상기 제2 전극과 상기 제1 전원 사이에 연결되는 제2 스위치를 포함하는 And a first switch connected between the first electrode and a first power supply for supplying a third voltage, and a second switch connected between the second electrode and the first power supply. 플라즈마 표시 장치.Plasma display device. 제9항에 있어서,The method of claim 9, 상기 구동회로는,The drive circuit, 상기 제1 서브필드의 유지 기간에,In the sustain period of the first subfield, 상기 제1 스위치를 턴 온하여 상기 제1 전극에 상기 제3 전압을 인가한 상태에서 상기 제2 스위치를 턴 온하여 상기 제2 전극에 상기 제3 전압을 인가하는The second switch is turned on to apply the third voltage to the second electrode while the first switch is turned on to apply the third voltage to the first electrode. 플라즈마 표시 장치.Plasma display device. 제10항에 있어서,The method of claim 10, 상기 구동회로는,The drive circuit, 상기 제2 전극에 제1단이 연결된 제1 인덕터; 및A first inductor having a first end connected to the second electrode; And 상기 제1 인덕터의 제2단과 제2 전원 사이에 연결되는 제3 스위치를 더 포함하며,And a third switch connected between the second end of the first inductor and a second power supply. 상기 제1 서브필드의 유지 기간에,In the sustain period of the first subfield, 상기 제4 스위치를 턴 온하고 상기 제1 전극과 상기 제2 전극에 의해 형성되는 용량성 부하와 상기 제2 인덕터의 공진을 이용하여 상기 제2 전극의 전압을 상기 제3 전압까지 점진적으로 증가시키는 Turning on the fourth switch and gradually increasing the voltage of the second electrode to the third voltage by using the capacitive load formed by the first electrode and the second electrode and the resonance of the second inductor; 플라즈마 표시 장치.Plasma display device. 제11항에 있어서,The method of claim 11, 상기 구동회로는,The drive circuit, 상기 제1 전극에 제1단이 연결된 제2 인덕터; 및A second inductor having a first end connected to the first electrode; And 상기 제2 인덕터의 제2단과 제3 전원 사이에 연결되는 제4 스위치를 더 포함하며,And a fourth switch connected between the second end of the second inductor and a third power source. 상기 제1 서브필드의 유지 기간에,In the sustain period of the first subfield, 상기 제4 스위치를 턴 온하고 상기 제1 전극과 상기 제1 전극에 의해 형성되는 용량성 부하와 상기 제1 인덕터의 공진을 이용하여 상기 제1 전극의 전압을 상 기 제3 전압까지 점진적으로 증가시키는 The voltage of the first electrode is gradually increased to the third voltage by turning on the fourth switch and using resonance of the first inductor and the capacitive load formed by the first electrode and the first electrode. Letting 플라즈마 표시 장치.Plasma display device. 제9항에 있어서,The method of claim 9, 상기 구동회로는,The drive circuit, 상기 제1 서브필드의 유지 기간에,In the sustain period of the first subfield, 상기 제1 스위치와 상기 제2 스위치를 동시에 동일한 시간동안 턴 온하여 상기 제1 전극 및 제2 전극에 상기 제3 전압을 인가하는Turning on the first switch and the second switch simultaneously for the same time to apply the third voltage to the first electrode and the second electrode; 플라즈마 표시 장치.Plasma display device. 제8항 내지 제13항 중 어느 한 항에 있어서,The method according to any one of claims 8 to 13, 상기 구동회로는,The drive circuit, 상기 제2 서브필드의 리셋 기간에, 상기 제1 전극에 제4 전압에서 제5 전압까지 점진적으로 증가한 후 제6 전압까지 점진적으로 하강하는 파형을 인가하는In the reset period of the second subfield, a waveform gradually increasing from a fourth voltage to a fifth voltage and gradually falling to a sixth voltage is applied to the first electrode. 플라즈마 표시 장치. Plasma display device.
KR1020040093433A 2004-11-16 2004-11-16 Plasma display device and driving method thereof KR100739060B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040093433A KR100739060B1 (en) 2004-11-16 2004-11-16 Plasma display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093433A KR100739060B1 (en) 2004-11-16 2004-11-16 Plasma display device and driving method thereof

Publications (2)

Publication Number Publication Date
KR20060054754A true KR20060054754A (en) 2006-05-23
KR100739060B1 KR100739060B1 (en) 2007-07-12

Family

ID=37151034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040093433A KR100739060B1 (en) 2004-11-16 2004-11-16 Plasma display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR100739060B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649529B1 (en) * 2005-10-18 2006-11-27 삼성에스디아이 주식회사 Plasma display and driving method thereof
KR100902213B1 (en) * 2007-11-14 2009-06-11 삼성에스디아이 주식회사 Driving Method of Plasma Display Panel
EP2387935A1 (en) 2006-06-19 2011-11-23 LG Electronics, Inc. Dishwasher

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100931441B1 (en) * 2005-09-14 2009-12-11 파나소닉 주식회사 Driving device, driving method and plasma display device of plasma display panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4576028B2 (en) * 2000-06-30 2010-11-04 パナソニック株式会社 Driving method of display panel
KR100445096B1 (en) * 2001-01-18 2004-08-21 엘지전자 주식회사 Method AND Apparatus For Expressing Gray Level In Plasma Display Panel
KR100468414B1 (en) * 2002-07-03 2005-01-27 엘지전자 주식회사 Method of driving plasma display panel
KR100454026B1 (en) * 2002-06-12 2004-10-20 삼성에스디아이 주식회사 A method for driving plasma display panel using an adaptive address pulse mechanism and an apparatus thereof
JP2004021181A (en) * 2002-06-20 2004-01-22 Nec Corp Driving method for plasma display panel

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649529B1 (en) * 2005-10-18 2006-11-27 삼성에스디아이 주식회사 Plasma display and driving method thereof
EP2387935A1 (en) 2006-06-19 2011-11-23 LG Electronics, Inc. Dishwasher
KR100902213B1 (en) * 2007-11-14 2009-06-11 삼성에스디아이 주식회사 Driving Method of Plasma Display Panel
EP2061021A3 (en) * 2007-11-14 2009-12-16 Samsung SDI Co., Ltd. Method of driving plasma display panel

Also Published As

Publication number Publication date
KR100739060B1 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
US8111211B2 (en) Plasma display comprising at least first and second groups of electrodes and driving method thereof
KR100627416B1 (en) Driving method of plasma display device
KR100739060B1 (en) Plasma display device and driving method thereof
KR100739063B1 (en) Plasma display and driving method thereof
KR100839424B1 (en) Plasma display and driving method thereof
KR100823195B1 (en) Plasma display and driving method thereof
US20080284683A1 (en) Plasma display device and the method for driving the display
US20080174520A1 (en) Apparatus and driving method of plasma display
US8044890B2 (en) Plasma display device and driving method thereof
KR100814886B1 (en) Plasma display and driving method thereof
KR20090050690A (en) Plasma display device and driving apparatus thereof
KR100998089B1 (en) Plasma display device and driving method thereof
KR100766924B1 (en) Plasma display, and driving device thereof
US8570247B2 (en) Plasma display device, and apparatus and method for driving the same
KR100823504B1 (en) Plasma display, and driving device and method thereof
KR100898289B1 (en) Plasma display device and driving method thereof
KR100590070B1 (en) Plasma display device and driving method thereof
KR100908719B1 (en) Plasma Display and Driving Device
KR100649258B1 (en) Plasma display and driving method thereof
KR100796686B1 (en) Plasma display, and driving device and method thereof
KR100778446B1 (en) Plasma display and driving device
KR100823491B1 (en) Plasma display and driving method thereof
KR100918047B1 (en) Plasma display, and driving device and method thereof
KR20080044088A (en) Plasma display and driving apparatus thereof
KR20070056642A (en) Plasma display and driving apparatus thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee