KR20060054608A - 전압 제어 장치 - Google Patents

Abstract

본 발명은 전압 제어 장치에 관한 것으로써, 특히, 디램의 리프레쉬 동작시 대기 모드에 진입할 경우 동작 모드시 보다 비트라인 프리차지 전압을 감소시켜 전력 소모를 줄일 수 있도록 하는 기술을 개시한다. 이를 위해, 본 발명은 디램의 리프레쉬 동작시 대기 모드 진입 명령이 인가될 경우 전압 조정부가 이를 감지하여 비트라인 프리차지 전압의 레벨을 VDD/2 보다 낮게 설정하고, 셀프 리프레쉬 동작부가 셀 리프레쉬 주기를 증가시킴으로써 하이 데이타의 리드시 센싱 마진을 증가시킬 수 있도록 한다. 이에 따라, 본 발명은 동작 모드시와 대기 모드시 비트라인 프리차지 전압을 다르게 설정하여 오토 리프레쉬 주기를 증가시킴으로써 대기 모드시 전력 소모를 줄일 수 있게 된다.

Description

전압 제어 장치{Voltage control device}

도 1은 종래의 전압 제어 장치에 관한 구성도.

도 2는 종래의 전압 제어 장치의 동작 모드를 설명하기 위한 도면.

도 3은 본 발명에 따른 전압 제어 장치의 구성도.

도 4는 본 발명에 따른 전압 제어 장치의 동작 모드를 설명하기 위한 도면.

본 발명은 전압 제어 장치에 관한 것으로써, 특히, 디램의 리프레쉬 동작시 대기 모드에 진입할 경우 동작 모드시 보다 비트라인 프리차지 전압을 감소시켜 전력 소모를 줄일 수 있도록 하는 기술이다.

일반적으로 디램(DRAM) 또는 싱크로너스 디램(Synchronous DRAM) 등의 메모리 소자는 셀 자체가 다이나믹 셀(Dynamic cell)로 이루어지기 때문에 일정시간이 지나면 셀에 저장된 데이타가 파괴되어 일정 주기의 단위로 리프레쉬 동작을 수행해 주어야 한다.

상술된 리프레쉬 동작은 셀의 데이타를 감지한 이후에 다시쓰기(Rewrite)를 하는 동작으로 수행되며, 리프레쉬 동작에서 한 셀이 리프레쉬를 수행하고 다시 그 셀에 대한 리프레쉬 동작을 수행하기 까지의 시간을 리프레쉬 주기라 한다.

도 1은 종래기술에 따른 전압 제어 장치의 구성도이다.

종래의 전압 제어 장치는 셀프 리프레쉬 동작부(1), 전압 조정부(2) 및 셀(3)을 구비한다.

여기서, 셀프 리프레쉬 동작부(1)는 셀프 리프레쉬 동작시 셀프 리프레쉬 주기(예를 들어, 64㎳)를 제어하여 셀(3)에 출력한다. 그리고, 전압 조정부(2)는 비트라인 프리차지 전압 Vblp의 레벨로 셀(3)을 프리차지시킨다.

여기서, 비트라인 프리차지 전압 Vblp은 코아전압(셀 전압) Vcore의 1/2 레벨인 VDD/2로 설정된다.

여기서, 비트라인 프리차지 전압 Vblp은 전압이 낮을수록 하이 데이타의 리드시 센싱 마진을 향상시킬 수 있게 된다. 하지만, 종래의 전압 제어 장치는 도 2에서 보는 바와 같이 동작 모드시 및 대기 모드시에 비트라인 프리차지 전압 Vblp의 레벨이 변동하지 않기 때문에 전압 마진이 △V,△V'이 일정하게 유지된다.

이에 따라, 하이 데이타의 리드시 센싱 마진을 충분히 확보하지 못하게 되어 대기 모드에서 획기적인 전력 감소를 기대할 수 없게 되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 특히, 디램의 리프레쉬 동작시 대기 모드에 진입할 경우 동작 모드시 보다 비트라인 프리차지 전압을 감소시켜 데이타의 센싱 마진을 향상시킬 수 있도록 하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 전압 제어 장치는, 리프레쉬 동작시 대기모드 진입 명령이 인가될 경우 셀프 리프레쉬 주기를 특정 주기 이상으로 증가시켜 셀에 출력하는 셀프 리프레쉬 동작부; 및 대기 모드 진입 명령의 인가시 비트라인 프리차지 전압의 레벨을 동작 모드에서의 비트라인 프리차지 전압 레벨 이하로 설정하여 셀에 출력하는 전압 조정부를 구비함을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 3은 본 발명에 따른 전압 제어 장치의 구성도이다.

본 발명은 셀프 리프레쉬 동작부(10), 전압 조정부(20) 및 셀(30)을 구비한다.

여기서, 셀프 리프레쉬 동작부(10)는 셀프 리프레쉬 동작시 셀프 리프레쉬 주기를 제어하여 셀(30)에 출력한다. 그리고, 전압 조정부(20)는 대기모드 진입 명령의 인가시 비트라인 프리차지 전압 Vblp의 레벨로 셀(30)을 프리차지시킨다.

여기서, 셀프 리프레쉬 동작부(10)는 대기 모드 진입 명령의 인가시 풀 셀 리프레쉬(Full cell refresh) 주기를 더욱 빠르게(예를 들어, 96㎳) 증가시켜 셀(30)에 출력한다.

그리고, 전압 조정부(20)는 대기 모드 진입 명령의 인가시 이를 감지하여 셀(30)에 인가되는 비트라인 프리차지 전압 Vblp의 레벨을 동작 모드시 보다 낮은 (VDD-α)/2의 레벨로 제어한다.

즉, 본 발명은 도 4의 전압 파형도에서 보는 바와 같이 동작 모드시에 비트라인 프리차지 전압 Vblp의 레벨을 코아전압(셀 전압) Vcore의 1/2 레벨인 VDD/2로 제어한다.

그리고, 대기 모드시에 비트라인 프리차지 전압 Vblp의 레벨을 VDD/2 보다 낮은 (VDD-α)/2의 레벨로 제어한다.

이에 따라, 동작 모드시 하이 데이타를 리드할 경우에는 비트라인 프리차지 전압 Vblp의 레벨에 따라 △V 만큼의 전압 마진을 확보할 수 있다. 그리고, 대기 모드시에는 동작 모드시 보다 낮아진 비트라인 프리차지 전압 Vblp의 레벨에 따라 △V' 만큼의 전압 마진을 확보할 수 있게 된다.

따라서, 대기 모드에서는 비트라인 프리차지 전압 Vblp의 레벨을 감소시켜 동작 모드에서의 전압 마진 △V 보다 대기 모드에서의 전압 마진 △V'이 더 크게 설정된다. 이러한 경우 오토 리프레쉬 주기를 증가시켜 대기 모드에서의 소모 전력을 줄일 수 있게 된다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

이상에서 설명한 바와 같이, 본 발명은 디램의 리프레쉬 동작시 대기 모드에 진입할 경우 동작 모드시 보다 비트라인 프리차지 전압을 감소시켜 하이 데이타의 전압 마진을 향상시킬 수 있으며, 이에 따라 오토 리프레쉬 주기를 증가시켜 대기 상태에서 소모 전력을 줄일 수 있도록 하는 효과를 제공한다.

Claims (2)

1. 리프레쉬 동작시 대기모드 진입 명령이 인가될 경우 셀프 리프레쉬 주기를 특정 주기 이상으로 증가시켜 셀에 출력하는 셀프 리프레쉬 동작부; 및

   상기 대기 모드 진입 명령의 인가시 비트라인 프리차지 전압의 레벨을 동작 모드에서의 비트라인 프리차지 전압 레벨 이하로 설정하여 상기 셀에 출력하는 전압 조정부를 구비함을 특징으로 하는 전압 제어 장치.
2. 제 1항에 있어서, 상기 비트라인 프리차지 전압 레벨은 코아전압의 1/2 임을 특징으로 하는 전압 제어 장치.

Images