KR20060053339A - Plasma display divice and driving method thereof - Google Patents

Plasma display divice and driving method thereof Download PDF

Info

Publication number
KR20060053339A
KR20060053339A KR1020040093014A KR20040093014A KR20060053339A KR 20060053339 A KR20060053339 A KR 20060053339A KR 1020040093014 A KR1020040093014 A KR 1020040093014A KR 20040093014 A KR20040093014 A KR 20040093014A KR 20060053339 A KR20060053339 A KR 20060053339A
Authority
KR
South Korea
Prior art keywords
voltage
subfield
electrode
period
sustain
Prior art date
Application number
KR1020040093014A
Other languages
Korean (ko)
Other versions
KR100599738B1 (en
Inventor
하승일
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040093014A priority Critical patent/KR100599738B1/en
Publication of KR20060053339A publication Critical patent/KR20060053339A/en
Application granted granted Critical
Publication of KR100599738B1 publication Critical patent/KR100599738B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2946—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by introducing variations of the frequency of sustain pulses within a frame or non-proportional variations of the number of sustain pulses in each subfield
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치과 그 구동방법을 개시한다. 본 발명에 따르면 보조 리셋 파형이 인가되기 직전의 유지 방전 펄스를 점진적으로 상승하는 파형을 인가한다. 이때, 유지 방전 펄스의 전압 레벨은 서브필드 가중치에 대응하여 가변된다. 이와 같이 하면, 보조 리셋 파형이 인가되는 서브필드의 어드레스 기간에서의 어드레스 방전 마진을 높일 수 있다. 또한, 보조 리셋 파형이 인가되는 서브필드 가중치에 대응하여 보조 리셋 파형이 인가되기 직전의 유지방전 전압의 레벨을 가변시킴으로써 가중치가 낮은 서브필드에서 광량을 줄여 저계조 표현력을 높일 수 있다.The present invention discloses a plasma display device and a driving method thereof. According to the present invention, a waveform for gradually raising the sustain discharge pulse immediately before the auxiliary reset waveform is applied is applied. At this time, the voltage level of the sustain discharge pulse is varied corresponding to the subfield weight. In this way, the address discharge margin in the address period of the subfield to which the auxiliary reset waveform is applied can be increased. In addition, by varying the level of the sustain discharge voltage immediately before the auxiliary reset waveform is applied to the subfield weight to which the auxiliary reset waveform is applied, the low gray scale expressive power may be increased by reducing the amount of light in the low-weight subfield.

플라즈마 표시 장치, 리셋 기간, 구동파형Plasma Display, Reset Period, Drive Waveform

Description

플라즈마 표시 장치 및 그 구동방법{PLASMA DISPLAY DIVICE AND DRIVING METHOD THEREOF}Plasma display device and its driving method {PLASMA DISPLAY DIVICE AND DRIVING METHOD THEREOF}

도 1은 종래 기술에 의한 플라즈마 표시 장치의 구동 파형도를 나타낸 도면이다. 1 is a view showing a driving waveform diagram of a plasma display device according to the prior art.

도 2는 본 발명의 실시예에 따른 교류형 플라즈마 표시 패널의 일부 사시도이다. 2 is a partial perspective view of an AC plasma display panel according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 전극 배열도이다. 3 is an electrode array diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도이다. 4 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 5는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 5 is a driving waveform diagram of a plasma display device according to a first embodiment of the present invention.

도 6은 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.6 is a driving waveform diagram of a plasma display device according to a second embodiment of the present invention.

도 7은 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.7 is a driving waveform diagram of a plasma display device according to a third exemplary embodiment of the present invention.

본 발명은 플라즈마 디스플레이 패널(plasma display panel; PDP)을 구비한 플라즈마 표시 장치의 구동방법에 관한 것으로, 특히 안정한 어드레스 방전을 발생시키기 위한 플라즈마 표시 장치의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a plasma display device having a plasma display panel (PDP), and more particularly to a method of driving a plasma display device for generating stable address discharge.

최근 액정표시장치(liquid crystal display; LCD), 전계 방출 표시장치(field emission display; FED), PDP 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 PDP는 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, PDP가 40인치 이상의 대형 표시 장치에서 종래의 CRT(cathode ray tube)를 대체할 표시 장치로서 각광받고 있다.Recently, flat display devices such as liquid crystal displays (LCDs), field emission displays (FEDs), and PDPs have been actively developed. Among these flat panel display devices, PDPs have advantages of higher luminance and luminous efficiency and wider viewing angles than other flat panel display devices. Therefore, the PDP is in the spotlight as a display device to replace the conventional cathode ray tube (CRT) in a large display device of 40 inches or more.

PDP 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 픽셀(pixel)이 매트릭스(matrix)형태로 배열되어 있다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.A PDP display device is a flat display device that displays characters or images by using plasma generated by gas discharge, and several tens to millions or more pixels are arranged in a matrix form according to their size. Such PDPs are classified into a direct current type (DC type) and an alternating current type (AC type) according to the shape of the driving voltage waveform applied and the structure of the discharge cell.

직류형 PDP는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 PDP에서는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.In the DC-type PDP, since the electrode is exposed to the discharge space as it is, the current flows in the discharge space while voltage is applied, and there is a disadvantage in that a resistance for current limitation must be made for this purpose. On the other hand, in the AC type PDP, the electrode covers the dielectric layer, so that the current is limited by the formation of a natural capacitance component, and the life is longer than that of the DC type since the electrode is protected from the impact of ions during discharge.

도 1은 종래 기술에 의한 플라즈마 표시 장치의 구동 파형도를 나타낸 도면 이다. 1 is a view showing a driving waveform diagram of a plasma display device according to the prior art.

도 1에 도시한 바와 같이, 종래의 PDP의 구동방법에 따르면 각 서브필드는 리셋기간, 어드레스 기간, 유지기간으로 구성된다. As shown in Fig. 1, according to the conventional method for driving a PDP, each subfield includes a reset period, an address period, and a sustain period.

리셋기간은 이전의 유지 방전의 벽전하 상태를 소거하고, 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup) 하는 역할을 한다. The reset period serves to erase the wall charge state of the previous sustain discharge and to set up wall charge in order to stably perform the next address discharge.

어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. The address period is a period in which wall charges are accumulated on cells (addressed cells) that are turned on by selecting cells that are turned on and cells that are not turned on in the panel.

유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다. The sustain period is a period in which discharge for actually displaying an image on the addressed cells is performed.

한편, 각 서브필드의 리셋기간에 인가되는 리셋 파형은 Y 전극에 상승 램프를 인가하여 약방전을 일으킨 후에 하강램프를 인가하여 모든 셀의 벽전하를 동일한 조건으로 만들어준다. 그런데 이전 서브필드에서 선택되지 않은 셀들은 유지 기간에서 방전을 일으키지 않아서 이전 서브필드의 리셋 기간에서 설정된 벽전하 상태가 그대로 유지되므로, 리셋 기간에서 상승램프를 인가하여 벽전하를 쌓아줄 필요가 없다. On the other hand, the reset waveform applied in the reset period of each subfield causes a weak discharge by applying a rising ramp to the Y electrode, and then applies a falling ramp to make the wall charges of all cells the same. However, since the cells not selected in the previous subfield do not discharge during the sustain period, the wall charge state set in the reset period of the previous subfield is maintained as it is, and thus it is not necessary to accumulate wall charges by applying the rising lamp in the reset period.

따라서, Kurata 등의 미국 특허 6,294,875에 공지된 기술과 같이 첫 번째 서브필드(SFn)의 리셋 기간에서 상승 램프 및 하강 램프를 가지는 메인 리셋 파형으로 리셋을 한 후 소정 서브필드 동안(SFn+1)에는 리셋 기간에서 하강 램프만을 인가하는 보조 리셋 파형을 인가할 수 있다.Therefore, after the reset to the main reset waveform having the rising ramp and the falling ramp in the reset period of the first subfield (SFn), as known in Kurata et al. US Pat. No. 6,294,875 (SFn + 1) In the reset period, an auxiliary reset waveform for applying only the falling ramp may be applied.

이러한 종래의 구동 파형에 있어서, 보조 리셋은 이전 서브필드에서 Y 전극 에 마지막 유지방전 전압(Vs)이 인가된 상태에서 전압(Vs)에서부터 점진적으로 하강하는 램프 파형을 인가한다.In this conventional driving waveform, the auxiliary reset applies a ramp waveform that gradually descends from the voltage Vs while the last sustain discharge voltage Vs is applied to the Y electrode in the previous subfield.

따라서 보조 리셋 파형이 인가되기 전, Y 전극에 인가된 마지막 유지 방전 전압에 의하여 Y 전극과 X 전극에는 각각 많은 량의 (-) 전하와 (+) 전하가 쌓여 있는 상태이며, 어드레스 전극에도 소정량의 (+) 전하가 쌓여 있다.Therefore, a large amount of negative and positive charges are accumulated on the Y and X electrodes, respectively, by the last sustain discharge voltage applied to the Y electrode before the auxiliary reset waveform is applied. The positive charges are stacked.

한편, 리셋 기간은 이후의 어드레스 기간에서 Y 전극과 어드레스 전극간의 어드레스 방전이 효과적으로 일어나도록 하기 위하여 Y 전극과 어드레스 전극에 적정량의 전하량을 쌓아주는 기간이다. 그런데, 보조 리셋 파형이 인가될 때 X 전극과 Y 전극간의 벽전압이 어드레스 전극과 Y 전극간의 벽전압보다 높다. 따라서 이러한 벽전압에 의하여 하강하는 램프 파형이 인가될 때 어드레스 전극과 Y 전극간의 방전보다 X 전극과 Y 전극간의 방전이 먼저 일어나서 X 전극과 Y 전극의 벽전하가 주도적으로 제어되며, 이로 인해 어드레스 전극과 Y 전극의 벽전하는 어드레싱에 적당한 상태로 제어되지 않아 어드레스 방전 효율이 떨어질 수 있다.On the other hand, the reset period is a period in which a proper amount of charge is accumulated on the Y electrode and the address electrode in order to effectively cause the address discharge between the Y electrode and the address electrode in the subsequent address period. However, when the auxiliary reset waveform is applied, the wall voltage between the X electrode and the Y electrode is higher than the wall voltage between the address electrode and the Y electrode. Therefore, when the ramp waveform falling by the wall voltage is applied, the discharge between the X electrode and the Y electrode occurs before the discharge between the address electrode and the Y electrode, so that the wall charges of the X electrode and the Y electrode are dominantly controlled. The wall charges of the and Y electrodes are not controlled in a state suitable for addressing, so that the address discharge efficiency may be reduced.

본 발명이 이루고자 하는 기술적 과제는 리셋 기간에 보조 리셋 파형이 인가된 후 어드레스 기간에서 어드레스 전극과 Y 전극간의 어드레스 방전이 효과적으로 일어나도록 하기 위한 플라즈마 표시 장치 및 그 구동 방법을 제공하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma display device and a method of driving the same so that an address discharge between an address electrode and a Y electrode occurs effectively in an address period after an auxiliary reset waveform is applied in a reset period.

이러한 기술적 과제를 달성하기 위한 본 발명의 하나의 특징에 따른 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 각각 유지, 리셋 및 어드레스 기간으로 구성된 복수의 서브필드로 나누어 구동하는 플라즈마 표시 장치의 구동 방법은According to an aspect of the present invention, a plurality of first electrodes and a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first and second electrodes are provided. A driving method of a plasma display device in which a plasma display panel is driven by dividing one frame into a plurality of subfields including sustain, reset, and address periods, respectively.

(a) 제1 서브필드의 직전 서브필드의 유지 기간에서, 상기 제1 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 증가시킨 후 상기 제1 전극의 전압을 상기 제2 전압으로 유지하는 단계; (a) in the sustain period of the immediately preceding subfield of the first subfield, gradually increasing the voltage of the first electrode from the first voltage to the second voltage and then maintaining the voltage of the first electrode at the second voltage; step;

(b) 상기 제1 서브필드의 리셋 기간에서, 상기 제1 전극의 전압을 제3 전압에서 제4 전압까지 점진적으로 감소시키는 단계;(b) gradually reducing the voltage of the first electrode from a third voltage to a fourth voltage in the reset period of the first subfield;

(c) 상기 제1 서브필드보다 가중치가 높은 제2 서브필드의 직전 서브필드의 유지 기간에서, 상기 제1 전극의 전압을 제5 전압에서 제6 전압까지 점진적으로 증가시킨 후 상기 제1 전극의 전압을 상기 제6 전압으로 유지하는 단계; 및(c) gradually increasing the voltage of the first electrode from a fifth voltage to a sixth voltage in the sustain period of the immediately preceding subfield of the second subfield having a higher weight than the first subfield, and then Maintaining a voltage at the sixth voltage; And

(d) 상기 제2 서브필드의 리셋 기간에서, 상기 제1 전극의 전압을 제7 전압에서 제8 전압까지 점진적으로 감소시키는 단계를 포함하며, (d) gradually reducing the voltage of the first electrode from a seventh voltage to an eighth voltage in the reset period of the second subfield,

상기 제1 및 제2 서브필드의 직전 서브필드의 유지 기간에서 상기 제1 전극에 인가되는 전압의 레벨은 각각 상기 제1 및 제2 서브필드 가중치에 대응하여 가변되는 것을 특징으로 한다.The level of the voltage applied to the first electrode in the sustain period of the immediately preceding subfield of the first and second subfields may vary according to the first and second subfield weights, respectively.

본 발명의 다른 특징에 따른 일정 간격을 두고 떨어져서 대향하는 제1기판 및 제2기판; 상기 제1기판에 배열되는 복수의 어드레스 전극; 상기 제2기판에 상기 어드레스 전극들과 교차하도록 배열된 복수의 제1전극 및 제2전극; 및 리셋 기간 과, 어드레스 기간 및 유지 기간에 상기 제1전극, 제2전극 및 어드레스 전극에 구동신호를 보내는 구동회로를 포함하는 플라즈마 표시 장치에 있어서,A first substrate and a second substrate opposed to each other at a predetermined interval according to another feature of the present invention; A plurality of address electrodes arranged on the first substrate; A plurality of first electrodes and second electrodes arranged on the second substrate to intersect the address electrodes; And a driving circuit for transmitting a driving signal to the first electrode, the second electrode, and the address electrode in a reset period, an address period, and a sustain period.

상기 구동회로는, 적어도 하나의 제1 서브필드의 리셋 기간에 제1 전압에서 제2 전압까지 하강하는 파형을 인가하여 모든 방전 셀의 상태를 초기화하고, 적어도 하나의 제2 서브필드의 리셋 기간에 상기 제2 전압까지 하강하는 파형을 인가하여 직전 서브필드에서 유지방전이 일어난 방전셀의 상태를 초기화하며,The driving circuit initializes the states of all the discharge cells by applying a waveform falling from the first voltage to the second voltage in the reset period of the at least one first subfield, and resets the states of all of the at least one second subfield. Applying a waveform falling to the second voltage to initialize the state of the discharge cell in which the sustain discharge occurred in the immediately preceding subfield,

상기 제2 서브필드의 직전 서브필드의 유지기간에서 인가되는 마지막 유지방전 파형은 제3 전압에서 제4 전압까지 점진적으로 증가하며, 상기 제4 전압의 레벨은 서브필드 가중치에 대응하여 가변되는 것을 특징으로 한다.The last sustain discharge waveform applied in the sustain period of the immediately preceding subfield of the second subfield is gradually increased from the third voltage to the fourth voltage, and the level of the fourth voltage is variable in correspondence to the subfield weight. It is done.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

도 2는 본 발명의 실시예에 따른 AC형 플라즈마 표시 패널의 일부 사시도이다. 2 is a partial perspective view of an AC plasma display panel according to an exemplary embodiment of the present invention.

도 2에 도시한 바와 같이, 제1유리기판(1) 위에는 유전체층(2) 및 보호막(3)으로 덮인 주사전극(4)과 유지전극(5)이 쌍을 이루어 평행하게 설치된다. 제2유리기판(6) 위에는 절연체층(7)으로 덮인 복수의 어드레스전극(8)이 설치된다. 어드 레스전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 제1유리기판(1)과 제2유리기판(6)은 주사전극(4)과 어드레스전극(8) 및 유지전극(5)과 어드레스전극(8)이 직교하도록 방전공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사전극(4)과 유지전극(5)과의 교차부에 있는 방전공간이 방전셀(12)을 형성한다.As shown in FIG. 2, the scan electrode 4 and the sustain electrode 5 covered with the dielectric layer 2 and the protective film 3 are arranged in parallel on the first glass substrate 1. A plurality of address electrodes 8 covered with the insulator layer 7 are provided on the second glass substrate 6. The partition 9 is formed on the insulator layer 7 between the address electrodes 8 in parallel with the address electrode 8. In addition, the phosphor 10 is formed on the surface of the insulator layer 7 and on both side surfaces of the partition wall 9. The first glass substrate 1 and the second glass substrate 6 have a discharge space 11 therebetween so that the scan electrode 4 and the address electrode 8 and the sustain electrode 5 and the address electrode 8 are orthogonal to each other. They are arranged to face each other. The discharge space at the intersection of the address electrode 8 and the pair of the scanning electrode 4 and the sustain electrode 5 forms a discharge cell 12.

도 3은 플라즈마 표시 패널의 전극 배열도를 나타낸다. 3 shows an electrode arrangement diagram of the plasma display panel.

도 3에 도시한 바와 같이, PDP 전극은 m ×n의 매트릭스 구성을 가지고 있으며, 구체적으로 열 방향으로는 어드레스전극(A1~Am)이 배열되어 있고 행방 향으로는 n행의 주사전극(Y1~Yn) 및 유지전극(X1~Xn)이 배열되어 있다. 이하에서는 주사전극을 "Y 전극", 유지전극을 "X 전극"이라 칭한다. 도 2에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.As shown in FIG. 3, the PDP electrode has a matrix structure of m × n. Specifically, the address electrodes A1 to Am are arranged in the column direction, and the scan electrodes Y1 to n rows in the row direction. Yn) and sustain electrodes X1 to Xn are arranged. Hereinafter, the scanning electrode will be referred to as "Y electrode" and the sustain electrode as "X electrode". The discharge cell 12 shown in FIG. 2 corresponds to the discharge cell 12 shown in FIG.

먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치에 대하여 도 4를 참고로 하여 상세하게 설명한다.First, a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 4.

도 4는 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다. 4 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 4에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 패널(100), 어드레스 구동부(200), Y 전극 구동부(320), X 전극 구동부(340) 및 제어부(400)를 포함한다. As shown in FIG. 4, a plasma display device according to an exemplary embodiment of the present invention includes a plasma panel 100, an address driver 200, a Y electrode driver 320, an X electrode driver 340, and a controller 400. do.

플라즈마 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 배열되어 있는 제1 전극(Y1~Yn)(이하, Y 전극이라고 함) 및 제2 전극(X1~Xn)(이하, X 전극이라고 함)을 포함한다. The plasma panel 100 includes a plurality of address electrodes A1 to Am arranged in the column direction, first electrodes Y1 to Yn (hereinafter referred to as Y electrodes), and second electrodes X1 arranged in the row direction. ˜Xn) (hereinafter referred to as X electrode).

어드레스 구동부(200)는 제어부(200)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다. The address driver 200 receives an address driving control signal SA from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode.

Y 전극 구동부(320) 및 X 전극 구동부(340)는 제어부(200)로부터 각각 Y 전극 구동신호(SY)와 X 전극 구동신호(SX)를 수신하여 X 전극과 Y전극에 인가한다. The Y electrode driver 320 and the X electrode driver 340 receive the Y electrode driving signal SY and the X electrode driving signal SX from the controller 200 and apply them to the X electrode and the Y electrode, respectively.

제어부(400)는 외부로부터 영상신호를 수신하여, 어드레스 구동제어신호(SA), Y 전극 구동신호(SY) 및 X 전극 구동신호(SX)를 생성하여 각각 어드레스 구동부(200), Y 전극 구동부(320) 및 X 전극 구동부(340)에 전달한다. The control unit 400 receives an image signal from the outside, generates an address driving control signal SA, a Y electrode driving signal SY, and an X electrode driving signal SX, respectively, and generates an address driving unit 200 and a Y electrode driving unit ( 320 and the X electrode driver 340.

다음, 본 발명의 제1 실시예에 따른 구동파형에 대하여 도 5를 참고로 하여 상세하게 설명한다.Next, a driving waveform according to the first embodiment of the present invention will be described in detail with reference to FIG. 5.

도 5는 본 발명의 제1 실시예에 따른 구동파형을 나타내는 도면이다.5 is a view showing a driving waveform according to the first embodiment of the present invention.

도 5에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 구동 파형은 리셋 기간, 어드레스 기간 및 유지 기간을 포함한다. As shown in Fig. 5, the driving waveform according to the first embodiment of the present invention includes a reset period, an address period, and a sustain period.

리셋 기간은 유지 기간에서 형성된 벽 전하를 제거하는 기간이며, 어드레스 기간은 방전 셀 중에서 표시하고자 하는 방전 셀을 선택하는 기간이다. 그리고 유지 기간은 어드레스 기간에서 선택된 방전 셀을 방전시키는 기간이다. The reset period is a period in which the wall charges formed in the sustain period are removed, and the address period is a period in which the discharge cells to be displayed are selected from the discharge cells. The sustain period is a period for discharging the discharge cells selected in the address period.

유지 기간에서는 어드레스 기간에서 선택된 방전 셀에서 형성된 벽 전하에 의한 벽 전압과 주사 전극과 유지 전극에 인가되는 유지 펄스로 형성되는 전압의 차이로 인해서 유지 방전이 이루어진다. 그리고 유지 기간의 마지막 유지 펄스에서 는 주사 전극(Y)에 Vs 전압이 인가되고 유지 전극(X)에 기준 전압(도 5에서는 0V라 가정함)이 인가된다. 그러면 선택된 방전 셀에서는 주사 전극(Y)으로부터 유지 전극(X)으로 방전이 일어나서 주사 전극(Y)과 유지 전극(X)에 각각 음의 벽 전하와 양의 벽 전하가 형성된다.In the sustain period, sustain discharge is caused by the difference between the wall voltage caused by the wall charges formed in the discharge cells selected in the address period and the voltage formed by the sustain pulses applied to the scan electrodes and the sustain electrodes. In the last sustain pulse of the sustain period, the voltage Vs is applied to the scan electrode Y and the reference voltage (assuming 0 V in FIG. 5) is applied to the sustain electrode X. Then, in the selected discharge cell, discharge occurs from the scan electrode Y to the sustain electrode X, and negative wall charges and positive wall charges are formed on the scan electrode Y and the sustain electrode X, respectively.

이때, 벽전하란 각 전극에 가깝게 방전 셀의 벽(예를 들어, 유전체층)에 형성되어 전극에 축적되는 전하를 말한다. 이러한 벽전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 벽전하가 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명된다. 또한 벽전압은 벽전하에 의해서 방전 셀의 벽에 형성되는 전위차를 말한다.In this case, the wall charge refers to a charge formed in the wall of the discharge cell (eg, the dielectric layer) close to each electrode and accumulated in the electrode. Such wall charges are not actually in contact with the electrodes themselves, but here wall charges are described as "formed", "accumulated" or "stacked" on the electrodes. In addition, wall voltage refers to the potential difference formed in the wall of a discharge cell by wall charge.

서브필드(SFn)의 리셋 기간에서는 유지 기간에서 인가된 마지막 유지 펄스 이후에 주사 전극(Y)에 Vs 전압부터 Vset 전압까지 완만하게 상승하고 Vs 전압에서 VscL 전압까지 완만하게 하강하는 램프 전압이 인가된다. 이때 어드레스 전극(A)에는 계속 기준 전압(0V)이 인가되고, 주사 전극(Y)에 상승하는 램프 전압이 인가될 때 유지 전극(X)에는 기준 전압(0V)이 인가되며, 주사 전극(Y)에 하강하는 램프 전압이 인가될 때 유지 전극(X)에는 Ve 전압이 인가된다. In the reset period of the subfield SFn, after the last sustain pulse applied in the sustain period, the ramp voltage is gently applied to the scan electrode Y from the Vs voltage to the Vset voltage and gently dropped from the Vs voltage to the VscL voltage. . At this time, the reference voltage 0V is continuously applied to the address electrode A, and the reference voltage 0V is applied to the sustain electrode X when the ramp voltage rising to the scan electrode Y is applied, and the scan electrode Y is applied. Is applied to the sustain electrode (X) when the ramp voltage is applied to the sustain electrode (X).

이와 같이 주사 전극(Y)에 상승하는 램프 전압이 인가되는 동안에 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 미약한 방전이 일어난다. 그리고 이 방전에 의해 주사 전극(Y)에는 (-) 벽 전하가 축적되고 어드레스 전극(A) 및 유지 전극(X)에는 (+) 벽 전하가 축적된다. As described above, while the ramp voltage rising to the scan electrode Y is applied, weak discharge occurs from the scan electrode Y to the address electrode A and the sustain electrode X, respectively. By this discharge, negative wall charges are accumulated on the scan electrode Y, and positive wall charges are stored on the address electrode A and the sustain electrode X.

또한 주사 전극(Y)에 하강하는 램프 전압이 인가되는 동안에 방전 셀에 형성 되어 있는 벽 전압에 의해 유지 전극(X) 및 어드레스 전극(A)에서 주사 전극(Y)으로 미약한 방전이 일어난다. 그리고 이 방전에 의해 유지 전극(X), 주사 전극(Y) 및 어드레스 전극(A)에 형성되어 있는 벽 전하들이 일부 소거되어 어드레싱에 적절한 상태로 설정된다.In addition, a weak discharge is generated from the sustain electrode X and the address electrode A to the scan electrode Y by the wall voltage formed in the discharge cell while the ramp voltage falling on the scan electrode Y is applied. By this discharge, the wall charges formed in the sustain electrode X, the scan electrode Y and the address electrode A are partially erased and set to a state suitable for addressing.

다음, 어드레스 기간에서는 선택할 방전 셀의 어드레스 전극(A)에 양의 전압(Va)이 인가되고 주사 전극(Y)에 순차적으로 전압(VscL)이 인가된다. 그러면 리셋 기간에서 형성된 벽 전하에 의한 벽 전압과 양의 전압(Va)에 의해 어드레스 전극(A)과 주사 전극(Y) 사이 및 유지 전극(X)과 주사 전극(Y) 사이에서 어드레스 방전이 일어난다. 이 방전에 의해 주사 전극(Y)에 양의 벽 전하가 축적되고 유지 전극(X)과 어드레스 전극(A)에 음의 벽 전하가 축적된다. 그리고 어드레스 방전에 의해 벽 전하가 축적된 방전 셀 중 선택된 방전 셀에서는 유지 기간에서 인가되는 유지 펄스에 의해 유지 방전이 일어난다.Next, in the address period, the positive voltage Va is applied to the address electrode A of the discharge cell to be selected, and the voltage VscL is sequentially applied to the scan electrode Y. Then, an address discharge occurs between the address electrode A and the scan electrode Y and between the sustain electrode X and the scan electrode Y by the wall voltage and the positive voltage Va caused by the wall charge formed in the reset period. . This discharge accumulates positive wall charges in the scan electrode Y and negative wall charges in the sustain electrode X and the address electrode A. As shown in FIG. In the discharge cells selected among the discharge cells in which the wall charges are accumulated by the address discharge, sustain discharge occurs by a sustain pulse applied in the sustain period.

또한, 서브필드(SFn)에서 주사 전극(Y)에 인가되는 마지막 유지 펄스는, 도 5에 도시된 바와 같이 먼저 접지전압보다 높은 전압(VscH)까지 전압을 상승시킨 후 전압(VscH)에서 전압(Vs)까지 램프 형태로 증가하는 파형을 인가한다. 그런데 서브필드(SFn)에서 주사 전극(Y)에 마지막 유지 펄스가 인가되기 전에 유지 전극(X)에 유지 펄스가 인가되어 유지 전극(X)에는 (-) 벽전하가 쌓이며 주사 전극(Y)에는 (+) 벽전하가 쌓여 있다.In addition, as shown in FIG. 5, the last sustain pulse applied to the scan electrode Y in the subfield SFn first increases the voltage to a voltage VscH higher than the ground voltage, and then the voltage (VscH) Up to Vs) apply an increasing waveform in the form of a ramp. However, before the last sustain pulse is applied to the scan electrode Y in the subfield SFn, a sustain pulse is applied to the sustain electrode X, so that negative wall charges are accumulated on the sustain electrode X, and the scan electrode Y There is a positive wall charge on it.

그러므로, 주사 전극(Y)에 상승 램프 파형이 인가되면 주사 전극(Y)과 유지 전극(X) 사이에서는 강방전이 아닌 약방전이 일어나며, 이전 유지 펄스에 의하여 주사 전극(Y)과 유지 전극(X)에 쌓인 벽전하는 서서히 제거된다. 따라서, 유지 방전 종료 시점에서 주사 전극(Y)과 유지 전극(X)에는 각각 (-) 벽전하와 (+) 벽전하가 쌓인다. 이때 주사 전극(Y)과 유지 전극(X)에 쌓이는 벽전하는 강방전이 일어날 때보다 주사 전극(Y)과 유지 전극(X)에 쌓이는 벽전하보다 적은 양이다. 또한, 어드레스 전극과 주사 전극(Y) 간의 벽전하와, 주사 전극(Y)과 유지 전극(X) 간의 벽전하가 비교적 비슷하게 쌓인 상태로 유지 방전이 종료된다. Therefore, when the rising ramp waveform is applied to the scan electrode Y, the weak discharge, not the strong discharge, occurs between the scan electrode Y and the sustain electrode X. The scan electrode Y and the sustain electrode ( The wall charge accumulated in X) is gradually removed. Therefore, at the end of sustain discharge, negative wall charges and positive wall charges accumulate on the scan electrode Y and the sustain electrode X, respectively. At this time, the wall charges accumulated on the scan electrode Y and the sustain electrode X are less than the wall charges accumulated on the scan electrode Y and the sustain electrode X than when the strong discharge occurs. In addition, the sustain discharge is terminated in a state where the wall charges between the address electrode and the scan electrode Y and the wall charges between the scan electrode Y and the sustain electrode X are similarly accumulated.

이 상태에서 서브필드(SFn+1)의 리셋 기간에 주사 전극(Y)에 전압(Vs)에서 전압(VscL)까지 감소하는 하강 램프 파형을 인가한다. 이때 유지 전극(X)과 어드레스 전극은 양극으로 작용하며, 어드레스 전극에는 0V가 인가되는 반면에 유지 전극(X)에는 전압(Ve)이 인가되므로 주사 전극(Y)에 하강 램프 파형이 인가될 때 전위차가 비교적 큰 어드레스 전극과 주사 전극(Y) 사이에서 방전이 먼저 일어난다. In this state, a falling ramp waveform that decreases from the voltage Vs to the voltage VscL is applied to the scan electrode Y in the reset period of the subfield SFn + 1. At this time, since the sustain electrode X and the address electrode serve as anodes, 0V is applied to the address electrode, while a voltage Ve is applied to the sustain electrode X, and thus a falling ramp waveform is applied to the scan electrode Y. Discharge occurs first between the address electrode and the scan electrode Y having a relatively large potential difference.

그러면 서브필드(SFn+1)의 리셋 기간에 어드레스 전극과 주사 전극(Y)의 벽전하가 주도적으로 제어되기 때문에, 어드레스 전극과 주사 전극(Y)의 벽전하는 어드레스 기간에 어드레스 방전이 일어나기 용이한 상태로 설정된다. Then, the wall charges of the address electrode and the scan electrode Y are dominantly controlled in the reset period of the subfield SFn + 1, so that the wall discharges of the address electrode and the scan electrode Y are prone to address discharge in the address period. Is set to state.

따라서, 이후 어드레스 기간에 선택된 방전 셀의 어드레스 전극에 어드레스 전압(Va)이 인가되고 주사 전극(Y)에 주사 펄스(VscL)가 인가되면 어드레스 방전이 효과적으로 일어난다.Therefore, when the address voltage Va is applied to the address electrode of the discharge cell selected in the address period and the scan pulse VscL is applied to the scan electrode Y, the address discharge effectively occurs.

한편, 한 프레임을 서로 다른 휘도 비중치 즉, 서브필드 가중치를 갖는 복수개의 서브필드로 나누어 이를 시분할 제어하는 계조 구현 방법을 사용하는 경우, 서브필드 가중치가 낮은 서브필드는 주로 저계조를 구현하는데 사용되고, 서브필드 가중치가 높은 서브필드는 주로 고계조를 구현하는데 사용된다.On the other hand, when using a gray scale implementation method in which a frame is divided into a plurality of subfields having different luminance specific gravity values, that is, subfield weights, and time-division control thereof, a subfield having a low subfield weight is mainly used to implement low gray scale. For example, subfields with high weights are mainly used to implement high gradations.

이때, 본 발명의 제1 실시예에 따르면 서브필드 가중치에 관계없이 서브필드(SFn)에서 주사 전극(Y)에 인가되는 마지막 유지방전 펄스의 레벨은 동일하고, 서브필드(SFn+1)의 리셋 기간에 주사 전극(Y)에 보조 리셋 파형이 인가되기 전, 주사 전극(Y)에 이전 서브필드(SFn)에 인가된 유지방전 펄스 전압에서 전압(VscL)까지 감소하는 보조 리셋 파형을 인가한다. 그러나, 상기와 같이 서브필드 가중치에 관계없이 동일한 전위로 보조 리셋을 수행하는 경우 동일한 광량으로도 고계조를 표현하는 서브필드 즉, 가중치가 높은 서브필드에 비해 상대적으로 저계조를 표현하는 서브필드 즉, 가중치가 낮은 서브필드에서는 저계조 표현력을 떨어뜨릴 수 있다. In this case, according to the first embodiment of the present invention, the level of the last sustain discharge pulse applied to the scan electrode Y in the subfield SFn is the same regardless of the subfield weight, and the subfield SFn + 1 is reset. Before the auxiliary reset waveform is applied to the scan electrode Y in the period, the auxiliary reset waveform which decreases from the sustain discharge pulse voltage applied to the previous subfield SFn to the voltage VscL is applied to the scan electrode Y. However, as described above, when the auxiliary reset is performed at the same potential regardless of the subfield weights, the subfields expressing high gradations even with the same amount of light, that is, the subfields expressing low gradations relative to the subfields having high weights, In low-weight subfields, low gradation power can be impaired.

이하에서는 이를 해결할 수 있는 방법에 대해 구체적으로 설명한다.Hereinafter, a method for solving this problem will be described in detail.

도 6은 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다. 본 발명의 제2 실시예에서는 서브필드 가중치에 대응하여 보조 리셋 기간에 하강하는 램프 전압의 레벨을 가변시킨다.6 illustrates a driving waveform of the plasma display device according to the second embodiment of the present invention. In the second embodiment of the present invention, the level of the ramp voltage falling in the auxiliary reset period is varied in response to the subfield weight.

도 6에 나타낸 바와 같이, 본 발명의 제2 실시예에 따르면 한 프레임에서 가중치가 높은 서브필드(SFn-1)와 가중치가 낮은 서브필드(SFn-2)에서의 보조 리셋의 전위를 다르게 인가한다.As shown in FIG. 6, according to the second embodiment of the present invention, the potential of the auxiliary reset in the high-weight subfield SFn-1 and the low-weight subfield SFn-2 is applied differently in one frame. .

먼저, 가중치가 높은 서브필드(SFn-1)의 경우 이전 서브필드(SFn)에 인가되는 구동 파형은 본 발명의 제1 실시예의 서브필드(SFn)에 인가되는 파형과 동일하므로 중복되는 설명은 생략한다.First, in the case of the high-weight subfield SFn-1, the driving waveform applied to the previous subfield SFn is the same as the waveform applied to the subfield SFn of the first embodiment of the present invention. do.

따라서, 서브필드(SFn)에서의 마지막 유지방전의 종료 후 서브필드(SFn-1)의 리셋 기간에 주사 전극(Y)에 전압(Vs)에서 전압(VscL)까지 감소하는 하강 램프 파형을 인가한다.Therefore, in the reset period of the subfield SFn-1 after the end of the last sustain discharge in the subfield SFn, a falling ramp waveform of decreasing from the voltage Vs to the voltage VscL is applied to the scan electrode Y. .

반면에, 가중치가 낮은 서브필드(SFn-2)의 경우 이전 서브필드(SFn-1)의 주사 전극(Y)에 인가되는 마지막 유지방전 펄스로 접지 전압에서 전압(VscH)까지 램프 형태로 증가하는 상승 램프 파형을 인가한다. 이때, 전압(VscH)은 서브필드(SFn)에서 주사 전극(Y)에 인가되는 마지막 유지방전 펄스로 인가되는 상승 램프 전압(Vs)보다 낮다.On the other hand, in the case of the low-weight subfield SFn-2, the last sustain discharge pulse applied to the scan electrode Y of the previous subfield SFn-1 increases in a ramp form from the ground voltage to the voltage VscH. Apply a rising ramp waveform. At this time, the voltage VscH is lower than the rising ramp voltage Vs applied as the last sustain discharge pulse applied to the scan electrode Y in the subfield SFn.

이 상태에서 주사 전극(Y)의 전압을 전압(VscH)에서 전압(VscL)까지 점진적으로 하강하는 램프 파형을 인가한다. 이때, 서브필드(SFn-2)에서 생성되는 프라이밍 입자의 양은 서브필드(SFn-1)에서 생성되는 프라이밍 입자의 양보다 적으며 또한 광량도 적게 된다.In this state, a ramp waveform in which the voltage of the scan electrode Y is gradually lowered from the voltage VscH to the voltage VscL is applied. At this time, the amount of priming particles generated in the subfield SFn-2 is less than the amount of priming particles generated in the subfield SFn-1 and the amount of light is also small.

상기와 같이, 서브필드 가중치에 대응하여 보조 리셋의 전위를 다르게 인가함으로써 즉, 서브필드 가중치가 낮은 경우에는 서브필드 가중치가 높은 경우보다 낮은 전위로 보조 리셋을 수행함으로써 가중치가 낮은 서브필드에서 저계조 표현력을 향상시킬 수 있다.As described above, when the potential of the auxiliary reset is applied differently to the subfield weight, that is, when the subfield weight is low, the auxiliary reset is performed at a lower potential than when the subfield weight is high. Improve expression.

한편, 본 발명의 제2 실시예에서는 서브필드(SFn-1, SFn-2)의 리셋 기간에 주사 전극(Y)에 전압(Vs, VscH)에서 전압(VscL)까지 감소하는 하강 램프 파형을 인가하였으나, 하강 램프 초기에는 어드레스 전극과 주사 전극(Y)간의 전위차가 방전 개시 전압을 넘지 못하므로 방전이 일어나지 않다가 주사 전극(Y)의 전압이 점점 낮아져서 양 전극간의 전위차가 방전 개시 전압을 넘는 순간부터 약방전이 일어난다.On the other hand, in the second embodiment of the present invention, the falling ramp waveform of decreasing from the voltages Vs and VscH to the voltage VscL is applied to the scan electrode Y during the reset period of the subfields SFn-1 and SFn-2. However, at the beginning of the falling ramp, since the potential difference between the address electrode and the scan electrode Y does not exceed the discharge start voltage, the discharge does not occur, but the voltage of the scan electrode Y gradually decreases, so that the potential difference between both electrodes exceeds the discharge start voltage. Weak discharge occurs from.

그러므로 본 발명의 제3 실시예에서는 서브필드(SFn-1,SFn-2)의 리셋 기간에서 각각 주사 전극(Y)의 전압을 최종 상승 전압(VscH 및 Vs)에서 방전 개시 전압 근처(약 0V)까지 급격하게 낮춘 후, 이후부터 전압(VscL)까지 점진적으로 감소하는 하강 램프 파형을 인가한다.Therefore, in the third embodiment of the present invention, in the reset period of the subfields SFn-1 and SFn-2, the voltage of the scan electrode Y is near the discharge start voltage at the final rising voltages VscH and Vs, respectively (about 0V). After abruptly lowering, a falling ramp waveform is applied, which gradually decreases from thereafter to the voltage VscL.

이때, 서브필드(SFn-1, SFn-2)의 직전 서브필드의 유지 기간 종료 시점에서 유지 전극(X)과 주사 전극(Y)에 쌓인 전하는 아주 적은 양이므로, 서브필드(SFn-1, SFn-2)의 리셋 초기에 주사 전압(Y)을 0V까지 급격하게 낮추더라도 주사 전극(Y)과 유지 전극(X) 사이에는 강방전이 일어나지 않는다.At this time, since the charge accumulated in the sustain electrode X and the scan electrode Y at the end of the sustain period of the immediately preceding subfield of the subfields SFn-1 and SFn-2 is very small, the subfields SFn-1 and SFn Even when the scan voltage Y is drastically lowered to 0V at the initial stage of reset of -2), no strong discharge occurs between the scan electrode Y and the sustain electrode X.

도 7은 이러한 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 것이다.7 illustrates a driving waveform of the plasma display device according to the third exemplary embodiment of the present invention.

본 발명의 제3 실시예에 따른 구동 파형에서 서브필드(SFn)의 파형은 본 발명의 제2 실시예와 동일하므로 중복되는 설명은 생략한다.Since the waveform of the subfield SFn in the driving waveform according to the third embodiment of the present invention is the same as that of the second embodiment of the present invention, overlapping description thereof will be omitted.

도 7을 보면, 서브필드(SFn-1, SFn-2)의 리셋 기간에서 먼저 주사 전극(Y)의 전압을 0V까지 급격하게 낮춘 후 0V에서 전압(VscL)까지 서서히 낮춘다. 이처럼 방전이 일어나지 않는 기간에는 전압을 급격하게 낮춤으로써 보조 리셋 파형이 인가되는 서브필드의 리셋 기간을 단축할 수 있다.Referring to FIG. 7, in the reset period of the subfields SFn-1 and SFn-2, the voltage of the scan electrode Y is rapidly lowered to 0V and then gradually lowered from 0V to the voltage VscL. In such a period during which no discharge occurs, the reset period of the subfield to which the auxiliary reset waveform is applied can be shortened by rapidly lowering the voltage.

한편, 본 발명의 실시예에 따른 구동 파형에서 서브필드(SFn, SFn-1)의 마지막 유지방전 펄스의 상승 램프의 기울기는 메인 리셋 파형의 상승 램프 파형의 기 울기와 같게 할 수도 있고 다르게 할 수도 있다.Meanwhile, the slope of the rising ramp of the last sustain discharge pulse of the subfields SFn and SFn-1 in the driving waveform according to the embodiment of the present invention may be the same as or different from the slope of the rising ramp waveform of the main reset waveform. have.

마찬가지로 서브필드(SFn-1, SFn-2)의 리셋 기간에 주사 전극(Y)에 인가되는 하강 램프 파형의 기울기도 메인 리셋 파형의 하강 램프 기울기와 같게 할 수도 있고 다르게 할 수도 있다.Similarly, the slope of the falling ramp waveform applied to the scan electrode Y in the reset period of the subfields SFn-1 and SFn-2 may be the same as or different from the falling ramp slope of the main reset waveform.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다. Although the preferred embodiment of the present invention has been described in detail above, the present invention is not limited thereto, and various other changes and modifications are possible.

이상에서와 같이 본 발명의 실시예에 따르면, 보조 리셋 파형이 인가되기 직전의 유지 방전 펄스로서, 유지방전 전압까지 점진적으로 상승하는 파형을 인가함으로써 보조 리셋 파형이 인가되는 서브필드의 어드레스 기간에서의 어드레스 방전 마진을 높일 수 있다.As described above, according to the embodiment of the present invention, by applying a waveform that gradually rises to the sustain discharge voltage as a sustain discharge pulse immediately before the auxiliary reset waveform is applied, in the address period of the subfield to which the auxiliary reset waveform is applied. The address discharge margin can be increased.

또한, 보조 리셋 파형이 인가되는 서브필드 가중치에 대응하여 보조 리셋 파형이 인가되기 직전의 마지막 유지방전 펄스 전압의 레벨을 가변시킴으로써 가중치가 낮은 서브필드에서 광량을 줄여 저계조 표현력을 높일 수 있다.In addition, by varying the level of the last sustain discharge pulse voltage immediately before the auxiliary reset waveform is applied in response to the subfield weight to which the auxiliary reset waveform is applied, the low gray scale expressive power may be reduced by reducing the amount of light in the low weight subfield.

Claims (12)

복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 각각 유지, 리셋 및 어드레스 기간으로 구성된 복수의 서브필드로 나누어 구동하는 방법에 있어서,In a plasma display panel including a plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode, one frame may be maintained, reset, and an address period, respectively. In the driving method divided into a plurality of configured subfields, (a) 제1 서브필드의 직전 서브필드의 유지 기간에서, 상기 제1 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 증가시킨 후 상기 제1 전극의 전압을 상기 제2 전압으로 유지하는 단계; (a) in the sustain period of the immediately preceding subfield of the first subfield, gradually increasing the voltage of the first electrode from the first voltage to the second voltage and then maintaining the voltage of the first electrode at the second voltage; step; (b) 상기 제1 서브필드의 리셋 기간에서, 상기 제1 전극의 전압을 제3 전압에서 제4 전압까지 점진적으로 감소시키는 단계;(b) gradually reducing the voltage of the first electrode from a third voltage to a fourth voltage in the reset period of the first subfield; (c) 상기 제1 서브필드보다 가중치가 높은 제2 서브필드의 직전 서브필드의 유지 기간에서, 상기 제1 전극의 전압을 제5 전압에서 제6 전압까지 점진적으로 증가시킨 후 상기 제1 전극의 전압을 상기 제6 전압으로 유지하는 단계; 및(c) gradually increasing the voltage of the first electrode from a fifth voltage to a sixth voltage in the sustain period of the immediately preceding subfield of the second subfield having a higher weight than the first subfield, and then Maintaining a voltage at the sixth voltage; And (d) 상기 제2 서브필드의 리셋 기간에서, 상기 제1 전극의 전압을 제7 전압에서 제8 전압까지 점진적으로 감소시키는 단계를 포함하며, (d) gradually reducing the voltage of the first electrode from a seventh voltage to an eighth voltage in the reset period of the second subfield, 상기 제1 및 제2 서브필드의 직전 서브필드의 유지 기간에서 상기 제1 전극에 인가되는 전압의 레벨은 각각 상기 제1 및 제2 서브필드 가중치에 대응하여 가변되는 플라즈마 표시 장치의 구동 방법.And a level of a voltage applied to the first electrode in the sustain period of the immediately preceding subfield of the first and second subfields is varied corresponding to the first and second subfield weights, respectively. 제1항에 있어서,The method of claim 1, 상기 제1 서브필드의 직전 서브필드의 유지 기간에서 상기 제1 전극에 인가되는 제2 전압의 레벨은 상기 제1 서브필드보다 가중치가 높은 상기 제2 서브필드의 직전 서브필드의 유지 기간에서 상기 제1 전극에 인가되는 상기 제6 전압의 레벨보다 낮은 플라즈마 표시 장치의 구동 방법.The level of the second voltage applied to the first electrode in the sustain period of the immediately preceding subfield of the first subfield is higher than the first subfield in the sustain period of the immediately preceding subfield of the second subfield. A method of driving a plasma display device lower than the level of the sixth voltage applied to one electrode. 제1항에 있어서,The method of claim 1, 상기 제2 전압은 어드레스 기간에 선택되지 않은 상기 제1 전극에 인가되는 전압인 플라즈마 표시 장치의 구동 방법.And the second voltage is a voltage applied to the first electrode that is not selected in the address period. 제1항에 있어서,The method of claim 1, 상기 제3 전압은 접지 전압인 플라즈마 표시 장치의 구동 방법.And the third voltage is a ground voltage. 제1항에 있어서,The method of claim 1, 상기 제3 전압은 상기 제2 전압과 실질적으로 동일한 전압인 플라즈마 표시 장치의 구동 방법.And the third voltage is a voltage substantially the same as the second voltage. 제1항에 있어서,The method of claim 1, 상기 제2 서브필드의 직전 서브필드의 유지 기간에서 상기 제1 전극에 인가되는 상기 제6 전압은 유지방전 전압인 플라즈마 표시 장치의 구동 방법.And the sixth voltage applied to the first electrode in the sustain period of the immediately preceding subfield of the second subfield is a sustain discharge voltage. 제1항에 있어서,The method of claim 1, 상기 제7 전압은 접지 전압인 플라즈마 표시 장치의 구동 방법.And the seventh voltage is a ground voltage. 제1항에 있어서,The method of claim 1, 상기 제7 전압은 상기 제6 전압과 실질적으로 동일한 전압인 플라즈마 표시 장치의 구동 방법.And the seventh voltage is a voltage substantially equal to the sixth voltage. 일정 간격을 두고 떨어져서 대향하는 제1기판 및 제2기판; A first substrate and a second substrate opposed to each other at a predetermined interval; 상기 제1기판에 배열되는 복수의 어드레스 전극; A plurality of address electrodes arranged on the first substrate; 상기 제2기판에 상기 어드레스 전극들과 교차하도록 배열된 복수의 제1전극 및 제2전극; 및A plurality of first electrodes and second electrodes arranged on the second substrate to intersect the address electrodes; And 리셋 기간과, 어드레스 기간 및 유지 기간에 상기 제1전극, 제2전극 및 어드레스 전극에 구동신호를 보내는 구동회로를 포함하는 플라즈마 표시 장치에 있어서,A plasma display device comprising: a driving circuit for transmitting a driving signal to the first electrode, the second electrode, and the address electrode in a reset period and an address period and a sustain period; 상기 구동회로는,The drive circuit, 적어도 하나의 제1 서브필드의 리셋 기간에 제1 전압에서 제2 전압까지 하강하는 파형을 인가하여 모든 방전 셀의 상태를 초기화하고, 적어도 하나의 제2 서브필드의 리셋 기간에 상기 제2 전압까지 하강하는 파형을 인가하여 직전 서브필드에서 유지방전이 일어난 방전셀의 상태를 초기화하며,Applying a waveform falling from the first voltage to the second voltage in the reset period of at least one first subfield to initialize the states of all discharge cells, and up to the second voltage in the reset period of at least one second subfield. Applying the falling waveform to initialize the state of the discharge cell in which the sustain discharge occurred in the immediately preceding subfield, 상기 제2 서브필드의 직전 서브필드의 유지기간에서 인가되는 마지막 유지방전 파형은 제3 전압에서 제4 전압까지 점진적으로 증가하며,The last sustain discharge waveform applied in the sustain period of the immediately preceding subfield of the second subfield is gradually increased from the third voltage to the fourth voltage, 상기 제4 전압의 레벨은 서브필드 가중치에 대응하여 가변되는 플라즈마 표시 장치.And the level of the fourth voltage is varied in response to the subfield weight. 제9항에 있어서,The method of claim 9, 상기 서브필드 가중치가 작은 경우의 상기 제2 서브필드의 직전 서브필드의 유지 기간에서 상기 제1 전극에 인가되는 제4 전압 레벨은 상기 서브필드 가중치가 큰 경우의 상기 제2 서브필드의 직전 서브필드의 유지 기간에서 상기 제1 전극에 인가되는 제4 전압의 레벨보다 낮은 플라즈마 표시 장치.The fourth voltage level applied to the first electrode in the sustain period of the immediately preceding subfield of the second subfield when the subfield weight is small is the immediately preceding subfield of the second subfield when the subfield weight is large. And a level lower than a level of a fourth voltage applied to the first electrode during the sustain period of the plasma display device. 제9항에 있어서,The method of claim 9, 상기 서브필드 가중치가 작은 경우 상기 제2 서브필드의 직전 서브필드의 유지 기간에서 상기 제1 전극에 인가되는 상기 제3 전압은 접지 전압인 플라즈마 표시 장치.And the third voltage applied to the first electrode in the sustain period of the immediately preceding subfield of the second subfield when the subfield weight is small is a ground voltage. 제9항에 있어서,The method of claim 9, 상기 서브필드 가중치가 작은 경우 상기 제2 서브필드의 직전 서브필드의 유지 기간에서 상기 제1 전극에 인가되는 상기 제4 전압은 어드레스 기간에서 선택되지 않은 상기 제1 전극에 인가되는 전압인 플라즈마 표시 장치.When the subfield weight is small, the fourth voltage applied to the first electrode in the sustain period of the subfield immediately before the second subfield is a voltage applied to the first electrode not selected in the address period. .
KR1020040093014A 2004-11-15 2004-11-15 Plasma display divice and driving method thereof KR100599738B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040093014A KR100599738B1 (en) 2004-11-15 2004-11-15 Plasma display divice and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093014A KR100599738B1 (en) 2004-11-15 2004-11-15 Plasma display divice and driving method thereof

Publications (2)

Publication Number Publication Date
KR20060053339A true KR20060053339A (en) 2006-05-22
KR100599738B1 KR100599738B1 (en) 2006-07-12

Family

ID=37150317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040093014A KR100599738B1 (en) 2004-11-15 2004-11-15 Plasma display divice and driving method thereof

Country Status (1)

Country Link
KR (1) KR100599738B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816188B1 (en) 2006-11-22 2008-03-21 삼성에스디아이 주식회사 Plasma display and driving method thereof
KR100884798B1 (en) * 2007-04-12 2009-02-20 삼성에스디아이 주식회사 Plasma display panel and method of driving the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816188B1 (en) 2006-11-22 2008-03-21 삼성에스디아이 주식회사 Plasma display and driving method thereof
KR100884798B1 (en) * 2007-04-12 2009-02-20 삼성에스디아이 주식회사 Plasma display panel and method of driving the same

Also Published As

Publication number Publication date
KR100599738B1 (en) 2006-07-12

Similar Documents

Publication Publication Date Title
US7936320B2 (en) Driving method of plasma display panel and display device thereof
JP4065218B2 (en) Driving device and driving method for plasma display panel
EP1477957A2 (en) Plasma display panel and method for driving the same
KR100551033B1 (en) Driving method of plasma display panel and diriving apparatus thereof and plasma display device
KR100570611B1 (en) Plasma display panel and driving method thereof
KR100508921B1 (en) Plasma display panel and driving method thereof
KR100578960B1 (en) Plasma display panel and driving method thereof
KR100599738B1 (en) Plasma display divice and driving method thereof
KR100521468B1 (en) Plasma display panel and driving method thereof
KR20030033717A (en) A plasma display panel driving apparatus which can do the address discharging of a low voltage and driving method thereof
KR100536217B1 (en) Driving method of plasma display panel and gray display method of plasma display panel and plasma display device
KR20050113837A (en) Plasma display device and driving method thereof
KR100560513B1 (en) Driving method of plasma display panel and plasma display device
KR100560441B1 (en) Plasma display panel and driving method thereof
KR100612385B1 (en) Plasma display panel and driving method thereof
KR100560522B1 (en) Driving method of plasma display panel and plasma display device
KR100599616B1 (en) Driving method of plasma display panel and plasma display device
KR20050049898A (en) Driving method of plasma display panel and plasma display device
KR100778448B1 (en) Plasma display and driving method thereof
KR100578834B1 (en) Plasma display panel and Method for deriving the same
KR100515363B1 (en) Driving method of plasma display panel
KR100560527B1 (en) Driving method of plasma display device
KR20050051363A (en) Driving method of plasma display panel and plasma display device
KR20050111124A (en) Plasma display divice and driving method thereof
KR20050111916A (en) Driving method of plasma display panel and plasma display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee