KR20060048605A - 플렉시블 배선 기판과 그 제조 방법 및 반도체 칩 실장플렉시블 배선 기판과 전자기기 - Google Patents

플렉시블 배선 기판과 그 제조 방법 및 반도체 칩 실장플렉시블 배선 기판과 전자기기 Download PDF

Info

Publication number
KR20060048605A
KR20060048605A KR1020050056207A KR20050056207A KR20060048605A KR 20060048605 A KR20060048605 A KR 20060048605A KR 1020050056207 A KR1020050056207 A KR 1020050056207A KR 20050056207 A KR20050056207 A KR 20050056207A KR 20060048605 A KR20060048605 A KR 20060048605A
Authority
KR
South Korea
Prior art keywords
wiring board
semiconductor chip
wiring
conductive
input
Prior art date
Application number
KR1020050056207A
Other languages
English (en)
Inventor
히데다카 오하자마
Original Assignee
도호꾸 파이오니어 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도호꾸 파이오니어 가부시끼가이샤 filed Critical 도호꾸 파이오니어 가부시끼가이샤
Publication of KR20060048605A publication Critical patent/KR20060048605A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 다른 크기의 단자에 대응하여 선 폭이 다른 도전 배선이 복수 형성된 플렉시블 배선 기판에 있어서, 특수한 가공 및 제법을 채용하지 않고, 단자 접속부에 있어서의 배선 두께를 균일화하는 것을 목적으로 한다.
플렉시블 배선 기판(10)에 있어서 도전 배선(12)은 도전 배선(12)의 배선 인출부(12B)가 반도체 칩 입출력 단자의 크기에 따라 다른 선 폭(W1, W2)을 갖고, 도전 배선(12)의 단자 접속부(12A)는 배선 인출부(12B)의 선 폭의 차이에 상관없이, 적어도 하나의 반도체 칩에 접속되는 도전 배선의 선 폭이 동일하게 되도록 패턴 형성되어 있다.
플렉시블 배선 기판, 배선 인출부, 선 폭, 균일화

Description

플렉시블 배선 기판과 그 제조 방법 및 반도체 칩 실장 플렉시블 배선 기판과 전자기기{FLEXIBLE WIRING BOARD AND MANUFACTURING METHOD THEREFOR, AND SEMICONDUCTOR-CHIP-MOUNTING FLEXIBLE WIRING BOARD AND ELECTRONIC EQUIPMENT}
도 1은 종래 기술(플렉시블 배선 기판의 패턴 형성 기술)의 설명도.
도 2는 종래 기술의 과제를 설명한 설명도.
도 3은 본 발명의 실시 형태에 따른 플렉시블 배선 기판을 도시한 설명도.
도 4는 본 발명의 실시 형태에 따른 플렉시블 배선 기판의 다른 예를 도시한 설명도.
도 5는 본 발명의 실시 형태에 따른 반도체 칩 실장 플렉시블 배선 기판, 반도체 칩 실장 방법을 도시한 설명도.
도 6은 본 발명의 실시 형태에 따른 반도체 칩 실장 플렉시블 배선 기판, 반도체 칩 실장 방법을 도시한 설명도.
도 7은 본 발명의 실시 형태에 따른 반도체 칩 실장 플렉시블 배선 기판을 탑재한 전자기기의 일례인 표시 장치를 도시한 평면도.
본 발명은 플렉시블 배선 기판 및 그 제조 방법, 반도체 칩 실장 플렉시블 배선 기판, 전자기기에 관한 것이다.
휴대 전화기 및 PDA(Personal Digital Assistant: 휴대 정보 단말기기) 등의 소형, 경량, 고성능화가 요구되는 전자기기에 있어서는 프린트 배선 기판상에 전자 부품의 실장 밀도 향상이 요구되고 있다. 특히, 이러한 전자기기에 장착되는 얇은 틀인 플랫 패널 표시 장치는 표시 화면을 가능한 한 크게 취하고자 하기 때문에, 그 주변에 배치되는 구동 배선 부품의 실장 밀도 향상이 요구되고 있으며, 이것에 대응하기 위해 플렉시블 배선 기판의 배선과 반도체 칩의 입출력 단자를 직접 접속하여 플렉시블 배선 기판상에 반도체 칩을 실장하는 COF(Chip On Film)가 최근 많이 이용되고 있다.
이 COF에서는 플렉시블 배선 기판상의 배선 패턴을 반도체 칩에서의 입출력단자(범프)의 패턴에 대응하여 형성하여야 한다. 이 때의 플렉시블 배선 기판의 패턴 형성 기술로서는 하기 특허 문헌 1에 기재되는 세미애디티브법(semi additive) 또는 풀리애디티브(fully additive)법으로 불리는 기술이 채용되는 경우가 많다.
이 종래 기술을 도 1에 의해 설명하면, 우선, 동도(a)에 도시하는 바와 같이, 가요성 절연 기재(100)의 표면에 도금 리드가 되는 시드층(101)을 형성하고, 계속해서, 동도(b)에 도시하는 바와 같이, 원하는 배선 패턴을 형성하기 위해 시드층(101)의 표면에 포토레지스트재 등을 이용한 마스터패턴(102)을 형성한다. 그리고, 동도(c)에 도시하는 바와 같이, 전해 도금법에 의해 시드층(101)의 노출된 영역에 니켈, 구리 등의 도전성 부재를 피착하여 배선 패턴(103)을 형성하고, 또한, 필요에 따라 이들 배선 패턴(103)의 표면에 전해 도금법 또는 스퍼터링 및 증착 등의 성막법으로 금 등의 이종 금속에 의한 표면 도전층(104)을 형성한다. 그리고, 동도(d)에 도시하는 바와 같이, 마스크 패턴(102) 및 그 바닥부에 위치하는 시드층(101)을 제거함으로써, 절연 기재(100) 위에 시드층 부분(101A), 배선 패턴(103), 표면 도전층(104)으로 이루어지는 소망 패턴의 도전 배선을 갖는 플렉시블 배선 기판이 형성된다.
한편, 반도체 칩에서의 입출력 단자(범프)의 배열 패턴은 구동 대상 전자기기의 단자 배열이나 반도체 칩 내부의 회로 블록의 구성에 의해 결정되는 것이지만, 일반적으로는 같은 패턴의 단자 형태가 아니라, 크기가 다른 범프가 배열되어 있는 것이 많다.
[특허 문헌 1] 특허 공개 2000-286536호 공보
전술한 바와 같은 다른 크기의 범프를 갖는 반도체 칩을 실장하는 COF에 있어서, 일반적으로 큰 범프에는 큰 전류가 흐르기 때문에, 이러한 범프와 접속하는 플렉시블 배선 기판상의 배선 폭은 범프의 크기에 따라 넓게 되어 있으며, 범프의 크기에 대응시켜 배선 폭이 다른 도전 배선의 패턴이 형성되어 있다. 특히, 이러한 범프의 크기에 따른 배선 폭을 갖는 도전 배선의 패턴 형성은 구동 전류의 크기가 기기의 성능에 크게 영향을 주는 전자기기를 대상으로 하는 경우에 중요한 설계 사항이 된다. 특히, 자발광형 플랫 패널 디스플레이로서 최근 주목받고 있는 유기 EL 표시 장치에 있어서는 구동 전류의 크기가 직접 표시 성능에 영향을 미치기 때문에, 이것에 접속되는 플렉시블 배선 기판에는 전술한 바와 같은 배선 패턴의 설계 가 불가결하게 되어 있다. 그러나, 종래 기술에서 도시하는 바와 같은 배선 패턴형성 기술을 채용하여 이러한 다른 선 폭의 도전 배선을 형성한 경우에는, 이하에 도시한 바와 같은 문제가 현실화되게 된다.
즉, 선 폭이 다른 복수의 도전 배선을 전해 도금에 의해 형성하면, 폭이 넓은 배선에서는 배선 재료가 두텁게 피착되고, 폭이 좁은 배선에서는 배선 재료가 얇게 피착되는 현상이 생긴다. 이것은, 전해 도금시 폭이 넓은 배선은 폭이 좁은 배선에 비해서 저항에 의한 전위 강하가 작아지는 것에 기인하는 것이지만, 이러한 두께의 차가 도전 배선의 패턴에 따라 생기면, 플렉시블 배선 기판의 도전 배선과 반도체 칩의 범프를 이방성 도전막을 통해 열 압착에 의해 접속할 때에 인접하는 배선에 단차가 형성되는 부분의 주변에 압착 불량이 생기기 쉽다고 하는 문제가 발생한다.
이것을 도 2에 도시하는 예에 따라 더욱 구체적으로 설명한다. 플렉시블 배선 기판(1)에는 폭이 넓은 배선(1a)과 동일 형태인 배선에 의해 하나의 패턴을 형성한 제1 배선 영역(1A)이 형성되어 있으며, 또한, 폭이 좁은 배선(1b)과 동일 형태인 배선에 의해 하나의 패턴을 형성한 제2 배선 영역(1B)이 형성되어 있다. 한편, 반도체 칩(2)에는 폭이 넓은 범프(2a)와 동일 형태인 범프에 의해 하나의 패턴을 형성한 제1 범프 영역(2A)이 형성됨과 동시에, 폭이 좁은 범프(2b)와 동일 형태인 범프에 의해 하나의 패턴을 형성한 제2 범프 영역(2B)이 형성되어 있다. 배선(1a)과 범프(2a) 혹은 배선(1b)과 범프(2b)는 각각 거의 동일한 폭을 가지며, 또한 동일한 패턴을 갖고 있으며, 이방성 도전막(AFC; Anisotropic conductive film)(3) 을 통해 서로 맞대어져 가열 상태에서 압력(P)이 가해져 열 압착되어 있다.
여기서, 제1 배선 영역(1A)과 제2 배선 영역(1B)과의 인접 개소에서는 전술한 바와 같이 배선 폭에 기초하여 배선 두께에 차가 생기고, 배선의 접촉면에 단차가 형성된 상태로 되어 있다. 이 상태에서 열 압착이 이루어지면, 단차가 형성되는 부분의 주변 부분(A)에서는 그 단차가 영향을 미쳐 충분한 압력이 가해지지 않으며, 그 주변 부분(A)에서 압착 불량이 생겨 접속에 문제점이 발생하는 문제가 일어나게 된다.
이 문제를 해소하기 위해서는 제1 배선 영역(1A)에서의 배선(1a)과 제2 배선영역(1B)에서의 배선(1b) 두께를 같은 두께로 하면 좋지만, 이와 같이 다른 폭의 배선에 있어서의 두께를 같은 두께로 하기 위해서는 특수한 가공 처리 및 전해 도금의 처리 시간을 배선 폭마다 바꾸는 특수한 제조 방법이 필요하게 되며, 번잡한 처리를 필요로 함으로써 플렉시블 배선 기판의 비용이 높아진다. 또한, 미세한 배선 패턴에 대하여 이러한 특수한 처리를 실시하는 것은 매우 곤란하다는 문제도 있다.
본 발명은 이러한 문제에 대처하는 것을 과제의 일례로 하는 것이다. 즉, 다른 크기의 단자에 대응하여 선 폭이 다른 도전 배선이 복수 형성된 플렉시블 배선기판에 있어서, 특수한 가공 및 제법을 채용하지 않고, 단자 접속부에 있어서의 배선 두께를 균일화하는 것, 그리고, 이것에 의해 플렉시블 배선 기판의 도전 배선과 접속 대상의 단자간에 접속 불량이 생기지 않도록 하는 것, 나아가서는 다른 크기의 입출력 단자를 갖는 반도체 칩에 대하여 그것에 따른 배선 패턴을 형성함으로써 정밀도 높은 COF를 얻는 것, 또한, 이것에 의해 배선 저항의 변동에 의한 구동 전류의 불균일을 해소하고, 전자기기, 특히 구동 전류의 크기가 직접 표시 성능에 영향을 미치게 하는 유기 EL 표시 장치에 있어서, 양호한 표시 성능을 확보하는 것 등이 본 발명의 목적이다.
또한, 여기서는 이방성 도전막(ACF)을 통한 단자와 배선을 예로서 설명하였지만, 이것에 한하지 않고, 비도전성 필름(NCF; Non-Conductive Film), 이방성 도전 페이스트(APC; Anisotropic Conductive Paste), 비도전성 페이스트(NCP; Non-Conductive Paste) 등의 접합 방법을 이방성 도전막(ACF)으로 바꾸어 채용한 경우에도 같은 문제가 발생한다.
이러한 목적을 달성하기 위해 본 발명에 관한 플렉시블 배선 기판은 선 폭이 다른 배선 인출부와 반도체 칩의 입출력 단자가 전기적으로 접속되는 단자 접속부 를 갖는 복수의 도전 배선을 배선 기판상에 구비한 플렉시블 배선 기판으로서, 상기 단자 접속부에 있어서 적어도 상기 입출력 단자가 접속되는 개소에서 적어도 하나의 반도체 칩에 접속되는 도전 배선의 선 폭을 균일화한 것을 특징으로 한다.
또한, 이러한 목적을 달성하기 위해 본 발명에 관한 플렉시블 배선 기판의 제조 방법은 배선 기판상에 선 폭이 다른 배선 인출부와 반도체 칩의 입출력 단자가 전기적으로 접속되는 단자 접속부를 갖는 복수의 도전 배선을 형성하는 플렉시블 배선 기판의 제조 방법으로서, 상기 도전 배선을 애디티브법에 의해 형성하고, 상기 단자 접속부에 있어서 적어도 상기 입출력 단자가 접속되는 개소에서 적어도 하나의 반도체 칩에 접속되는 도전 배선의 선 폭을 균일화한 것을 특징으로 한다.
또한, 이러한 목적을 달성하기 위해, 본 발명에 관한 반도체 칩 실장 플렉시블 배선 기판은 배선 기판상의 도전 배선에 반도체 칩의 입출력 단자를 접속한 반도체 칩 실장 플렉시블 배선 기판으로서, 상기 반도체 칩은 크기가 다른 입출력 단자를 구비하고, 상기 도전 배선은 상기 입출력 단자의 크기에 따른 선 폭의 배선 인출부를 갖는 동시에 상기 입출력 단자가 전기적으로 접속되는 단자 접속부를 가지며, 상기 단자 접속부에 있어서 적어도 상기 입출력 단자가 전기적으로 접속된 개소에서 적어도 하나의 반도체 칩에 접속되는 도전 배선의 선 폭을 균일화한 것을 특징으로 한다.
이하, 본 발명의 실시 형태를 도면을 참조하여 설명한다. 도 3은 본 발명의 일실시 형태에 따른 플렉시블 배선 기판을 설명한 설명도.
동도(a)에 있어서, 플렉시블 배선 기판(10)은 절연 필름 등으로 이루어지는 배선 기판(11)상에 복수의 도전 배선(12)을 구비한 것이며, 도전 배선(12)은 절연막(절연 레지스트)(13)이 실시되어 있지 않은 단자 접속부(12A)와 절연막(13)으로 덮여 있는 배선 인출부(12B)를 가지며, 도전 배선(12)의 단자 접속부(12A)에 반도체 칩의 입출력 단자(범프)가 접속됨으로써, 반도체 칩 실장 플렉시블 배선 기판(COF; Chip On Film)을 형성하는 것이다.
반도체 칩의 실장시에는 일반적으로, 이방성 도전막(ACF)을 통해 플렉시블 배선 기판(10)을 반도체 칩의 입출력 단자에 열 압착하여 이 입출력 단자와 도전 배선(12)을 전기적으로 접속하는 것이 이루어지며, 그 때에는 파선으로 도시한 열 압착 영역(H)에 이방성 도전막이 고화(固化)되어 부착된다. 이하, 이방성 도전막(ACF)을 통한 접합을 예로서 설명하지만, 본 발명의 실시 형태로서는 이것에 한하지 않고, 비도전성 필름(NCF; Non-Conductive Film), 이방성 도전 페이스트(ACP; Anisotropic Conductive Paste), 비도전성 페이스트(NCP; Non-Conductive Paste 등의 접합 방법을 이방성 도전막(ACF)과 마찬가지로 채용할 수 있다.
이 플렉시블 배선 기판(10)에 있어서 도전 배선(12)의 배선 패턴은 도전 배선(12)의 배선 인출부(12B)가 반도체 칩 입출력 단자의 크기에 따라 다른 선 폭(도시의 예에서는 W1, W2의 두 가지의 선 폭)을 갖고 있으며, 큰 입출력 단자에 대해서는 저저항으로 큰 전류가 흐를 수 있도록 되어 있다.
그리고, 도전 배선(12)의 단자 접속부(12A)는 배선 인출부(12B) 선 폭의 차이에 상관없이, 적어도 하나의 반도체 칩에 접속되는 도전 배선의 선 폭이 제조 오차를 포함하는 범위에서 균일화 되도록 패턴 형성되어 있다. 즉, 도시의 실시 형태에서는 선 폭(W1)의 배선 인출부(12B)를 갖는 도전 배선(121)과 선 폭(W2)의 배선 인출부(12B)를 갖는 도전 배선(122) 2 종류의 도전 배선(12)이 배선 기판(11)상에 형성되어 있으며, 하나의 형태인 도전 배선(121)에 있어서는 비교적 폭이 넓은 선 폭(W1)을 갖는 배선 인출부(12B)에 대하여, 이 선 폭(W1)보다 폭이 좁은 선 폭(W1a)의 단자 접속부(12A)가 형성되고, 또 하나의 형태인 도전 배선(122)에 있어서 는 도전 배선(121)에 있어서의 단자 접속부(12A)의 선 폭(W1a)과 같은 선 폭(W2)의 단자 접속부(12A)와 배선 인출부(12B)가 형성된 배선 패턴을 갖고 있다.
전술한 도전 배선(121)의 형상으로서는 도 3(a)의 형상{단자 접속부(12A)와 배선 인출부(12B)의 중심이 일치한 형상}뿐만 아니라, 동도(b)에 도시하는 바와 같이 단자 접속부(12A)와 배선 인출부(12B)의 중심이 오프셋된 형상 등이어도 좋으며, 요컨대, 단자 접속부(12A)에서 적어도 하나의 반도체 칩에 접속되는 도전 배선의 선 폭이 제조 오차를 포함하는 범위에서 균일화되도록 패턴 형성되어 있어도 좋다.
또한, 도시의 예에서는 하나의 도전 배선(12)(121,122)에 있어서는, 단자 접속부(12A)의 전체로 선 폭(W1a, W2)을 같은 모양으로 하고 있지만, 본 발명의 실시 형태에서는 단자 접속부(12A)에 있어서 적어도 반도체 칩의 입출력 단자가 접속되는 개소에서 선 폭이 대략 동일하게 되어 있으면 좋고, 예컨대, 전술한 열 압착 영역(H) 안에서만 선 폭이 대략 동일하게 되는 도전 배선(12)의 형상이어도 좋다.
이러한 실시 형태에 의하면, 세미애디티브법 또는 풀리애디티브법(이하, 총칭하여 애디티브법이라 함)에 의해 도전 배선(12)의 배선 패턴을 형성하는 경우라도 도전 배선(12)의 단자 접속부(12A) 혹은 단자 접속부(12A) 중 적어도 반도체 칩의 입출력 단자가 접속되는 개소에 있어서, 도전 배선(12)의 두께를 균일하게 할 수 있다. 즉, 애디티브법으로 도전 배선(121, 122)을 형성한 경우에는 도전 배선 (121)에 있어서 배선 인출부(12B)의 두께와 단자 접속부(12A)의 두께가 달라지며, 단자 접속부(12A)에 있어서는 도전 배선(121, 122)의 두께가 같아진다. 이것에 의해, 플렉시블 배선 기판(10)의 도전 배선(12)과 반도체 칩의 입출력 단자를 이방성 도전막을 통해 열 압착에 의해 접속할 때에 단자 접속부(12)에 있어서 인접하는 도전 배선(12)에 문제가 되는 단차가 형성되는 일이 없어지며, 단차에 의한 압착 불량이 생기는 일이 없다.
또한, 단자 접속부(12A)에서의 유효 범위{절연막(13)이 실시되어 있지 않은 범위에서 반도체 칩의 입출력 단자를 접속하는데 유효한 범위}의 길이(L)를 열 압착 영역(H)의 폭(LH)보다 길게 하여, 열 압착 영역(H)으로부터 절연막(13)의 끝 사이에 여유가 생기도록 함으로써, 도전 배선(121)에 있어서 배선 인출부(12B)와 단자 접속부(12A)의 두께가 다른 경우에도 이 두께의 차가 열 압착 영역(H)에 영향을 미치지 않고, 적어도 열 압착 영역(H)내에서 도전 배선(12)의 두께를 균일하게 할 수 있다.
본 발명의 실시 형태에 따른 플렉시블 배선 기판(10)을 제조하기 위해서는 종래 기술과 같이, 배선 기판(11)상에 애디티브법에 의해 도전 배선(12)을 형성할 수 있다. 즉, 예컨대 도 1에 도시하는 각 공정에서 포스트레지스트재 등을 이용한 마스크 패턴(102)에 의해 도전 배선(12)의 배선 패턴을 형성할 때에 단자 접속부(12A)에 있어서 적어도 반도체 칩 입출력 단자가 접속되는 개소에서 적어도 하나의 반도체 칩에 접속되는 도전 배선(12)의 선 폭이 대략 동일해지도록 배선 패턴을 형 성하는 점이 다를 뿐이며, 그 밖의 공정은 종래 기술과 동일하게 제조할 수 있다.
이것에 의해서, 전해 도금법에 의해 피착됨으로써 형성되는 도전 배선(12)의 두께를 선 폭이 동일하게 형성된 개소에서 균일하게 되며 전술한 바와 같이, 반도체 칩의 입출력 단자와의 압착 불량이 생기지 않는 플렉시블 배선 기판(10)을 얻을 수 있다.
도 4는 본 발명의 실시 형태에 따른 플렉시블 배선 기판(10)의 다른 예를 도시한 것이다. 이 예에서는 도전 배선(12)에 있어서 3 종류의 선 폭(W1, W2, W3)을 갖는 배선 인출부(12B)를 구비한 예이다. 이 예에 있어서도 단자 접속부(12A)에서는 적어도 하나의 반도체 칩에 접속되는 도전 배선(12)의 선 폭을 동일하게 형성하고 있으며(W1a＝W3a＝W2), 도 3의 예와 같이, 애디티브법에 의해 도전 배선(12)의 배선 패턴을 형성하는 경우라도 단자 접속부(12A)에서는 도전 배선(12)의 두께가 균일해지며, 반도체 칩과의 접속에 있어서 압착 불량이 없는 접속을 행할 수 있다.
도 5 및 도 6은 도 3에 도시하는 플렉시블 배선 기판(10)에 반도체 칩을 실장한 반도체 칩 실장 플렉시블 배선 기판(COF) 및 이것을 형성하는 반도체 칩 실장 방법을 설명하는 설명도이다{도 5는 도 3(a)에 반도체 칩을 실장한 경우의 X1-X2 단면도이며, 도 6은 동일하게 도 3(a)에 반도체 칩을 실장한 경우의 Y1-Y2 단면도이다}. 도시의 예에서는 반도체 칩(20)의 입출력 단자(21a, 21b)가 이방성 도전막(ACF)(30)을 통해 도전 배선(12)의 단자 접속부(12A)에 열 압착에 의해 접속되어 있다.
도 5에 도시하는 바와 같이, 반도체 칩(20)에는 크기(폭)가 다른 입출력 단 자(2a, 21b)가 마련되어 있다. 도시의 예에서는 폭(B1)의 입출력 단자(21a)와 폭(B2)(B1＞B2)의 입출력 단자(21b) 2 종류의 입출력 단자가 마련되어 있다. 이것에 대하여, 폭이 넓은 입출력 단자(21a)에는 폭이 넓은 선 폭(W1)의 배선 인출부(12B)를 갖는 도전 배선(121)이 대응하고, 비교적 폭이 좁은 입출력 단자(21b)에는 좁은 선 폭(W2)의 배선 인출부(12B)의 도전 배선(122)이 대응하여 반도체 칩(20)의 입출력 단자(21a, 21b)와 도전 배선(12)(121,122)의 전기적인 접속이 이루어지고 있다.
또한, 도 6에 도시하는 바와 같이, 플렉시블 배선 기판(11)에 대하여 반도체 칩(20)을 실장할 때에는 전술한 바와 같이, 이방성 도전막(30)이 열 압착에 의해 고화되고 있는 영역을 절연막(13)의 끝에서 마진(M)만큼 떨어뜨려 놓고 있으며, 이것에 의해 도전 배선(121)의 두께가 배선 인출부(12A)의 두께(tA)에서 단자 접속부(12B)의 두께(tS)로 변하는 변이 영역에 열 압착 영역(H)이 관계되지 않도록 하고 있다. 그리고, 이러한 도전 배선(12)의 단자 접속부(12A)에 대하여 이방성 도전막(30)을 통해 반도체 칩(20)의 입출력 단자(21a, 21b)를 접속함으로써, 단차가 없는 균일한 두께를 갖는 단자 접속부(12A)에 대하여 입출력 단자(21a, 21b)를 접촉하여 압력(P)을 인가한 열 압착을 행할 수 있게 되며, 압착 불량이 생기지 않는 접속이 가능하게 된다.
또한, 전술한 실시 형태에서는 도전 배선(12)과 반도체 칩(20)의 입출력 단자(21a, 21b)와의 전기적인 접속을 이방성 도전막(30)을 개재시킨 열 압착에 의해 행하는 예를 도시하였지만, 본 발명의 실시 형태는 이것에 한하지 않고, 예컨대, 공정접합 에폭시 다이본딩, 금속 접합 등의 다른 접합에 의해 실시하는 것도 가능하다.
도 7은 전술한 실시 형태에 따른 반도체 칩 실장 플렉시블 배선 기판을 탑재한 전자기기의 일례인 표시 장치를 도시하는 평면도이다. 여기서는, 플렉시블 배선기판(10)에 반도체 칩(20)을 실장한 반도체 칩 실장 플렉시블 배선 기판(COF)을 유기 EL 표시 장치, 액정 표시 장치(LCD), 전계 방사 표시 장치(FED), 플라즈마디스플레이 장치(PDP) 등의 플랫 패널형 표시 장치(40)에 접속한 일례를 도시하고 있다. 이 반도체 칩 실장 플렉시블 배선 기판은 표시 장치(40)의 한변에 형성된 인출 전극(40A)에 접속할 수 있으며, 또한, PWB(경질 기판)(50) 등의 다른 회로 부품에 접속할 수 있다.
이러한 실시 형태의 반도체 칩 실장 플렉시블 배선 기판을 탑재한 표시 장치에 의하면, COF에서 반도체 칩의 입출력 단자 크기에 합치한 배선 인출부(12B)를 갖는 플렉시블 배선 기판의 도전 배선(12)을 채용하여, 각 입출력 단자와 도전 배선(12)을 고정밀도로 접속할 수 있기 때문에, 설정한 변동이 없는 구동 전류를 표시 장치에 공급하는 것이 가능해진다. 이것에 의하면, 특히, 구동 전류의 크기가 직접 표시 성능에 직접 영향을 미치게 하는 유기 EL 표시 장치에 있어서 양호한 표시 성능을 얻을 수 있다.
이상 설명한 바와 같이, 본 발명의 실시 형태에 의하면, 반도체 칩에 있어서 다른 크기의 입출력 단자에 대응하여, 적정한 선 폭을 갖는 배선 인출부를 갖는 도전 배선이 형성된 플렉시블 배선 기판에 있어서도 특수한 가공 및 제법을 채용하지 않고, 간단히 도전 배선의 패턴을 변경하는 것만으로 단자 접속부에 있어서의 도전배선의 두께를 균일화할 수 있고, 이것에 의해 플렉시블 배선 기판의 도전 배선과 접속 대상의 입출력 단자 사이에 생기는 접속 불량을 해소할 수 있다.
즉, 다른 크기의 입출력 단자를 갖는 반도체 칩에 대하여, 이것에 따른 도전배선의 배선 패턴을 형성할 때에도 접속 불량이 없고 정밀도 높은 COF를 얻을 수 있다. 또한, 이것에 의해 적정한 배선 저항을 확보하여 구동 전류의 적정화가 가능해지며 전자기기, 특히 구동 전류가 직접 표시 성능에 영향을 미치게 하는 유기 EL 표시 장치에 있어서, 양호한 표시 성능을 확보할 수 있다.

Claims (8)

  1. 선 폭이 다른 배선 인출부와 반도체 칩의 입출력 단자가 전기적으로 접속되는 단자 접속부를 갖는 복수의 도전 배선을 배선 기판상에 구비한 플렉시블 배선 기판으로서,
    상기 단자 접속부에 있어서 적어도 상기 입출력 단자가 접속되는 개소에서 적어도 하나의 반도체 칩에 접속되는 도전 배선의 선 폭을 균일화한 것을 특징으로 하는 플렉시블 배선 기판.
  2. 제1항에 있어서, 상기 도전 배선은 상기 배선 인출부의 두께와 상기 단자 접속부의 두께가 다른 것을 포함하는 것을 특징으로 하는 플렉시블 배선 기판.
  3. 제1항에 있어서, 상기 단자 접속부에 있어서 유효 범위의 폭은, 이방성 도전막을 통해 상기 입출력 단자의 열 압착이 이루어지는 열 압착 영역의 폭보다 넓은 것을 특징으로 하는 플렉시블 배선 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 도전 배선은 애디티브법(additive method)에 의해 형성되는 것을 특징으로 하는 플렉시블 배선 기판.
  5. 배선 기판상에 선 폭이 다른 배선 인출부와 반도체 칩의 입출력 단자가 전기 적으로 접속되는 단자 접속부를 갖는 복수의 도전 배선을 형성하는 플렉시블 배선기판의 제조 방법으로서,
    상기 도전 배선을 애디티브법에 의해 형성하고, 상기 단자 접속부에 있어서 적어도 상기 입출력 단자가 접속되는 개소에서 적어도 하나의 반도체 칩에 접속되는 도전 배선의 선 폭을 균일화한 것을 특징으로 하는 플렉시블 배선 기판의 제조방법.
  6. 배선 기판상의 도전 배선에 반도체 칩의 입출력 단자를 접속한 반도체 칩 실장 플렉시블 배선 기판으로서, 상기 반도체 칩은 크기가 다른 입출력 단자를 구비하고, 상기 도전 배선은 상기 입출력 단자의 크기에 따른 선 폭의 배선 인출부를 갖는 동시에 상기 입출력 단자가 전기적으로 접속되는 단자 접속부를 갖고, 상기 단자 접속부에 있어서 적어도 상기 입출력 단자가 전기적으로 접속된 개소에서 적어도 하나의 반도체 칩에 접속되는 도전 배선의 선 폭을 균일화한 것을 특징으로 하는 반도체 칩 실장 플렉시블 배선 기판.
  7. 제6항에 있어서, 상기 입출력 단자와 상기 단자 접속부는 이방성 도전막을 통해 열 압착함으로써 전기적으로 접속되고, 상기 단자 접속부에서 상기 이방성 도전막이 고화되어 있는 영역의 폭보다 절연막이 없는 영역의 폭이 넓은 것을 특징으로 하는 반도체 칩 실장 플렉시블 배선 기판.
  8. 제6항 또는 제7항에 기재된 반도체 칩 실장 플렉시블 배선 기판을 탑재한 전자기기.
KR1020050056207A 2004-06-28 2005-06-28 플렉시블 배선 기판과 그 제조 방법 및 반도체 칩 실장플렉시블 배선 기판과 전자기기 KR20060048605A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004189980A JP4443324B2 (ja) 2004-06-28 2004-06-28 フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器
JPJP-P-2004-00189980 2004-06-28

Publications (1)

Publication Number Publication Date
KR20060048605A true KR20060048605A (ko) 2006-05-18

Family

ID=35780090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056207A KR20060048605A (ko) 2004-06-28 2005-06-28 플렉시블 배선 기판과 그 제조 방법 및 반도체 칩 실장플렉시블 배선 기판과 전자기기

Country Status (4)

Country Link
JP (1) JP4443324B2 (ko)
KR (1) KR20060048605A (ko)
CN (2) CN1717147B (ko)
TW (1) TW200601915A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4934325B2 (ja) 2006-02-17 2012-05-16 株式会社フジクラ プリント配線板の接続構造及びプリント配線板の接続方法
CN101206681B (zh) * 2006-12-21 2011-05-18 英业达股份有限公司 信号线调整方法及***
CN201007989Y (zh) 2007-02-06 2008-01-16 北京京东方光电科技有限公司 左右摆式排线结构
CN102131344B (zh) * 2009-11-19 2013-01-09 友达光电股份有限公司 布局方法与电路板
JP5528906B2 (ja) * 2010-05-28 2014-06-25 株式会社ジャパンディスプレイ 表示装置
CN103928415A (zh) * 2013-03-01 2014-07-16 厦门天马微电子有限公司 一种引脚区域的结构
US10149382B2 (en) 2016-11-18 2018-12-04 Ricoh Company, Ltd. Wiring substrate, wiring member, liquid discharge head, liquid discharge device, and liquid discharge apparatus
JP7006062B2 (ja) * 2016-11-18 2022-02-10 株式会社リコー 配線基板、配線部材、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置
CN107203075B (zh) * 2017-05-22 2020-02-07 京东方科技集团股份有限公司 触摸显示面板和液晶显示设备
JP7306337B2 (ja) * 2020-06-25 2023-07-11 トヨタ自動車株式会社 配線基板の製造方法
CN116636315A (zh) * 2021-11-18 2023-08-22 京东方科技集团股份有限公司 驱动设备、显示设备和制造驱动设备的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002204067A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 回路基板モジュールの製造方法

Also Published As

Publication number Publication date
JP4443324B2 (ja) 2010-03-31
TW200601915A (en) 2006-01-01
CN1717147B (zh) 2010-05-05
TWI347155B (ko) 2011-08-11
CN1717147A (zh) 2006-01-04
JP2006013230A (ja) 2006-01-12
CN101674705B (zh) 2011-12-28
CN101674705A (zh) 2010-03-17

Similar Documents

Publication Publication Date Title
KR20060048605A (ko) 플렉시블 배선 기판과 그 제조 방법 및 반도체 칩 실장플렉시블 배선 기판과 전자기기
JP4083638B2 (ja) フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法
KR100442728B1 (ko) 반도체장치 및 이를 사용하는 액정모듈
US7572982B2 (en) Tape carrier package
US6909488B2 (en) Electronic device, method of manufacturing the same, and electronic instrument
US20090249618A1 (en) Method for manufacturing a circuit board having an embedded component therein
KR20100021899A (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
US9907171B2 (en) Flexible printed circuit boards structure
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
US10264670B2 (en) Structure for flexible printed circuit boards
CN112703825A (zh) 用于制造电路板组件的方法以及电路板组件
EP3010062B1 (en) Flexible printed circuit board structure
US7279794B2 (en) Semiconductor device and electronic device, and methods for manufacturing thereof
US8742264B2 (en) Electronic apparatus
JP2005050912A (ja) フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、半導体チップ実装方法
US7022913B2 (en) Electronic component, method of manufacturing the electronic component, and electronic apparatus
US20050006791A1 (en) Semiconductor device, manufacturing method thereof, electronic device, electronic equipment
JP2005079499A (ja) 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
Zur Nieden Organic Microelectronic Packages: Challenges for a PCB Manufacturer
JP2002314216A (ja) フレキシブルプリント配線板
EP3012881A1 (en) Method for manufacturing structure for flexible printed circuit boards
KR20060006441A (ko) 전해 도금에 의하여 캐리어 테이프 상에 도금층을형성하는 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid