KR20060035164A - 금속 배선과 이의 제조 방법과, 이를 구비한 어레이 기판및 이의 제조 방법과, 이를 구비한 표시 패널 - Google Patents

금속 배선과 이의 제조 방법과, 이를 구비한 어레이 기판및 이의 제조 방법과, 이를 구비한 표시 패널 Download PDF

Info

Publication number
KR20060035164A
KR20060035164A KR1020040084526A KR20040084526A KR20060035164A KR 20060035164 A KR20060035164 A KR 20060035164A KR 1020040084526 A KR1020040084526 A KR 1020040084526A KR 20040084526 A KR20040084526 A KR 20040084526A KR 20060035164 A KR20060035164 A KR 20060035164A
Authority
KR
South Korea
Prior art keywords
metal
metal layer
layer
oxide film
metal material
Prior art date
Application number
KR1020040084526A
Other languages
English (en)
Inventor
김양선
김택희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040084526A priority Critical patent/KR20060035164A/ko
Priority to JP2005008595A priority patent/JP2006119564A/ja
Priority to US11/249,850 priority patent/US20060086979A1/en
Priority to CNA200510118119XA priority patent/CN1763617A/zh
Priority to TW094137040A priority patent/TW200629530A/zh
Publication of KR20060035164A publication Critical patent/KR20060035164A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

다중 금속 배선 구조에서 금속 패턴 불량을 개선하기 위한 금속 배선과, 이를 구비한 어레이 기판 및 그의 제조 방법과, 이를 구비한 표시 패널이 개시된다. 금속 배선은, 기판에 형성된 제1 금속층과, 제1 금속층 위에 형성되어 제1 금속층의 부식을 억제하는 산화막, 및 산화막 위에 형성된 제2 금속층을 포함한다. 제1 금속층 아래에 형성된 제3 금속층을 더 포함하고, 제3 금속층은 제2 금속층과 실질적으로 동일한 금속물질이다. 이에 따라, 제1 금속층과 제2 금속층 사이에 산화막을 형성함으로써 상기 제1 금속층의 부식을 막는다.
산화막, 이중 금속층, 게이트 금속층, 알루미늄, 몰리브덴

Description

금속 배선과 이의 제조 방법과, 이를 구비한 어레이 기판 및 이의 제조 방법과, 이를 구비한 표시 패널{METAL LINE METHOD FOR MANUFACTURING THEREOF AND ARRAY SUBSTRATE HAVING THE SAME AND METHOD FOR MANUFACTURING THEREOF AND DISPLAY PANEL HAVING THE SAME}
도 1은 본 발명의 실시예에 따른 어레이 기판의 부분 평면도이다.
도 2는 도 1의 어레이 기판을 포함하는 표시 패널을 I-I' 라인으로 절단한 단면도이다.
도 3a 내지 도 3e는 도 1의 어레이 기판의 제조 방법을 설명하기 위한 공정도들이다.
도 4a는 본 발명의 실시예에 따른 이중 게이트 금속층을 설명하기 위한 개략적인 어레이 기판의 사시도이다.
도 4b는 도 4a의 상기 이중 게이트 금속층 간의 계면(IA)을 분석한 그래프이다.
도 5는 본 발명에 실시예에 따른 금속 산화막에 의한 금속층의 부식 정도를 실험한 실험결과표이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 스위칭 소자 111a : 제1 금속층
111b : 금속 산화막 111c : 제2 금속층
112 : 반도체층 113 : 소스 전극
114 : 드레인 전극 170 : 화소 전극
본 발명은 어레이 기판 및 그의 제조방법과, 이를 구비한 표시 패널에 관한 것으로, 보다 상세하게는 다중 금속 배선 구조에서 금속 패턴의 불량을 제거하기 위한 금속 배선 및 이의 제조방법과, 이를 구비한 어레이 기판 및 그의 제조방법과, 이를 구비한 표시 패널에 관한 것이다.
액정표시장치(Liquid Crystal Display)는 정보 디스플레이 및 휴대형 전자소자 분야에서 주로 사용되고 있다. 상기 액정표시장치는 박막 트랜지스터(TFT)를 화소 영역의 투과광의 세기를 조절할 수 있는 스위칭 소자로 이용하여 정확한 계조 표시를 한다. 특히, 풀 칼라(Full Color) 표시를 할 수 있는 기술이 개발되어 휴대형 개인 정보단말기나 슬림형의 데스크탑 모니터(Desktop Monitor)로서 광범위하게 사용되고 있다.
최근 액정표시장치의 대형화 및 고정세화하면 스캔 배선의 시정수 RC가 증가하고, 게이트 신호지연에 의한 화질이 저하되는 문제점을 갖는다. 상기 스캔 배선이 저항이 높아지면 상기 스캔 배선을 따라 균일한 신호 또는 밝기를 얻을 수 없게 된다. 더욱이 주사선이 많아짐에 따라서 액정층의 충전시간(TFT의 On 시간)이 짧아 지고 보다 짧은 시간으로 충전을 완료시키기 위해서는 스위칭 소자(TFT)의 고성능화가 필요하게 된다. 상기 스캔 배선저항의 감소시키기 위한 방안으로 알루미늄(Al)과 고융점 금속에 의한 이중 배선 구조를 사용하고 있다.
그러나, 상기 이중 스캔 배선을 형성하기 위해 포토 리소그래픽 공정시 현상액에 의한 상기 알루미늄층이 부식되어, 상기 스캔 배선의 패턴 불량이 발생하는 문제점이 갖는다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 금속 패턴 불량을 제거하기 위한 금속 배선을 제공하는 것이다.
상기 본 발명의 다른 목적은 상기 금속 배선의 형성 방법을 제공하는 것이다.
상기 본 발명의 또 다른 목적은 상기 금속 배선을 구비한 어레이 기판을 제공하는 것이다.
상기 본 발명의 또 다른 목적은 상기 어레이 기판의 제조 방법을 제공하는 것이다.
상기 본 발명의 또 다른 목적은 상기 어레이 기판을 구비한 표시 패널을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 금속 배선은, 기판에 형성된 제1 금속층과, 상기 제1 금속층 위에 형성되어, 상기 제1 금속층의 부식을 억제하는 산화막, 및 상기 산화막 위에 형성된 제2 금속층을 포함한다. 바람직하게 상기 제1 금속층 아래에 형성된 제3 금속층을 더 포함하고, 상기 제3 금속층은 상기 제2 금속층과 실질적으로 동일한 금속물질이다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 금속 배선의 형성방법은 기판에 제1 금속물질을 증착하는 단계와,상기 제1 금속물질이 증착된 기판을 산소분위기에서 정체시켜 상기 제1 금속물질 위에 산화막을 형성하는 단계와, 상기 산화막 위에 제2 금속물질을 증착하는 단계 및 사진 식각 공정을 통하여 상기 제2 금속물질이 증착된 결과물을 패터닝하는 단계를 포함한다.
상기 산화막은, 상기 사진 식각 공정에 이용되는 현상액에 의한 상기 제1 금속물질의 부식을 방지하고, 상기 제1 금속물질과 상기 제2 금속물질 사이의 전자의 이동을 억제한다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 실시예에 따른 어레이 기판은, 스캔 배선과 상기 스캔 배선과 전기적으로 절연하면서 교차하도록 형성된 데이터 배선과, 제어 전극이 상기 스캔 배선에 연결되고, 제1 전류 전극이 상기 데이터 배선에 연결된 스위칭 소자와 상기 스위칭 소자의 제2 전류 전극에 연결된 화소 전극을 포함한다. 상기 스캔 배선 및 데이터 배선 중 하나 이상은 제1 금속층과, 상기 제1 금속층 위에 형성된 산화막과, 상기 산화막 위에 형성된 제2 금속층을 포함한다.
바람직하게, 상기 데이터 배선은 상기 제1 금속층 아래에 형성된 제3 금속층 을 더 포함한다.
더욱 바람직하게, 상기 제1 금속층은 알루미늄(Al) 및 알루미늄 합금 물질 중에서 선택된 하나이며, 상기 제2 금속층은 몰리브덴(Mo)이다. 또한, 상기 제3 금속층은 상기 제1 금속층과 실질적으로 동일한 물질이고, 상기 산화막의 두께는 100Å 미만이다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 실시예에 따른 복수의 스캔 배선들과, 복수의 데이터 배선들과, 상기 스캔 배선들과 데이터 배선들이 연결된 스위칭 소자를 포함하는 어레이 기판의 제조 방법에서, 제1 금속물질을 증착하는 단계와, (b) 상기 제1 금속물질 위에 산화막을 형성하는 단계와, 상기 산화막 위에 제2 금속물질을 증착하는 단계 및 상기 제1 금속물질 및 제2 금속물질을 패터닝하여 상기 스캔 배선을 형성하는 단계를 포함한다.
또한, 상기 어레이 기판의 제조 방법은, 상기 제2 금속물질을 증착하는 단계와, 상기 제2 금속물질 위에 상기 제1 금속물질을 증착하는 단계와, 상기 제1 금속물질 위에 상기 산화막을 형성하는 단계와, 상기 산화막 위에 제2 금속물질을 증착하는 단계 및 상기 제1 금속물질 및 제2 금속물질을 패터닝하여 상기 데이터 배선을 단계를 포함한다.
상기 산화막은, 대략 10 sccm의 산소가 주입된 장비 내에서 상기 제1 금속물질이 증착된 투명 기판을 6초 이상 정체시켜 형성한다. 바람직하게 상기 산화막의 두께는 100Å 미만이다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 실시예에 따른 표시 패널은 액정층과, 제1 기판 및 제2 기판을 포함한다. 상기 제2 기판은 스캔 배선과, 상기 스캔 배선과 교차하는 데이터 배선과, 상기 스캔 배선과 데이터 배선에 전기적으로 연결된 스위칭 소자를 구비한 제2 기판을 포함하며, 상기 스캔 배선과 상기 데이터 배선 중 하나 이상은 제1 금속층과, 상기 제1 금속층 위에 형성된 산화막과, 상기 산화막 위에 형성된 제2 금속층을 포함하는 것을 특징으로 한다.
이러한 금속 배선과 이를 구비한 어레이 기판 및 이의 제조 방법과, 이를 구비한 표시 패널에 의하면, 이중 금속층의 계면에 산화막을 형성하여, 상기 산화막에 의해 상기 금속층의 부식을 막는다. 이에 의해 금속 패턴 불량을 제거할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면에서 여러 층(또는 막) 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 관점에서 설명하였고, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라, 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 의미한다.
도 1은 본 발명의 실시예에 따른 어레이 기판의 부분 평면도이다.
도 1을 참조하면, 상기 어레이 기판은 제1 방향으로 형성된 복수의 스캔 배선(GL)과, 상기 제1 방향과 교차하는 제2 방향으로 형성된 복수의 데이터(또는 소스) 배선(DL)들과, 상기 스캔 배선(GL)과 데이터 배선(DL)에 의해 정의되는 복수의 화소 영역을 포함한다.
상기 화소 영역에는 스위칭 소자(TFT)(110)와, 상기 스위칭 소자(110)와 연결되는 스토리지 캐패시터(CST)와, 액정 캐패시터(CLC)의 제1 전극인 화소 전극(150)을 포함한다.
상기 스위칭 소자(110)는 상기 스캔 배선(GL)과 연결되는 게이트 전극(111)과, 상기 데이터 배선(DL)과 연결되는 소스 전극(113)과, 콘택홀(170)을 통해 상기 화소 전극(150)과 연결되는 드레인 전극(114)을 포함한다. 상기 게이트 전극(111)과, 상기 소스 및 드레인 전극(113,114) 사이에는 반도체층(미도시)이 형성된다.
상기 스토리지 캐패시터(CST)(130)는 상기 스캔 배선(GL)과 동일 금속층인 제1 전극(130)과, 상기 드레인 전극(114)과 동일 금속층을 형성된 제2 전극으로 하여 정의된다. 상기 스토리지 캐패시터(130)는 상기 스위칭 소자(110)가 턴-오프 상태일 때, 상기 액정 캐패시터(CLC)에 충전된 전압을 한 프레임 동안 유지시킨다.
상기 스캔 배선들(GL)과, 상기 스캔 배선들(GL)로부터 연장된 상기 게이트 전극(111) 및 상기 스토리지 캐패시터의 제1 전극(130)은 다중 금속층으로 형성되고 상기 다중 금속층 사이에 적어도 하나 이상의 금속 산화막이 형성된다. 즉, 상기 금속 산화막에 의해 상기 이중 금속층을 패터닝 하기 위한 포토 리소그래픽 공정시 현상액(예컨대, TMAH:Tetra Methyl Ammonium Hydroxide)에 의한 상기 제1 금 속층(Al 또는 Al 합금)이 부식되는 것을 방지한다. 즉, 상기 금속 산화막은 상기 금속층들 사이에 형성되어, 상기 금속층들 간의 전자 이동을 억제하는 장벽 역할을 함으로써 전지 반응을 억제하여 상기 현상액에 의한 상기 금속층들의 부식을 억제한다. 이에 의해, 상기 스캔 배선들(GL)과, 상기 게이트 전극(111) 및 상기 스토리지 캐패시터의 제1 전극(130)의 금속 패턴의 불량을 막을 수 있다.
여기서, 상기 다중 금속층은 알루미늄(Al) 또는 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)이나 은 합금계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta) 또는 티타늄(Ti)을 포함하는 금속을 포함한다. 이상에서는 스캔 배선에 상기 다중 배선 구조를 적용하는 경우를 설명하였으나, 물론 데이터 배선에 상기 다중 배선 구조가 적용할 수 있음은 당업자라면 자명한 사실이다.
도 2는 도 1의 어레이 기판을 포함하는 표시 패널을 I-I' 라인으로 절단한 단면도이다. 이하에서는 이중 배선 구조를 예로서 설명한다.
도 2를 참조하면, 표시 패널은 어레이 기판(100)과, 칼라필터기판(200)과, 상기 어레이 기판(100)과 칼라필터기판(200) 사이에 개재된 액정층(300)을 포함한다.
상기 어레이 기판(100)은 투명 기판(101)을 포함하며, 상기 투명 기판(101) 상에는 게이트 금속층을 증착 및 패터닝하여 스위칭 소자들(110)의 게이트 전극들(111)과 스캔 배선들(GL) 및 스토리지 캐패시터들(CST)의 제1 전극들(130)을 형성한다.
상기 게이트 전극층은 제1 금속층(111a)과 제2 금속층(111c) 및 상기 제1 및 제2 금속층(111a,111c) 사이에 금속 산화막(111b)으로 형성된다. 예컨대, 상기 제1 금속층(111a)은 알루미늄(Al) 및 알루미늄 합금 물질로 형성되고, 상기 제2 금속층(111c)은 몰리브덴(Mo) 금속 물질로 형성된다. 상기 알루미늄(Al)은 양쪽성 물질로서, 산과 염기 모두에 반응한다. 이에 의해 상기 포토 리소그래픽 공정시 현상액에 의해 부식이 쉽게 발생한다. 상기 제1 금속층(111a)의 부식을 막기 위해 상기 금속 산화막(111b)을 상기 제1 금속층(111a)을 증착한 후 상기 제1 금속층(111a) 위에 형성하고, 상기 금속 산화막(111b) 위에 상기 제2 금속층(111c)을 형성한다. 상기 금속 산화막(111b)은 대략 10 sccm 정도의 산소가 주입된 산소분위기에서 6초 이상 정체시켜 형성한다. 이후, 제2 금속층(111c)를 형성함으로써 상기 금속 산화막(111b)은 대략 100 Å 미만의 두께로 형성된다.
상기 게이트 금속층에 의해 형성된 상기 스토리지 캐패시터(130)의 제1 전극(131), 역시 제1 금속층(131a)과, 제2 금속층(131c) 및 상기 제1 및 제2 금속층(131a,131c) 사이에 금속 산화막(131b)이 형성된다. 물론, 상기 게이트 금속층으로 형성되는 스캔 배선들(GL)들도 제1 및 제2 금속층과, 상기 제1 및 제2 금속층 사이에 금속 산화막으로 형성된다.
게이트 절연층(105)은 상기 게이트 금속층 위에 형성된다. 반도체층(112)은 상기 게이트 절연층(106) 위에 형성된다. 상기 반도체층(112)은 활성층(112a) 및 저항성 접촉층(112b)으로 형성되며, 상기 게이트 전극(111)이 형성된 영역에 대응하여 형성된다.
소스 및 드레인 금속층을 증착 및 패터닝하여 데이터 배선(DL)들과, 상기 스위칭 소자(110)의 소스 전극(113) 및 드레인 전극(114) 및 상기 드레인 전극(114)과 연결된 상기 스토리지 캐패시터의 제2 전극(132)이 형성된다.
상기 소스 및 드레인 금속층 위에는 패시베이션층(107)이 형성되며, 상기 패시베이션층(107) 위에는 절연층(108)이 형성된다. 상기 절연층(108)은 형성되지 않을 수도 있다.
상기 패시베이션층(107) 및 절연층(108)을 식각하여 드레인 전극(114)의 일정 영역을 노출시키는 콘택홀(150)을 형성한다. 상기 절연층(108) 위에 투명 전극층을 증착 및 패터닝하여 화소 전극(170)을 형성한다. 상기 화소 전극(170)은 상기 콘택홀(150)을 통해 상기 드레인 전극(114)과 전기적으로 연결된다.
상기 칼라 필터 기판(200)은 투명 기판(201), 차광층(210), 색화소 패턴(220R,220B) 및 투명 전극층(230)을 포함한다. 상기 투명 기판(201) 상부에는 차광층(210)과 색화소 패턴(220R,220B)이 형성된다. 차광층(210)은 패터닝되어 투명 기판(201) 상에 단위 화소의 내부 공간을 정의하고, 또한, 누설 광을 차단한다.
색화소 패턴(220R,220B)은 상기 차광층(210)에 의해 정의되는 단위 화소의 내부 공간에 형성된다. 상기 색화소 패턴(220R,220B)은 입사되는 광에 응답하여 고유의 색을 발현하는 칼라 필터이다. 물론, 상기 색화소 패턴은 R(RED), G(GREEN), B(BLUE) 칼라를 포함한다.
상기 투명 전극층(230)은 상기 어레이 기판(100)의 상기 화소 전극(170)에 대향하는 공통 전극으로서, 공통전압이 인가된다. 이에 의해, 상기 화소 전극(170) 을 제1 전극으로 하고 상기 공통 전극(230)을 제2 전극으로 하는 액정 캐패시터(CLC)가 정의된다. 상기 차광층(210)과 색화소 패턴(220R,220B) 위에 평탄화막 및 보호막 역할을 수행하는 평탄화층을 형성할 수도 있다.
상기 액정층(300)은 상기 어레이 기판(100)의 화소 전극(150)과, 상기 칼라필터기판(200)의 투명 전극층(230)에 의해 인가되는 전계의 세기에 대응하여 액정 분자의 배열각을 변화시켜 화상을 표시한다.
도 3a 내지 도 3e는 도 1의 어레이 기판의 제조 방법을 설명하기 위한 공정도들이다. 이하에서는 이중 배선 구조를 예로서 설명한다.
도 3a를 참조하면, 투명 기판(101) 위에 게이트 금속층(405)을 형성한다. 상기 게이트 금속층(405)은 먼저, 스퍼터링(Sputtering) 증착법을 이용하여 제1 금속물질인 예컨대, 알루미늄(Al) 및 알루미늄 합금 물질을 증착하여 제1 금속층(402)을 형성한다. 즉, 제1 증착 장비 내에서 플라즈마 장을 이용하여 상기 제1 금속물질을 증착하여 제1 금속층(402)을 형성한다. 이후, 상기 제1 증착 장비 내에 대략 10 sccm 정도의 산소(O2) 가스를 주입하고, 6초 이상의 산소분위기를 유지시킨다. 이에 의해 상기 제1 금속층(402) 위에는 대략 100 Å 미만의 두께를 갖는 금속 산화막(403)이 형성된다.
이후, 제2 금속층(404)을 형성하기 위한 제2 증착 장비로 이송하여, 제2 금속물질인 예컨대, 몰리브덴(Mo)을 상기 금속 산화막(403) 위에 증착하여 상기 제2 금속층(404)을 형성한다. 물론, 상기 금속 산화막(403)은 상기 제2 증착 장비 내에서 상기 제2 금속층(404)이 증착되기 전에 형성할 수도 있다. 즉, 상기 제1 증착 장비에서 상기 제1 금속층(402)을 형성한 후 상기 제1 금속층(402)이 형성된 상기 투명 기판(401)을 상기 제2 증착 장비로 이송한다. 이후, 상기 제2 증착 장비에 대략 10 sccm 정도의 산소(O2) 가스를 주입하고, 6초 이상의 산소분위기를 유지시켜 상기 금속 산화막(403)을 형성한다. 이후, 상기 몰리브덴(Mo)을 증착하여 상기 금속 산화막(403) 위에 상기 제2 금속층(404)을 형성한다.
이와 같이, 상기 투명 기판(401) 위에 상기 제1 금속층(402), 금속 산화막(403) 및 제2 금속층(404)으로 형성된 게이트 금속층(405)을 형성한다.
포토리소그래픽 공정을 통해 상기 게이트 금속층(405)을 패터닝한다. 구체적으로 포토레지스트층을 상기 게이트 금속층(405)위에 형성하고 스캔 배선들, 게이트 전극들 및 스토리지 캐패시터의 제1 전극에 해당하는 영역에만 포토레지스트층(420)이 남도록 패터닝 한다. 이후, 현상액에 상기 투명 기판(401)을 담그어 스캔 배선들, 게이트 전극들 및 스토리지 캐패시터의 제1 전극을 패터닝한다.
도 3b를 참조하면, 상기 투명 기판(401) 위에 스캔 배선들(GL), 게이트 전극들(411) 및 스토리지 캐패시터(430)의 제1 전극(431)이 형성된다. 상기 게이트 전극들(411)은 제1 금속층(411a), 금속 산화막(411b) 및 제2 금속층(411c)으로 형성되고, 상기 제1 전극(431)은 제1 금속층(431a), 금속 산화막(431b) 및 제2 금속층(431c)으로 형성된다. 물론, 도시되지는 않았으나, 상기 스캔 배선들도 제1 금속층, 금속 산화막 및 제2 금속층으로 형성된다.
상기 스캔 배선들(GL), 게이트 전극들(411) 및 스토리지 캐패시터(430)의 제1 전극(431) 위에 게이트 절연층(406)을 형성한다. 상기 게이트 절연층(406) 위에 는 반도체층(412)인 활성층(412a)과 저항성 접촉층(412b)이 순차적으로 형성한다. 예컨대, 상기 활성층(4112a)은 비정질 실리콘층(a-Si)이고, 상기 저항성 접촉층(412b)은 불순물이 도핑된 비정질 실리콘층(+n a-Si)이다.
상기 활성층(412a) 및 저항성 접촉층(412b)은 상기 스위칭 소자(410)의 게이트 전극(411)에 대응하는 영역에 잔류하도록 포토 리소그래픽 공정으로 패터닝한다. 여기서, 포토 리소그래픽 공정은 포토 레지스트 도포, 포토 레지스트 패터닝, 노광, 현상, 에천트를 이용한 식각과정 등을 포함한다.
상기 저항성 접촉층(412b) 위에 소스 및 드레인 금속층을 증착한다. 도시된 바와 같이 상기 소스 및 드레인 금속층은 저저항 금속 배선은 다중 금속층으로 형성한다. 물론, 단일 금속층으로 형성할 수도 있다. 상기 소스 및 드레인 금속층은 제1 금속층(442), 제2 금속층(443), 금속 산화막(444) 및 제3 금속층(445)을 순차적으로 적층한다. 상기 제1 금속층(442)과 상기 제3 금속층(445)은 동일한 금속물질, 예컨대 몰리브덴(Mo) 물질 또는 몰리브덴 합금 물질로 형성된다. 상기 제2 금속층(442)은 예컨대, 알루미늄 또는 알루미늄 합금 물질로 형성된다. 즉, 상기 금속 산화막(443)은 상기 제2 금속층(443)과 제3 금속층(445) 사이에 형성되어, 상대적으로 부식 특성이 좋지 않은 알루미늄 물질로 형성된 제2 금속층(443)의 부식을 막는다.
도 3c를 참조하면, 상기 저항성 접촉층(412b) 위에 형성된 소스 및 드레인 금속층을 포토 리소그래픽 공정을 통해 패터닝하여 상기 .스위칭 소자(410)의 소스 전극(413) 및 드레인 전극(414)과, 데이터 배선들(DL)을 형성한다. 상기 소스 전극 (413) 및 드레인 전극(414)과, 데이터 배선들(DL)은 다중 금속층으로 형성되거나, 단일 금속층으로 형성될 수 있다.
도 3d를 참조하면, 상기 소스 전극 및 드레인 전극(413,414)을 마스크로 하여 노출된 저항성 접촉층(412b)을 식각한다. 이에 의해 상기 스위칭 소자(110)는 채널층이 형성된다. 상기 소스 및 드레인 금속층 위에 패시베이션층(407)을 형성하고, 상기 패시베이션층(407) 위에는 절연층(408)을 형성한다. 상기 절연층(408)은 형성하지 않을 수도 있다.
상기 절연층(408)은 질화 실리콘 또는 산화 실리콘 등의 무기 절연 물질로 형성되거나,아크릴계(Acryl) 유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(Cytop) 또는 PFCB(Perfluorocyclobutane) 등의 저유전 상수를 갖는 유기 절연 물질로 형성된다.
도 3e를 참조하면, 포토 리소그래픽 공정을 이용하여 상기 패시베이션층(406) 및 절연층(408)을 제거하여 콘택홀(450)을 형성한다. 상기 콘택홀(450)을 통해 상기 드레인 전극(414)의 일부 영역을 노출시킨다.
이 후, 절연층(408) 위에 투명한 전도성 물질인 투명 전극층을 증착하여 패터닝한다. 상기 투명한 전도성 물질인 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO), 인듐-아연-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-아연 옥사이드(Indium-Tin-Zinc-Oxide)를 증착하여 패터닝한다. 상기 패터닝된 투명 전극층은 화소 영역내에 화소 전극(470)을 형성한다. 또한, 상기 콘택홀(450)을 통해 상기 드레인 전극(414)과 상기 화소 전극(470)은 전기적으로 연결된다.
도 4a는 본 발명의 실시예에 따른 이중 게이트 금속층을 설명하기 위한 개략적인 어레이 기판의 사시도이고, 도 4b는 도 4a의 상기 이중 금속층 간의 계면(IA)을 분석한 그래프이다.
도 4a를 참조하면, 투명 기판(401) 상에 제1 금속층(402)을 형성하고, 상기 제1 금속층(402) 위에 금속 산화막(403)을 형성하고, 상기 금속 산화막(403) 위에 제2 금속층(404)을 형성한다. 상기 금속 산화막(403)을 포함하는 상기 제1 금속층(402)과 제2 금속층(404)의 계면 영역(IA)에 존재하는 물질들의 함량 분포는 도 4b에 도시된 바와 같다. 상기 물질함량을 분석한 상기 계면 영역(IA)의 두께는 대략 50nm 정도이다.
도 4b를 참조하면, 상기 계면 영역(IA)은 제1 금속층을 이루는 제1 금속물질이 고농도로 함유된 제1 금속영역(MA1)과, 제2 금속층을 이루는 제2 금속물질이 고농도로 함유된 제2 금속영역(MA2)과 상기 제1 금속물질과 제2 금속물질의 함량비율이 거의 일정한 확산 영역(DIF)을 포함한다.
구체적으로, 상기 제1 금속물질인 알루미늄 계열(Al-Nd)의 금속물질을 증착한 후, 산소(O2) 분위기에서 6초 유지하여 산화막을 형성한다. 도시된 바와 같이, 상기 산화막이 형성된 제1 금속 산화막 영역(MOA1)은 대략 40Å 정도이다.
이 후, 상기 제2 금속물질인 몰리브덴(Mo)을 증착한다. 이때, 상기 제2 금속물질을 증착하는 과정에서 상기 제1 금속 산화막 영역(MOA1) 내의 산소(O2)가 상기 제2 금속영역(MA1)의 일부로 확산된다. 도시된 바와 같이, 상기 확산 영역(DIF)에 상기 산소(O2)가 확산된다. 상기 제1 금속영역(MA1)과 상기 제2 금속영역(MA2) 사 이에 실질적으로 산소(O2)가 존재하는 제2 금속 산화막 영역(MOA2)은 대략 100Å 미만이다. 즉, 실질적인 금속 산화막(403)의 두께는 대략 100Å 미만이다.
상기 금속 산화막(403)은 상기 제1 금속층(402)과 상기 제2 금속층(404) 사이에 형성되어, 상기 제1 및 제2 금속층(402,404) 간의 전자 이동을 억제하는 장벽 역할을 함으로써 전지 반응을 억제하여 상기 제1 금속층의 침식을 방지한다.
그러면, 금속 산화막에 의한 금속층의 부식 정도를 확인하기 위해 다양한 실험을 수행하였고, 이에 대해서 설명한다.
도 5는 본 발명에 실시예에 따른 금속 산화막에 의한 금속층의 부식 정도를 실험한 실험결과를 나타낸 테이블이다.
<실험예-1>
도 4a 및 도 5를 참조하면, 제1 실험에서는 상기 투명 기판(401) 위에 상기 제1 금속층(402)과 제2 금속층(404)을 증착하였다. 즉, 상기 금속 산화막(403)을 형성하지 않은 경우이다. 상기 제1 실험의 계측에 따르면, 상기 제1 금속층(402)의 계면 저항은 0.498Ω였고, 현상 후의 상기 제1 금속층(402)의 계면 저항은 3.195Ω이었다. 이러한 제1 실험 결과에 따르면, 상기 제1 금속층(402)의 부식 정도가 매우 큼을 알 수 있다. 즉, 상기 저항값이 크면 부식 정도가 크다는 것을 확인할 수있다.
<실시예-2>
도 4a 및 도 5를 참조하면, 제2 실험에서는 상기 투명 기판(401) 위에 상기 제1 금속층(402)을 증착한 후, 10sccm 정도의 산소(O2)를 주입한 산소 분위기에서 6초 동안 정체시켜 상기 금속 산화막(403)을 형성하였다. 이후, 상기 제2 금속층(404)을 형성하였다. 상기 제2 실험의 계측에 따르면, 상기 금속 산화막(403)이 형성된 상기 제1 금속층(402)의 계면 저항은 0.497Ω이었고, 현상 후의 상기 제1 금속층(402)의 계면 저항은 0.781Ω이었다.
이러한 제2 실험결과에 따르면, 상기 제1 실험결과에 비해 상대적으로 상기 제1 금속층(402)의 부식 정도가 작음을 알 수 있다.
<실시예-3>
도 4a 및 도 5를 참조하면, 제3 실험에서는 상기 투명 기판(401) 위에 상기 제1 금속층(402)을 증착한 후, 10 sccm 정도의 산소(O2)를 주입한 산소 분위기에서 12초 동안 정체시켜 상기 금속 산화막(403)을 형성하였다. 이후, 상기 제2 금속층(404)을 형성하였다. 상기 제3 실험의 계측에 따르면, 상기 금속 산화막(403)이 형성된 상기 제1 금속층(402)의 계면 저항은 0.488Ω이고, 현상 후의 상기 제1 금속층(402)의 계면 저항은 0.836Ω이다.
이러한 제3 실험결과에 따르면, 상기 제1 실험결과에 비해 상대적으로 상기 제1 금속층(402)의 부식 정도가 작음을 알 수 있다.
<실시예-4>
도 4a 및 도 5를 참조하면, 제4 실험에서는 상기 투명 기판(401) 위에 상기 제1 금속층(402)을 증착한 후, 10 sccm 정도의 산소(O2)를 주입한 산소 분위기에서 18초 동안 정체시켜 상기 금속 산화막(403)을 형성하였다. 이후, 상기 제2 금속층(404)을 형성하였다. 상기 제4 실험의 계측에 따르면, 상기 금속 산화막(403)이 형 성된 상기 제1 금속층(402)의 계면 저항은 0.499Ω이고, 현상 후의 상기 제1 금속층(402)의 계면 저항은 0.864Ω이다.
이러한 제4 실험결과에 따르면, 상기 제1 실험결과에 비해 상대적으로 상기 제1 금속층(402)의 부식 정도가 작음을 알 수 있다.
<실시예-5>
도 4a 및 도 5를 참조하면, 제5 실험에서는 상기 투명 기판(401) 위에 상기 제1 금속층(402)을 증착한 후, 10 sccm 정도의 산소(O2)를 주입한 산소 분위기에서 24초 동안 정체시켜 상기 금속 산화막(403)을 형성한다. 이후, 상기 제2 금속층(404)을 형성한다. 상기 제5 실험의 계측에 따르면, 상기 금속 산화막(403)이 형성된 상기 제1 금속층(402)의 계면 저항은 0.489Ω이고, 현상 후의 상기 제1 금속층(402)의 계면 저항은 0.843Ω이다.
이러한 제5 실험결과에 따르면, 상기 제1 실험결과에 비해 상대적으로 상기 제1 금속층(402)의 부식 정도가 작음을 알 수 있다.
한편, 상기 실험 결과들을 참고할 때, 상기 6초 이상의 산소 분위기에서 형성된 상기 금속 산화막(403)에 의한 상기 제1 금속층(402)의 부식 정도의 차이는 거의 동일함을 확인 할 수 있다.
따라서, 상기 금속 산화막의 형성을 위한 산소 분위기는 6초 이상, 10 sccm 정도의 량이 바람직하다.
이상에서 설명한 바와 같이, 본 발명에 따르면 이중 금속층을 갖는 게이트 금속층을 형성할 때, 제1 금속층과 제2 금속층 사이에 금속 산화막을 형성하여 상기 게이트 금속층에 대한 패턴 공정시 상기 제1 금속층이 부식되는 것을 막을 수 있다. 상기 금속 산화막은 상기 제1 및 제2 금속층 간의 전자 이동을 억제하는 장벽 역할을 함으로써, 현상액에 노출시 전지 반응이 억제되어 알루미늄이나 알루미늄 합금의 제1 금속층의 부식을 막을 수 있다.
따라서, 상기 이중 금속층을 갖는 어레이 기판의 금속 패턴 불량을 막을 수 있다. 더불어, 상기 어레이 기판을 구비한 표시 장치의 동작 특성의 오류를 막을 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (27)

  1. 기판에 형성된 제1 금속층;
    상기 제1 금속층 위에 형성되어, 상기 제1 금속층의 부식을 억제하는 산화막; 및
    상기 산화막 위에 형성된 제2 금속층을 포함하는 금속 배선.
  2. 제1항에 있어서, 상기 제1 금속층 아래에 형성된 제3 금속층을 더 포함하고, 상기 제3 금속층은 상기 제2 금속층과 실질적으로 동일한 금속물질인 것을 특징으로 하는 금속 배선.
  3. 제1항에 있어서, 상기 산화막의 두께는 100Å 미만인 것을 특징으로 하는 금속 배선.
  4. 기판에 제1 금속물질을 증착하는 단계;
    상기 제1 금속물질이 증착된 기판을 산소분위기에서 정체시켜 상기 제1 금속물질 위에 산화막을 형성하는 단계;
    상기 산화막 위에 제2 금속물질을 증착하는 단계; 및
    사진 식각 공정을 통하여 상기 제2 금속물질이 증착된 결과물을 패터닝하는 단계를 포함하는 금속 배선의 제조 방법.
  5. 제4항에 있어서, 상기 산화막은,
    상기 사진 식각 공정에 이용되는 현상액에 의한 상기 제1 금속물질의 부식을 방지하는 것을 특징으로 하는 금속 배선의 제조 방법.
  6. 제4항에 있어서, 상기 산화막은 상기 제1 금속물질과 상기 제2 금속물질 사이의 전자의 이동을 억제하는 것을 특징으로 하는 금속 배선의 제조 방법.
  7. 기판;
    상기 기판 위에 형성된 스캔 배선;
    상기 스캔 배선과 전기적으로 절연하면서 교차하도록 형성된 데이터 배선;
    제어 전극이 상기 스캔 배선에 연결되고, 제1 전류 전극이 상기 데이터 배선에 연결된 스위칭 소자; 및
    상기 스위칭 소자의 제2 전류 전극에 연결된 화소 전극을 포함하고,
    상기 스캔 배선 및 데이터 배선 중 하나 이상은 제1 금속층과, 상기 제1 금속층 위에 형성된 산화막과, 상기 산화막 위에 형성된 제2 금속층을 포함하는 것을 특징으로 하는 어레이 기판.
  8. 제7항에 있어서, 상기 데이터 배선은 상기 제1 금속층 아래에 형성된 제3 금속층을 더 포함하는 어레이 기판.
  9. 제7항에 있어서, 상기 제2 전류 전극과 전기적으로 연결된 제2 전극을 갖는 스토리지 캐패시터를 더 포함하며,
    상기 스토리지 캐패시터의 제1 전극은 상기 제1 금속층, 산화막 및 제2 금속층을 포함하는 것을 특징으로 하는 어레이 기판.
  10. 제7항에 있어서, 상기 제1 금속층은 알루미늄, 알루미늄 합금, 은, 은 합금, 구리, 구리 합금으로 이루어진 군에서 선택된 하나 이상의 금속인 것을 특징으로 하는 어레이 기판.
  11. 제8항에 있어서, 상기 제3 금속층은 상기 제1 금속층과 실질적으로 동일한 물질인 것을 특징으로 하는 어레이 기판.
  12. 제7항에 있어서, 상기 제2 금속층은 몰리브덴, 몰리브덴 합금, 크롬, 크롬 합금, 탄탈륨, 탄탈륨 합금, 티타늄, 티타늄 합금으로 이루어진 군에서 선택된 하나이상의 금속인 것을 특징으로 하는 어레이 기판.
  13. 제7항에 있어서, 상기 산화막의 두께는 100Å 미만인 것을 특징으로 하는 어레이 기판.
  14. 복수의 스캔 배선들과, 복수의 데이터 배선들과, 상기 스캔 배선들과 데이터 배선들이 연결된 스위칭 소자를 포함하는 어레이 기판의 제조 방법에서,
    제1 금속물질을 증착하는 단계;
    상기 제1 금속물질 위에 산화막을 형성하는 단계;
    상기 산화막 위에 제2 금속물질을 증착하는 단계; 및
    상기 제1 금속물질 및 제2 금속물질을 패터닝하여 상기 스캔 배선을 형성하는 단계를 포함하는 어레이 기판의 제조 방법.
  15. 제14항에 있어서,
    상기 제2 금속물질을 증착하는 단계;
    상기 제2 금속물질 위에 상기 제1 금속물질을 증착하는 단계;
    상기 제1 금속물질 위에 상기 산화막을 형성하는 단계;
    상기 산화막 위에 제2 금속물질을 증착하는 단계; 및
    상기 제1 금속물질 및 제2 금속물질을 패터닝하여 상기 데이터 배선을 단계를 포함하는 어레이 기판의 제조 방법.
  16. 제14항에 있어서, 상기 제1 금속물질 위에 형성된 산화막은 대략 10 sccm의 산소가 주입된 장비 내에서 상기 제1 금속물질이 증착된 투명 기판을 6초 이상 정체시켜 형성되는 것을 특징으로 하는 어레이 기판의 제조 방법.
  17. 제14항에 있어서, 상기 산화막의 두께는 100Å 미만인 것을 특징으로 하는 어레이 기판의 제조 방법.
  18. 제15항에 있어서, 상기 제1 금속물질은 알루미늄, 알루미늄 합금, 은, 은 합금, 구리, 구리 합금으로 이루어진 군에서 선택된 하나 이상의 금속물질인 것을 특징으로 하는 어레이 기판의 제조 방법.
  19. 제15항에 있어서, 상기 제2 금속물질은 몰리브덴, 몰리브덴 합금, 크롬, 크롬 합금, 탄탈륨, 탄탈륨 합금, 티타늄, 티타늄 합금으로 이루어진 군에서 선택된 하나이상의 금속물질인 것을 특징으로 하는 어레이 기판의 제조 방법.
  20. 액정층;
    제1 기판; 및
    스캔 배선과, 상기 스캔 배선과 교차하는 데이터 배선과, 상기 스캔 배선과 데이터 배선에 전기적으로 연결된 스위칭 소자를 구비하고, 상기 제1 기판과의 합체를 통해 상기 액정층을 수용하는 제2 기판을 포함하고,
    상기 스캔 배선과 상기 데이터 배선 중 하나 이상은 복수의 금속층들이 다층 형태로 적층되고, 상기 금속층들 간에는 산화막이 개재된 것을 특징으로 하는 표시 패널.
  21. 제20항에 있어서, 상기 스캔 배선은 두 개의 금속층과 상기 두 개의 금속층간에 개재된 산화막을 포함하는 표시 패널.
  22. 제21항에 있어서, 상기 두 개의 금속층 중 하부 금속층은 알루미늄 또는 알루미늄 합금 중에서 선택된 하나이고, 상기 두 개의 금속층 중 상부 금속층은 몰리브덴 또는 몰리브덴 합금 중에서 선택된 하나인 것을 특징으로 하는 표시 패널.
  23. 제20항에 있어서, 상기 데이터 배선은 두 개의 금속층과 상기 두 개의 금속층간에 개재된 산화막을 포함하는 표시 패널.
  24. 제23항에 있어서, 상기 두 개의 금속층 중 하부 금속층은 알루미늄 또는 알루미늄 합금 중에서 선택된 하나이고, 상기 두 개의 금속층 중 상부 금속층은 몰리브덴 또는 몰리브덴 합금 중에서 선택된 하나인 것을 특징으로 하는 표시 패널.
  25. 제20항에 있어서, 상기 데이터 배선은 세 개의 금속층과 상기 세 개의 금속층간에 개재된 산화막을 포함하는 표시 패널.
  26. 제25항에 있어서, 상기 세 개의 금속층 중 하부 금속층은 몰리브덴 또는 몰리브덴 합금 중에서 선택된 하나이고, 중간 금속층은 알루미늄 또는 알루미늄 합금 중에서 선택된 하나이며, 상부 금속층은 몰리브덴 또는 몰리브덴 합금 중에서 선택 된 하나이며, 상기 산화막은 상기 중간 금속층과 상기 상부 금속층간에 개재된 것을 특징으로 하는 표시 패널.
  27. 제20항에 있어서, 상기 산화막의 두께는 100Å 미만인 것을 특징으로 하는 표시 패널.
KR1020040084526A 2004-10-21 2004-10-21 금속 배선과 이의 제조 방법과, 이를 구비한 어레이 기판및 이의 제조 방법과, 이를 구비한 표시 패널 KR20060035164A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040084526A KR20060035164A (ko) 2004-10-21 2004-10-21 금속 배선과 이의 제조 방법과, 이를 구비한 어레이 기판및 이의 제조 방법과, 이를 구비한 표시 패널
JP2005008595A JP2006119564A (ja) 2004-10-21 2005-01-17 金属配線とその製造方法、金属配線を具備したアレイ基板及びその製造方法、並びにアレイ基板を具備した表示パネル
US11/249,850 US20060086979A1 (en) 2004-10-21 2005-10-13 Metal wiring, method of manufacturing the same, TFT substrate having the same, method of manufacturing TFT substrate and display device having the same
CNA200510118119XA CN1763617A (zh) 2004-10-21 2005-10-20 金属线及制造方法、基板及制造方法和显示装置
TW094137040A TW200629530A (en) 2004-10-21 2005-10-21 Metal wiring, method of manufacturing the same, TFT substrate having the same, method of manufacturing TFT substrate and display device having ths same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040084526A KR20060035164A (ko) 2004-10-21 2004-10-21 금속 배선과 이의 제조 방법과, 이를 구비한 어레이 기판및 이의 제조 방법과, 이를 구비한 표시 패널

Publications (1)

Publication Number Publication Date
KR20060035164A true KR20060035164A (ko) 2006-04-26

Family

ID=36205428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040084526A KR20060035164A (ko) 2004-10-21 2004-10-21 금속 배선과 이의 제조 방법과, 이를 구비한 어레이 기판및 이의 제조 방법과, 이를 구비한 표시 패널

Country Status (5)

Country Link
US (1) US20060086979A1 (ko)
JP (1) JP2006119564A (ko)
KR (1) KR20060035164A (ko)
CN (1) CN1763617A (ko)
TW (1) TW200629530A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI308800B (en) * 2006-10-26 2009-04-11 Ind Tech Res Inst Method for making thin film transistor and structure of the same
JP2011095451A (ja) * 2009-10-29 2011-05-12 Sony Corp 横電界方式の液晶表示装置
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN102184928A (zh) * 2010-12-29 2011-09-14 友达光电股份有限公司 显示元件及其制造方法
CN102237370A (zh) * 2011-04-18 2011-11-09 上海丽恒光微电子科技有限公司 Tft基板及其形成方法、显示装置
KR101915754B1 (ko) 2012-05-08 2018-11-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 표시 장치
WO2016088488A1 (ja) * 2014-12-05 2016-06-09 凸版印刷株式会社 表示装置基板、表示装置基板の製造方法、及び、これを用いた表示装置
US10319489B2 (en) * 2015-02-10 2019-06-11 University Of Houston System Scratch resistant flexible transparent electrodes and methods for fabricating ultrathin metal films as electrodes
CN105161502B (zh) * 2015-08-24 2018-09-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
KR102379192B1 (ko) * 2017-03-10 2022-03-29 삼성디스플레이 주식회사 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330047B1 (en) * 1997-07-28 2001-12-11 Sharp Kabushiki Kaisha Liquid crystal display device and method for fabricating the same
JP2004172150A (ja) * 2002-11-15 2004-06-17 Nec Kagoshima Ltd 積層構造配線の製造方法

Also Published As

Publication number Publication date
JP2006119564A (ja) 2006-05-11
CN1763617A (zh) 2006-04-26
TW200629530A (en) 2006-08-16
US20060086979A1 (en) 2006-04-27

Similar Documents

Publication Publication Date Title
KR100720095B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7608494B2 (en) Thin film transistor array panel and a method for manufacturing the same
US7649581B2 (en) Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same
KR100646792B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7450200B2 (en) Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
US20040263706A1 (en) Array substrate for LCD device having double-layered metal structure and manufacturing method thereof
US7528918B2 (en) Thin film transistor substrate of fringe field switching type and fabricating method thereof
JP2006119564A (ja) 金属配線とその製造方法、金属配線を具備したアレイ基板及びその製造方法、並びにアレイ基板を具備した表示パネル
US20040263708A1 (en) Array substrate for LCD device having metal-diffusion film and manufacturing method thereof
US7858412B2 (en) Thin-film transistor substrate and method of fabricating the same
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
CN1892373A (zh) 薄膜晶体管基板及其制造方法
KR20060081470A (ko) 박막트랜지스터 기판과 그 제조방법
US20100032760A1 (en) Thin-film transistor substrate and method of fabricating the same
US20030171003A1 (en) Low resistivity copper conductor line, liquid crystal display device having the same and method for forming the same
KR101235135B1 (ko) 금속 배선, 이의 제조 방법, 이를 구비한 표시 기판 및표시 기판의 제조 방법
CN109599363B (zh) 一种阵列基板及其制造方法
US20030117539A1 (en) Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same
US10720501B2 (en) Display substrate capable of decreasing defects and the method of the same
JP2006301560A (ja) 液晶表示装置とその製造方法
KR20060090352A (ko) 박막트랜지스터 기판과 그 제조방법
US20100136720A1 (en) Manufacturing method of pixel structure
KR20060088617A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20080045961A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100625030B1 (ko) 액정표시소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application