KR20060032167A - Gan-based semiconductor light emitting device - Google Patents

Gan-based semiconductor light emitting device Download PDF

Info

Publication number
KR20060032167A
KR20060032167A KR1020060019616A KR20060019616A KR20060032167A KR 20060032167 A KR20060032167 A KR 20060032167A KR 1020060019616 A KR1020060019616 A KR 1020060019616A KR 20060019616 A KR20060019616 A KR 20060019616A KR 20060032167 A KR20060032167 A KR 20060032167A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
gan
quantum efficiency
forming
Prior art date
Application number
KR1020060019616A
Other languages
Korean (ko)
Inventor
김극
전수근
김창태
Original Assignee
에피밸리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피밸리 주식회사 filed Critical 에피밸리 주식회사
Priority to KR1020060019616A priority Critical patent/KR20060032167A/en
Publication of KR20060032167A publication Critical patent/KR20060032167A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 질화갈륨계(Ⅲ 족 - N) 화합물 반도체 발광다이오드 소자에 있어서 , 표면격자를 형성하여 높은 외부 양자 효율을 가지는 LED에 관한 것이다. 일반적인 GaN를 기본으로 하는 Ⅲ 족-N 화합물 반도체 LED소자에 있어서 소자의 발광부위를 제외한 외부에 표면격자를 형성하여 내부에서 생성되는 광자가 소자의 외부로 방사하는 다양한 임계각을 형성하여 높은 외부양자 효율을 갖는 소자이다.The present invention relates to an LED having a high external quantum efficiency by forming a surface grid in a gallium nitride-based (Group III-N) compound semiconductor light emitting diode device. In group III-N compound semiconductor LED devices based on general GaN, surface grating is formed outside the light emitting part of the device to form various critical angles in which photons generated inside radiate to the outside of the device, thereby achieving high external quantum efficiency. It is an element having.

GaN, LED, Surface grating, 양자 효율, 표면격자, 발광다이오드 GaN, LED, Surface grating, Quantum efficiency, Surface lattice, Light emitting diode

Description

질화갈륨계 반도체 발광소자{GaN-based Semiconductor Light Emitting Device}GaN-based Semiconductor Light Emitting Device

제 1 도 기존의 일반적인 질화갈륨계 발광다이오드 소자의 단면도1 is a sectional view of a conventional gallium nitride-based light emitting diode device

제 2 도 높은 외부양자효율을 갖는 표면격자를 형성한 소자의 단면도2 is a cross-sectional view of a device forming a surface grid having a high external quantum efficiency

제 3 도 제2도의 평면도3 is a plan view of FIG. 2

제 4 도 표면격자를 통한 광자의 진행 궤적Figure 4. Progress trajectory of photons through surface lattice

제 5 도 제2도의 실시 예5 FIG. 2 Embodiment of FIG.

제 6 도 일반적인 소자와 본 발명에 의한 소자의 휘도 비교도표6 is a diagram comparing the luminance of a general device and the device according to the present invention.

〈 도면의 주요 부분에 대한 부호의 설명 〉<Description of the code | symbol about the principal part of drawing>

20 : 기판 30 : 버퍼층20: substrate 30: buffer layer

31: n-GaN31: n-GaN

32 : n-Al(x)Ga(y)In(z)N 33 : 활성층 -Al(x)Ga(y)In(z)N32: n-Al (x) Ga (y) In (z) N 33: active layer -Al (x) Ga (y) In (z) N

34 : p-Al(x)Ga(y)In(z)N 35 : p-GaN34: p-Al (x) Ga (y) In (z) N 35: p-GaN

51 : 투명 전류 확산용 전도막51: transparent current diffusion conductive film

52 : n형 본딩 pad 53 : p형 본딩 pad52: n-type bonding pad 53: p-type bonding pad

54 : 표면격자54: surface lattice

본 발명은 높은 외부 양자 효율을 위해 소자의 표면에 표면격자를 형성한 질화갈륨계 광소자에 관한 것이다. 일반적인 발광 소자를 구성하는 반도체는 외부 환경 (에폭시 혹은 공기층)에 비해 높은 굴절률을 가짐으로 해서 전자와 정공의 결합으로 인해 생기는 대다수의 광자는 소자 내부에 머물기 때문에, 외부 양자 효율은 그 소자가 가지는 구조적인 형태와 그 소자를 구성하는 물질들의 광적 특성에 따라 많은 영향을 받게 된다. 소자 내부에서 생성된 광자는 외부로 탈출하기 전에 박막, 기판, 전극 등을 여러 경로를 통해서 거치게 되는데 이에 따른 흡수는 외부 양자 효율을 감소시키게 된다. 특히 GaN를 기본으로 하는 질화갈륨계 화합물 반도체 광소자에 있어서는 P-GaN의 낮은 전도도 때문에, 효율적인 전류 확산을 위해서 상층의 대다수의 영역에 일정한 두께의 전도막을 형성하게 되는데, 이러한 전도막 의한 광자의 흡수는 외부 효율의 감소로 소자의 효율을 많이 저하 시키게 된다. 또한 소자구조의 결정 성장을 하는 기판이 없기 때문에 높은 격자 부정합에도 불구하고 사파이어 기판을 사용한다. 기판으로 사용되는 사파이어는 전기적인 절연체이기 때문에 n-GaN에 접촉전극을 소자의 뒷면에 형성이 불가능하여 소자의 한 부분을 n-GaN가 노출되도록 식각하여 전극을 형성한다. 이러한 소자제작기법으로 인해 소자의 형태를 변형하여 외부양자효율을 높이는데 많은 제약이 따른다.The present invention relates to a gallium nitride-based optical device that forms a surface grid on the surface of the device for high external quantum efficiency. Since the semiconductor constituting the general light emitting device has a higher refractive index than the external environment (epoxy or air layer), the majority of photons generated by the combination of electrons and holes stays inside the device, so that the external quantum efficiency is a structure of the device. Depending on the shape and the optical properties of the materials that make up the device is affected. Photons generated inside the device pass through the thin film, the substrate, the electrode, and the like through various paths before escaping to the outside, and the absorption reduces the external quantum efficiency. Particularly in GaN-based gallium nitride compound semiconductor optical devices, due to the low conductivity of P-GaN, a conductive film having a constant thickness is formed in the majority of the upper layer for efficient current diffusion. This reduces the efficiency of the device much by reducing the external efficiency. In addition, since there is no substrate for crystal growth of the device structure, a sapphire substrate is used despite the high lattice mismatch. Since sapphire used as a substrate is an electrical insulator, it is impossible to form a contact electrode on n-GaN on the back side of the device, so that one part of the device is etched to expose n-GaN to form an electrode. Due to such a device fabrication technique, there are many limitations in improving the external quantum efficiency by modifying the shape of the device.

기존 표면격자 형성에 관한 기술은 AlGalnAs, AlGalnP 등의 계열에서 많은 연구가 되었고 실제 많은 응용소자들이 상용화 되어 있다. 특히 AlGalnAs, AlGalnP 등의 계열의 소자를 형성하는 반도체박막의 굴절률(GaAs, n=3.5)이 광자가 반도체에서 탈출하는 공기(n=1), 혹은 에폭시(n=1.5) 보다 대단히 높아서 실제 탈출하는 광자는 아주 소량이다. 광자가 진행하는 각도에 따라서 탈출할 수 최대 임계각은 발광소자를 형성하는 물질의 굴절률에 밀접한 관계가 있다. 반도체에서 공기로 탈출하기 위한 최대 임계각은 그 관계식(θc = arcsin(1/n), θc : 최대임계각, n : 반도체의 굴절률)에 의해 결정된다. 수식에 의해 광자가 GaAs에서 공기 중으로 탈출하는 최대임계각은 16도 정도로 아주 작다. 이러한 광자가 탈출하는 최대임계각의 제한에 의해 실제 활성층에서 생성된 광자가 외부로 탈출하는 양은 2% 정도로 아주 작은 양이다. 이런 제약을 극복하고자 여러 기술들이 제안 되었고 그 중에 가장 효과적인 것으로 발광소자의 형태를 변형한다던지 혹은 표면에 표면격자들을 형성하여 외부양자 효율을 높이는 기술들이 가장 많이 연구되어 사용되어져 왔다. 이런 표면 격자들은 광자가 발생하는 활성층의 바로 윗부분 혹은 아래 부분에 습식 및 건식식각을 통해 형성하고, 이렇게 표면격자를 형성한 소자는 외부양자효율을 일반 소자보다 30%이상 증가한다고 알려져 있다[Heremans et al., "Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom", US patent : US6504180B1].Existing techniques for surface lattice formation have been studied in the series of AlGalnAs, AlGalnP, etc., and many application devices have been commercialized. In particular, the refractive index (GaAs, n = 3.5) of the semiconductor thin film forming the AlGalnAs, AlGalnP, etc. element is much higher than the air (n = 1) or epoxy (n = 1.5) that the photon escapes from the semiconductor. Photons are very small. The maximum critical angle that can escape according to the angle of photon propagation is closely related to the refractive index of the material forming the light emitting device. The maximum critical angle for escaping from the semiconductor into the air is determined by the relational equation (θc = arcsin (1 / n), θc: maximum critical angle, n: refractive index of the semiconductor). By the equation, the maximum critical angle at which photons escape from GaAs into the air is as small as 16 degrees. Due to the limitation of the maximum critical angle at which photons escape, the amount of photons generated in the active layer escapes to the outside is very small, about 2%. In order to overcome this limitation, various techniques have been proposed and the most effective among them has been the most researched and used techniques for improving the external quantum efficiency by modifying the shape of the light emitting device or forming the surface lattice on the surface. These surface gratings are formed by wet and dry etching in the upper part or the lower part of the active layer where photons are generated, and the device having the surface lattice is known to increase the external quantum efficiency by more than 30% [Heremans et. al., "Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom", US patent: US6504180B1.

또한 발광소자의 형태를 사다리꼴모양을 가진 육면체 구조로 제작하여 외부 양자효율을 높이는 기술도 사용되어져 왔다[Krames et al., LED having angled sides for increased side light extraction", US patent : US6570190B2].In addition, a technique for improving external quantum efficiency by fabricating a light emitting device in a trapezoidal shape has been used [Krames et al., LED having angled sides for increased side light extraction ", US patent: US6570190B2.

이러한 표면격자를 형성하여 외부양자 효율을 높이는 기술이 질화갈륨계 발광 소자에 적용되지 못한 이유로는 다음과 같다. 첫째, 사파이어 기판에서 뿐만 아니라 서로 다른 질화갈륨계 반도체(AIN, GaN, InN)들 서로가 높은 격자 부정합으로 인해 소자의 최상층을 형성하는 p-GaN를 성장함에 있어 두께에 많은 제약을 받는다. 두껍게 성장할수록 격자부정합으로 인한 결정의 결함이 두드러지게 되고, 또한 광자의 흡수 또한 커져서 두껍게 성장함이 용이하지 않다. 일반적으로 그 두께가 200nm가 넘지 않는다. 따라서 아주 얇은 박막에는 표면격자형성이 불가능하다. 둘째, 앞서 언급하였듯이 기판의 부재로 인해 사용되는 사파이어 기판이 절연체 이고 또한 결정의 결합에너지가 매우 높고 안정적인 물질이 때문에 표면격자형성이 매우 어렵다.The reason why such a surface lattice is formed to improve the external quantum efficiency is not applied to the gallium nitride-based light emitting device as follows. First, not only in the sapphire substrate but also in the growth of p-GaN forming the uppermost layer of the device due to the high lattice mismatch between different gallium nitride-based semiconductors (AIN, GaN, InN) are severely limited in thickness. As the thickness grows thicker, crystal defects due to lattice mismatch become more pronounced, and the absorption of photons also increases, making it difficult to grow thick. Generally, the thickness does not exceed 200 nm. Therefore, surface lattice formation is impossible for very thin films. Second, as mentioned above, the surface sapphire formation is very difficult because the sapphire substrate used because of the absence of the substrate is an insulator, and the binding energy of the crystal is very high and a stable material.

비록 질화갈륨계 화합물 반도가 투명하고 비교적 굴절률(GaN, n=2.5)이 낮아 광자가 탈출할 수 있는 최대 임계각(GaN, θc=24.6도)이 커서 비교적 광 특성이 우수하다고 알려져 있지만 실제 내부에서 소멸되는 광자가 70%이상이다.Although the gallium nitride compound peninsula is transparent and has a relatively low refractive index (GaN, n = 2.5), the maximum critical angle (GaN, θc = 24.6 degrees) through which photons can escape is known to be excellent in optical properties, but it actually disappears inside. More than 70% of the photons.

현재 질화갈륨계의 발광소자의 경우 외부양자효율을 높이는데 많은 기술들이 개발되어져 왔고, 가장 대표적인 기술들로는 플립칩 기술(US Patent : US6573537B1)과 질화갈륨계 발광소자를 형성하는 최상층인 p형 반도체층의 표면의 거칠기를 높이거나(US patent : US6441403B1), p형 반도체층 표면에 물결무늬를 형성하는 기술(US patent : US6420735B2)등이 있다.Currently, many technologies have been developed to increase external quantum efficiency of gallium nitride-based light emitting devices, and the most representative technologies include flip chip technology (US Patent: US6573537B1) and a p-type semiconductor layer, which is the top layer for forming gallium nitride-based light emitting devices. Surface roughness (US patent: US6441403B1), or a technique for forming a wave pattern on the surface of the p-type semiconductor layer (US patent: US6420735B2).

본 발명에서는 일반적으로 질화갈륨계 발광 소자에서 발광되는 부위를 제외 한 외부에 n형 반도체 접촉전극을 형성하기위한 건식식각을 할 때 동시에 표면격자를 형성하여 높은 외부 양자 효율을 확보하고자 한다.In the present invention, in general, when performing dry etching for forming an n-type semiconductor contact electrode on the outside except for a light emitting portion of a gallium nitride-based light emitting device, a surface grid is simultaneously formed to secure high external quantum efficiency.

현재 발광다이오드 소자로 생산되고 있는 칩의 보편적인 형태가 제1도이다. 기판으로 사용되어지는 사파이어가 절연체 이므로 제1도에서처럼 표면에 p, n형 금속접촉을 형성하여 제작한다. 발광부위에 얇은 투명전극(51)을 통해 빛이 발광되는 구조이다. 이러한 구조에서는 형태의 변경이 어렵고, 또한 최상층이 얇은 p형(35) 반도체로 이루어져 있어 표면에 표면격자를 형성하기가 매우 까다롭다. 비교적 두꺼운(＞1um) 최상층의 p-GaN(35) 층을 형성하면 표면격자의 형성이 용이하나 현재의 성장기술로는 양질(良質)의 결정성을 갖는 두꺼운 p형을 성장하기가 불가능하고, 두껍게 성장했을때 저항의 증가로 소모 전력이 커 질 뿐만 아니라 활성 층에서 발생한 광자가 p형 반도체 층에서 흡수 또한 커져서 오히려 소자의 휘도가 감소하게 된다. 이러한 제약으로 인해 발광부인 활성층(33)의 위 표면인 p-GaN(35)층에 표면격자를 형성하는 것이 현재 기술로는 불가능하다.1 is a general form of a chip currently being produced as a light emitting diode device. Since sapphire used as a substrate is an insulator, it is manufactured by forming p and n-type metal contacts on the surface as shown in FIG. Light is emitted through the thin transparent electrode 51 at the light emitting portion. In such a structure, it is difficult to change the shape, and since the top layer is made of a thin p-type 35 semiconductor, it is very difficult to form a surface grid on the surface. Forming a relatively thick (> 1um) uppermost p-GaN (35) layer facilitates the formation of surface lattice, but current growth techniques make it impossible to grow thick p-types with good crystallinity. When grown thicker, not only the power consumption increases due to the increase of resistance, but also the photon generated in the active layer is also absorbed in the p-type semiconductor layer, thereby reducing the luminance of the device. Due to this limitation, it is impossible to form a surface grid on the p-GaN 35 layer, which is the upper surface of the active layer 33, which is a light emitting part.

제 2 도에 예시되어 있는 것과 같이 외부양자효율 증가를 위해 소자표면에 표면격자가 형성되어 있는, 본 발명에 따른 반도체 LED 소자의 특징은, Ⅲ 족 - N 계열 화합물 반도체 LED 소자에 있어서, 기판(20) 위에 적절한 버퍼층(30), 하층의 n-Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(32), Al(x)Ga(y)In(z)N(0≤x≤1, 0≤y≤1, 0≤z≤1) 활성층(33), p-Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층(34), 고농도의 n 또는 p 도핑된 Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤ z≤1) 층이나 이물질들로 이루어진 초격자 구조층(34)층을 구비한 화합물 반도체 발광 디바이스에 있어서, 최상층에 접하여 발광부 전면에 p형 접촉을 얇은 투명 전극으로 형성하고, p 층(35), 활성층(33) 및 하층의 n층(31)의 일부를 제거하여 노출된 n형 Al(x)Ga(y)In(z)N 층(32)에 접하여 n-ohmic 금속(52)을 형성하고, p형의 아주 얇은 투명전극(51) 상에 p-형 본딩 pad(53)를 형성한 후에 chip 표면의 전부 또는 일부에 절연성 보호막을 형성한다.As illustrated in FIG. 2, the semiconductor LED device according to the present invention, which has a surface lattice formed on the surface of the device for increasing external quantum efficiency, is characterized in that, in a group III-N series compound semiconductor LED device, a substrate ( 20, an appropriate buffer layer 30, an underlying n-Al (x) Ga (y) In (z) N (0≤x≤1, 0≤y≤1, 0≤z≤1) layer 32, Al (x) Ga (y) In (z) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) active layer 33, p-Al (x) Ga (y) In (z ) N (0≤x≤1, 0≤y≤1, 0≤z≤1) layer 34, high concentration of n or p doped Al (x) Ga (y) In (z) N (0≤x 1. A compound semiconductor light emitting device comprising a layer of superlattice structure layer 34 made of ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) or foreign matters, wherein a p-type contact is made in front of the light emitting part in contact with the uppermost layer. The n-type Al (x) Ga (y) In (z) N layer 32 exposed by removing a portion of the p layer 35, the active layer 33 and the lower n layer 31 formed from a thin transparent electrode. ) Forms n-ohmic metals 52 in contact with After forming the p-type bonding pad 53 on the transparent electrode 51, an insulating protective film is formed on all or part of the chip surface.

본 발명은 발광 부를 제외한 소자의 외부에 표면격자를 형성한 것을 특징으로 하고 있다. 비록 광자가 생성되는 활성층(33)의 위 혹은 아래 부분에 형성이 되지 않더라도 외부 양자효율은 증대한다. 소자 내부에서 각 결정층, 반도체와 공기와 접촉되는 계면에서 광자가 탈출할 수 있는 최대 임계각 보다 입사각이 큰 광자들은 반사되고 이렇게 반사되어진 광자들은 계면에서의 반복된 반사로 인해 소멸되어진다. 제4도에서 보이는 것처럼 계면 혹은 표면에서 반사되어 소멸되어지는 광자들이 표면격자를 형성하면 표면격자에 입사된 광자들이 반도체와 공기사이의 계면에서 새로운 입사각을 가지게 되고 반도체 외부로 탈출 할 수 있게 된다. 소자전체에서 표면격자가 비록 작은 부분을 차지하고 있을 지라도 소자내부에서 반사만 반복하게 되어 소멸되는 광자가 발광부(51) 외부의 표면격자(54)를 만날 확률은 매우 높게 된다.The present invention is characterized in that a surface grid is formed on the outside of the device except for the light emitting portion. Although the photon is not formed above or below the active layer 33 where the photons are generated, the external quantum efficiency is increased. Within the device, photons with an incident angle greater than the maximum critical angle at which photons can escape at the interface between each crystal layer, semiconductor and air are reflected, and the reflected photons are extinguished by repeated reflection at the interface. As shown in FIG. 4, when photons reflecting and extinguished at the interface or surface form a surface grating, photons incident on the surface grating have a new angle of incidence at the interface between the semiconductor and the air and can escape to the outside of the semiconductor. Although the surface lattice occupies a small portion in the entire device, only the reflection inside the device is repeated, and thus the probability that photons that are extinguished meet the surface lattice 54 outside the light emitting unit 51 is very high.

표면격자에 의해서만 소자내부에서 소멸되는 광자들이 소자외부로 탈출하는 순수한 양은 표면격자를 형성하는 면적, 표면격자의 모양, 표면격자의 크기, 밀도 등에 밀접한 관련이 있다. 표면격자를 구성하는 부분의 면적이 크면 클수록 내부에 서 소멸되는 광자들의 탈출 가능성이 더욱 높아지지만 소자크기의 제한으로 인해 표면격자를 형성할 수 있는 부분의 크기가 제약을 받는다. 표면격자 각각의 크기는 소자에서 발생하는 중심파장의 1/4배 보다 크기만 하면 되고, 밀도는 클수록 탈출하는 광자가 많아지며, 표면격자의 모양은 육각, 사각, 삼각 원 등의 다양한 형태가 가능할 뿐만 아니라 그 중 2개 혹은 2개 이상의 모양의 혼합도 가능하다. 각 표면격자의 크기 또한 임의의 크기를 가지는 것 또한 가능하다.The net amount of photons dissipated inside the device only by the surface lattice escapes to the outside of the device is closely related to the area forming the surface lattice, the shape of the surface lattice, the size and density of the surface lattice. The larger the area of the surface lattices, the higher the probability of photons that disappear within the surface. However, the size of the surface lattices can be limited due to the limited device size. The size of each surface grating needs to be larger than 1/4 times the center wavelength generated in the device, and the larger the density, the more photons are escaped, and the shape of the surface grating can be various shapes such as hexagon, square, and triangular circle. It is also possible to mix two or more shapes. It is also possible for each surface lattice to have any size.

본 발명에서는 표면격자의 밀도를 공정의 한계인 미세선폭의 제한(＞2um) 내에서 최대로 하기 위해 육각모양을 사용하였고 각 표면격자의 표면적은 1.5um ∼ 4 u㎡, 높이는 0.5um ~ 1.5um 이다. 표면격자를 형성한 부분은 소자 발광부(51) n-pad metal(52)부분을 제외한 테두리에 넓이가 50um 정도로 형성하였다. 소자 전체 면적에 비해 표면격자가 차지하는 넓이의 비는 27% 정도 이다.In the present invention, the hexagonal shape is used to maximize the density of the surface lattice within the limit of the fine line width (> 2um), which is the limit of the process, and the surface area of each surface lattice is 1.5um to 4 u㎡, and the height is 0.5um to 1.5um. to be. The surface lattice was formed on the edge except for the n-pad metal 52 of the device light emitting part 51 and the width was about 50 um. The ratio of the area of the surface lattice to the total area of the device is about 27%.

일반적으로 소자 제작을 위해서 최상층인 p형층(35), 활성층(33) 및 n형 층의 일부를 제거하고 n형 반도체에 전극인 금속 접촉을 하는데 이렇게 여러 층을 제거하는 방법으로 건식식각법을 사용한다. 본 발명에서는 표면격자를 형성하는 부분이 발광부(51)를 제외한 부분에 형성하므로 건식 식각법으로 p형 층(35)에서 n형 층(31) 일부까지 식각할 때 동시에 형성 될 수 있도록 하였다. 식각을 위한 사진공정 마스크에 제3도에서처럼 표면격자의 모양을 배치하고자 하는 위치에 삽입하여 공정한다. 이렇게 소자 공정에서 피할 수 없는 식각공정에서 동시에 형성할 수 있게 함으로서 별도의 사진공정 마스크의 제작이 필요 없고, 또한 추가적인 표면격자 형성공정이 필요 없으므로 일반소자에 비해 추가적인 공정시간이 소요되지 않는다 는 두 가지 장점이 있다. 무엇 보다 가장 큰 장점은, 소자의 표면적을 효율적으로 사용한다는 데에 있다. 기존 소자의 공정에서 공정이 완료된 후 소자의 페키지를 위해 각각의 소자를 분리하는 절단공정을 하게 되는데, 이런 절단공정을 위해 소자간의 사이를 40um ∼ 60um 정도 여유를 두게 되는데, 이러한 여유공간은 아무런 용도가 없는 단지 공정여유를 위한 공간이다, 이러한 공정여유를 위한 공간에 표면격자를 형성함으로서 외부양자효율을 높일 수 있다는 것이다.Generally, a part of the uppermost p-type layer 35, the active layer 33, and the n-type layer is removed and a metal contact, which is an electrode, is contacted to the n-type semiconductor. do. In the present invention, since the portion forming the surface lattice is formed in the portion except for the light emitting portion 51, it can be formed at the same time when etching from the p-type layer 35 to a portion of the n-type layer 31 by the dry etching method. The process is performed by inserting the shape of the surface lattice in the position to be placed in the photo process mask for etching as shown in FIG. As it can be formed at the same time in the etching process, which is inevitable in the device process, there is no need to manufacture a separate photo mask, and additional surface lattice formation process is not necessary, so it does not require additional processing time compared to general devices. There is an advantage. Most importantly, the surface area of the device is used efficiently. After the process is completed in the existing process of the device is a cutting process to separate each device for the package of the device, for such a cutting process there is a margin of 40um ~ 60um between the devices, such a free space is no use This is just a space for process margins, and the external quantum efficiency can be increased by forming a surface grid in the space for such process margins.

제 5도에서 보이는 것처럼 표면격자를 형성하는데 있어서 별도의 공정을 통해 n형(31)의 일부분에서만 표면격자를 형성하는 것도 가능하지만 추가적인 공정이 필요하다는 단점이 있다. 추가적인 공정은 n형 전극형성을 위한 건식식각 공정 이후에 n형 반도체층(31)에 다시 건식식각을 통해 표면격자를 형성하는 것이다.As shown in FIG. 5, it is possible to form the surface lattice only in a portion of the n-type 31 through a separate process in forming the surface lattice, but it requires a further process. An additional process is to form a surface lattice through dry etching on the n-type semiconductor layer 31 after the dry etching process for forming the n-type electrode.

제 6 도는 일반적인 소자와 본 발명을 통해 제작된 소자의, 소자에 인가된 전류에 대한 소자의 휘도를 비교한 도표다. 이 그림을 통해서 알 수 있듯이 소자 제작시 일반적인 소자에 비해, 표면격자를 형성한 소자의 경우, 형성된 표면격자의 그 크기 및 모양에 따라 조금의 차이는 있지만, 평균 10∼15 정도의 휘도증가율을 보인다. 더욱 높은 외부 양자효율을 얻기 위해서 표면격자를 형성하는 영역을 증가하면 가능하지만 발광부의 크기를 증가하는 것 보다 파워의 증가가 적어서 그 실효가 미미하다. 따라서 실재 제작하는 소자와 그 크기가 동일하면서 높은 외부 양자 효율을 갖는 것이 무엇보다 중요하다 하겠다.6 is a chart comparing the luminance of the device with respect to the current applied to the device of the general device and the device manufactured according to the present invention. As can be seen from this figure, in the case of device fabrication, a device having a surface lattice shows a brightness increase of 10 to 15 on average, although there are some differences depending on the size and shape of the formed surface lattice. . In order to obtain a higher external quantum efficiency, it is possible to increase the area forming the surface lattice, but the increase in power is smaller than the increase in the size of the light emitting portion, and its effectiveness is insignificant. Therefore, it is important to have a high external quantum efficiency while having the same size as the actual device manufactured.

일반적인 GaN를 기본으로 하는 Ⅲ 족-N 화합물 반도체 LED소자에 있어서, 제 2도에서 보이는 것처럼 소자간의 절단을 위해서는 절단공정의 여유를 위해 반드시 충분한 여유 공간을 두게 되는데 이러 여유 공간에 표면격자를 형성하여 기존 소자와 그 크기가 동일하고, n형 전극을 형성하기 위해 피해 갈수 없는 식각공정에서 동시에 구현되어 기존 발광소자 제작과 공정순서 혹은 방법의 변화가 전혀 없이 똑같은 공정 및 소자 크기에서, 단지 전극형성을 위한 사진공정에 사용되는 마스크에 형성하고자 하는 표면격자의 모양만 삽입하여 일반적인 소자에 대비 휘도를 10∼15 를 증가시킬 수 있다.In the general GaN-based group III-N compound semiconductor LED device, as shown in FIG. 2, sufficient space is necessary for the cutting process for cutting between the devices. Thus, a surface grid is formed in the free space. It is the same size as the existing device, and is simultaneously implemented in the etching process that cannot be avoided to form the n-type electrode, so that only electrode formation is performed at the same process and device size without any change in the fabrication process order or method. By inserting only the shape of the surface lattice to be formed in the mask used in the photo process for the purpose can increase the brightness 10 to 15 compared to the general device.

Claims (1)

기판 위에 적절한 버퍼층, 하층의 n-Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1) 층, Al(x)Ga(y)In(z)N(0≤x≤1, 0≤y≤1, 0≤x≤1) 활성층, p-Al(x)Ga(y)In(z)N (0≤x≤1, 0≤y≤1, 0≤z≤1)층의 적층 구조를 구비한 화합물 반도체 발광 디바이스에 있어서, 최상층에 접하여 전면 또는 일부에 제 1 전극을 형성하고, 상기 p 층, 활성층 및 하층의 n 층의 일부를 제거하여 노출된 n형 Al(x)Ga(y)In(z)N 층에 접하여 n-ohmic 금속으로 제 2 전극을 형성하고, 발광부를 제외한 칩의 발광부 가장자리에 상기 p 층, 활성층 및 하층의 n 층의 일부를 부분적으로 제거하여 격자를 구성하고, 제 1 전극상에 본딩 pad를 형성한 후에 chip 표면의 전부 또는 일부에 절연성 보호막을 형성하는 화합물 반도체 소자.A suitable buffer layer over the substrate, an n-Al (x) Ga (y) In (z) N (0≤x≤1, 0≤y≤1, 0≤z≤1) layer, Al (x) Ga (y) underneath ) In (z) N (0≤x≤1, 0≤y≤1, 0≤x≤1) active layer, p-Al (x) Ga (y) In (z) N (0≤x≤1, 0 In a compound semiconductor light emitting device having a laminated structure of ≤ y ≤ 1, 0 ≤ z ≤ 1) layer, a first electrode is formed on the entire surface or part in contact with the uppermost layer, and the n layer of the p layer, the active layer and the lower layer The second electrode is made of n-ohmic metal in contact with the exposed n-type Al (x) Ga (y) In (z) N layer by removing a portion, and the p layer and the active layer are formed at the edge of the light emitting portion of the chip except for the light emitting portion. And forming a lattice by partially removing a portion of the lower n layer, and forming an insulating protective film on all or part of the surface of the chip after forming a bonding pad on the first electrode.
KR1020060019616A 2006-02-28 2006-02-28 Gan-based semiconductor light emitting device KR20060032167A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060019616A KR20060032167A (en) 2006-02-28 2006-02-28 Gan-based semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060019616A KR20060032167A (en) 2006-02-28 2006-02-28 Gan-based semiconductor light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20030045059A Division KR100601144B1 (en) 2003-07-03 2003-07-03 GaN-based Semiconductor Light Emitting Device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020090057324A Division KR20090080929A (en) 2009-06-26 2009-06-26 GaN-based Semiconductor Light Emitting Device

Publications (1)

Publication Number Publication Date
KR20060032167A true KR20060032167A (en) 2006-04-14

Family

ID=37141621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060019616A KR20060032167A (en) 2006-02-28 2006-02-28 Gan-based semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR20060032167A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188506B2 (en) 2008-09-30 2012-05-29 Lg Innotek Co., Ltd. Semiconductor light emitting device
US8269250B2 (en) 2009-02-16 2012-09-18 Lg Innotek Co., Ltd. Semiconductor light emitting device
CN105552176A (en) * 2015-12-24 2016-05-04 安徽三安光电有限公司 Preparation method for epitaxial structure provided with electron blocking layer and hole adjustment layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188506B2 (en) 2008-09-30 2012-05-29 Lg Innotek Co., Ltd. Semiconductor light emitting device
US8319249B2 (en) 2008-09-30 2012-11-27 Lg Innotek Co., Ltd. Semiconductor light emitting device
US8952414B2 (en) 2008-09-30 2015-02-10 Lg Innotek Co., Ltd. Semiconductor light emitting device
US8269250B2 (en) 2009-02-16 2012-09-18 Lg Innotek Co., Ltd. Semiconductor light emitting device
CN105552176A (en) * 2015-12-24 2016-05-04 安徽三安光电有限公司 Preparation method for epitaxial structure provided with electron blocking layer and hole adjustment layer

Similar Documents

Publication Publication Date Title
US7732822B2 (en) Light emitting device and method of manufacturing the same
JP4824293B2 (en) Photonic crystal light emitting device
US7436001B2 (en) Vertical GaN-based LED and method of manufacturing the same
CN103828073B (en) Light emitting diode and the method manufacturing this light emitting diode
KR101280400B1 (en) Optoelectronic device and the manufacturing method thereof
US7129528B2 (en) Electromagnetic radiation emitting semiconductor chip and procedure for its production
US8410506B2 (en) High efficiency light emitting diode
KR100867529B1 (en) Vertical light emitting device
KR20090049065A (en) Improvements in external light efficiency of light emitting diodes
RU2231171C1 (en) Light-emitting diode
WO2010050501A1 (en) Semiconductor light-emitting element, manufacturing method, and light-emitting device
KR101274651B1 (en) Light emitting diode and method for fabricating the same
JP2008159894A (en) Light emitting element and illuminator
KR20110043282A (en) Light emitting device and method for fabricating the same
KR20060032167A (en) Gan-based semiconductor light emitting device
KR100650996B1 (en) A nitride semiconductor light emitting diode comprising a surface portion having a fine protrusion formed thereon and a method of manufacturing the same
KR100601144B1 (en) GaN-based Semiconductor Light Emitting Device
JP4258191B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
KR100604562B1 (en) Light emitting diode and fabricating method thereof
KR100452749B1 (en) III-Nitride compound semiconductor light emitting device with fine and high density surface gratings
TWI786276B (en) Manufacturing method of light-emitting device
KR100691123B1 (en) Method for fabricating light emitting diode of vertical electrode type
KR20090080929A (en) GaN-based Semiconductor Light Emitting Device
KR101156118B1 (en) Vertical LED having ODR layer and manufacturing methode of thesame
KR101179700B1 (en) Semiconductor light emitting device having patterned semiconductor layer and manufacturing method of the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090527

Effective date: 20101029

Free format text: TRIAL NUMBER: 2009101004754; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090527

Effective date: 20101029

S901 Examination by remand of revocation
E902 Notification of reason for refusal
S601 Decision to reject again after remand of revocation