KR20060031476A - 커넥터/디지털 직렬 버스 인터페이스 장치 및 이를구비하는 표시 장치의 제어 장치 및 집적 회로 칩 - Google Patents
커넥터/디지털 직렬 버스 인터페이스 장치 및 이를구비하는 표시 장치의 제어 장치 및 집적 회로 칩 Download PDFInfo
- Publication number
- KR20060031476A KR20060031476A KR1020040080530A KR20040080530A KR20060031476A KR 20060031476 A KR20060031476 A KR 20060031476A KR 1020040080530 A KR1020040080530 A KR 1020040080530A KR 20040080530 A KR20040080530 A KR 20040080530A KR 20060031476 A KR20060031476 A KR 20060031476A
- Authority
- KR
- South Korea
- Prior art keywords
- pin
- line
- connector
- serial bus
- signal input
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
커넥터/디지털 직렬 버스 인터페이스 장치 및 이를 구비하는 표시 장치의 제어 장치 및 집적 회로 칩이 개시되어 있다. 커넥터/디지털 직렬 버스 인터페이스 장치는 커넥터에 노커넥션 핀이 하나 존재하거나 존재하지 않더라도 그라운드 핀만을 이용하여 디지털 직렬 버스의 사용이 가능하도록 하며, 표시 장치의 제어 장치는 커넥터/디지털 직렬 버스 인터페이스 장치를 구비하고 라이트 프로텍션 핀이 설치된 모듈들의 사용을 위한 반전부를 구비한다. 집적 회로 칩은 상기 커넥터/디지털 직렬 버스 인터페이스 장치 및 반전부를 자체 내장하는 형태로 구성된다.
Description
도 1은 통상적인 17인치 디스플레이 패널 표준화 워킹 그룹 30핀 커넥터의 핀 할당을 나타내는 회로도이다.
도 2는 본 발명의 바람직한 제 1 실시예에 따른 커넥터/디지털 직렬 버스 인터페이스 장치의 구성 및 표시 장치의 제어 장치를 설명하기 위한 회로도이다.
도 3은 도 2에 도시된 커넥터/디지털 직렬 버스 인터페이스 장치가 외부와의 연동이 없을 경우의 동작을 설명하기 위한 개념도이다.
도 4는 도 2에 도시된 커넥터/디지털 직렬 버스 인터페이스 장치가 외부와 연동될 때의 동작을 설명하기 위한 개념도이다.
도 5는 본 발명의 바람직한 제 2 실시예에 따른 커넥터/디지털 직렬 버스 인터페이스 장치의 구성 및 표시 장치의 제어 장치를 설명하기 위한 회로도이다.
도 6은 도 5에 도시된 커넥터/디지털 직렬 버스 인터페이스 장치가 외부와의 연동이 없을 경우의 동작을 설명하기 위한 개념도이다.
도 7은 도 5에 도시된 커넥터/디지털 직렬 버스 인터페이스 장치가 외부와 연동될 때의 동작을 설명하기 위한 개념도이다.
도 8은 본 발명의 바람직한 제 3 실시예에 따른 표시 장치의 제어 장치의 구성을 도시하는 회로도이다.
도 9는 본 발명의 바람직한 제 4 실시예에 따른 표시 장치의 제어 장치의 구성을 도시하는 회로도이다.
도 10은 본 발명의 바람직한 제 5 실시예에 따른 IC 칩의 구성을 나타내는 회로도이다.
도 11은 본 발명의 바람직한 제 6 실시예에 따른 IC 칩의 구성을 나타내는 회로도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 표시 장치의 제어 장치 110 : 커넥터
111 : 제 1 그라운드 핀 113 : 제 2 그라운드 핀
115 : 제 3 그라운드 핀 120 : 디지털 직렬 버스
121 : 직렬 데이터 라인 122 : 직렬 클록 라인
124 : 풀업 저항 130 : 타이밍 컨트롤러
140 : 이이피롬 150 : 디지털 변수 레지스터
160 : 커넥터/디지털 직렬 버스 인터페이스 장치
161 : 노커넥션 핀 연결부 162 : 그라운드 핀 연결부
163 : 모스 트랜지스터
본 발명은 커넥터/디지털 직렬 버스 인터페이스 장치 및 이를 구비하는 표시 장치의 제어 장치 및 집적 회로 칩에 관한 것이다.
최근 들어, 모니터, 노트북, 티브이 및 이동 통신 단말기 등의 경량화 및 박형화 추세에 따라 표시 장치도 경량화 및 박형화가 요구되고 있으며, 이러한 요구의 충족을 위해 기존의 음극선관 대신 다양한 플랫 패널 표시 장치(Flat Panel Display)의 개발 및 대중화가 급속히 이루어지고 있다.
액정 표시 장치(LCD : Liquid Crystal Display)는 이러한 플랫 패널 표시 장치의 하나로서, 두 기판 사이에 유전율 이방성(Dielectric Anisotropy)을 갖는 액정물질을 주입하여 전계를 인가하고, 그 전계의 세기를 조절함으로써 기판에 투과되는 빛의 양을 제어하여 원하는 화상을 표시하는 장치이다.
통상, 액정 표시 장치는 액정 패널의 구동 시에 각종 제어 신호의 인가 및 설정 정보를 저장하기 위한 다수의 모듈들, 예컨대 타이밍 컨트롤러(T-Con : Timing Controller, 이하 T-Con으로 약칭), 이이피롬(EEPROM : Electrically Erasable Programmable Read-Only Memory, 이하 EEPROM으로 약칭), 디지털 변수 레지스터(DVR : Digital Variable Resistor, 이하 DVR로 약칭) 등을 집적회로(IC : Integrated Circuit, 이하 IC로 약칭) 칩의 형태로 인쇄회로기판(PCB : Printed Circuit Board)에 구비하며, 이러한 모듈들은 버스(Bus)를 통하여 상호 연동됨으로써 신호를 교환한다.
이때, 상기 버스는 아이투씨(I2C : Inter IC, 이하 I2C로 약칭) 버스가 가장 효율적인데, I2C 버스는 모듈들간의 통신 링크를 제공하는 양방향 디지털 직렬 버스로서, 직렬 데이터(SDA : Serial DAta, 이하 SDA)과 직렬 클록(SCL : Serial CLock, 이하 SCL)을 전송하는 두 개의 라인만으로 데이터 통신이 가능하여, 현재 내장 칩들의 통신을 위한 사실상의 표준 솔루션으로 인식되고 있다.
한편, 액정 표시 장치는 외부의 호스트 시스템 또는 제어 시스템 등의 외부 시스템과의 각종 데이터 입력 및 출력 인터페이스를 위해서 커넥터를 구비하며, 이 커넥터는 외부에서 액정 표시 장치로 화상 표시와 관련된 각종 데이터 신호 및 제어 신호를 전송할 수 있도록 하는 매개체가 된다.
통상, 상기 커넥터는 최소한의 핀으로 인터페이스 기능을 수행하도록 함으로써 디지털 인터페이스를 간략화하는 것이 효율적이므로, 2003년에 합의된 17인치 디스플레이 패널의 에스엑스지에이(SXGA : Super Extended Graphics Array, 이하 SXGA로 약칭)에 대한 패널 표준화 워킹 그룹(PSWG : Panel Standardization Working Group, 이하 PSWG로 약칭)에 따르면 커넥터의 핀 수가 30개로 표준화되어 있다.
도 1은 통상적인 17인치 디스플레이 패널의 PSWG 30핀 커넥터의 핀 할당을 나타내는 회로도로서, 도시된 바와 같이, 커넥터(30)는 30개의 핀을 구비하며, 1번 핀부터 24번 핀까지는 외부 시스템(10)으로부터 데이터 또는 클록 신호를 입력받아 내부 장치(20)로 전달하기 위한 데이터 입력 핀 또는 클록 입력 핀으로 다수 개가 할당된다.
이를 더 구체적으로 살펴보면, 1번 핀, 2번 핀, 3번 핀, 4번 핀, 5번 핀, 6번 핀, 10번 핀 및 11번 핀은 데이터를 입력받기 위한 데이터 입력 핀인 RXO0-, RXO0+, RXO1-, RXO1+, RXO2-, RXO2+, RXO3- 및 RXO3+핀으로 각각 할당된다. 또한, 7번 핀은 그라운드(Ground, 이하 GND로 약칭) 핀으로, 8번 핀과 9번 핀은 클록을 입력받기 위한 클록 입력 핀인 RXOC- 및 RXOC+로 할당된다. 또한, 12번 핀, 13번 핀, 15번 핀, 16번 핀, 18번 핀, 19번 핀, 22번 핀 및 23번 핀은 데이터 입력 핀인 RXE0-, RXE0+, RXE1-, RXE1+, RXE2-, RXE2+, RXE3- 및 RXE3+핀으로 각각 할당되며, 14번 핀, 17번 핀 및 24번 핀은 GND 핀으로, 20번 핀 및 21번 핀은 클록 입력 핀인 RXEC- 및 RXEC+로 할당된다.
이때, 상기 RXO 또는 RXE의 "RX"는 "Receiver" 의미하는 약자이며, "O"는 "Odd", "E"는 "Even"의 약자로서, 수신 대역폭(Bandwidth)을 향상시킬 수 있는 듀얼(Dual) 방식으로 데이터를 수신하기 위하여 핀을 RXO와 RXE의 나누어 할당하는 것이다.
한편, 25번 핀부터 27번 핀까지는 여분의 기능을 위해서 GND 핀 두 개와 노커넥션(NC : No Connection, 이하 NC로 약칭) 핀 하나로 할당되며, 28번 핀부터 30번 핀까지는 기준 전압(이하, VDD로 약칭) 핀으로 할당된다. 이때, NC 핀은 기존에 세 개의 핀이 할당되었으나, 핀 수의 최소화 추세에 따라 26번 핀에만 할당된 것이다.
그런데, 이와 같이 커넥터(30)의 핀 수를 최소화함으로써 디지털 인터페이스를 간략화 한 경우 실지로는 특정 기능을 사용하기 위한 핀이 없어져 버리는 경우 가 발생할 수 있다. 특히, 앞서 설명한 17인치 PSWG 30핀 커넥터(30)에서처럼 NC 핀이 하나만 할당되어 있으면, 앞서 언급한 I2C 버스의 사용에 다음과 같은 심각한 문제점이 발생한다.
I2C 버스를 사용하기 위해서는 SDA 라인과 SCL 라인이 필요하고, 그 두 라인은 외부 시스템과 연동되지 않을 때는 풀업(Pull-up) 저항에 의하여 하이 레벨(High Level) 즉, 액티브 레벨(Active Level)의 상태로 세팅되어 독립적으로 동작하여야 한다. 따라서, SDA 라인과 SCL라인은 모두 NC 핀에 연결되어야 동작이 가능하다.
그런데, 앞서 설명한 바와 같이 커넥터(30)에는 NC 핀이 26번 핀 하나밖에 존재하지 않기 때문에, SDA 라인과 SCL 라인 중 어느 하나를 NC 핀에 연결하고 다른 하나의 라인은 GND 핀 즉, 25번 핀 또는 27 번 핀 중 어느 하나의 핀에 연결하거나 단절시켜야 한다.
그러나, 상기 다른 하나의 라인을 GND 핀에 연결하는 경우 GND 핀에 연결된 라인이 접지되어 버리므로 독립적인 동작이 불가능하며, 상기 다른 하나의 라인을 단절시키는 경우에는 내부적으로 독립적인 동작은 가능하나 외부의 I2C 버스와의 교신 자체가 단절되므로 외부 시스템(10)과의 연동이 불가능해지는 문제점이 있다.
따라서, 종래에는 커넥터 상에 두 개 이상의 NC 핀이 확보되지 않고서는 디지털 직렬 버스인 I2C 버스를 외부와의 연동 가능성을 유지한 채로 사용하는 것이 불가능하므로, 커넥터의 핀의 간략화에 완벽히 대처하기 어려운 문제점이 존재하였다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 커넥터의 NC 핀이 하나이거나 NC 핀이 존재하지 않더라도 GND 핀을 이용하여 디지털 직렬 버스를 사용할 수 있도록 하는 커넥터/디지털 직렬 버스 인터페이스 장치를 제공하는데 본 발명의 제 1 목적이 있다.
또한, 이러한 커넥터/디지털 직렬 버스 인터페이스 장치를 구비함으로써 최소화된 커넥터 핀으로도 외부와의 연동성을 유지하면서 내부 모듈들을 디지털 직렬 버스를 통해서 상호 연동시킬 수 있는 표시 장치의 제어 장치를 제공하는데 본 발명의 제 2 목적이 있다.
또한, 커넥터/디지털 직렬 버스 인터페이스 장치를 내장함으로써, NC 핀의 수에 구애받지 않고 GND 핀을 통해서 I2C 버스에 연동 가능한 IC 칩을 제공하는데 본 발명의 제 3 목적이 있다.
이러한 제 1 목적을 달성하기 위한 본 발명에 따른 커넥터/디지털 직렬 버스 인터페이스 장치는, 커넥터에 두 개의 GND 핀 즉, 제 1 GND 핀과 제 2 GND 핀 및 NC 핀이 할당되었을 경우, 커넥터의 NC 핀과 디지털 직렬 버스의 제 1 라인을 연결하는 NC 핀 연결부; 및 커넥터의 제 1 GND 핀으로부터 입력되는 비액티브 레벨(Non-Active Level) 또는 액티브 레벨(Active Level)신호에 응답하여 제 2 GND 핀 및 디지털 직렬 버스의 제 2 라인을 차단 또는 연결하는 GND 핀 연결부로 구성된다.
또한, 커넥터에 세 개의 GND 핀 즉, 제 1 GND 핀, 제 2 GND 핀 및 제 3 GND 핀이 할당된 경우, 커넥터의 제 1 GND 핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨 신호에 응답하여 커넥터의 제 2 GND 핀과 디지털 직렬 버스의 제 1 라인을 차단 또는 연결하는 제 2 GND 핀 연결부; 및 제 1 GND 핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨 신호에 응답하여 커넥터의 제 3 GND 핀과 디지털 직렬 버스의 제 2 라인을 차단 또는 연결하는 제 3 GND 핀 연결부로 구성된다.
이때, 상기 디지털 직렬 버스는 I2C 버스이며, 제 1 라인은 디지털 직렬 버스의 SDA 전송하기 위한 SDA 라인, 제 2 라인은 SCL을 전송하기 위한 SCL 라인을 의미하나, 제 1 라인을 SCL 라인, 제 2 라인을 SDA 라인으로 설정하여도 된다.
한편, 본 발명의 제 2 목적을 달성하기 위한 표시 장치의 제어 장치는, 제 1 GND 핀, NC 핀 및 제 2 GND 핀을 구비하는 커넥터와; 신호 전송을 위한 제 1 라인 및 제 2 라인을 구비하는 디지털 직렬 버스와; 각각 디지털 직렬 버스에 연동되며, 표시 장치의 동작을 위한 데이터를 설정하고 제어 신호를 인가하는 다수의 모듈들; 및 상기 NC 핀과 제 1 라인을 연결하는 NC 핀 연결부 및 상기 제 1 GND 핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨 신호에 응답하여 상기 제 2 GND 핀과 상기 제 2 라인을 차단 또는 연결하는 GND 핀 연결부로 구성된다.
이때, 상기 GND 핀 연결부는 제 2 GND 핀과 제 2 라인 사이에 연결되며 게이트 단이 상기 제 1 GND 핀에 연결되는 모스 트랜지스터로 구성된다. 상기 디지털 직렬 버스는 I2C 버스이며, 제 1 라인은 디지털 직렬 버스의 SDA 전송하기 위한 SDA 라인, 제 2 라인은 SCL을 전송하기 위한 SCL 라인을 의미하나, 제 1 라인을 SCL 라인, 제 2 라인을 SDA 라인으로 설정하여도 된다.
또한, 상기 다수의 모듈들은, 표시 장치의 구동을 위한 각종 제어 신호를 인가하고 상기 디지털 직렬 버스의 버스 마스터 기능을 수행하는 T-CON; 및 표시 장치의 동작을 위한 각종 설정 데이터가 저장되는 저장 소자로 구성되며, 저장 소자는 EEPROM 및 DVR 중 적어도 어느 하나이다.
이때, 상기 저장 소자는 데이터의 보호하기 위해서 라이트 프로텍션 핀(Write Protection Pin, 이하 WP로 약칭)을 구비하며 이는 제 1 GND 핀에 연결된다. WP는 액티브 레벨 신호가 인가되면 라이트를 금지하는 포지티브 라이트 프로텍션 핀(Positive WP, 이하 WPp로 약칭) 및 비액티브 레벨 신호가 인가되면 라이트를 금지하는 네거티브 라이트 프로텍션 핀(Negative WP, 이하 WPn으로 약칭) 중 어느 하나이며, 상기 WPp의 입력 단에는 제 1 GND 핀으로부터 인가되는 신호를 반전시키는 반전부가 설치된다.
한편, 본 발명의 제 2 목적을 달성하기 위한 또 다른 표시 장치의 제어 장치는, 제 1 GND 핀, 제 2 GND 핀 및 제 3 GND 핀을 구비하는 커넥터와; 신호 전송을 위한 제 1 라인 및 제 2 라인을 구비하는 디지털 직렬 버스와; 각각 상기 디지털 직렬 버스에 연동되며, 표시 장치의 동작을 위한 각종 제어 신호의 인가 및 설정을 수행하는 다수의 모듈들; 및 상기 제 1 GND 핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨 신호에 응답하여 상기 제 2 GND 핀과 상기 제 1 라인을 차단 또는 연결하는 제 2 GND 핀 연결부 및 상기 제 1 GND 핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨 신호에 응답하여 상기 제 3 GND 핀과 상기 제 2 라인을 차단 또는 연결하는 제 3 GND 핀 연결부를 구비하는 커넥터/디지털 직렬 버스 인터페이스 장치로 구성된다.
이때, 상기 제 2 GND 핀 연결부는 상기 제 2 GND 핀과 제 1 라인 사이에 연결되며, 게이트 단이 상기 제 1 GND 핀에 연결되는 모스 트랜지스터로 구성된다. 상기 제 3 GND 핀 연결부는 상기 제 3 GND 핀과 제 2 라인 사이에 연결되며, 게이트 단이 상기 제 1 GND 핀에 연결되는 모스 트랜지스터로 구성된다. 또한, 상기 디지털 직렬 버스는 I2C 버스이며, 제 1 라인은 디지털 직렬 버스의 SDA 전송하기 위한 SDA 라인, 제 2 라인은 SCL을 전송하기 위한 SCL 라인을 의미하나, 제 1 라인을 SCL 라인, 제 2 라인을 SDA 라인으로 설정하여도 된다.
상기 다수의 모듈들은, 표시 장치의 구동을 위한 각종 제어 신호를 인가하고 상기 디지털 직렬 버스의 버스 마스터 기능을 수행하는 T-CON; 및 표시 장치의 동작을 위한 각종 설정 데이터가 저장되는 저장 소자로 구성되며, 저장 소자는 EEPROM 및 DVR 중 적어도 어느 하나이다. 이때, 상기 저장 소자는 데이터의 보호하기 위해서 WPp 또는 WPn을 구비하며 이는 제 1 GND 핀에 연결되되, WPp의 입력단에는 제 1 GND 핀으로부터 인가되는 신호를 반전시키는 반전부가 설치된다.
한편, 본 발명의 제 3 목적을 달성하기 위한 IC 칩은, 메모리와; 커넥터의 제 1 GND 핀과 연결되는 제어 입력핀과; 상기 커넥터의 NC 핀에 연결되는 제 1 신호 입력핀과; 상기 커넥터의 제 2 GND 핀과 연결되는 제 2 신호 입력핀과; 상기 제어 입력핀과 제 1 신호 입력핀 및 제 2 신호 입력핀과 연결되어, 메모리와의 연동을 수행하는 디지털 직렬 버스 제어부; 및 상기 제 1 신호 입력핀과 디지털 직렬 버스 제어부 사이에 설치되어, 제어 입력핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨의 신호에 따라 제 1 신호 입력핀과 디지털 직렬 버스 제어부를 차단 또는 연결시키는 스위칭부로 이루어진다.
이때, 상기 디지털 직렬 버스 제어부는, 상기 제어 입력부로부터 비액티브 레벨 신호가 입력되면 메모리의 라이트를 금지하고 액티브 레벨일 경우에는 허용하며, 상기 스위칭부는 제 2 신호 입력핀과 디지털 직렬 버스 제어부 사이에 설치되며, 게이트 단이 상기 제어 입력핀과 연결되는 모스 트랜지스터로 구성된다.
또한, 반전 신호 출력핀과, 제 2 신호 입력핀으로부터 입력된 신호를 출력하는 제 2 신호 출력 핀 및 제어 입력핀으로부터 입력된 신호를 반전시켜 상기 반전 신호 출력핀으로 전송하는 반전부를 더 포함한다. 이때, 반전부는 인버터로 구성되며, 상기 인버터에는 역방향으로 또 다른 인버터가 병렬로 연결된다.
한편, 본 발명의 제 3 목적을 달성하기 위한 또 다른 IC 칩은, 메모리와; 커넥터의 제 1 GND 핀과 연결되는 제어 입력핀과; 상기 커넥터의 제 2 GND 핀과 제 1 신호 입력핀과; 상기 커넥터의 제 3 GND 핀과 연결되는 제 2 신호 입력핀과; 상기 제어 입력핀과 제 1 신호 입력핀 및 상기 제 2 신호 입력핀과 연결되어, 메모리와의 연동을 수행하는 디지털 직렬 버스 제어부와; 상기 제 1 신호 입력핀과 상기 디지털 직렬 버스 제어부 사이에 설치되어, 상기 제어 입력핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨의 신호에 따라 상기 제 1 신호 입력 핀과 상기 디지털 직렬 버스 제어부를 차단 또는 연결시키는 제 1 스위칭부; 및 상기 제 2 신호 입력핀과 상기 디지털 직렬 버스 제어부 사이에 설치되어, 상기 제어 입력핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨의 신호에 따라 상기 제 2 신호 입력 핀과 상기 디지털 직렬 서브 제어부를 차단 또는 연결시키는 제 2 스위칭부로 이루어진다.
상기 디지털 직렬 버스 제어부는, 상기 제어 입력부로부터 비액티브 레벨 신호가 입력되면 메모리의 라이트를 금지하고 액티브 레벨일 경우에는 허용한다. 상기 제 1 스위칭부는 제 1 신호 입력핀과 디지털 직렬 버스 제어부 사이에 설치되며, 게이트 단이 제어 입력핀과 연결되는 모스 트랜지스터로 구성되며, 상기 제 2 스위칭부는 제 2 신호 입력 핀과 디지털 직렬 버스 제어부 사이에 설치되며, 게이트 단이 제어 입력핀과 연결되는 모스 트랜지스터로 구성된다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
<실시예 1>
도 2는 본 발명의 바람직한 제 1 실시예에 따른 커넥터/디지털 직렬 버스 인터페이스 장치의 구성 및 그 커넥터/디지털 직렬 버스 인터페이스 장치가 설치된 표시 장치의 제어 장치를 설명하기 위한 회로도로서, 도 2를 참조하여 I2C 버스의 사용을 위해 커넥터에 NC 핀 하나와 GND 핀 두 개가 할당되어 있을 경우를 설명한다.
먼저, 표시 장치의 제어 장치는 표시 장치의 액정 디스플레이 패널의 구동을 위해서 다수의 구동 모듈들에 각종 제어 신호를 인가하고 제어를 위한 설정 데이터들을 저장하는 기능을 수행하는 장치를 의미한다.
도 2를 참조하면, 표시 장치의 제어 장치(100)는 다수의 모듈(130, 140, 150)들 즉, 디스플레이 패널을 구동시키기 위한 각종 제어 신호를 인가하는 T-CON(130)과 각종 설정 데이터를 저장하는 저장 소자(140, 150) 즉, EEPROM(140) 및 DVR(150)을 구비하며, 이들은 I2C 버스(120)를 통하여 연동된다. 상기 I2C 버스(120)의 제어 즉, 버스 마스터의 기능은 T-CON(130)이 수행한다.
이때, I2C 버스(120)는 두 개의 라인 즉, 제 1 라인과 제 2 라인으로 이루어지는데, 본 제 1 실시예의 설명에서는 제 1 라인을 데이터 신호의 전송을 위한 SDA 라인(121)으로 정의하고, 제 2 라인을 클럭 신호의 전송을 위한 SCL 라인(122)으로 정의한다. 그러나, 실시 여건에 따라 제 1 라인과 제 2 라인을 SCL 라인(121)과 SDA 라인(122)으로 각각 바꾸어 설정하여도 무방하다.
커넥터(110)에는 두 개의 GND 핀(111, 115) 즉, 제 1 GND 핀(111) 및 제 2 GND 핀(115)과, NC 핀(113)이 I2C 버스(120)의 사용을 위하여 할당되어 있으며, 이 핀(111, 113, 115)들과 I2C 버스(120)는 커넥터/디지털 직렬 버스 인터페이스 장치(160)에 의하여 연결된다.
커넥터/디지털 직렬 버스 인터페이스 장치(160)는 커넥터(110)의 NC 핀(113)과 I2C 버스(120)의 제 1 라인 즉, SDA 라인(121)을 연결하는 NC 핀 연결부(161) 및 커넥터(110)의 제 1 GND 핀(111)으로부터 비액티브 레벨의 신호가 입력되면 제 2 GND 핀(115)과 I2C 버스(120)의 제 2 라인 즉, SCL 라인(122)을 차단하고, 제 1 GND 핀(111)으로부터 액티브 레벨의 신호가 입력되면 제 2 GND 핀(115)과 SCL 라인(120)을 연결하는 GND 핀 연결부(162)로 구성된다.
예를 들어, NC 핀 연결부(161)는 NC 핀(113)과 SDA 라인(121)을 연결하는 라인으로 구성된다. 또한, GND 핀 연결부(162)는 제 2 GND 핀(115)과 SCL 라인(122) 사이에 연결되며 게이트 단이 제 1 GND 핀(111)과 연결되는 모스 트랜지스터(162)로 구성된다.
도 3 및 도 4는 도 2에 도시된 커넥터/디지털 직렬 버스 인터페이스 장치(160)의 동작을 설명하기 위한 개념도로서, 도 3은 외부와의 연동이 없는 경우를, 도 4는 외부의 제어 시스템(200)과 I2C 버스(120)를 연동시키는 경우를 나타낸다.
도 3을 참조하면, 외부와 연동이 없을 경우 제 1 GND 핀(111)과 제 2 GND 핀(115)은 접지되며, NC 핀(113)은 다른 아무 회로와도 연결되지 않은 분리 상태가 된다. 이때, 제 1 GND 핀(111)과 제 2 GND 핀(115)이 모두 접지된 상태이므로 모스 트랜지스터(163)는 턴오프(Turn Off)되어, 제 2 GND 핀(115)과 SCL 라인(122)은 분리된 상태가 된다. 또한, SDA 라인(121)과 NC 핀(113)은 연결된 상태이나 NC 핀(113)이 자체가 연결되지 않은 상태이므로 SDA 라인(121)도 분리된 상태라 할 수 있다.
따라서, SDA 라인(121)과 SCL 라인(122)은 NC 핀(113)과 제 2 GND 핀(115)에 각각 분리되므로 I2C 버스(120)는 연결된 핀(113, 115)에 영향을 받지 않고 T-CON(130)을 마스터로 하여 독립적으로 모듈(130, 140, 150)들의 상호 데이터 연동 동작을 수행할 수 있다.
한편, 설정값 변경이나 각종 테스트 등을 목적으로 외부 제어 시스템(200)을 모듈들(130, 140, 150)과 연동시키고자 할 경우에는, 도 3 및 도 4를 참조하면, NC 핀(113)에 외부 제어 시스템(200)과 연결되는 외부 I2C 버스의 SDA 라인(210)을 연결시키고, 제 1 GND 핀(111)에 VDD를 인가시키고, 제 2 GND 핀(115)에 외부 I2C 버스의 SCL 라인(220)을 연결시켜, 제 1 GND 핀(111), NC 핀(113) 및 제 2 GND 핀(115)을 각각 VDD 핀(112), SDA 시그널(이하, SDA_S로 약칭) 핀(114) 및 SCL 시그널(이하, SCL_S로 약칭) 핀(116)으로 전환시킨다. 이들은 동일한 핀이지만 상태가 변했으므로 이해의 편의를 위해 각각 다른 도면 부호를 부여하였다.
그러면, VDD 핀(112)으로부터 모스 트랜지스터(163)의 게이트 단에 VDD가 인가되므로 모스 트랜지스터(163)가 턴온(Turn On)되어 SCL_S 핀(116)과 I2C 버스(120)의 SCL 라인(122)이 연결되며, SDA_S 핀(114)과 I2C 버스(120)의 SDA 라인(121)은 NC 핀 연결부(161)에 의하여 연결된다.
따라서, 외부와 표시 장치의 제어 장치(100)의 I2C 버스(120)가 연결되므로, 상호 연동 동작이 가능하게 된다.
종래의 경우에는 앞서 언급했듯이, 외부 연동을 위해서 GND 핀에 제어 장치의 I2C 버스의 라인 중 하나를 연결할 경우 독립적인 I2C 버스의 구동을 수행할 수 없었으며, 독립적인 구동을 위해서 I2C 버스를 커넥터와 차단한 경우에는 외부의 연동이 불가능한 문제가 있었으나 본 발명의 제 1 실시예에서는 이 같은 문제점들을 완전히 해소하고 있음을 알 수 있다.
한편, 이상 설명한 제 1 실시예에서는 커넥터에 하나의 NC 핀이 할당되어 있는 경우를 설명하였으나, 경우에 따라서 커넥터에 NC 핀이 하나도 할당되지 않는 경우도 있을 것이므로, NC핀 없이 GND 핀 세 개 만으로 I2C 버스를 구동시킬 수 있 는 커넥터/디지털 직렬 버스 인터페이스 장치 및 표시 장치의 제어 장치를 제 2 실시예에서 설명한다.
<실시예2>
도 5는 본 발명의 바람직한 제 2 실시예에 따른 커넥터/디지털 직렬 버스 인터페이스 장치의 구성 및 그 커넥터/디지털 직렬 버스 인터페이스 장치가 설치된 표시 장치의 제어 장치를 설명하기 위한 회로도이다.
도 5를 참조하면, 표시 장치의 동작을 위한 각종 제어 설정 및 데이터 저장 기능을 수행하는 제어 장치(300)는 다수의 모듈(330, 340, 350)들 즉, T-CON(330), EEPROM(340) 및 DVR(350)이 구비되며, 이들은 I2C 버스(320)를 통하여 연동된다.
이때, I2C 버스(320)는 두 개의 라인 즉, 제 1 라인과 제 2 라인으로 이루어지는데, 앞선 제 1 실시예에서와 마찬가지로 본 제 2 실시예의 설명에서도 제 1 라인을 데이터 신호의 전송을 위한 SDA 라인(321)으로 정의하고, 제 2 라인을 클럭 신호의 전송을 위한 SCL 라인(322)으로 정의한다. 그러나, 실시 여건에 따라 제 1 라인과 제 2 라인을 SCL 라인(322)과 SDA 라인(321)으로 각각 바꾸어 설정하여도 무방하다.
커넥터(310)에는 세 개의 GND 핀(311, 313, 315) 즉, 제 1 GND 핀(311), 제 2 GND 핀(313) 및 제 3 GND 핀(315)이 I2C 버스(320)의 사용을 위하여 할당되어 있으며, 이 핀(311, 313, 315)들과 I2C 버스(320) 사이에는 커넥터/디지털 직렬 버스 인터페이스 장치(360)에 의하여 연결된다.
커넥터/디지털 직렬 버스 인터페이스 장치(360)는 커넥터(310)의 제 1 GND 핀(311)으로부터 비액티브 레벨의 신호가 인가되면 제 2 GND 핀(313)과 I2C 버스(320)의 제 1 라인 즉, SDA 라인(321)을 차단하고 제 1 GND 핀(311)으로부터 액티브 레벨의 신호가 인가되면 제 2 GND 핀(313)과 SDA 라인(321)을 연결하는 제 2 GND 핀 연결부(361) 및 커넥터(310)의 제 1 GND 핀(311)으로부터 비액티브 레벨의 신호가 인가되면 제 3 GND 핀(315)과 I2C 버스(320)의 제 2 라인 즉, SCL 라인(322)을 차단하고 제 1 GND 핀(311)으로부터 액티브 레벨의 신호가 인가되면 제 3 GND 핀(315)과 SCL 라인(322)을 연결하는 제 3 GND 핀 연결부(365)로 구성된다.
이를 좀더 구체적으로 살펴보면, 제 2 GND 핀 연결부(361)는 제 2 GND 핀(313)과 SDA 라인(321) 사이에 연결되며 게이트 단이 제 1 GND 핀(311)과 연결되는 제 1 모스 트랜지스터(362)로 구성되며, 제 3 GND 핀 연결부(365)는 제 3 GND 핀(315)과 SCL 라인(322) 사이에 연결되며 게이트 단이 제 1 GND 핀(311)과 연결되는 제 2 모스 트랜지스터(366)로 구성된다.
도 6 및 도 7은 도 5에 도시된 커넥터/디지털 직렬 버스 인터페이스 장치(360)의 동작을 설명하기 위한 개념도로서, 도 6은 외부와의 연동이 없는 경우를, 도 7은 외부 제어 시스템(200)과 I2C 버스(320)를 연동시키는 경우를 나타낸다.
도 6을 참조하면, 외부와 연동이 없을 경우 제 1 GND 핀(311)과 제 2 GND 핀(313) 및 제 3 GND 핀(315)은 커넥터(310)에 의하여 접지 상태가 된다. 이때, 제 1 GND 핀(311)과 제 2 GND 핀(313)이 모두 접지 상태이므로 제 1 모스 트랜지스터(362)는 턴오프되어, 제 2 GND 핀(313)과 SDA 라인(321)은 분리된 상태가 된다. 마찬가지로, 제 1 GND 핀(311)과 제 3 GND 핀(315)이 모두 접지된 상태이므로 제 2 모스 트랜지스터(366)는 턴오프되어, 제 3 GND 핀(315)과 SCL 라인(322)은 분리된 상태가 된다.
따라서, SDA 라인(321)과 SCL 라인(322)은 제 2 GND 핀(313)과 제 3 GND 핀(315)에 각각 분리되므로, I2C 버스(320)는 연결된 GND 핀(313, 315)에 영향을 받지 않고 T-CON(330)을 마스터로 하여 독립적으로 모듈(330, 340, 350)들의 상호 데이터 연동 동작을 수행할 수 있다.
한편, 설정값 변경이나 각종 테스트 등을 목적으로 외부 제어 시스템(200)을 제어 장치(300)의 모듈(330, 340, 350)들과 연동시키고자 할 경우에는, 도 6 및 도 7을 참조하면, 제 1 GND 핀(311)에 VDD를 인가하고, 제 2 GND 핀(313) 및 제 3 GND 핀(315)에 각각 외부 제어 시스템(200)과 연결되는 외부의 SDA 라인(210) 및 외부의 SCL 라인(220)을 연결하여, 제 1 GND 핀(311), 제 2 GND 핀(313) 및 제 3 GND 핀(315)을 각각 VDD 핀(312), SDA_S 핀(314) 및 SCL_S 핀(316)으로 전환시킨다.
그러면, VDD 핀(312)으로부터 제 1 모스 트랜지스터(362) 및 제 2 모스 트랜지스터(366)의 게이트 단에 각각 VDD가 인가되므로, 제 1 모스 트랜지스터(362) 및 제 2 모스 트랜지스터(366)가 모두 턴온(Turn On)되어, SDA_S 핀(314)과 SDA 라인(321) 및 SCL_S 핀(316)과 SCL 라인(322)이 각각 연결된다.
따라서, 외부 I2C 버스와 표시 장치의 제어 장치의 I2C 버스(320)가 연결되므로, 상호 연동 동작이 가능하게 된다.
이상의 제 1 실시예 및 제 2 실시예의 설명에서, 커넥터에 NC 핀이 하나이거나 NC 핀이 존재하지 않더라도, 외부와의 연동성을 유지하면서 제어 장치 내의 I2C 버스를 독립적으로 구동할 수 있음을 설명하였다.
이하의 제 3 실시예 및 제 4 실시예에서는 데이터 및 칩의 안정성 보장을 위하여 구비되는 WP 또는 버스 릴리즈 핀(Bus Release Pin, 이하 BRP로 약칭)을 구비하는 모듈들에 유연하게 대처할 수 있도록 제 1 실시예 및 제 2 실시예에 부가 기능을 첨가한 표시 장치의 제어 장치에 대하여 설명하고자 한다.
<실시예3>
먼저, 본 발명의 바람직한 제 3 실시예의 설명을 위하여 WP 및 BRP에 대하여 개략적으로 설명하면, WP는 EEPROM 및 DVR 등과 같이 라이트가 가능한 모듈에 구비되는 핀으로서, WPp와 WPn로 나뉠 수 있으며, WPp는 액티브 레벨 신호가 인가될 때 해당 모듈의 라이트를 금지하며, WPn은 비액티브 레벨 신호가 인가될 때 해당 모듈의 라이트를 금지한다. 또한, BRP는 액티브 레벨 신호가 인가될 때 버스의 사용이 금지되고 비액티브 레벨 신호가 인가될 때는 버스의 사용을 허가한다.
그런데, I2C 버스가 제어 장치 내에서 독립적으로 동작할 때는 각 모듈에 저장되어 있는 데이터의 보존을 위해서 라이트가 금지되어야 하므로, WPp를 구비하는 모듈의 WPp에는 액티브 레벨의 전압이 인가되어야 하고, WPn을 구비하는 모듈의 WPn에는 비액티브 레벨의 전압이 인가되어야 한다. 반면에, I2C 버스가 외부의 제어 시스템과 연동될 경우에는 각 모듈들의 라이트 금지가 해제되어야 하므로, WPp를 구비하는 모듈의 WPp에는 비액티브 레벨의 전압이 인가되어야 하고 WPn을 구비하는 모듈의 WPn에는 액티브 레벨의 전압이 인가되어야 한다.
또한, BRP를 구비하는 모듈에서는 I2C 버스가 독립적으로 동작할 때는 해당 모듈이 I2C 버스와 연동하여야 하므로 비액티브 레벨의 전압이 BRP에 인가되어야 하고, 반대로 외부와 연동 시에는 액티브 레벨의 전압이 인가되어야 한다.
도 8은 본 발명의 바람직한 제 3 실시예에 따른 표시 장치의 제어 장치의 구성을 도시하는 회로도로서, 커넥터(110)의 핀 할당과 커넥터/디지털 직렬 버스 인터페이스 장치(160)의 구성은 앞선 제 1 실시예의 도 2와 동일하나 WP 및 BRP에 대처하기 위한 회로가 추가되어 있다.
도 8을 참조하면, I2C 버스(120)에 연동되어 있는 EEPROM(190)과 DVR(180)은 각각 WPp와 WPn을 구비하며, T-CON(170)은 BRP를 구비한다. 이때, 앞서 설명한 바에 따라 EEPROM(190)의 WPp에는 내부 구동 시에 액티브 레벨의 전압이 인가되어야 하고, DVR(180)의 WPn에는 비액티브 레벨의 전압이 인가되어야 하고, T-CON(170)의 BRP에는 비액티브 레벨의 전압이 인가되어야 한다.
따라서, 제 1 GND 핀(111)에 EEPROM(190)의 WPp과, DVR(180)의 WPn 및 T-CON(170)의 BRP에 연결되며, EEPROM(190)의 WPp의 입력단에는 입력 신호를 반전시키는 반전부(102)가 설치된다. 이때, 반전부(102)는 인버터(103)로 구성되는 것이 바람직하다.
그 동작을 살펴보면, 제어 장치(101)의 I2C 버스(120)가 외부와의 연결 없이 독립적으로 동작할 때에는, 제 1 GND 핀(111)이 접지되므로 WPn과 BRP에는 비액티브 레벨의 신호가 인가되므로 DVR(180)의 라이트가 금지되고 T-CON(170)은 I2C 버스의 마스터가 되어 I2C 버스(120)를 제어하며 사용할 수 있다. 또한, WPp에는 반전된 액티브 레벨의 신호가 인가되므로 EEPROM(190)의 라이트도 금지된다. 따라서, 저장된 데이터가 보호되고 T-CON(170)의 정상적인 각종 제어 동작을 수행한다.
반면, 제어 장치(101)가 외부와 연결될 때는 앞선 제 1 실시예에서 설명하였듯이 제 1 GND 핀(111)이 VDD를 인가하도록 전환되므로 WPn과 BRP에는 액티브 레벨의 신호가 인가되고 WPp에는 VDD가 반전된 비액티브 레벨 신호가 인가된다.
따라서, EEPROM(190)과 DVR(180)은 라이트가 허용되고 T-CON(170)은 I2C 버스(120)와 분리되므로 외부에서 각종 제어 및 설정값의 수정이 가능하게 되며, I2C 버스(120)의 마스터 기능도 수행할 수 있다.
<실시예4>
도 9는 본 발명의 바람직한 제 4 실시예에 따른 표시 장치의 제어 장치의 구성을 도시하는 회로도로서, 커넥터(310)의 핀 할당과 커넥터/디지털 직렬 버스 인터페이스 장치(360)의 구성은 앞선 제 2 실시예의 도 5와 동일하나 WP 및 BRP에 대처하기 위한 회로가 추가되어 있다.
도 9를 참조하면, I2C 버스(320)에 연동되어 있는 EEPROM(390)과 DVR(380)은 각각 WPp와 WPn을 구비하며, T-CON(370)은 BRP를 구비한다. 이때, EEPROM(390)의 WPp에는 독립 구동 시에 액티브 레벨의 전압이 인가되어야 하고, DVR(380)의 WPn에는 비액티브 레벨의 전압이 인가되어야 하고, T-CON(370)의 BRP에는 비액티브 레벨의 전압이 인가되어야 한다.
따라서, 제 1 GND 핀(311)에 EEPROM(390)의 WPp과, DVR(380)의 WPn 및 T-CON(370)의 BRP에 연결되며, EEPROM(390)의 WPp의 입력단에는 입력 신호를 반전시키는 반전부(302)가 설치된다. 이때, 반전부(302)는 인버터(303)로 구성되는 것이 바람직하다.
그 동작을 살펴보면, 제어 장치(301)의 I2C 버스(320)가 외부와의 연결 없이 독립적으로 동작할 때에는, 제 1 GND 핀(311)이 접지되므로 WPn과 BRP에는 비액티브 레벨의 신호가 인가되므로 DVR(380)의 라이트가 금지되고 T-CON(370)은 I2C 버스(320)의 마스터가 되어 I2C 버스(320)를 제어하며 사용할 수 있다. 또한, WPp에는 반전된 액티브 레벨의 신호가 인가되므로 EEPROM(390)의 라이트도 금지된다. 따라서, 저장된 데이터가 보호되고 T-CON(370)은 정상적인 각종 제어 동작을 수행한다.
반면, 제어 장치(301)가 외부와 연결될 때는 앞선 제 2 실시예에서 설명하였듯이 제 1 GND 핀(311)이 VDD를 인가하도록 전환되므로 WPn과 BRP에는 액티브 레벨의 신호가 인가되고 WPp에는 VDD가 반전된 비액티브 레벨 신호가 인가된다.
따라서, EEPROM(390)과 DVR(380)은 라이트가 허용되고 T-CON(370)은 I2C 버스(320)와 분리되므로 외부에서 설정값의 수정 및 제어가 가능하게 된다. 또한, I2C 버스(320)의 마스터 기능도 T-CON(370)으로부터 넘겨받아 수행 가능하다.
이상의 제 3 실시예 및 제 4 실시예에서 커넥터의 NC 핀에 구애받지 않고 GND 핀을 이용하여 I2C 버스를 사용할 수 있는 동시에, WP 및 BRP를 사용할 수 있도록 반전부를 구비하는 표시 장치의 제어 장치를 살펴보았다.
이하의 제 5 실시예 및 제 6 실시예에서는 커넥터/디지털 직렬 버스 인터페이스 장치와 반전부를 자체에 내장함으로써 앞선 실시예들의 기능을 수행할 수 있는 형태의 IC 칩에 대하여 설명한다.
<실시예5>
도 10은 본 발명의 바람직한 제 5 실시예에 따른 IC 칩의 구성을 나타내는 회로도로서, IC 칩(500)은 다수의 핀 즉, WPn(530), WPp(540), SCL_S 핀(550), SCL 핀(560), SDA 핀(570), 반전부(590), 스위칭부(580), I2C 버스 제어부(510) 및 메모리(520)로 구성되며, 커넥터(110)가 제 1 실시예의 도 2에서와 같이 제 1 GND 핀(111)과 NC 핀(113) 및 제 2 GND 핀(115)으로 구성되었을 때 사용 가능하다.
먼저, 이하의 설명에서는 SDA를 제 1 신호 SCL을 제 2 신호로 정의한다. 그러나, 이는 실시의 환경에 따라 SDA가 제 2 신호로 SCL이 제 1 신호로 바뀔 수 있음을 밝혀둔다.
각 핀들을 설명하면,
WPn(530)은 커넥터(110)의 제 1 GND 핀(111)과 연결되어 라이트 프로텍션 신호 및 스위칭 신호를 입력받는 제어 입력핀의 역할을 수행한다. SCL_S 핀(550)은 커넥터(110)의 제 2 GND 핀(115)과 연결되어 제 2 신호 입력 핀 즉, SCL의 입력 핀의 기능을 수행한다. SPA 핀(570)은 커넥터(110)의 NC 핀(113)에 연결되어 제 1 신호의 입력 핀 즉, SDA 신호의 입력 핀의 기능을 수행한다.
또한, WPp 핀(540)은 WPn(530)으로 입력된 신호의 반전 신호를 출력하는 반전 신호 출력 핀의 기능을 수행하며, SCL 핀(560)은 제 2 신호인 SCL을 출력하는 출력 핀의 기능을 수행한다. 따라서, WPp(540)과 SCL 핀(560)에 다른 IC 칩의 WPp 및 SCL 핀을 연결하여 직접 연동시킬 수 있다.
반전부(590)는 WPn(530)으로부터 입력되는 신호를 반전시켜 WPp(540)로 전달 하는 기능을 수행하며, 인버터(591)로 구성되는 것이 바람직하다. 이때, 선택적으로 WPp(540)를 제 1 GND 핀에 연결하여 제어 입력핀으로 사용하고, WPn(530)을 반전 신호 출력 핀으로 사용할 수 있도록 상기 인버터(591)에는 병렬로 역방향의 인버터(592)가 추가 설치된다.
스위칭부(580)는 SCL_S 핀(550)과 SCL 핀(560) 사이에 설치되어, WPn(530)으로부터 입력되는 신호가 비액티브 레벨이면 SCL_S 핀(550)과 SCL 핀(560) 사이를 차단하며, 액티브 레벨이면 SCL_S 핀(550)과 SCL 핀(560)을 연결하는 기능을 수행한다. 상기 스위칭부(580)는 SCL_S 핀(550)과 SCL 핀(560) 사이에 설치되며 게이트 단이 WPn(530)과 연결된 모스 트랜지스터(581)로 구성하는 것이 바람직하다.
I2C 버스 제어부(510)는 WPn(530), SCL 핀(560) 및 SPA 핀(570)과 연결되어, WPn(530)으로부터 비액티브 레벨 신호가 입력되면 데이터의 메모리(520)의 라이트를 금지시키고 액티브 레벨이면 라이트가 허용되도록 제어하며, SCL 및 SPA가 메모리와 연동되도록 제어함으로써 I2C 통신이 가능하도록 제어하는 기능을 수행한다.
이상의 구성으로, 별도의 커넥터/디지널 직렬 버스 인터페이스 장치 없이도 제 1 GND 핀과 제 2 GND 핀 및 NC 핀과 연결되어 I2C 버스와의 연동이 가능하며 데이터의 보호 기능도 지원할 수 있다. 또한, 다른 IC 칩과도 직접 연결하여 연계 사용이 가능하다.
<실시예 6>
도 11은 본 발명의 바람직한 제 6 실시예에 따른 IC 칩의 구성을 나타내는 회로도로서, IC 칩(600)은 다수의 핀 즉, WPn(630), WPp(640), SCL_S 핀(650), SCL 핀(660), SDA_S 핀(670), SDA 핀(680), 반전부(697), SCL 스위칭부(690), SDA 스위칭부(695), I2C 버스 제어부(610) 및 메모리(620)로 구성되며, 커넥터(310)가 제 2 실시예에서의 도 5 에서와 같이 제 1 GND 핀(311)과 제 2 GND 핀(313) 및 제 3 GND 핀(315)으로 구성되었을 때 사용 가능하다.
각 핀들을 설명하면, WPn(630)은 커넥터(310)의 제 1 GND 핀(311)과 연결되어 라이트 프로텍션 신호 및 스위칭 신호를 입력받는 제어 입력핀의 역할을 수행한다. SCL_S 핀(650)은 커넥터(315)의 제 3 GND 핀과 연결되어 SCL 신호 입력 핀의 기능을 수행하고, SPA_S 핀(670)은 제 2 GND 핀(313)과 연결되어 SDA 신호 입력 핀의 기능을 수행한다.
또한, WPp 핀(640), SCL 핀(660) 및 SDA 핀(680)은 다른 IC 칩의 WPp 및 SCL_S 핀과 SDA_S 핀과 연결되어 신호를 인가하는 기능을 수행할 수 있도록 반전 신호 출력 핀, SCL 출력 핀 및 SDA 출력 핀의 기능을 수행한다.
반전부(697)는 WPn(630)로부터 입력되는 신호를 반전시켜 WPp(640)로 전달하는 기능을 수행하며, 인버터(698)로 구성되는 것이 바람직하다. 이때, 선택적으로 제어 입력핀을 WPp(640)로 전환시켜 제 1 GND 핀(311)에 연결하고 WPn(630)을 다른 IC 칩의 WPn으로 연결할 수 있도록 상기 인버터(698)에는 병렬로 역방향의 인버터(699)가 추가 설치된다.
SCL 스위칭부(690)는 SCL_S 핀(650)과 SCL 핀(660) 사이에 설치되어, WPn(630)으로부터 입력되는 신호가 비액티브 레벨이면 SCL_S 핀(650)과 SCL 핀(660) 사이를 차단하며, 액티브 레벨이면 SCL_S 핀(650)과 SCL 핀(660)을 연결하는 기능을 수행한다. 상기 SCL 스위칭부(690)는 SCL_S 핀(650)과 SCL 핀(660) 사이에 설치되며 게이트 단이 WPn(630)과 연결된 SCL 스위칭 모스 트랜지스터(691)로 구성하는 것이 바람직하다.
SDA 스위칭부(695)는 SDA_S 핀(670)과 SDA 핀(680) 사이에 설치되어, WPn(630)으로부터 입력되는 신호가 비액티브 레벨이면 SDA_S 핀(670)과 SDA 핀(680) 사이를 차단하며, 액티브 레벨이면 SDA_S 핀(670)과 SDA 핀(680)을 연결하는 기능을 수행한다. 상기 SDA 스위칭부(695)는 SDA_S 핀(670)과 SDA 핀(680) 사이에 설치되며 게이트 단이 WPn(630)과 연결된 SDA 스위칭 모스 트랜지스터(696)로 구성하는 것이 바람직하다.
I2C 버스 제어부(610)는 WPn(630), SCL 핀(660) 및 SPA 핀(680)과 연결되어, WPn(630)으로부터 비액티브 레벨 신호가 입력되면 메모리(620)의 라이트를 금지시키고 액티브 레벨이면 라이트가 허용되도록 제어하며, SCL 및 SPA가 메모리와 연동되도록 제어함으로써 I2C 통신이 가능하도록 제어하는 기능을 수행한다.
이상의 구성으로, 별도의 커넥터/디지널 직렬 버스 인터페이스 장치 없이도 제 1 GND 핀과 제 2 GND 핀 및 제 3 GND 핀과 연결되어 I2C 버스와의 연동이 가능하며, 데이터의 보호 기능도 지원할 수 있다. 또한, 다른 IC 칩과도 직접 연결하여 연계 사용이 가능하다.
이상 본 발명에 대하여 그 바람직한 제 1 실시예 내지 제 6 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발 명을 다양하게 수정 및 변경시켜 실시할 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
이상 설명한 바와 같이, 본 발명에 따른 커넥터/디지털 직렬 버스 인터페이스 장치를 이용하면 커넥터의 NC 핀이 하나이거나 NC 핀이 존재하지 않더라도 GND 핀을 이용하여 외부와의 연동성을 유지한 상태에서 디지털 직렬 버스를 사용할 수 있다.
또한, 표시 장치의 제어 장치에 이러한 커넥터/디지털 직렬 버스 인터페이스 장치를 구비함으로써, 최소화된 커넥터 핀으로도 모듈들을 디지털 직렬 버스를 통해서 상호 연동시킬 수 있으며, WP 또는 BRP 기능을 지원하도록 하는 반전부를 구비하여 각 모듈의 WP 또는 BRP 기능에도 대처할 수 있다.
또한, 커넥터/디지털 직렬 버스 인터페이스 장치 및 반전부를 IC 칩에 내장시켜 별도의 장치 없이도 NC 핀의 수에 구애받지 않고 GND 핀을 통해서 I2C 버스에 연동 가능하게 할 수 있는 장점이 있다.
Claims (46)
- 커넥터의 노커넥션 핀과 디지털 직렬 버스의 제 1 라인을 연결하는 노커넥션 핀 연결부; 및상기 커넥터의 제 1 그라운드 핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨 신호에 응답하여 상기 커넥터의 제 2 그라운드 핀 및 상기 디지털 직렬 버스의 제 2 라인을 차단 또는 연결하는 그라운드 핀 연결부를 포함하는 것을 특징으로 하는 커넥터/디지털 직렬 버스 인터페이스 장치.
- 제 1 항에 있어서, 상기 제 1 라인은 직렬 데이터를 전송하기 위한 직렬 데이터 라인이며, 상기 제 2 라인은 직렬 클록을 전송하기 위한 직렬 클록 라인인 것을 특징으로 하는 커넥터/디지털 직렬 버스 인터페이스 장치.
- 제 1 항에 있어서, 상기 제 1 라인은 직렬 클록을 전송하기 위한 직렬 클록 라인이며, 상기 제 2 라인은 직렬 데이터를 전송하기 위한 직렬 데이터 라인인 것을 특징으로 하는 커넥터/디지털 직렬 버스 인터페이스 장치.
- 제 1 항에 있어서, 상기 그라운드 핀 연결부는 상기 제 2 그라운드 핀과 제 2 라인 사이에 연결되며 게이트 단이 상기 제 1 그라운드 핀에 연결되는 모스 트랜지스터로 구성되는 것을 특징으로 하는 커넥터/디지털 직렬 버스 인터페이스 장치.
- 제 1 그라운드 핀, 노커넥션 핀 및 제 2 그라운드 핀을 구비하는 커넥터;신호 전송을 위한 제 1 라인 및 제 2 라인을 구비하는 디지털 직렬 버스;상기 제 1 라인 및 제 2 라인에 연결되어 상기 디지털 직렬 버스에 연동되며, 표시 장치의 동작을 위한 데이터를 설정하고 제어 신호를 인가하는 다수의 모듈들; 및상기 노커넥션 핀과 상기 제 1 라인을 연결하는 노커넥션 핀 연결부 및 상기 제 1 그라운드 핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨 신호에 응답하여 상기 제 2 그라운드 핀과 상기 제 2 라인을 차단 또는 연결하는 그라운드 핀 연결부를 구비하는 커넥터/디지털 직렬 버스 인터페이스 장치를 포함하는 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 5 항에 있어서, 상기 디지털 직렬 버스는 아이투씨 버스인 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 5 항에 있어서, 상기 제 1 라인은 직렬 데이터 신호를 전송하기 위한 직렬 데이터 라인이며, 상기 제 2 라인은 직렬 클록 신호를 전송하기 위한 직렬 클록 라인인 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 5 항에 있어서, 상기 제 1 라인은 직렬 클록 신호를 전송하기 위한 직렬 클록 라인이며, 상기 제 2 라인은 직렬 데이터 신호를 전송하기 위한 직렬 데이터 라인인 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 5 항에 있어서, 상기 그라운드 핀 연결부는 상기 제 2 그라운드 핀과 제 2 라인 사이에 연결되며 게이트 단이 상기 제 1 그라운드 핀에 연결되는 모스 트랜지스터로 구성되는 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 5 항에 있어서, 상기 다수의 모듈들은,상기 표시 장치의 구동을 위한 각종 제어 신호를 인가하고 상기 디지털 직렬 버스의 버스 마스터 기능을 수행하는 타이밍 컨트롤러; 및상기 표시 장치의 동작을 위한 각종 설정 데이터가 저장되는 저장 소자를 포함하는 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 10 항에 있어서, 상기 저장 소자는 이이피롬 및 디지털 변수 레지스터 중 적어도 어느 하나인 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 10 항에 있어서, 상기 저장 소자는 데이터의 보호하기 위해서 라이트 프로텍션 핀을 구비하며, 상기 라이트 프로텍션 핀은 상기 제 1 그라운드 핀에 연결되는 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 12 항에 있어서, 상기 라이트 프로텍션 핀은 액티브 레벨 신호가 인가되면 라이트를 금지하는 포지티브 라이트 프로텍션 핀 및 비액티브 레벨 신호가 인가되면 라이트를 금지하는 네거티브 라이트 프로텍션 핀 중 어느 하나이며, 상기 포지티브 라이트 프로텍션의 입력 단에는 상기 제 1 그라운드 핀으로부터 인가되는 신호를 반전시키는 반전부가 설치되는 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 13 항에 있어서, 상기 반전부는 인버터인 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 5 항에 있어서, 외부의 제어 시스템과의 연동 시에는 상기 제 1 그라운드 핀이 기준 전압을 공급하는 핀으로 전환되고, 상기 노커넥션 핀은 외부의 제 1 라인으로부터 입력되는 신호를 상기 제 1 라인으로 공급하는 핀으로 전환되고, 상기 제 2 그라운드 핀은 외부의 제 2 라인으로부터 입력되는 신호를 상기 제 2 라인으로 공급하는 핀으로 전환되는 것을 특징으로 하는 표시 장치의 제어 장치.
- 커넥터의 제 1 그라운드 핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨 신호에 응답하여 상기 커넥터의 제 2 그라운드 핀과 디지털 직렬 버스의 제 1 라인을 차단 또는 연결하는 제 2 그라운드 핀 연결부; 및상기 제 1 그라운드 핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨 신호에 응답하여 상기 커넥터의 제 3 그라운드 핀과 상기 디지털 직렬 버스의 제 2 라인을 차단 또는 연결하는 제 3 그라운드 핀 연결부를 포함하는 것을 특징으로 하는 커넥터/디지털 직렬 버스 인터페이스 장치.
- 제 16 항에 있어서, 상기 디지털 직렬 버스는 아이투씨 버스인 것을 특징으로 하는 커넥터/디지털 직렬 버스 인터페이스 장치.
- 제 16 항에 있어서, 상기 제 1 라인은 직렬 데이터를 전송하기 위한 직렬 데이터 라인이며, 상기 제 2 라인은 직렬 클록을 전송하기 위한 직렬 클록 라인인 것을 특징으로 하는 커넥터/디지털 직렬 버스 인터페이스 장치.
- 제 16 항에 있어서, 상기 제 1 라인은 직렬 클록을 전송하기 위한 직렬 클록 라인이며, 상기 제 2 라인은 직렬 데이터를 전송하기 위한 직렬 데이터 라인인 것을 특징으로 하는 커넥터/디지털 직렬 버스 인터페이스 장치.
- 제 1 그라운드 핀, 제 2 그라운드 핀 및 제 3 그라운드 핀을 구비하는 커넥터;신호 전송을 위한 제 1 라인 및 제 2 라인을 구비하는 디지털 직렬 버스;상기 제 1 라인 및 제 2 라인을 통해서 상기 디지털 직렬 버스와 연동되며, 표시 장치의 동작을 위한 데이터를 설정하고 제어 신호를 인가하는 다수의 모듈들; 및상기 제 1 그라운드 핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨 신호에 응답하여 상기 제 2 그라운드 핀과 상기 제 1 라인을 차단 또는 연결하는 제 2 그라운드 핀 연결부 및 상기 제 1 그라운드 핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨 신호에 응답하여 상기 제 3 그라운드 핀과 상기 제 2 라인을 차단 또는 연결하는 제 3 그라운드 핀 연결부를 구비하는 커넥터/디지털 직렬 버스 인터페이스 장치를 포함하는 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 20항에 있어서, 상기 디지털 직렬 버스는 아이투씨 버스인 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 20 항에 있어서, 상기 제 1 라인은 직렬 데이터 신호를 전송하기 위한 직렬 데이터 라인이며, 상기 제 2 라인은 직렬 클록 신호를 전송하기 위한 직렬 클록 라인인 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 20 항에 있어서, 상기 제 1 라인은 직렬 클록 신호를 전송하기 위한 직렬 클록 라인이며, 상기 제 2 라인은 직렬 데이터 신호를 전송하기 위한 직렬 데이터 라인인 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 20 항에 있어서, 상기 제 2 그라운드 핀 연결부는 상기 제 2 그라운드 핀과 제 1 라인 사이에 연결되며, 게이트 단이 상기 제 1 그라운드 핀에 연결되는 모 스 트랜지스터로 구성되는 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 20 항에 있어서, 상기 제 3 그라운드 핀 연결부는 상기 제 3 그라운드 핀과 제 2 라인 사이에 연결되며, 게이트 단이 상기 제 1 그라운드 핀에 연결되는 모스 트랜지스터로 구성되는 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 20 항에 있어서, 상기 다수의 모듈들은,상기 표시 장치의 구동을 위한 각종 제어 신호를 인가하고 상기 디지털 직렬 버스의 버스 마스터 기능을 수행하는 타이밍 컨트롤러; 및상기 표시 장치의 동작을 위한 각종 설정 데이터가 저장되는 저장 소자를 포함하는 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 26 항에 있어서, 상기 저장 소자는 이이피롬 및 디지털 변수 레지스터 중 적어도 어느 하나인 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 26 항에 있어서, 상기 저장 소자는 데이터의 보호하기 위해서 라이트 프로텍션 핀을 구비하며, 상기 라이트 프로텍션 핀은 상기 제 1 그라운드 핀에 연결되는 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 28항에 있어서, 상기 라이트 프로텍션 핀은 액티브 레벨 신호가 인가되면 라이트를 금지하는 포지티브 라이트 프로텍션 핀 및 비액티브 레벨 신호가 인가되면 라이트를 금지하는 네거티브 라이트 프로텍션 핀 중 어느 하나이며, 상기 포지티브 라이트 프로텍션의 입력 단에는 상기 제 1 그라운드 핀으로부터 인가되는 신호를 반전시키는 반전부가 설치되는 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 29 항에 있어서, 상기 반전부는 인버터인 것을 특징으로 하는 표시 장치의 제어 장치.
- 제 20 항에 있어서, 외부의 제어 시스템과의 연동 시에는 상기 제 1 그라운드 핀이 기준 전압을 공급하는 핀으로 전환되고, 상기 제 2 그라운드 핀은 외부의 제 1 라인으로부터 입력되는 신호를 상기 제 1 라인으로 공급하는 핀으로 전환되고, 상기 제 3 그라운드 핀은 외부의 제 2 라인으로부터 입력되는 신호를 상기 제 2 라인으로 공급하는 핀으로 전환되는 것을 특징으로 하는 표시 장치의 제어 장치.
- 메모리;커넥터의 제 1 그라운드 핀과 연결되는 제어 입력핀;상기 커넥터의 노커넥션 핀에 연결되는 제 1 신호 입력핀;상기 커넥터의 제 2 그라운드 핀과 연결되는 제 2 신호 입력핀;상기 제어 입력핀과 제 1 신호 입력핀 및 상기 제 2 신호 입력핀과 연결되어, 메모리와의 연동을 수행하는 디지털 직렬 버스 제어부; 및상기 제 1 신호 입력핀과 상기 디지털 직렬 버스 제어부 사이에 설치되어, 상기 제어 입력핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨의 신호에 따라 상기 제 1 신호 입력핀과 상기 디지털 직렬 버스 제어부를 차단 또는 연결시키는 스위칭부를 포함하는 것을 특징으로 하는 직접 회로 칩.
- 제 32 항에 있어서, 상기 디지털 직렬 버스 제어부는, 상기 제어 입력부로부터 비액티브 레벨 신호가 입력되면 상기 메모리의 라이트를 금지하고 액티브 레벨일 경우에는 허용하는 것을 특징으로 하는 집적 회로 칩.
- 제 32 항에 있어서, 상기 스위칭부는 상기 제 2 신호 입력핀과 상기 디지털 직렬 버스 제어부 사이에 설치되며, 게이트 단이 상기 제어 입력핀과 연결되는 모스 트랜지스터로 구성되는 것을 특징으로 하는 집적 회로 칩.
- 제 32 항에 있어서, 상기 제 1 신호 입력 핀은 직렬 데이터를 입력받고, 상기 제 2 신호 입력 핀은 직렬 클록을 입력받는 것을 특징으로 하는 집적 회로 칩.
- 제 32 항에 있어서, 상기 제 1 신호 입력 핀은 직렬 클록을 입력받고, 상기 제 2 신호 입력 핀은 직렬 데이터를 입력받는 것을 특징으로 하는 집적 회로 칩.
- 제 32 항에 있어서, 반전 신호 출력핀;상기 제 2 신호 입력핀으로부터 입력된 신호를 출력하는 제 2 신호 출력 핀;상기 제어 입력핀으로부터 입력된 신호를 반전시켜 상기 반전 신호 출력핀으로 전송하는 반전부를 더 포함하는 것을 특징으로 하는 직접 회로 칩.
- 제 37 항에 있어서, 상기 반전부는 인버터로 구성되며, 상기 인버터에는 역방향 인버터가 병렬로 연결되는 것을 특징으로 하는 집접 회로 칩.
- 메모리;커넥터의 제 1 그라운드 핀과 연결되는 제어 입력핀;상기 커넥터의 제 2 그라운드 핀과 제 1 신호 입력핀;상기 커넥터의 제 3 그라운드 핀과 연결되는 제 2 신호 입력핀;상기 제어 입력핀과 제 1 신호 입력핀 및 상기 제 2 신호 입력핀과 연결되어, 메모리와의 연동을 수행하는 디지털 직렬 버스 제어부;상기 제 1 신호 입력핀과 상기 디지털 직렬 버스 제어부 사이에 설치되어, 상기 제어 입력핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨의 신호에 따라 상기 제 1 신호 입력 핀과 상기 디지털 직렬 버스 제어부를 차단 또는 연결시키는 제 1 스위칭부; 및상기 제 2 신호 입력핀과 상기 디지털 직렬 버스 제어부 사이에 설치되어, 상기 제어 입력핀으로부터 입력되는 비액티브 레벨 또는 액티브 레벨의 신호에 따라 상기 제 2 신호 입력 핀과 상기 디지털 직렬 버스 제어부를 차단 또는 연결시키 는 제 2 스위칭부를 포함하는 것을 특징으로 하는 직접 회로 칩.
- 제 39 항에 있어서, 상기 디지털 직렬 버스 제어부는, 상기 제어 입력부로부터 비액티브 레벨 신호가 입력되면 상기 메모리의 라이트를 금지하고 액티브 레벨일 경우에는 허용하는 것을 특징으로 하는 집적 회로 칩.
- 제 39 항에 있어서, 상기 제 1 스위칭부는 상기 제 1 신호 입력핀과 상기 디지털 직렬 버스 제어부 사이에 설치되며, 게이트 단이 상기 제어 입력핀과 연결되는 모스 트랜지스터로 구성되는 것을 특징으로 하는 집적 회로 칩.
- 제 39 항에 있어서, 상기 제 2 스위칭부는 상기 제 2 신호 입력 핀과 상기 디지털 직렬 버스 제어부 사이에 설치되며, 게이트 단이 상기 제어 입력핀과 연결되는 모스 트랜지스터로 구성되는 것을 특징으로 하는 집적 회로 칩.
- 제 39 항에 있어서, 상기 제 1 신호 입력 핀은 직렬 데이터를 입력받고, 상기 제 2 신호 입력 핀은 직렬 클록을 입력받는 것을 특징으로 하는 집적 회로 칩.
- 제 39 항에 있어서, 상기 제 1 신호 입력 핀은 직렬 클록을 입력받고, 상기 제 2 신호 입력 핀은 직렬 데이터를 입력받는 것을 특징으로 하는 집적 회로 칩.
- 제 39 항에 있어서, 반전 신호 출력핀;상기 제 1 신호 입력핀으로부터 입력된 신호를 출력하는 제 1 신호 출력 핀;상기 제 2 신호 입력핀으로부터 입력된 신호를 출력하는 제 2 신호 출력 핀;상기 제어 입력핀으로부터 입력된 신호를 반전시켜 상기 반전 신호 출력핀으로 전송하는 반전부를 더 포함하는 것을 특징으로 하는 집적 회로 칩.
- 제 45 항에 있어서, 상기 반전부는 인버터로 구성되며, 상기 인버터에는 역방향 인버터가 병렬로 연결되는 것을 특징으로 하는 집적 회로 칩.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040080530A KR20060031476A (ko) | 2004-10-08 | 2004-10-08 | 커넥터/디지털 직렬 버스 인터페이스 장치 및 이를구비하는 표시 장치의 제어 장치 및 집적 회로 칩 |
JP2005001257A JP2006107417A (ja) | 2004-10-08 | 2005-01-06 | コネクター/デジタル直列バス・インターフェース装置及びこれを具備する表示装置の制御装置及び集積回路チップ |
TW094106273A TW200612384A (en) | 2004-10-08 | 2005-03-02 | Interface and control devices for display apparatus and integrated circuit chip having the same |
US11/075,267 US20060079120A1 (en) | 2004-10-08 | 2005-03-08 | Interface and control devices for display apparatus and integrated circuit chip having the same |
CNA2005100659397A CN1758324A (zh) | 2004-10-08 | 2005-04-15 | 接口和用于显示装置的控制设备及其集成电路芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040080530A KR20060031476A (ko) | 2004-10-08 | 2004-10-08 | 커넥터/디지털 직렬 버스 인터페이스 장치 및 이를구비하는 표시 장치의 제어 장치 및 집적 회로 칩 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060031476A true KR20060031476A (ko) | 2006-04-12 |
Family
ID=36145937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040080530A KR20060031476A (ko) | 2004-10-08 | 2004-10-08 | 커넥터/디지털 직렬 버스 인터페이스 장치 및 이를구비하는 표시 장치의 제어 장치 및 집적 회로 칩 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060079120A1 (ko) |
JP (1) | JP2006107417A (ko) |
KR (1) | KR20060031476A (ko) |
CN (1) | CN1758324A (ko) |
TW (1) | TW200612384A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130031102A (ko) * | 2011-09-20 | 2013-03-28 | 엘지디스플레이 주식회사 | 전원공급장치 및 전원공급방법. |
WO2022039545A1 (ko) * | 2020-08-21 | 2022-02-24 | 삼성전자 주식회사 | 직렬 인터페이스를 운영하는 전자 장치 및 그 제어 방법 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4346626B2 (ja) | 2006-05-17 | 2009-10-21 | 東芝モバイルディスプレイ株式会社 | 半導体集積回路およびその検査方法 |
KR101437868B1 (ko) * | 2007-11-14 | 2014-09-05 | 삼성디스플레이 주식회사 | 표시 장치 |
KR101492116B1 (ko) | 2008-01-24 | 2015-02-09 | 삼성디스플레이 주식회사 | 커넥터 및 이를 갖는 표시장치 |
KR101373469B1 (ko) * | 2009-11-27 | 2014-03-13 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
US9805693B2 (en) * | 2014-12-04 | 2017-10-31 | Samsung Display Co., Ltd. | Relay-based bidirectional display interface |
CN109243389A (zh) * | 2018-10-15 | 2019-01-18 | 深圳市华星光电技术有限公司 | 液晶显示器电路及显示器 |
CN113763884A (zh) * | 2021-09-18 | 2021-12-07 | 京东方科技集团股份有限公司 | 数据连接器、数据提供模组、方法和显示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI290287B (en) * | 2003-10-03 | 2007-11-21 | Delta Electronics Inc | Display device using common display data channel |
US6286073B1 (en) * | 1998-12-01 | 2001-09-04 | Lucent Technologies Inc. | Integrated circuit interface between a personal computer and an external device |
-
2004
- 2004-10-08 KR KR1020040080530A patent/KR20060031476A/ko not_active Application Discontinuation
-
2005
- 2005-01-06 JP JP2005001257A patent/JP2006107417A/ja not_active Withdrawn
- 2005-03-02 TW TW094106273A patent/TW200612384A/zh unknown
- 2005-03-08 US US11/075,267 patent/US20060079120A1/en not_active Abandoned
- 2005-04-15 CN CNA2005100659397A patent/CN1758324A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130031102A (ko) * | 2011-09-20 | 2013-03-28 | 엘지디스플레이 주식회사 | 전원공급장치 및 전원공급방법. |
WO2022039545A1 (ko) * | 2020-08-21 | 2022-02-24 | 삼성전자 주식회사 | 직렬 인터페이스를 운영하는 전자 장치 및 그 제어 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN1758324A (zh) | 2006-04-12 |
US20060079120A1 (en) | 2006-04-13 |
JP2006107417A (ja) | 2006-04-20 |
TW200612384A (en) | 2006-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006107417A (ja) | コネクター/デジタル直列バス・インターフェース装置及びこれを具備する表示装置の制御装置及び集積回路チップ | |
EP1293931B1 (en) | Memory card device | |
US6813662B2 (en) | Memory drive having multi-connector and method of controlling the same | |
EP1359510B1 (en) | Data processing system and data processor | |
US7085863B2 (en) | I2C device including bus switches and programmable address | |
US5109517A (en) | System for selectively controlling slots in an IBM-AT/NEC 9801 dual-compatible computer | |
US7095415B2 (en) | Graphics display architecture and control chip set thereof | |
EP1548607B1 (en) | Method of providing a microcontroller having an N-bit data bus width and a number of pins being equal or less than N | |
US20040183745A1 (en) | Dual display apparatus | |
US7836240B2 (en) | Interface arrangement for a system on a chip suitable for outputting higher-frequency signals for operating peripheral devices, and use thereof | |
CN111292698A (zh) | 驱动电路及显示装置 | |
CN112965926A (zh) | 一种spi接口安全芯片及spi接口电子装置 | |
KR100375252B1 (ko) | 데이터처리시스템 | |
US8122173B2 (en) | Serial peripheral interface (SPI) circuit having driving circuit with data input and output common pin and display using the same | |
KR100551486B1 (ko) | 비동작 디스플레이에 대한 간섭을 방지하는 디스플레이제어 회로를 구비한 다중 디스플레이 장치 및 이를 위한다중 디스플레이 제어 방법 | |
US20080265955A1 (en) | Synchronization circuit and method | |
KR20080009702A (ko) | 메모리 카드용 입출력 장치 및 그 제어 방법 | |
US20060022988A1 (en) | Circuit and method for controlling a power cut-off protection circuit | |
US6192437B1 (en) | Transmission apparatus with control circuit/relay within each card providing connection to related card output depending on related slot ID/ redundancy/non-redundancy, working/protection signals | |
KR100512637B1 (ko) | 디스플레이 장치 | |
KR101096702B1 (ko) | 프로그램 가능한 메모리부 및 이를 구비한 액정표시장치 | |
CN109920388B (zh) | 显示面板驱动*** | |
US6972445B2 (en) | Input/output structure and integrated circuit using the same | |
US8120418B2 (en) | Large-scale integrated circuit | |
US20040044968A1 (en) | Semiconductor integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |