KR20060024869A - Light emitting display and driving method thereof - Google Patents

Light emitting display and driving method thereof Download PDF

Info

Publication number
KR20060024869A
KR20060024869A KR1020040073719A KR20040073719A KR20060024869A KR 20060024869 A KR20060024869 A KR 20060024869A KR 1020040073719 A KR1020040073719 A KR 1020040073719A KR 20040073719 A KR20040073719 A KR 20040073719A KR 20060024869 A KR20060024869 A KR 20060024869A
Authority
KR
South Korea
Prior art keywords
electrode
voltage
transistor
capacitor
period
Prior art date
Application number
KR1020040073719A
Other languages
Korean (ko)
Other versions
KR100684714B1 (en
Inventor
정보용
김양완
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040073719A priority Critical patent/KR100684714B1/en
Publication of KR20060024869A publication Critical patent/KR20060024869A/en
Application granted granted Critical
Publication of KR100684714B1 publication Critical patent/KR100684714B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

유기 발광 표시 장치에서, 구동 트랜지스터의 게이트에 제1 커패시터의 제1 전극이 연결되고 제1 커패시터의 제2 전극과 전원 전압 사이에 제2 커패시터가 연결되어 있다. 먼저, 제1 커패시터의 제2 전극에 일정 기간 동안 보상 전압을 인가한다. 제1 커패시터의 제2 전극에 보상 전압을 인가하는 중에 구동 트랜지스터를 다이오드 형태로 연결하여 제1 커패시터에 구동 트랜지스터의 문턱 전압을 저장한다. 다음, 제1 커패시터의 제2 전극에 데이터 전압을 인가한 후, 제1 및 제2 커패시터에 저장된 전압으로 구동 트랜지스터를 구동한다. 이와 같이, 구동 트랜지스터의 문턱 전압의 편차 문제 및 전원 전압에서의 전압 강하 문제를 해결할 수 있으며, 또한 보상 전압의 충전 시간을 충분히 확보할 수 있다. In an organic light emitting diode display, a first electrode of a first capacitor is connected to a gate of a driving transistor, and a second capacitor is connected between a second electrode of a first capacitor and a power supply voltage. First, a compensation voltage is applied to the second electrode of the first capacitor for a predetermined period of time. While applying the compensation voltage to the second electrode of the first capacitor, the driving transistor is connected in the form of a diode to store the threshold voltage of the driving transistor in the first capacitor. Next, after the data voltage is applied to the second electrode of the first capacitor, the driving transistor is driven by the voltages stored in the first and second capacitors. As described above, the problem of variation in the threshold voltage of the driving transistor and the problem of voltage drop in the power supply voltage can be solved, and the charging time of the compensation voltage can be sufficiently secured.

발광 표시 장치, OLED, 휘도차, 전압 강하, 문턱 전압 Light emitting display, OLED, luminance difference, voltage drop, threshold voltage

Description

발광 표시 장치 및 그 구동 방법{LIGHT EMITTING DISPLAY AND DRIVING METHOD THEREOF}LIGHT EMITTING DISPLAY AND DRIVING METHOD THEREOF

도 1은 유기 발광 소자를 구동하기 위한 종래의 화소 회로이다.1 is a conventional pixel circuit for driving an organic light emitting element.

도 2는 일반적인 유기 발광 표시 장치의 표시 패널에서 전압 공급선의 연결 상태를 나타내는 도면이다.2 is a diagram illustrating a connection state of a voltage supply line in a display panel of a general organic light emitting diode display.

도 3은 본 발명의 실시예에 따른 발광 표시 장치의 개략적인 도면이다.3 is a schematic diagram of a light emitting display device according to an embodiment of the present invention.

도 4는 본 발명의 제1 실시예에 따른 화소의 회로도이다.4 is a circuit diagram of a pixel according to a first embodiment of the present invention.

도 5는 도 4의 화소를 구동하기 위한 구동 타이밍도이다.5 is a driving timing diagram for driving the pixel of FIG. 4.

도 6은 보상 전압의 충전 속도에 따라 보상되는 문턱 전압 간에 발생되는 편차를 도시한 그래프이다.FIG. 6 is a graph illustrating deviations generated between threshold voltages compensated according to a charging speed of a compensation voltage.

도 7은 본 발명의 제2 실시예에 따른 화소의 회로도이다.7 is a circuit diagram of a pixel according to a second embodiment of the present invention.

도 8 내지 도 10은 각각 도 7의 화소를 구동하기 위한 구동 타이밍도이다.8 to 10 are driving timing diagrams for driving the pixels of FIG. 7, respectively.

도 11 내지 도 13은 각각 본 발명의 제3 내지 제5 실시예에 따른 화소의 회로도이다. 11 to 13 are circuit diagrams of pixels according to third to fifth embodiments of the present invention, respectively.

본 발명은 발광 표시 장치에 관한 것으로, 더욱 상세하게는 유기 발광 표시 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a light emitting display device, and more particularly, to an organic light emitting display device and a driving method thereof.

일반적으로 유기 발광 표시 장치는 형광성 유기 물질을 전기적으로 여기시켜 발광시키는 표시 장치로서, 복수의 유기 발광셀들로 영상을 표현할 수 있도록 되어 있다. 이러한 유기 발광셀은 애노드, 유기 박막, 캐소드 레이어의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL), 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함할 수 있다.In general, an organic light emitting diode display is a display device that electrically excites a fluorescent organic material to emit light, and may display an image with a plurality of organic light emitting cells. The organic light emitting cell has a structure of an anode, an organic thin film, and a cathode layer. The organic thin film has a multilayer structure including an emitting layer (EML), an electron transport layer (ETL), and a hole transport layer (HTL) to improve the emission efficiency by improving the balance between electrons and holes. It may also include a separate electron injecting layer (EIL) and a hole injecting layer (HIL).

이와 같이 이루어지는 유기 발광셀을 구동하는 방식 중 능동 구동 방식은 박막 트랜지스터와 커패시터를 화소 전극에 연결하여 커패시터 용량에 의해 전압을 유지하도록 하는 구동 방식이다. 이때, 커패시터에 전압을 유지시키기 위해 인가되는 신호의 형태에 따라 능동 구동 방식은 전압 기입(voltage programming) 방식과 전류 기입(current programming) 방식으로 나누어진다.The active driving method of driving the organic light emitting cell is the driving method of connecting the thin film transistor and the capacitor to the pixel electrode to maintain the voltage by the capacitor capacitance. In this case, the active driving method is divided into a voltage programming method and a current programming method according to the type of signal applied to maintain the voltage on the capacitor.

도 1은 유기 발광 소자를 구동하기 위한 종래의 화소 회로로서, 복수의 화소 회로 중 데이터선(Dm)과 주사선(Sn)에 연결된 화소 회로를 대표적으로 도시한 것이다. FIG. 1 is a conventional pixel circuit for driving an organic light emitting device, and representatively illustrates a pixel circuit connected to a data line Dm and a scan line Sn among a plurality of pixel circuits.

도 1에 도시된 바와 같이, 유기 발광 소자(OLED)에 트랜지스터(M1)가 연결되어 발광을 위한 전류를 공급한다. 트랜지스터(M1)의 전류량은 스위칭 트랜지스터 (M2)를 통해 인가되는 데이터 전압에 의해 제어되도록 되어 있다. 이때, 인가된 전압을 일정 기간 유지하기 위한 커패시터(Cst)가 트랜지스터(M2)의 소스와 게이트 사이에 연결되어 있다. 트랜지스터(M2)의 게이트는 주사선(Sn)에 연결되고, 소스는 데이터선(Dm)에 연결되어 있다. As shown in FIG. 1, the transistor M1 is connected to the organic light emitting diode OLED to supply a current for emitting light. The amount of current in the transistor M1 is controlled by the data voltage applied through the switching transistor M2. At this time, a capacitor Cst for maintaining the applied voltage for a predetermined period is connected between the source and the gate of the transistor M2. The gate of the transistor M2 is connected to the scan line Sn and the source is connected to the data line Dm.

이때, 유기 발광 소자(OLED)에 흐르는 전류는 다음의 수학식 1과 같다. At this time, the current flowing through the OLED is represented by Equation 1 below.

Figure 112004041844762-PAT00001
Figure 112004041844762-PAT00001

여기서, IOLED는 유기 발광 소자(OLED)에 흐르는 전류, Vgs는 트랜지스터(M1)의 게이트와 소스 사이의 전압, Vth는 트랜지스터(M1)의 문턱 전압, Vdata는 데이터 전압, β는 상수 값을 나타낸다.Where I OLED is the current flowing through the OLED, Vgs is the voltage between the gate and the source of the transistor M1, Vth is the threshold voltage of the transistor M1, Vdata is the data voltage, and β is a constant value. .

한편, 일반적으로 화소 회로에 전원 전압(VDD)을 공급하기 위한 전원 공급선은 수평 라인으로 형성되거나, 수직 라인으로 형성된다. 예를 들어, 전원 공급선이 도 2와 같이 수평 라인으로 형성되고 좌측에서 전원이 공급될 경우, 분기되어 나온 각 전원 공급선 상에서의 전압 강하로 인하여 전원 공급선 좌측과 우측의 전압 차가 발생하게 된다. 또한 전원 공급선이 수직 라인으로 형성될 경우 전원 공급선 상측과 하측의 전압 차가 발생하게 된다.In general, the power supply line for supplying the power supply voltage VDD to the pixel circuit is formed as a horizontal line or a vertical line. For example, when the power supply line is formed in a horizontal line as shown in FIG. 2 and power is supplied from the left side, a voltage difference between the left and right sides of the power supply line occurs due to the voltage drop on each branched power supply line. In addition, when the power supply line is formed as a vertical line, a voltage difference occurs between the upper side and the lower side of the power supply line.

따라서, 도 2에서 전원 공급선의 우측 화소에 인가되는 전원 전압(VDD)이 좌측 화소에 인가되는 전원 전압(VDD)보다 낮아지므로, 우측 화소에 위치한 구동 트랜지스터의 게이트 및 소스간 전압(Vgs)이 좌측 화소에 위치한 구동 트랜지스터의 게이트 및 소스간 전압(Vgs)보다 낮아진다. 따라서, 수학식 1에서 알 수 있듯이 전원 공급선의 좌측과 우측의 화소 회로에 동일한 데이터가 인가되는 경우에도 구동 트랜지스터에 흐르는 전류량이 달라져 휘도차가 발생한다.Therefore, in FIG. 2, since the power supply voltage VDD applied to the right pixel of the power supply line is lower than the power supply voltage VDD applied to the left pixel, the gate-source voltage Vgs of the driving transistor located in the right pixel is left. The voltage between the gate and source voltages Vgs of the driving transistor positioned in the pixel is lower. Therefore, as shown in Equation 1, even when the same data is applied to the pixel circuits on the left and right sides of the power supply line, the amount of current flowing through the driving transistor is different, resulting in a luminance difference.

한편, 종래의 화소 회로에서는 전원 공급선의 전압 강하에 의하여 발생하는 휘도차 이외에도, 제조 공정의 불균일성에 의해 생기는 트랜지스터의 문턱 전압(Vth)의 편차에 의한 휘도차도 있다. 즉, 수학식 1을 보면 유기 발광 소자(OLED)에 공급되는 전류의 양이 트랜지스터의 문턱 전압에 의해 의존하므로 문턱 전압의 편차에 의해 발광 휘도가 달라진다.On the other hand, in the conventional pixel circuit, in addition to the luminance difference caused by the voltage drop of the power supply line, there is also the luminance difference due to the deviation of the threshold voltage Vth of the transistor caused by the nonuniformity of the manufacturing process. That is, in Equation 1, since the amount of current supplied to the organic light emitting diode OLED depends on the threshold voltage of the transistor, the light emission luminance varies according to the variation of the threshold voltage.

본 발명이 이루고자 하는 기술적 과제는 화소 회로에 포함된 구동 트랜지스터의 문턱 전압의 편차를 보상하여 균일한 휘도를 표현할 수 있는 발광 표시 장치를 제공하는 것이다. An object of the present invention is to provide a light emitting display device capable of expressing uniform luminance by compensating for variations in threshold voltages of driving transistors included in a pixel circuit.

본 발명의 다른 기술적 과제는 구동 전압선에서 발생하는 각 화소간의 전압 강하량 차이를 보상하여 균일한 휘도를 표현할 수 있는 발광 표시 장치를 제공하는 것이다. Another object of the present invention is to provide a light emitting display device capable of expressing uniform luminance by compensating for a difference in voltage drop between pixels generated in a driving voltage line.

본 발명의 한 특징에 따르면, 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 및 복수의 화소 회로를 포함하는 발광 표시 장치가 제공된다. 본 발명의 화소 회로는, 트랜지스터, 발광 소자, 제1 커패시터, 제1 및 제2 스위치를 포함한다. According to an aspect of the present invention, there is provided a light emitting display device including a plurality of data lines for transmitting a data voltage, a plurality of scan lines for transmitting a selection signal, and a plurality of pixel circuits. The pixel circuit of the present invention includes a transistor, a light emitting element, a first capacitor, and first and second switches.

트랜지스터는 제1 전압을 공급하는 제1 전원에 제1 전극이 전기적으로 연결되며, 상기 제1 전극 및 제2 전극 간에 인가되는 전압에 대응되는 전류를 제3 전극으로 출력한다. 발광 소자는 상기 트랜지스터의 상기 제3 전극으로 출력되는 전류에 대응하여 발광하며, 제1 커패시터는 제1 기간 동안 상기 트랜지스터의 문턱 전압에 대응하는 전압을 저장한다. 제1 스위치는 상기 제1 커패시터의 제1 전극과 제2 전압을 공급하는 제2 전원 사이에 연결되어 상기 제1 기간보다 긴 제2 기간 동안 턴온된다. 제2 스위치는 상기 주사선으로부터의 상기 선택 신호에 응답하여 상기 데이터선으로부터의 데이터 전압을 상기 제1 커패시터의 상기 제1 전극에 인가한다. 그리고 상기 트랜지스터의 제1 전극과 제2 전극 사이의 전압은 상기 제1 커패시터의 전압에 의존한다.In the transistor, a first electrode is electrically connected to a first power supply for supplying a first voltage, and outputs a current corresponding to a voltage applied between the first electrode and the second electrode to the third electrode. The light emitting device emits light in response to the current output to the third electrode of the transistor, and the first capacitor stores a voltage corresponding to the threshold voltage of the transistor during the first period. The first switch is connected between a first electrode of the first capacitor and a second power supply for supplying a second voltage, and is turned on for a second period longer than the first period. The second switch applies a data voltage from the data line to the first electrode of the first capacitor in response to the selection signal from the scan line. The voltage between the first electrode and the second electrode of the transistor depends on the voltage of the first capacitor.

본 발명의 다른 특징에 따른 화소 회로는, 트랜지스터, 발광 소자, 제1 내지 제3 스위치, 제1 및 제2 커패시터를 포함한다. 트랜지스터는 제1 및 제2 전극 간에 인가되는 전압에 대응되는 전류를 제3 전극으로 출력하며, 발광 소자는 상기 트랜지스터의 상기 제3 전극에 전기적으로 연결되고 인가되는 전류에 대응하여 발광한다. 제1 커패시터는 제1 전극이 상기 트랜지스터의 상기 제1 전극에 연결되며, 제2 커패시터는 제1 전원과 상기 제1 커패시터의 제2 전극 간에 연결된다. 제1 스위치는 제1 제어 신호에 응답하여 상기 트랜지스터를 다이오드 형태로 연결시키며, 제2 스위치는 제2 제어 신호에 응답하여 상기 제1 커패시터의 상기 제2 전극과 제2 전원을 연결한다. 제3 스위치는 상기 선택 신호에 응답하여 상기 데이터 전압을 상기 제1 커패시터로 전달한다. 그리고 상기 제1 및 제2 제어 신호는 상기 선택 신호가 인가되기 이전에 상기 화소 회로로 인가되며, 상기 제2 제어 신호가 상기 화소 회로에 인가되는 기간이 상기 선택 신호가 인가되는 기간보다 길다. A pixel circuit according to another feature of the present invention includes a transistor, a light emitting element, first to third switches, and first and second capacitors. The transistor outputs a current corresponding to the voltage applied between the first and second electrodes to the third electrode, and the light emitting element is electrically connected to the third electrode of the transistor and emits light corresponding to the applied current. The first capacitor has a first electrode connected to the first electrode of the transistor, and the second capacitor is connected between a first power supply and a second electrode of the first capacitor. The first switch connects the transistor in the form of a diode in response to a first control signal, and the second switch connects the second electrode and the second power supply of the first capacitor in response to a second control signal. The third switch transfers the data voltage to the first capacitor in response to the selection signal. The first and second control signals are applied to the pixel circuit before the selection signal is applied, and the period during which the second control signal is applied to the pixel circuit is longer than the period during which the selection signal is applied.

본 발명의 또 다른 특징에 따르면, 제1 및 제2 전극 간에 인가되는 전압에 대응되는 전류를 제3 전극으로 출력하는 트랜지스터, 상기 트랜지스터의 상기 제3 전극로부터 출력되는 전류에 대응하여 발광하는 발광 소자, 제1 전극이 상기 트랜지스터의 상기 제1 전극에 연결되는 제1 커패시터, 그리고 제1 전원과 상기 제1 커패시터의 제2 전극 간에 연결되는 제2 커패시터를 포함하는 화소 회로를 가지는 발광 표시 장치의 구동 방법이 제공된다. 본 발명의 구동 방법에 의하면, 제1 기간 동안 상기 제1 커패시터의 제2 전극에 제2 전압이 인가된다. 상기 제1 기간보다 짧은 제2 기간 동안 상기 제1 커패시터에 상기 트랜지스터의 문턱 전압에 대응하는 전압이 충전된다. 그리고 제3 기간 동안 상기 제1 및 제2 커패시터에 상기 데이터 전압에 대응하는 전압이 충전된다. According to another feature of the invention, a transistor for outputting a current corresponding to the voltage applied between the first and second electrodes to the third electrode, the light emitting device for emitting light corresponding to the current output from the third electrode of the transistor And a pixel circuit including a first capacitor connected to the first electrode of the transistor, and a second capacitor connected between a first power supply and a second electrode of the first capacitor. A method is provided. According to the driving method of the present invention, a second voltage is applied to the second electrode of the first capacitor during the first period. The first capacitor is charged with a voltage corresponding to the threshold voltage of the transistor for a second period shorter than the first period. The voltage corresponding to the data voltage is charged in the first and second capacitors during the third period.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 간접적으로 연결되어 있는 경우도 포함한다.In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification. When a part is connected to another part, this includes not only a direct connection but also an indirect connection between other elements in between.

그리고 본 발명의 실시예에서는 발광 표시 장치로서 유기 물질의 발광을 이용하는 유기 발광 표시 장치를 예로 들어 설명한다.In the exemplary embodiment of the present invention, an organic light emitting display device using light emission of an organic material is described as an example.

도 3은 본 발명의 실시예에 따른 유기 발광 표시 장치의 개략적인 개념도이다.3 is a schematic conceptual diagram of an organic light emitting diode display according to an exemplary embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 발광 표시 장치는 표시 패널(100), 데이터 신호 구동부(200), 선택 신호 구동부(300) 및 발광 신호 구동부(400)를 포함한다. As shown in FIG. 3, the light emitting display device according to the exemplary embodiment of the present invention includes a display panel 100, a data signal driver 200, a selection signal driver 300, and a light emitting signal driver 400.

표시 패널(100)은 열 방향으로 뻗어 있는 복수의 데이터선(D1-Dm), 행 방향으로 뻗어 있는 복수의 선택 주사선(S1-Sn)과 발광 주사선(E1-En) 및 복수의 화소 회로(110)를 포함한다. 데이터선(D1-Dm)은 화상 신호를 나타내는 전압 형태의 데이터 신호(이하, "데이터 전압"이라 함)를 화소 회로(110)로 전달한다. 선택 주사선(S1-Sn)은 선택 신호를 화소 회로(110)로 전달하고, 발광 주사선(E1-En)은 발광 신호를 화소 회로(110)로 전달한다. 그리고 화소 회로(110)는 이웃한 두 데이터선(D1-Dm)과 이웃한 두 주사선(S1-Sn)에 의해 정의되는 화소 영역에 형성되어 있다.The display panel 100 includes a plurality of data lines D1 -Dm extending in a column direction, a plurality of selection scan lines S1 -Sn, a light emitting scan line E1-En, and a plurality of pixel circuits 110 extending in a row direction. ). The data lines D1 -Dm transmit a data signal (hereinafter, referred to as a "data voltage") in the form of a voltage representing an image signal to the pixel circuit 110. The selection scan lines S1 -Sn transfer the selection signal to the pixel circuit 110, and the emission scan lines E1 -En transfer the emission signal to the pixel circuit 110. The pixel circuit 110 is formed in a pixel area defined by two neighboring data lines D1 -Dm and two neighboring scan lines S1 -Sn.

데이터 신호 구동부(200)는 데이터선(D1-Dm)에 데이터 전압을 인가한다. 선택 신호 구동부(300)는 선택 주사선(S1-Sn)에 각각 선택 신호를 순차적으로 인가하며, 발광 신호 구동부(400)는 발광 주사선(E1-En)에 각각 발광 신호를 순차적으로 인가한다.The data signal driver 200 applies a data voltage to the data lines D1 -Dm. The selection signal driver 300 sequentially applies the selection signals to the selection scan lines S1 -Sn, and the emission signal driver 400 sequentially applies the emission signals to the emission scan lines E1 -En.

데이터 신호 구동부(200), 선택 신호 구동부(300) 및/또는 발광 신호 구동부 (400)는 표시 패널(100)에 전기적으로 연결될 수 있으며 또는 표시 패널(100)에 접착되어 전기적으로 연결되어 있는 테이프 캐리어 패키지(tape carrier package, TCP)에 칩 등의 형태로 장착될 수 있다. 또는 표시 패널(100)에 접착되어 전기적으로 연결되어 있는 가요성 인쇄 회로(flexible printed circuit, FPC) 또는 필름(film) 등에 칩 등의 형태로 장착될 수도 있다. 이와는 달리 데이터 신호 구동부(200), 선택 신호 구동부(300) 및/또는 발광 신호 구동부(400)는 표시 패널(100)의 기판 위에 직접 장착될 수도 있으며, 또는 기판 위에 주사선, 데이터선 및 박막 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로와 대체될 수도 직접 장착될 수도 있다.The data signal driver 200, the selection signal driver 300, and / or the light emission signal driver 400 may be electrically connected to the display panel 100 or may be attached to the display panel 100 and electrically connected to the tape carrier. The package may be mounted in the form of a chip in a tape carrier package (TCP). Alternatively, the display panel 100 may be mounted in a flexible printed circuit (FPC) or a film that is adhered to and electrically connected to the display panel 100 in the form of a chip. Alternatively, the data signal driver 200, the selection signal driver 300, and / or the light emission signal driver 400 may be directly mounted on the substrate of the display panel 100, or may include scan lines, data lines, and thin film transistors on the substrate. It may be replaced or directly mounted with a driving circuit formed of the same layers.

도 4는 본 발명의 제1 실시예에 따른 화소 회로의 등가 회로도이다.4 is an equivalent circuit diagram of a pixel circuit according to a first embodiment of the present invention.

도 4에서는 설명의 편의상 m번째 데이터선(Dm)과 n번째 주사선(Sn, En)에 연결된 화소 회로만을 도시하였다. 한편, 선택 주사선에 관한 용어를 정의하면, 현재 선택 신호를 전달하려고 하는 주사선을 "현재 선택 주사선"이라 하고, 현재 선택 신호가 전달되기 전에 선택 신호를 전달한 주사선을 "직전 선택 주사선"이라 한다.In FIG. 4, only the pixel circuit connected to the m-th data line Dm and the n-th scan line Sn and En is illustrated for convenience of description. On the other hand, when the terms relating to the selection scan line are defined, the scanning line to which the current selection signal is to be transmitted is referred to as the "current selection scanning line", and the scanning line to which the selection signal is transmitted before the current selection signal is transmitted is referred to as the "previous selection scanning line".

도 4에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 화소 회로(110)는 트랜지스터(M1-M5), 커패시터(Cst, Cvth) 및 유기 발광 소자(OLED)를 포함한다. 도 4에서는 트랜지스터(M1-M5)를 NMOS 트랜지스터로 도시하였으며, 트랜지스터(M2-M5)는 로우 레벨의 선택 신호 및 발광 신호에 의해 턴온된다.As shown in FIG. 4, the pixel circuit 110 according to the first embodiment of the present invention includes transistors M1-M5, capacitors Cst and Cvth, and an organic light emitting diode OLED. In FIG. 4, transistors M1-M5 are illustrated as NMOS transistors, and transistors M2-M5 are turned on by a low level select signal and a light emission signal.

트랜지스터(M1)는 유기 발광 소자(OLED)를 구동하기 위한 구동 트랜지스터로서, 전원 전압(VDD)을 공급하기 위한 전원과 유기 발광 소자(OLED) 간에 연결되고, 게이트에 인가되는 전압에 의하여 트랜지스터(M5)를 통하여 유기 발광 소자(OLED)에 흐르는 전류를 제어한다. 트랜지스터(M2)는 직전 선택 주사선(Sn-1)으로부터의 로우 레벨의 선택 신호에 응답하여 트랜지스터(M1)를 다이오드 형태로 연결시킨다.The transistor M1 is a driving transistor for driving the organic light emitting diode OLED. The transistor M1 is connected between the power supply for supplying the power supply voltage VDD and the organic light emitting diode OLED. The transistor M5 is applied by a voltage applied to the gate. The current flowing through the organic light emitting diode OLED is controlled through the. The transistor M2 connects the transistor M1 in the form of a diode in response to a low level selection signal from the previous selection scan line Sn-1.

트랜지스터(M1)의 게이트에는 커패시터(Cvth)의 제1 전극(A)이 연결되고, 커패시터(Cvth)의 제2 전극(B) 및 전원 전압(VDD)을 공급하는 전원 사이에 커패시터(Cst)가 연결되어 있다. 또한 트랜지스터(M4)가 커패시터(Cvth)의 제2 전극(B)과 보상 전압(Vsus)을 공급하는 전원 사이에 연결되어, 직전 선택 주사선(Sn-1)으로부터의 로우 레벨의 선택 신호에 응답하여 커패시터(Cvth)의 타전극(B)에 보상 전압(Vsus)을 인가한다. The first electrode A of the capacitor Cvth is connected to the gate of the transistor M1, and the capacitor Cst is connected between the second electrode B of the capacitor Cvth and the power supply for supplying the power voltage VDD. It is connected. In addition, the transistor M4 is connected between the second electrode B of the capacitor Cvth and the power supply for supplying the compensation voltage Vsus, so as to respond to the low level selection signal from the previous selection scan line Sn-1. The compensation voltage Vsus is applied to the other electrode B of the capacitor Cvth.

트랜지스터(M3)는 현재 선택 주사선(Sn)으로부터의 로우 레벨의 선택 신호에 응답하여 데이터선(Dm)으로부터의 데이터 전압을 커패시터(Cvth)의 제2 전극(B)으로 전달한다.The transistor M3 transfers the data voltage from the data line Dm to the second electrode B of the capacitor Cvth in response to the low level selection signal from the current selection scan line Sn.

트랜지스터(M5)는 트랜지스터(M1)의 드레인과 유기 발광 소자(OLED)의 애노드 사이에 연결되고, 발광 주사선(En)으로부터의 하이 레벨의 발광 신호에 응답하여 트랜지스터(M1)의 드레인과 유기 발광 소자(OLED)를 차단시킨다.The transistor M5 is connected between the drain of the transistor M1 and the anode of the organic light emitting element OLED, and responds to the high level light emission signal from the light emission scan line En and the drain of the transistor M1 and the organic light emitting element. Block (OLED).

유기 발광 소자(OLED)는 입력되는 전류에 대응하여 빛을 방출한다. 본 발명의 제1 실시예에 따르면, 유기 발광 소자(OLED)의 캐소드에 연결되는 전원 전압(VSS)은 전원 전압(VDD)보다 낮은 레벨의 전압으로서, 접지 전압, 음의 전압 등이 사용될 수 있다.The OLED emits light in response to an input current. According to the first embodiment of the present invention, the power supply voltage VSS connected to the cathode of the OLED is a voltage having a lower level than the power supply voltage VDD, and a ground voltage, a negative voltage, and the like may be used. .

이하, 본 발명의 제1 실시예에 따른 화소 회로의 동작을 도 5를 참조하여 설 명한다.Hereinafter, an operation of the pixel circuit according to the first embodiment of the present invention will be described with reference to FIG. 5.

T1 기간에서, 직전 주사선(Sn-1)에 로우 레벨의 선택 신호가 인가되면, 트랜지스터(M1)는 다이오드 형태로 연결된다. 그리고 발광 주사선(En)에 인가된 하이 레벨의 발광 신호에 의해 트랜지스터(M5)가 턴오프되어 있으므로, 트랜지스터(M1)의 게이트-소스간 전압이 트랜지스터(M1)의 문턱 전압(Vth)이 될 때까지 변한다. 따라서 트랜지스터(M1)의 게이트, 즉 커패시터(Cvth)의 제1 전극(A)에는 전압(VDD)과 트랜지스터(M1)의 문턱 전압(Vth)의 합에 해당되는 전압이 인가된다.In the T1 period, when the low level select signal is applied to the immediately preceding scan line Sn-1, the transistor M1 is connected in the form of a diode. In addition, since the transistor M5 is turned off by the high-level emission signal applied to the emission scan line En, when the gate-source voltage of the transistor M1 becomes the threshold voltage Vth of the transistor M1. Changes up to Therefore, a voltage corresponding to the sum of the voltage VDD and the threshold voltage Vth of the transistor M1 is applied to the gate of the transistor M1, that is, the first electrode A of the capacitor Cvth.

또한, 트랜지스터(M4)가 턴온되므로 커패시터(Cvth)의 제2 전극(B)에는 보상 전압(Vsus)이 인가되어, 커패시터(Cvth)에는 수학식 2와 같은 전압(VCvth)이 충전된다.In addition, since the transistor M4 is turned on, the compensation voltage Vsus is applied to the second electrode B of the capacitor Cvth, and the capacitor Cvth is charged with the voltage V Cvth as shown in Equation 2 below.

Figure 112004041844762-PAT00002
Figure 112004041844762-PAT00002

T2 기간에서, 직전 주사선(Sn-1)의 선택 신호가 하이 레벨로 되어 트랜지스터(M2, M4)가 턴오프된다. 그리고 현재 주사선(Sn)에 로우 레벨의 선택 신호가 인가되어 트랜지스터(M3)가 턴온되어, 데이터 전압(Vdata)이 커패시터(Cvth)의 제2 전극(B)에 인가된다. 커패시터(Cvth)에는 수학식 2와 같은 전압이 충전되어 있으므로, 트랜지스터(M1)의 게이트 및 소스간 전압은 수학식 3과 같이 된다. T2 기간에서는 트랜지스터(M5)는 턴오프되어 있다. In the T2 period, the selection signal of the immediately preceding scan line Sn-1 is at a high level so that the transistors M2 and M4 are turned off. A low level selection signal is applied to the current scan line Sn to turn on the transistor M3, and the data voltage Vdata is applied to the second electrode B of the capacitor Cvth. Since the capacitor Cvth is charged with the voltage as shown in Equation 2, the voltage between the gate and the source of the transistor M1 is as shown in Equation 3. In the T2 period, the transistor M5 is turned off.

Figure 112004041844762-PAT00003
Figure 112004041844762-PAT00003

따라서 유기 발광 소자(OLED)에 흐르는 전류는 수학식 4와 같다.Therefore, the current flowing through the OLED is represented by Equation 4.

Figure 112004041844762-PAT00004
Figure 112004041844762-PAT00004

수학식 4에서 알 수 있듯이, 유기 발광 소자(OLED)에 흐르는 전류는 전원 전압(VDD)에 영향을 받지 않게 되며, 전원 전압(VDD) 공급선에서의 전압 강하에 의한 휘도 편차를 보상할 수 있다.As can be seen from Equation 4, the current flowing through the organic light emitting diode OLED is not affected by the power supply voltage VDD, and the luminance deviation due to the voltage drop in the power supply voltage VDD supply line can be compensated for.

그리고 보상 전압(Vsus)이 인가되는 T1 기간에서, 보상 전압(Vsus)을 공급하는 전원으로는 전류 경로가 형성되지 않으므로, 전류 흐름으로 인한 전압 강하의 문제가 발생되지 않는다. 따라서 모든 화소 회로에 실질적으로 동일한 보상 전압(Vsus)이 인가되며, 데이터 전압에 대응되는 전류가 유기 발광 소자(OLED)에 흐를 수 있다. In the T1 period in which the compensation voltage Vsus is applied, since a current path is not formed by the power supply for supplying the compensation voltage Vsus, a problem of voltage drop due to current flow does not occur. Therefore, substantially the same compensation voltage Vsus is applied to all the pixel circuits, and a current corresponding to the data voltage may flow through the OLED.

그런데 T1 기간 동안 보상 전압(Vsus)을 커패시터(Cvth)에 충전하는 경우에, 보상 전압(Vsus)을 공급하는 전원선에 존재하는 기생 커패시턴스 성분에 의해 화소가 보상 전압(Vsus)을 공급하는 전원선에 연결된 위치에 따라 커패시터(Cvth)의 제2 전극(B)에 보상 전압(Vsus)이 충전되는 속도가 달라질 수 있다. However, when the compensation voltage Vsus is charged to the capacitor Cvth during the T1 period, the power supply line to which the pixel supplies the compensation voltage Vsus by the parasitic capacitance component present in the power supply line supplying the compensation voltage Vsus. The rate at which the compensation voltage Vsus is charged to the second electrode B of the capacitor Cvth may vary depending on the position connected to the second electrode B.

도 6은 표시 패널의 서로 다른 위치에 형성된 두 개의 화소에 보상 전압(Vsus)이 충전되는 속도와 커패시터(Cvth)에 충전되는 전압을 도시한 것이다.FIG. 6 illustrates a rate at which the compensation voltage Vsus is charged to two pixels formed at different positions of the display panel, and a voltage charged at the capacitor Cvth.

도 6에서, (a)와 (b)는 동일한 보상 전압(Vsus) 공급선에 연결된 화소에 보상 전압이 충전되는 속도를 도시한 그래프로서, (a)는 보상 전압(Vsus)을 공급하는 전원과 가까운 지점에 위치한 화소의 경우를 도시한 것이고, (b)는 멀리 떨어진 지점에 위치한 화소의 경우를 도시한 것이다. 또한, (c)는 전원과 가까운 지점에 형성된 화소의 커패시터(Cvth)에 충전되는 전압을 도시한 것이고, (d)는 전원과 멀리 떨어진 지점에 형성된 화소의 커패시터(Cvth)에 충전되는 전압을 도시한 것이다.In FIG. 6, (a) and (b) are graphs showing the rate at which the compensation voltage is charged to the pixels connected to the same compensation voltage (Vsus) supply line, and (a) is close to the power supply for supplying the compensation voltage (Vsus). The case of a pixel located at a point is shown, and (b) shows the case of a pixel located at a distant point. In addition, (c) shows a voltage charged in the capacitor (Cvth) of the pixel formed at a point close to the power supply, (d) shows a voltage charged in the capacitor (Cvth) of the pixel formed at a point far from the power source. It is.

도 6에서 알 수 있듯이, 화소가 형성된 위치에 따라 커패시터(Cvth)의 제2 전극(B)에 보상 전압(Vsus)이 충전되는 속도가 달라지며, 전원에서 멀리 떨어져 있는 화소일수록 보상 전압(Vsus)이 충전되는 속도는 느려지게 된다. 그리고 이러한 보상 전압(Vsus)의 충전 속도에 따라서 그래프 (c), (d)와 같이 커패시터(Cvth)에 충전되는 전압이 달라진다.As can be seen in FIG. 6, the speed at which the compensation voltage Vsus is charged to the second electrode B of the capacitor Cvth varies according to the position at which the pixel is formed, and the pixel farther from the power source, the compensation voltage Vsus. This charging rate is slowed down. The voltage charged in the capacitor Cvth varies as shown in the graphs (c) and (d) according to the charging speed of the compensation voltage Vsus.

따라서, T1 기간 동안 커패시터(Cvth)에 구동 트랜지스터(M1)의 문턱 전압과 다른 전압이 충전되어, 구동 트랜지스터(M1)의 문턱 전압의 편차가 정확하게 보상되지 않아서 균일한 휘도 표현이 어려워질 수 있다.Therefore, during the T1 period, the capacitor Cvth is charged with a voltage different from the threshold voltage of the driving transistor M1, so that variations in the threshold voltage of the driving transistor M1 are not compensated for accurately, which makes it difficult to express uniform luminance.

본 발명의 제2 실시예에서는 커패시터(Cvth)의 제2 전극(B)에 보상 전압(Vsus)이 충전되는 시간을 충분히 확보함으로써, 커패시터(Cvth)에 충전되는 전압이 보상 전압(Vsus)의 충전 속도에 의하여 영향을 받지 않도록 한다.In the second embodiment of the present invention, a sufficient time for the compensation voltage Vsus to be charged to the second electrode B of the capacitor Cvth ensures that the voltage charged to the capacitor Cvth is charged with the compensation voltage Vsus. Don't be affected by speed.

이하, 도 7 및 도 8을 참조하여 본 발명의 제2 실시예에 따른 화소 회로를 설명한다.Hereinafter, a pixel circuit according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 7 and 8.

도 7은 본 발명의 제2 실시예에 따른 화소를 도시한 회로도이며, 도 8 내지 도 10은 각각 도 7의 화소를 구동하기 위한 구동 타이밍도이다.7 is a circuit diagram illustrating a pixel according to a second exemplary embodiment of the present invention, and FIGS. 8 to 10 are driving timing diagrams for driving the pixel of FIG. 7, respectively.

도 7에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 화소 회로는 선택 주사선과 별도로 형성된 제어 신호선(EBn-1)을 사용하여 트랜지스터(M4)의 온/오프를 제어한다는 점에서 본 발명의 제1 실시예에 따른 화소 회로와 차이점을 갖는다.As shown in FIG. 7, the pixel circuit according to the second embodiment of the present invention controls the on / off of the transistor M4 by using the control signal line EBn-1 formed separately from the selection scan line. The difference from the pixel circuit according to the first embodiment of FIG.

도 8을 보면, T1' 기간에서 제어 신호선(EBn-1)에 로우 레벨의 제어 신호가 인가되면 트랜지스터(M4)가 턴온되어 커패시터(Cvth)의 타전극(B)에 보상 전압(Vsus)이 인가된다. 그리고 도 8에 도시한 바와 같이 T1' 기간은 도 5의 T1 기간과 T1 기간 직전의 기간을 포함한다. Referring to FIG. 8, when the low level control signal is applied to the control signal line EBn-1 in the T1 'period, the transistor M4 is turned on to apply the compensation voltage Vsus to the other electrode B of the capacitor Cvth. do. As illustrated in FIG. 8, the period T1 ′ includes the period T1 and the period immediately before the period T1 of FIG. 5.

즉, 트랜지스터(M1)가 다이오드 형태로 연결되어 트랜지스터(M1)의 문턱 전압이 커패시터(Cvth)에 충전되는 기간(T1)인 직전 선택 신호의 로우 레벨 기간보다 더 긴 기간(T1') 동안 보상 전압(Vsus)이 커패시터(Cvth)의 제2 전극(B)에 인가된다. 따라서 제1 실시예에 비해 보상 전압(Vsus)을 커패시터(Cvth)에 충전할 수 있는 시간이 충분히 확보될 수 있다. In other words, the transistor M1 is connected in the form of a diode so that the compensation voltage is longer than the low level period of the previous selection signal T1 ′, which is the period T1 during which the threshold voltage of the transistor M1 is charged to the capacitor Cvth. Vsus is applied to the second electrode B of the capacitor Cvth. Therefore, a time sufficient to charge the compensation voltage Vsus to the capacitor Cvth can be secured as compared with the first embodiment.

그리고 제어 신호선(EBn-1)의 제어 신호는 T1 기간보다 긴 기간 동안 로우 레벨이면 되므로, 도 9에 도시한 바와 같이 직전 발광 주사선(En-1)에 인가되는 발광 신호의 반전된 신호를 사용할 수도 있다. 이와 같이, 직전 발광 주사선(En-1)에 인가되는 발광 신호의 반전 신호를 이용하면, 트랜지스터(M4)를 제어하기 위한 별도의 구동부를 추가하지 않고 트랜지스터(M4)의 온/오프를 제어하는 제어 신호를 생성할 수 있다.Since the control signal of the control signal line EBn-1 needs to be at a low level for a period longer than the T1 period, an inverted signal of the light emission signal applied to the previous light emission scan line En-1 may be used as shown in FIG. have. As described above, when the inversion signal of the light emission signal applied to the previous light emission scan line En-1 is used, the control for controlling the on / off of the transistor M4 without adding a separate driver for controlling the transistor M4. You can generate a signal.

이와 같이, 본 발명의 제2 실시예에 따르면, 커패시터(Cvth)에 트랜지스터 (M1)의 문턱 전압(Vth)을 저장하기 이전에 커패시터(Cvth)가 보상 전압(Vsus)으로 충전되도록 할 수 있으므로, 보상 전압(Vsus)의 충전 속도에 의하여 커패시터(Cvth)에 저장되는 문턱 전압(Vth)의 편차를 방지할 수 있다.As described above, according to the second embodiment of the present invention, the capacitor Cvth may be charged to the compensation voltage Vsus before the threshold voltage Vth of the transistor M1 is stored in the capacitor Cvth. It is possible to prevent the variation of the threshold voltage Vth stored in the capacitor Cvth by the charging speed of the compensation voltage Vsus.

특히, 고해상도 표시 장치에서는 화소 피치가 매우 작아지는데, 이 경우 보상 전압(Vsus)을 전달하기 위한 전원선을 행 방향으로 형성하게 되면, 보상 전압(Vsus)을 전달하기 위한 전원선의 폭이 작아져, 기생 커패시턴스 성분으로 인한 지연를 피할 수 없다. 따라서, 본 발명의 제2 실시예에서는 펄스 폭이 긴 발광 신호를 이용하여 보상 전압(Vsus)을 커패시터(Cvth)의 제2 전극(B)에 인가함으로써, 보상 전압(Vsus)이 커패시터(Cvth) 에 충분히 충전될 수 있도록 한다.In particular, in the high resolution display device, the pixel pitch becomes very small. In this case, when the power line for transmitting the compensation voltage Vsus is formed in the row direction, the width of the power line for delivering the compensation voltage Vsus becomes small. Delays caused by parasitic capacitance components are inevitable. Therefore, in the second embodiment of the present invention, the compensation voltage Vsus is applied to the second electrode B of the capacitor Cvth by using the light emission signal having a long pulse width, whereby the compensation voltage Vsus becomes the capacitor Cvth. Make sure it is fully charged.

또한, 선택 주사선에 의하여 제어되는 트랜지스터의 개수가 감소됨으로써 선택 신호 구동부(300)의 부하가 감소하게 된다. 따라서, 선택 신호 구동부(300) 내부에 형성되는 버퍼의 크기를 감소시킬 수 있고, 내부 회로가 원활하게 동작하도록 할 수 있다.In addition, since the number of transistors controlled by the selection scan line is reduced, the load of the selection signal driver 300 is reduced. Therefore, the size of the buffer formed in the selection signal driver 300 may be reduced, and the internal circuit may operate smoothly.

그리고 도 8 및 도 9에서는 직전 선택 주사선(Sn-1)에 선택 신호가 인가된 후 바로 현재 선택 주사선(Sn)에 선택 신호가 인가되는 것으로 도시하였으나, 실시예에 따라서 도 10과 같이, 직전 선택 신호와 현재 선택 신호 간에 일정 기간(T4) 동안 블랭크 기간을 설정할 수 있다. 8 and 9 illustrate that the selection signal is applied to the current selection scan line Sn immediately after the selection signal is applied to the previous selection scan line Sn- 1, but according to the embodiment, the previous selection is performed as shown in FIG. 10. A blank period can be set for a predetermined period T4 between the signal and the current selection signal.

발광 표시 장치를 실제 구현하는 경우, 선택 주사선에 존재하는 기생 성분으로 인하여, 현재 선택 주사선(Sn)의 선택 신호와 직전 선택 주사선(Sn-1)의 선택 신호가 오버랩(overlap)되는 문제가 발생할 수 있으며, 이 경우 화소 회로의 스위 칭 트랜지스터(M2, M3)가 턴온되어 화소 회로가 오동작하는 문제가 발생하게 된다.When the light emitting display device is actually implemented, a problem may occur in which a selection signal of the current selection scan line Sn and a selection signal of the previous selection scan line Sn-1 overlap with each other due to a parasitic component present in the selection scan line. In this case, the switching transistors M2 and M3 of the pixel circuit are turned on, thereby causing a malfunction of the pixel circuit.

따라서, 도 10에 도시된 바와 같이 직전 선택 주사선(Sn-1)의 지연으로 인하여 발생할 수 있는 블랭크 기간(T4) 동안 현재 선택 주사선(Sn)에 인가되는 선택 신호를 지연시킴으로써, 선택 주사선의 기생 성분으로 인한 문제를 해결할 수 있다.Accordingly, as shown in FIG. 10, the parasitic component of the selection scan line is delayed by delaying the selection signal applied to the current selection scan line Sn during the blank period T4, which may occur due to the delay of the previous selection scan line Sn-1. Can solve the problem.

그리고 본 발명의 제2 실시예에서는 트랜지스터(M4)를 제어하기 위해 별도의 제어 신호선(EBn-1)을 사용하였지만, 이와는 달리 제1 실시예의 화소 회로에서 사용되는 다른 신호선을 제어 신호선(EBn-1)으로 사용할 수도 있다. 이러한 실시예에 대해서 도 11을 참조하여 상세하게 설명한다. In addition, in the second embodiment of the present invention, a separate control signal line EBn-1 is used to control the transistor M4. Alternatively, another signal line used in the pixel circuit of the first embodiment may be used as the control signal line EBn-1. Can also be used as). This embodiment will be described in detail with reference to FIG.

도 11은 본 발명의 제3 실시예에 따른 화소를 도시한 회로도이다. 11 is a circuit diagram illustrating a pixel according to a third exemplary embodiment of the present invention.

도 11을 보면, 본 발명의 제3 실시예에 따른 화소에서는 트랜지스터(M4')를 트랜지스터(M4)와 달리 N 타입의 채널을 갖는 트랜지스터로 형성되고, 트랜지스터(M4')의 게이트에 직전 발광 주사선(En-1)이 연결되어 있다. 이와 같이 하면, 도 9에 도시한 바와 같이 직전 발광 주사선(En-1)의 발광 신호가 하이 레벨인 기간(T1') 동안 트랜지스터(M4')가 턴온되어 보상 전압(Vsus) 충전 시간을 충분히 확보할 수 있다. Referring to FIG. 11, in the pixel according to the third exemplary embodiment, the transistor M4 ′ is formed of a transistor having an N-type channel, unlike the transistor M4, and a light emitting scan line immediately before the gate of the transistor M4 ′. (En-1) is connected. In this case, as illustrated in FIG. 9, the transistor M4 ′ is turned on during the period T1 ′ in which the light emission signal of the previous light emission scan line En-1 is at a high level to sufficiently secure the charge voltage Vsus charging time. can do.

그리고 본 발명의 실시예에서는 트랜지스터(M2)를 직전 주사선(Sn-1)의 선택 신호로 제어하였지만, 트랜지스터(M4)를 제어하는 신호로 트랜지스터(M4)를 제어할 수 있으며, 이러한 실시예에 대해서 도 12를 참조하여 설명한다. In the embodiment of the present invention, the transistor M2 is controlled by the selection signal of the previous scan line Sn-1, but the transistor M4 can be controlled by the signal controlling the transistor M4. It demonstrates with reference to FIG.

도 12는 본 발명의 제4 실시예에 따른 화소를 도시한 회로도이다. 그리고 도 12의 화소는 도 8 및 도 9의 구동 파형으로 구동할 수 있다. 12 is a circuit diagram illustrating a pixel according to a fourth exemplary embodiment of the present invention. 12 may be driven by the driving waveforms of FIGS. 8 and 9.

도 12에 도시된 바와 같이, 본 발명의 제4 실시예에 따른 화소 회로는 트랜지스터(M4)를 제어하는 제어 신호선(EBn-1)을 이용하여 트랜지스터(M2)를 제어한다는 점에서 도 7의 화소 회로와 차이점을 갖는다. As shown in FIG. 12, the pixel circuit of FIG. 7 controls the transistor M2 using the control signal line EBn-1 for controlling the transistor M4. It differs from the circuit.

T1' 기간 중 T1 기간이 아닌 기간에서는 트랜지스터(M2)의 턴온에 의해 트랜지스터(M1)는 다이오드 형태로 연결되지만 트랜지스터(M5)가 턴온되어 있으므로 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압(Vth)이 충전되지 않는다. 그리고 제2 실시예와 같이 Vsus 전압이 커패시터(Cvth)의 제2 전극(B)에 인가된다. In the non-T1 period of the T1 'period, the transistor M1 is connected in a diode form by the turn-on of the transistor M2, but the transistor M5 is turned on, so the capacitor Cvth has a threshold voltage Vth of the transistor M1. ) Does not charge. As in the second embodiment, the Vsus voltage is applied to the second electrode B of the capacitor Cvth.

다음, T1 기간에서 트랜지스터(M5)의 턴오프에 의해 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압(Vth)이 충전되므로 제2 실시예와 동일한 효과가 얻어진다. Next, since the threshold voltage Vth of the transistor M1 is charged to the capacitor Cvth by turning off the transistor M5 in the T1 period, the same effect as in the second embodiment is obtained.

그리고 제3 실시예서 설명한 것처럼 도 12의 화소 회로에서도 제어 신호선(EBn-1) 대신에 직전 발광 주사선(En-1)을 사용할 수도 있으며, 이러한 실시예를 도 13에 도시하였다. As described in the third embodiment, the immediately preceding light emission scan line En-1 may be used in place of the control signal line EBn-1 in the pixel circuit of FIG. 12, and this embodiment is illustrated in FIG. 13.

도 13을 보면, 본 발명의 제5 실시예에 따른 화소 회로는 트랜지스터(M2', M4')가 트랜지스터(M2, M4)와 달리 N 타입의 트랜지스터로 형성되었으며, 트랜지스터(M2', M4')의 게이트에 직전 발광 주사선(En-1)이 연결되어 있는 점을 제외하면 도 12의 화소 회로와 동일한 구조를 가진다. Referring to FIG. 13, in the pixel circuit according to the fifth embodiment of the present invention, transistors M2 ′ and M4 ′ are formed of N type transistors, unlike transistors M2 and M4, and transistors M2 ′ and M4 ′. 12 has the same structure as the pixel circuit of FIG. 12 except that the previous light emission scan line En-1 is connected to the gate of FIG.

이상으로, 본 발명의 실시예에 따른 발광 표시 장치에 대하여 설명하였다. 상기 기술된 실시예는 본 발명의 개념이 적용된 일실시예로서, 본 발명의 범위가 상기 실시예에 한정되는 것은 아니며, 여러 가지 변형이 본 발명의 개념을 그대로 이용하여 형성될 수 있다. In the above, the light emitting display device according to the embodiment of the present invention has been described. The above-described embodiment is an embodiment to which the concept of the present invention is applied, and the scope of the present invention is not limited to the above embodiment, and various modifications may be made by using the concept of the present invention as it is.

본 발명에 따르면 화소 회로에 포함된 구동 트랜지스터의 문턱 전압과 전원 전압의 편차를 보상하여 보상하여 발광 표시 장치의 휘도 균일성을 개선할 수 있다.According to the present invention, the luminance uniformity of the light emitting display device can be improved by compensating for the deviation between the threshold voltage and the power supply voltage of the driving transistor included in the pixel circuit.

또한, 화소 회로에 보상 전압 충전 기간을 충분히 확보함으로써 보상 전압의 충전 속도에 따라 보상되는 문턱 전압 간에 편차가 발생하는 것을 방지할 수 있다. In addition, by sufficiently securing the compensation voltage charging period in the pixel circuit, it is possible to prevent a deviation between the threshold voltages compensated according to the charging speed of the compensation voltage.

나아가, 선택 신호 구동부의 부하가 감소하여 선택 신호 구동부에 존재하는 버퍼의 크기를 감소시킬 수 있고, 내부 회로의 동작을 원할하게 할 수 있다. Furthermore, the load of the selection signal driver may be reduced to reduce the size of the buffer present in the selection signal driver, thereby facilitating the operation of the internal circuit.

Claims (20)

데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 및 복수의 화소 회로를 포함하는 발광 표시 장치에 있어서,A light emitting display device comprising a plurality of data lines for transmitting a data voltage, a plurality of scanning lines for transmitting a selection signal, and a plurality of pixel circuits. 상기 화소 회로는,The pixel circuit, 제1 전압을 공급하는 제1 전원에 제1 전극이 전기적으로 연결되며, 상기 제1 전극 및 제2 전극 간에 인가되는 전압에 대응되는 전류를 제3 전극으로 출력하는 트랜지스터, A transistor electrically connected to a first power supply for supplying a first voltage and outputting a current corresponding to a voltage applied between the first electrode and the second electrode to a third electrode; 상기 트랜지스터의 상기 제3 전극으로 출력되는 전류에 대응하여 발광하는 발광 소자, A light emitting device that emits light corresponding to a current output to the third electrode of the transistor; 제1 기간 동안 상기 트랜지스터의 문턱 전압에 대응하는 전압을 저장하는 제1 커패시터, A first capacitor that stores a voltage corresponding to the threshold voltage of the transistor for a first period of time, 상기 제1 커패시터의 제1 전극과 제2 전압을 공급하는 제2 전원 사이에 연결되어 상기 제1 기간보다 긴 제2 기간 동안 턴온되는 제1 스위치, 그리고 A first switch connected between a first electrode of the first capacitor and a second power supply for supplying a second voltage, the first switch being turned on for a second period longer than the first period, and 상기 주사선으로부터의 상기 선택 신호에 응답하여 상기 데이터선으로부터의 데이터 전압을 상기 제1 커패시터의 상기 제1 전극에 인가하는 제2 스위치를 포함하며, A second switch applying a data voltage from the data line to the first electrode of the first capacitor in response to the selection signal from the scan line, 상기 트랜지스터의 제1 전극과 제2 전극 사이의 전압은 상기 제1 커패시터의 전압에 의존하는 발광 표시 장치. The voltage between the first electrode and the second electrode of the transistor is dependent on the voltage of the first capacitor. 제1항에 있어서, The method of claim 1, 상기 제2 기간은 상기 제1 기간을 포함하며, 상기 제2 기간의 시작이 상기 제1 기간의 시작보다 시간적으로 앞서는 발광 표시 장치. The second period includes the first period, and wherein the start of the second period precedes the start of the first period in time. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 제1 전원과 상기 제1 커패시터의 상기 제1 전극 사이에 연결되는 제2 커패시터를 더 포함하며, And a second capacitor connected between the first power supply and the first electrode of the first capacitor, 상기 제1 커패시터의 제2 전극은 상기 트랜지스터의 상기 제2 전극에 연결되며, 상기 제1 커패시터와 상기 제2 커패시터의 전압의 합에 의해 상기 트랜지스터의 제1 전극과 제2 전극 사이의 전압이 결정되는 발광 표시 장치. The second electrode of the first capacitor is connected to the second electrode of the transistor, and the voltage between the first electrode and the second electrode of the transistor is determined by the sum of the voltages of the first capacitor and the second capacitor. Light emitting display device. 제3항에 있어서, The method of claim 3, 제1 제어 신호에 응답하여 상기 트랜지스터를 다이오드 형태로 연결하는 제3 스위치, 그리고 A third switch connecting the transistor in the form of a diode in response to a first control signal, and 제2 제어 신호에 응답하여 상기 트랜지스터의 제3 전극으로부터의 전류를 상기 발광 소자로 전달하는 제4 스위치를 더 포함하며, A fourth switch transferring a current from a third electrode of the transistor to the light emitting element in response to a second control signal, 상기 제1 스위치는 제3 제어 신호에 응답하여 턴온되는 발광 표시 장치. The first switch is turned on in response to a third control signal. 제4항에 있어서, The method of claim 4, wherein 상기 제1 기간은 상기 제3 스위치가 턴온되고 상기 제4 스위치가 턴오프되는 기간인 발광 표시 장치. The first period is a period during which the third switch is turned on and the fourth switch is turned off. 제5항에 있어서, The method of claim 5, 상기 제3 기간의 시작은 상기 제1 기간의 끝보다 시간적으로 이후이며, 상기 제4 스위치는 상기 제3 기간 이후에 턴온되는 발광 표시 장치. The start of the third period is later than the end of the first period, and the fourth switch is turned on after the third period. 제6항에 있어서, The method of claim 6, 상기 제1 제어 신호는 상기 화소 회로의 상기 제2 스위치로 상기 선택 신호가 인가되기 직전에 인가된 선택 신호인 발광 표시 장치. And the first control signal is a selection signal applied immediately before the selection signal is applied to the second switch of the pixel circuit. 제7항에 있어서, The method of claim 7, wherein 상기 제1 스위치와 상기 제4 스위치는 도전형이 서로 반대인 트랜지스터이며, The first switch and the fourth switch are transistors of opposite conductivity types, 상기 제3 제어 신호는 상기 제4 스위치에 인가되는 상기 화소 회로로 상기 제2 제어 신호가 인가되기 직전에 인가된 제2 제어 신호인 발광 표시 장치. And the third control signal is a second control signal applied immediately before the second control signal is applied to the pixel circuit applied to the fourth switch. 제7항에 있어서, The method of claim 7, wherein 상기 제1 스위치와 상기 제4 스위치는 도전형이 서로 동일한 트랜지스터이며, The first switch and the fourth switch are transistors having the same conductivity type, 상기 제3 제어 신호는 상기 제4 스위치에 인가되는 상기 화소 회로로 상기 제2 제어 신호가 인가되기 직전에 인가된 제2 제어 신호인 발광 표시 장치. And the third control signal is a second control signal applied immediately before the second control signal is applied to the pixel circuit applied to the fourth switch. 제7항에 있어서, The method of claim 7, wherein 상기 제1 및 제3 스위치는 제1 도전형의 트랜지스터이며, 상기 제4 스위치는 상기 제1 도전형과 반대인 제2 도전형의 트랜지스터이고, The first and third switches are transistors of a first conductivity type, the fourth switch is a transistor of a second conductivity type opposite to the first conductivity type, 상기 제1 및 제3 제어 신호 신호는 상기 제4 스위치에 인가되는 상기 화소 회로로 상기 제2 제어 신호가 인가되기 직전에 인가된 제2 제어 신호인 발광 표시 장치. And the first and third control signal signals are second control signals applied immediately before the second control signal is applied to the pixel circuit applied to the fourth switch. 제7항에 있어서, The method of claim 7, wherein 상기 제1, 제3 및 제4 스위치는 도전형이 서로 동일한 트랜지스터이며, The first, third and fourth switches are transistors having the same conductivity type, 상기 제1 및 제3 제어 신호 신호는 상기 제4 스위치에 인가되는 상기 화소 회로로 상기 제2 제어 신호가 인가되기 직전에 인가된 제2 제어 신호의 반전된 신호인 발광 표시 장치. And the first and third control signal signals are inverted signals of a second control signal applied immediately before the second control signal is applied to the pixel circuit applied to the fourth switch. 데이터 신호를 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선 및 복수의 화소 회로를 포함하는 발광 표시 장치에 있어서,A light emitting display device comprising a plurality of data lines for transmitting a data signal, a plurality of scanning lines for transmitting a selection signal, and a plurality of pixel circuits. 상기 화소 회로는,The pixel circuit, 제1 및 제2 전극 간에 인가되는 전압에 대응되는 전류를 제3 전극으로 출력하는 트랜지스터,A transistor for outputting a current corresponding to a voltage applied between the first and second electrodes to the third electrode, 상기 트랜지스터의 상기 제3 전극에 전기적으로 연결되고, 인가되는 전류에 대응하여 발광하는 발광 소자,A light emitting device electrically connected to the third electrode of the transistor and emitting light in response to an applied current; 제1 제어 신호에 응답하여 상기 트랜지스터를 다이오드 형태로 연결시키는 제1 스위치,A first switch for connecting the transistor in the form of a diode in response to a first control signal, 제1 전극이 상기 트랜지스터의 상기 제1 전극에 연결되는 제1 커패시터,A first capacitor having a first electrode connected to the first electrode of the transistor, 제1 전원과 상기 제1 커패시터의 제2 전극 간에 연결되는 제2 커패시터,A second capacitor connected between a first power supply and a second electrode of the first capacitor, 제2 제어 신호에 응답하여 상기 제1 커패시터의 상기 제2 전극과 제2 전원을 연결하는 제2 스위치, 그리고 A second switch connecting the second electrode and the second power supply of the first capacitor in response to a second control signal; and 상기 선택 신호에 응답하여 상기 데이터 전압을 상기 제1 커패시터로 전달하는 제3 스위치를 포함하며,A third switch transferring the data voltage to the first capacitor in response to the selection signal; 상기 제1 및 제2 제어 신호는 상기 선택 신호가 인가되기 이전에 상기 화소 회로로 인가되며, 상기 제2 제어 신호가 상기 화소 회로에 인가되는 기간이 상기 선택 신호가 인가되는 기간보다 긴 발광 표시 장치.The first and second control signals are applied to the pixel circuit before the selection signal is applied, and the light emitting display device has a longer period than the period during which the selection signal is applied to the pixel circuit. . 제12항에 있어서,The method of claim 12, 상기 화소 회로는 제3 제어 신호에 응답하여 상기 트랜지스터의 상기 제3 전극과 상기 발광 소자를 전기적으로 차단하는 제4 스위치를 더 포함하는 발광 표시 장치.The pixel circuit further comprises a fourth switch electrically blocking the third electrode and the light emitting element of the transistor in response to a third control signal. 제13항에 있어서,The method of claim 13, 상기 제1 제어 신호는 상기 화소 회로의 상기 제3 스위치에 인가되는 선택 신호 직전의 선택 신호인 발광 표시 장치.And the first control signal is a selection signal immediately before a selection signal applied to the third switch of the pixel circuit. 제13항 또는 제14항에 있어서,The method according to claim 13 or 14, 상기 제2 제어 신호는 상기 화소 회로로 상기 제3 제어 신호가 인가되기 직전에 인가된 제3 제어 신호로부터 생성되는 발광 표시 장치.And the second control signal is generated from a third control signal applied immediately before the third control signal is applied to the pixel circuit. 제13항에 있어서,The method of claim 13, 상기 제1 및 제2 제어 신호는 상기 화소 회로로 상기 제3 제어 신호가 인가되기 직전에 인가된 제3 제어 신호로부터 생성되는 발광 표시 장치.And the first and second control signals are generated from a third control signal applied immediately before the third control signal is applied to the pixel circuit. 제1항 내지 제16항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 16, 상기 발광 소자는 유기 물질의 발광을 이용한 발광 소자인 발광 표시 장치.The light emitting device is a light emitting device using light emission of an organic material. 제1 및 제2 전극 간에 인가되는 전압에 대응되는 전류를 제3 전극으로 출력하는 트랜지스터, 상기 트랜지스터의 상기 제3 전극로부터 출력되는 전류에 대응하여 발광하는 발광 소자, 제1 전극이 상기 트랜지스터의 상기 제1 전극에 연결되는 제1 커패시터, 그리고 제1 전원과 상기 제1 커패시터의 제2 전극 간에 연결되는 제2 커패시터를 포함하는 화소 회로를 가지는 발광 표시 장치의 구동 방법에 있어서, A transistor for outputting a current corresponding to a voltage applied between the first and second electrodes to a third electrode, a light emitting device that emits light corresponding to the current output from the third electrode of the transistor, and a first electrode of the transistor A method of driving a light emitting display device having a pixel circuit including a first capacitor connected to a first electrode, and a second capacitor connected between a first power supply and a second electrode of the first capacitor, 제1 기간 동안 상기 제1 커패시터의 제2 전극에 제2 전압을 인가하는 단계,Applying a second voltage to a second electrode of the first capacitor during a first period of time, 상기 제1 기간보다 짧은 제2 기간 동안 상기 제1 커패시터에 상기 트랜지스터의 문턱 전압에 대응하는 전압을 충전하는 단계, 그리고 Charging the first capacitor with a voltage corresponding to the threshold voltage of the transistor for a second period shorter than the first period, and 제3 기간 동안 상기 제1 및 제2 커패시터에 상기 데이터 전압에 대응하는 전압을 충전하는 단계를 포함하는 발광 표시 장치의 구동 방법. And charging a voltage corresponding to the data voltage to the first and second capacitors during a third period of time. 제18항에 있어서,The method of claim 18, 상기 제1 기간은 상기 제2 기간보다 먼저 시작되어 상기 제2 기간 동안 유지되는 발광 표시 장치의 구동 방법.And the first period begins before the second period and is maintained for the second period. 제18항 또는 제19항에 있어서,The method of claim 18 or 19, 상기 제1 기간 및 상기 제2 기간은 상기 제3 기간보다 먼저 시작되는 발광 표시 장치의 구동 방법.And the first period and the second period begin before the third period.
KR1020040073719A 2004-09-15 2004-09-15 Light emitting display and driving method thereof KR100684714B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040073719A KR100684714B1 (en) 2004-09-15 2004-09-15 Light emitting display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040073719A KR100684714B1 (en) 2004-09-15 2004-09-15 Light emitting display and driving method thereof

Publications (2)

Publication Number Publication Date
KR20060024869A true KR20060024869A (en) 2006-03-20
KR100684714B1 KR100684714B1 (en) 2007-02-20

Family

ID=37130568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040073719A KR100684714B1 (en) 2004-09-15 2004-09-15 Light emitting display and driving method thereof

Country Status (1)

Country Link
KR (1) KR100684714B1 (en)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843786B1 (en) * 2006-03-29 2008-07-03 비오이 하이디스 테크놀로지 주식회사 circuit for compensating voltage of driving pixel in organic electro luminescence display
KR101015339B1 (en) * 2009-06-05 2011-02-16 삼성모바일디스플레이주식회사 Pixel and Organic Light Emitting Display Using The Pixel
KR101056293B1 (en) * 2009-10-26 2011-08-11 삼성모바일디스플레이주식회사 Pixel and organic light emitting display device using same
US8049701B2 (en) 2008-06-17 2011-11-01 Samsung Mobile Display Co., Ltd. Pixel and organic light emitting display device using the same
CN103208254A (en) * 2013-03-20 2013-07-17 合肥京东方光电科技有限公司 Pixel circuit and driving method thereof, array substrate and display device
KR101356994B1 (en) * 2012-12-05 2014-02-03 숭실대학교산학협력단 Light emitting diode driving device, light emitting device and display device
CN103578405A (en) * 2012-07-19 2014-02-12 群康科技(深圳)有限公司 Display panel, pixel driving circuit, pixel driving method and electronic device
KR20140085739A (en) * 2012-12-27 2014-07-08 엘지디스플레이 주식회사 Organic light emitting display device and method for driving thereof
KR101457035B1 (en) * 2008-11-13 2014-11-03 삼성디스플레이 주식회사 Display device and driving method thereof
US8917225B2 (en) 2010-01-05 2014-12-23 Samsung Display Co., Ltd. Pixel circuit, and organic light emitting display, and driving method thereof
KR101509113B1 (en) * 2008-12-05 2015-04-08 삼성디스플레이 주식회사 Display device and driving method thereof
CN104537984A (en) * 2013-05-21 2015-04-22 京东方科技集团股份有限公司 Pixel circuit and driving method thereof
CN104766566A (en) * 2015-03-10 2015-07-08 友达光电股份有限公司 Pixel structure
WO2015127760A1 (en) * 2014-02-28 2015-09-03 京东方科技集团股份有限公司 Pixel circuit, driving method therefor, display panel, and display apparatus
US9384700B2 (en) 2014-06-09 2016-07-05 Shanghai Tianma AM-OLED Co., Ltd. Pixel circuit, organic electroluminesce display panel and display device
US9558705B2 (en) 2013-01-10 2017-01-31 Samsung Display Co., Ltd. Flat panel display device controlling initialization of data lines supplied to a pixel unit
CN106887210A (en) * 2017-04-28 2017-06-23 深圳市华星光电技术有限公司 Display panel, pixel-driving circuit and its driving method
CN107909966A (en) * 2017-12-08 2018-04-13 京东方科技集团股份有限公司 A kind of pixel-driving circuit, its driving method and display device
WO2020015161A1 (en) * 2018-07-18 2020-01-23 武汉华星光电半导体显示技术有限公司 Oled display panel, oled display device, and driving method therefor
CN116137138A (en) * 2021-11-18 2023-05-19 乐金显示有限公司 Electroluminescent display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793580B1 (en) * 2006-06-08 2008-01-14 삼성에스디아이 주식회사 Organic light emitting display device and driving method of the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490622B1 (en) * 2003-01-21 2005-05-17 삼성에스디아이 주식회사 Organic electroluminescent display and driving method and pixel circuit thereof

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843786B1 (en) * 2006-03-29 2008-07-03 비오이 하이디스 테크놀로지 주식회사 circuit for compensating voltage of driving pixel in organic electro luminescence display
US8049701B2 (en) 2008-06-17 2011-11-01 Samsung Mobile Display Co., Ltd. Pixel and organic light emitting display device using the same
KR101457035B1 (en) * 2008-11-13 2014-11-03 삼성디스플레이 주식회사 Display device and driving method thereof
KR101509113B1 (en) * 2008-12-05 2015-04-08 삼성디스플레이 주식회사 Display device and driving method thereof
US8786587B2 (en) 2009-06-05 2014-07-22 Samsung Display Co., Ltd. Pixel and organic light emitting display using the same
KR101015339B1 (en) * 2009-06-05 2011-02-16 삼성모바일디스플레이주식회사 Pixel and Organic Light Emitting Display Using The Pixel
KR101056293B1 (en) * 2009-10-26 2011-08-11 삼성모바일디스플레이주식회사 Pixel and organic light emitting display device using same
US8917225B2 (en) 2010-01-05 2014-12-23 Samsung Display Co., Ltd. Pixel circuit, and organic light emitting display, and driving method thereof
CN103578405A (en) * 2012-07-19 2014-02-12 群康科技(深圳)有限公司 Display panel, pixel driving circuit, pixel driving method and electronic device
CN103578405B (en) * 2012-07-19 2016-12-07 群康科技(深圳)有限公司 Display floater, pixel-driving circuit, driving pixels approach and electronic installation
KR101356994B1 (en) * 2012-12-05 2014-02-03 숭실대학교산학협력단 Light emitting diode driving device, light emitting device and display device
KR20140085739A (en) * 2012-12-27 2014-07-08 엘지디스플레이 주식회사 Organic light emitting display device and method for driving thereof
US9558705B2 (en) 2013-01-10 2017-01-31 Samsung Display Co., Ltd. Flat panel display device controlling initialization of data lines supplied to a pixel unit
CN103208254A (en) * 2013-03-20 2013-07-17 合肥京东方光电科技有限公司 Pixel circuit and driving method thereof, array substrate and display device
CN104537984A (en) * 2013-05-21 2015-04-22 京东方科技集团股份有限公司 Pixel circuit and driving method thereof
WO2015127760A1 (en) * 2014-02-28 2015-09-03 京东方科技集团股份有限公司 Pixel circuit, driving method therefor, display panel, and display apparatus
US9583041B2 (en) 2014-02-28 2017-02-28 Boe Technology Group Co., Ltd. Pixel circuit and driving method thereof, display panel, and display device
US9384700B2 (en) 2014-06-09 2016-07-05 Shanghai Tianma AM-OLED Co., Ltd. Pixel circuit, organic electroluminesce display panel and display device
CN104766566A (en) * 2015-03-10 2015-07-08 友达光电股份有限公司 Pixel structure
CN106887210A (en) * 2017-04-28 2017-06-23 深圳市华星光电技术有限公司 Display panel, pixel-driving circuit and its driving method
US10446080B2 (en) 2017-04-28 2019-10-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Display panel, pixel driving circuit, and drving method thereof
CN107909966A (en) * 2017-12-08 2018-04-13 京东方科技集团股份有限公司 A kind of pixel-driving circuit, its driving method and display device
WO2020015161A1 (en) * 2018-07-18 2020-01-23 武汉华星光电半导体显示技术有限公司 Oled display panel, oled display device, and driving method therefor
CN116137138A (en) * 2021-11-18 2023-05-19 乐金显示有限公司 Electroluminescent display device

Also Published As

Publication number Publication date
KR100684714B1 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
KR100684714B1 (en) Light emitting display and driving method thereof
KR100560479B1 (en) Light emitting display device, and display panel and driving method thereof
KR100497247B1 (en) Light emitting display device and display panel and driving method thereof
KR100592636B1 (en) Light emitting display
KR100599726B1 (en) Light emitting display device, and display panel and driving method thereof
KR100578813B1 (en) Light emitting display and method thereof
KR100673760B1 (en) Light emitting display
US8552943B2 (en) Pixel circuit including N-type transistors and organic electroluminescent display apparatus using the same
KR101127582B1 (en) P pixel circuit, organic electro-luminescent display apparatus and controlling method for the same
US8581807B2 (en) Display device and pixel circuit driving method achieving driving transistor threshold voltage correction
KR20040085654A (en) Light emitting display device and display panel and driving method thereof
KR100560482B1 (en) A display for light emitting, and a pixel circuit thereof
KR20050090666A (en) Light emitting display
KR100560447B1 (en) Light emitting display device
KR100578846B1 (en) Light emitting display
KR100536237B1 (en) Light emitting display device and driving method thereof
JP2011013261A (en) Image display and method for driving image display
KR101519445B1 (en) Circuit of voltage compensation and control method thereof
KR100570782B1 (en) Light emitting display
KR100834065B1 (en) Pixel circuit of organic electro-luminescence display device
KR100648690B1 (en) Light emitting display
KR100515307B1 (en) Image display apparatus, and driving method thereof
KR100648674B1 (en) Light emitting display device and driving method thereof
KR100590066B1 (en) Light emitting display device and display panel thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 14