KR20060011413A - Method for fabricating liquid crystal display device - Google Patents

Method for fabricating liquid crystal display device Download PDF

Info

Publication number
KR20060011413A
KR20060011413A KR1020040060256A KR20040060256A KR20060011413A KR 20060011413 A KR20060011413 A KR 20060011413A KR 1020040060256 A KR1020040060256 A KR 1020040060256A KR 20040060256 A KR20040060256 A KR 20040060256A KR 20060011413 A KR20060011413 A KR 20060011413A
Authority
KR
South Korea
Prior art keywords
transparent conductive
conductive layer
photoresist
ito
wet etching
Prior art date
Application number
KR1020040060256A
Other languages
Korean (ko)
Inventor
오재영
홍성진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040060256A priority Critical patent/KR20060011413A/en
Publication of KR20060011413A publication Critical patent/KR20060011413A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명은 고가의 스트리퍼를 사용하지 않고 포토레지스트를 리프트-스트립함으로써 공정 코스트를 저감하는 액정표시소자의 제조방법에 관한 것으로서, 기판 상에 제 1 투명도전층을 증착하는 단계와, 상기 제 1 투명도전층 상에 습식식각률이 보다 빠른 제 2 투명도전층을 보다 얇은 두께로 증착하는 단계와, 상기 제 2 투명도전층 상에 포토레지스트를 도포하고 패터닝하는 단계와, 상기 패터닝된 포토레지스트를 마스크로 하여 상기 제 1 ,제 2 투명도전층을 일괄적으로 습식식각하는 단계와, 상기 제 2 투명도전층을 전부 습식식각하는 것에 의해 상기 포토레지스트를 리프트-스트립하는 단계를 포함하여 이루어지는 것을 특징으로 한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display device which reduces a process cost by lift-striping a photoresist without using an expensive stripper, the method comprising: depositing a first transparent conductive layer on a substrate; Depositing a second transparent conductive layer having a faster wet etch rate on the thinner layer, applying and patterning a photoresist on the second transparent conductive layer, and using the patterned photoresist as a mask. And collectively wet etching the second transparent conductive layer, and lift-striping the photoresist by wet etching all of the second transparent conductive layer.

리프트-스트립, 식각선택비, 습식식각Lift-strip, etching selectivity, wet etching

Description

액정표시소자의 제조방법{Method For Fabricating Liquid Crystal Display Device}Method for manufacturing liquid crystal display device {Method For Fabricating Liquid Crystal Display Device}

도 1은 일반적인 액정표시소자의 단면도.1 is a cross-sectional view of a general liquid crystal display device.

도 2a 내지 도 2d는 종래 기술에 의한 포토식각 공정단면도.Figure 2a to 2d is a photoetch process cross-sectional view according to the prior art.

도 3a 내지 도 3e는 본 발명의 제 1 실시예에 의한 포토식각 공정단면도.3A to 3E are cross-sectional views of the photoetch process according to the first embodiment of the present invention.

도 4a 내지 도 4e는 본 발명의 제 2 실시예에 의한 포토식각 공정단면도.4A to 4E are cross-sectional views of a photoetch process according to a second embodiment of the present invention.

도 5a 내지 도 5g는 본 발명의 제 3 실시예에 의한 액정표시소자의 공정단면도.5A to 5G are cross-sectional views of a liquid crystal display device according to a third embodiment of the present invention.

*도면의 주요 부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings

111 : 절연기판 112 : 게이트 전극 111: insulating substrate 112: gate electrode

113 : 게이트 절연막 114 : 반도체층 113: gate insulating film 114: semiconductor layer

115 : 데이터 배선 115a,115b : 소스/드레인 전극115: data wiring 115a, 115b: source / drain electrodes

116 : 보호막 117 : 화소전극116: protective film 117: pixel electrode

118 : 콘택홀 150 : 금속층118 contact hole 150 metal layer

151,160,161 : 제 1 ,제 2 ,제 3 투명도전층 151,160,161: 1st, 2nd, 3rd transparent conductive layer

153,163 : 제 1 ,제 2 포토레지스트 153,163: first and second photoresist

본 발명은 액정표시소자(Liquid Crystal Display)에 관한 것으로 특히, 스트리퍼를 사용하지 않고 포토레지스트를 리프트-스트립함으로써 공정 코스트를 저감하는 액정표시소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a method for manufacturing a liquid crystal display device which reduces a process cost by lift-striping a photoresist without using a stripper.

근래 고품위 TV(high definition TV) 등의 새로운 첨단 영상기기가 개발됨에 따라 브라운관(CRT) 대신에 LCD(Liquid Crystal Display), ELD(electro luminescence display), VFD(vacuum fluorescence display), PDP(plasma display panel) 등과 같은 평판표시장치에 대한 연구가 활발히 진행되고 있다. Recently, with the development of new advanced imaging devices such as high definition TVs, liquid crystal displays (LCDs), electro luminescence displays (ELDs), vacuum fluorescence displays (VFDs), and plasma display panels (PDPs) are used instead of CRTs. Research on flat panel displays such as) has been actively conducted.

그 중에서도 LCD는 평판 표시기의 대표적인 기술로써 박형, 저가, 저소비 전력 구동 등의 특징을 가져 랩 톱 컴퓨터(lap top computer)나 포켓 컴퓨터(pocket computer)의 표시 외에 차량 적재용, 칼라 TV의 화상용으로도 그 용도가 급속하게 확대되고 있다. Among them, LCD is a representative technology of flat panel display, which is characterized by thin, low cost, low power consumption, etc., and it is not only used to display lap top computer or pocket computer, but also for vehicle loading and color TV image. In addition, its use is expanding rapidly.

이러한 특성을 갖는 액정표시소자는, 도 1에 도시된 바와 같이, 상부기판인 컬러필터(color filter) 어레이 기판(1)과 하부기판인 TFT(Thin Film Transistor) 어레이 기판(2)이 접착제 역할을 하는 시일제(16)에 의해 서로 대향합착되고, 그 사이에 유전 이방성을 갖는 액정(3)이 형성되는 구조를 가져, 화소 선택용 어드레스(address) 배선을 통해 수십 만개의 화소에 부가된 TFT를 스위칭 동작시켜 해당 화소에 전압을 인가해 주는 방식으로 구동된다. In the liquid crystal display having the above characteristics, as shown in FIG. 1, a color filter array substrate 1 as an upper substrate and a TFT (Thin Film Transistor) array substrate 2 as a lower substrate serve as an adhesive. And a TFT added to hundreds of thousands of pixels through a pixel selection address wiring, having a structure in which the liquid crystals 3 having dielectric anisotropy are formed to face each other by the sealing agent 16 to be formed therebetween. The switching operation is performed by applying a voltage to the corresponding pixel.

이 때, 상기 컬러필터 어레이 기판에는 일정한 순서로 배열되어 색상을 구현 하는 적색(Red), 녹색(Green), 청색(Blue)의 컬러필터층(12)과 R,G,B 셀 사이의 구분과 광차단 역할을 하는 블랙 매트릭스(11)와, 그리고 액정층(3)에 전압 인가를 위한 공통 전극(13)이 형성되어 있다.At this time, the color filter array substrate is arranged in a predetermined order to implement the color between the red, green, blue color filter layer 12 and the R, G, B cells and the light The black matrix 11 serving as a blocking role and the common electrode 13 for applying a voltage are formed on the liquid crystal layer 3.

그리고, 상기 TFT 어레이 기판(2)에는, 단위 픽셀(sub-pixel)을 정의하기 위해 게이트 배선(32)과 데이터 배선(35)이 서로 교차하여 배열되고, 상기 게이트 배선(32)과 데이터 배선(35)의 교차 부위에는 액정분자의 배열 방향을 변환시키기 위해 전압의 온/오프를 스위칭하는 박막트랜지스터(TFT)가 형성되며, 각 단위 픽셀에 상기 박막트랜지스터와 전기적으로 연결되어 액정층(3)에 전압을 인가하는 화소전극(22)이 형성되어 있다.In the TFT array substrate 2, a gate line 32 and a data line 35 are arranged to cross each other so as to define a sub-pixel, and the gate line 32 and the data line ( A thin film transistor (TFT) for switching a voltage on / off is formed at an intersection portion of the liquid crystal molecules, and is electrically connected to the thin film transistor at each unit pixel to be connected to the liquid crystal layer 3. A pixel electrode 22 for applying a voltage is formed.

이처럼, 소자를 동작시키기 위해서는 복수의 다양한 패턴들이 형성되어야 하는데, 이들을 형성하기 위해서는 포토식각기술(photolithography)을 적용한다.As such, a plurality of various patterns must be formed in order to operate the device, and photolithography is applied to form the plurality of patterns.

포토식각기술은 어떤 특정한 포토 레지스트(photo-resist)가 빛을 받으면 화학반응을 일으켜서 성질이 변화하는 원리를 이용한 것으로, 기판 상에 필름을 증착하고 그 위에 포토 레지스트를 도포하는 단계와, 자외선 파장을 이용하여 상기 포토 레지스트를 선택적으로 노광(exposure)하는 단계와, 노광된 포토 레지스트를 현상(develop)하는 단계와, 현상된 포토 레지스트를 마스크로 하여 상기 필름을 식각하여 패터닝하는 단계와, 스티리퍼(stripper)를 이용하여 상기 포토 레지스트를 막질로부터 제거하는 단계로 이루어진다.Photo-etching technology uses the principle that a certain photo-resist undergoes a chemical reaction when the photo-resist receives light, and changes its properties. The film is deposited on a substrate, the photoresist is applied thereon, and the ultraviolet wavelength is applied. Selectively exposing the photoresist using the photoresist; developing the exposed photoresist; etching and patterning the film using the developed photoresist as a mask; stripper) to remove the photoresist from the film.

도 2a 내지 도 2d를 참고로 구체적으로 살펴보면 다음과 같다.Referring to Figures 2a to 2d in detail as follows.

먼저, 도 2a에 도시된 바와 같이, 기판(50) 상에 필름층(51)을 형성하고, 상 기 필름층(51) 상면에 스핀(spin)법, 롤 코팅(roll coating)법 등으로 UV 경화성 수지(Ultraviolet curable resin)인 포토 레지스트(photo resist)(52)를 균일하게 도포한다. 이 때, 사용되는 레지스트는 감광특성을 가진 것으로 한다. First, as shown in FIG. 2A, the film layer 51 is formed on the substrate 50, and the UV layer is formed on the upper surface of the film layer 51 by a spin method, a roll coating method, or the like. The photoresist 52, which is an ultraviolet curable resin, is uniformly applied. At this time, the resist used shall have photosensitive characteristics.

다음, 상기 포토 레지스트(52) 상부에 포토 마스크(53)를 씌우고 광선, 일반적으로 UV 또는 x-선을 조사하여 포토 마스크(53)에 형성된 패턴을 포토 레지스트(52)에 노광시킨다.Next, a photo mask 53 is placed on the photoresist 52 and irradiated with light, generally UV or x-rays, to expose the pattern formed on the photo mask 53 to the photoresist 52.

계속하여, 도 2b에 도시된 바와 같이, 노광된 포토 레지스트(52)를 현상하여 빛이 조사된 부분의 포토 레지스트(52)를 제거한다. Subsequently, as shown in FIG. 2B, the exposed photoresist 52 is developed to remove the photoresist 52 of the portion to which light is irradiated.

다음, 포토 레지스트를 고온에 노출시키거나, 이온을 주입하거나 또는 심부 UV 선으로 경화 처리하면 현상된 포토 레지스트 부분의 내용해성이 대단히 커지게 된다.Subsequently, exposing the photoresist to high temperatures, implanting ions, or curing with deep UV radiation, greatly increases the solvent resistance of the developed photoresist portion.

상기에서와 같이 노광된 부분이 제거되는 포토 레지스트를 포지티브(positive) 포토 레지스트라 하고, 노광되지 않은 부분이 제거되는 포토 레지스트를 네가티브(negative) 포토 레지스트라 한다.As described above, the photoresist from which the exposed part is removed is called a positive photoresist, and the photoresist from which the unexposed part is removed is called a negative photoresist.

다음, 도 2c에 도시된 바와 같이, 패터닝된 포토 레지스트(52)를 마스크로 하여 노출된 필름층(52)을 식각하여 원하는 형태로 패터닝한다. 여기서, 식각공정은 플라즈마를 이용한 건식식각방법과 화학용액을 이용한 습식식각방법이 있다. Next, as shown in FIG. 2C, the exposed film layer 52 is etched using the patterned photoresist 52 as a mask and patterned into a desired shape. Here, the etching process is a dry etching method using a plasma and a wet etching method using a chemical solution.

마지막으로, 도 2d에 도시된 바와 같이, 기판(50) 상에 남아있는 포토 레지스트(52)를 스트립하면 패터닝된 필름층(51)만 남게 된다. 이 때, 포토 레지스트의 스트립핑 공정은 70℃의 온도에서 120sec동안 수행한다. Finally, as shown in FIG. 2D, stripping the remaining photoresist 52 on the substrate 50 leaves only the patterned film layer 51. At this time, the stripping process of the photoresist is performed for 120 seconds at a temperature of 70 ℃.                         

이 때, 포토 레지스트 스트리퍼는 NMP, MEA, BOG, 카르비톨, 첨가제 등이 혼합된 유기계열의 화학물질 또는 IPA(iso-propyl alchol) 등을 사용하며 패턴될 막질의 부식을 감소시키면서 경화된 포토 레지스트와 중합체 포토 레지스트 잔류물을 기판으로부터 제거한다. At this time, the photoresist stripper is a photoresist cured while reducing the corrosion of the film to be patterned by using organic-based chemicals or IPA (iso-propyl alchol) mixed with NMP, MEA, BOG, carbitol, additives, etc. And polymer photoresist residues are removed from the substrate.

그러나, 상기 스트리퍼는 고가의 화학물질이기 때문에 공정 코스트를 상승시키는 요인이 되고 있다. However, since the stripper is an expensive chemical, it is a factor that increases the process cost.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 스트리퍼를 사용하지 않고 포토레지스트를 리프트-스트립함으로써 공정 코스트를 저감하고자 하는 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a method for manufacturing a liquid crystal display device which is intended to reduce the process cost by lift-striping a photoresist without using a stripper.

상기와 같이 목적을 달성하기 위해 제안된 본 발명의 액정표시소자의 제조방법은 기판 상에 제 1 투명도전층을 증착하는 단계와, 상기 제 1 투명도전층 상에 습식식각률이 보다 빠른 제 2 투명도전층을 보다 얇은 두께로 증착하는 단계와, 상기 제 2 투명도전층 상에 포토레지스트를 도포하고 패터닝하는 단계와, 상기 패터닝된 포토레지스트를 마스크로 하여 상기 제 1 ,제 2 투명도전층을 일괄적으로 습식식각하는 단계와, 상기 제 2 투명도전층을 전부 습식식각하는 것에 의해 상기 포토레지스트를 리프트-스트립하는 단계를 포함하여 이루어지는 것을 특징으로 한다. In order to achieve the above object, a method of manufacturing a liquid crystal display device according to the present invention includes depositing a first transparent conductive layer on a substrate, and forming a second transparent conductive layer having a faster wet etch rate on the first transparent conductive layer. Depositing a thinner layer, applying and patterning a photoresist on the second transparent conductive layer, and wet-etching the first and second transparent conductive layers collectively using the patterned photoresist as a mask. And lift-striping the photoresist by wet etching the second transparent conductive layer altogether.

즉, 동종이질의 성질을 가진 제 1 ,제 2 투명도전층의 식각 속도차를 이용하여 포토레지스트를 스트립하는데, 제 1 투명도전층이 패터닝되는 동안 제 2 투명도 전층이 완전히 제거되는 것에 의해서 상기 제 2 투명도전층 상면에 형성된 포토레지스트가 리프트-스트립되게 하는 것을 특징으로 한다. 이 때, 상기 제 1 투명도전층은 폴리-ITO이고, 제 2 투명도전층은 아몰퍼스-ITO로 형성한다. That is, the photoresist is stripped by using an etching rate difference between the first and second transparent conductive layers having homogeneous properties, and the second transparency is completely removed while the first transparent conductive layer is patterned. The photoresist formed on the top surface of the entire layer is characterized in that the lift-strip. In this case, the first transparent conductive layer is poly-ITO, and the second transparent conductive layer is formed of amorphous-ITO.

그리고, 본 발명의 다른 목적을 제공하기 위한 액정표시소자의 제조방법은 기판 상에 금속층을 증착하는 단계와, 상기 금속층 상에 투명도전층을 증착하는 단계와, 상기 투명도전층 상에 포토 레지스트를 도포하고 패터닝하는 단계와, 상기 패터닝된 포토레지스트를 마스크로 하여 상기 금속층 및 투명도전층을 일괄적으로 습식식각하는 단계와, 상기 포토레지스트 하부의 투명도전층을 선택적으로 습식식각하는 단계와, 상기 투명도전층이 완전히 습식식각되는 것에 의해 상기 포토레지스트를 리프트-스트립하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In addition, a method of manufacturing a liquid crystal display device for providing another object of the present invention includes the steps of depositing a metal layer on a substrate, depositing a transparent conductive layer on the metal layer, and applying a photoresist on the transparent conductive layer Patterning, collectively wet etching the metal layer and the transparent conductive layer using the patterned photoresist as a mask, selectively wet etching the transparent conductive layer under the photoresist, and the transparent conductive layer is completely And lift-striping the photoresist by wet etching.

즉, 식각선택비가 서로 다른 금속층과 투명도전층을 적층하고 일괄적으로 패터닝한 후, 상기 투명도전층만을 다시 제거함으로써 투명도전층 상면의 포토레지스트를 리프트-스트립하는 것을 특징으로 한다. 이 때, 상기 금속층은 크롬(Cr), 몰리브덴(Mo)과 같이 ITO용 에천트에 의해 영향을 받지 않는 금속으로 형성하고, 상기 투명도전층은 아몰퍼스-ITO 또는 폴리-ITO로 형성한다. 다만, 상기 아몰퍼스-ITO가 폴리-ITO보다 식각 속도가 빠르므로 보다 적합하다. That is, after stacking and patterning a metal layer and a transparent conductive layer having different etching selectivity in a batch, and removing only the transparent conductive layer again, the photoresist on the upper surface of the transparent conductive layer is lift-striped. At this time, the metal layer is formed of a metal that is not affected by the ITO etchant, such as chromium (Cr), molybdenum (Mo), and the transparent conductive layer is formed of amorphous-ITO or poly-ITO. However, the amorphous-ITO is more suitable because the etching rate is faster than the poly-ITO.

또한, 본 발명의 또다른 목적을 제공하기 위한 액정표시소자의 제조방법은 기판 상에 게이트 배선 및 데이터 배선을 수직 교차하도록 형성하고, 그 교차 지점에 박막트랜지스터를 형성하는 단계와, 상기 박막트랜지스터를 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막 상에 제 1 투명도전층을 형성하는 단계와, 상 기 제 1 투명도전층 상에 습식식각률이 보다 빠른 제 2 투명도전층을 보다 얇은 두께로 형성하는 단계와, 상기 제 2 투명도전층 상에 포토레지스트를 도포하고 패터닝하는 단계와, 상기 패터닝된 포토레지스트를 마스크로 하여 상기 제 1 ,제 2 투명도전층을 일괄적으로 습식식각하는 단계와, 상기 제 2 투명도전층이 완전히 습식식각되는 것에 의해 상기 포토레지스트를 리프트-스트립하는 단계를 포함하여 이루어지는 것을 특징으로 한다. In addition, the manufacturing method of the liquid crystal display device for providing another object of the present invention is formed by vertically crossing the gate wiring and data wiring on the substrate, and forming a thin film transistor at the intersection point, and the thin film transistor Forming a passivation layer on the entire surface, forming a first transparent conductive layer on the passivation layer, and forming a second transparent conductive layer having a faster wet etch rate on the first transparent conductive layer with a thinner thickness; Applying and patterning a photoresist on the second transparent conductive layer, collectively wet etching the first and second transparent conductive layers using the patterned photoresist as a mask, and the second transparent conductive layer. And lift-striping the photoresist by the fully wet etching. do.

즉, 액정표시소자의 화소전극을 형성하는 경우, 동종이질의 성질을 가진 제 1 ,제 2 투명도전층의 식각 속도차를 이용하여 제 2 투명도전층 상면에 형성되는 포토레지스트를 리프트-스트립하고, 상기 게이트 배선 또는 데이터 배선을 형성하는 경우에도, 식각선택비가 서로 다른 금속층과 투명도전층을 적층하고 일괄적으로 패터닝한 후 상기 투명도전층만을 다시 제거함으로써 투명도전층 상면의 포토레지스트를 리프트-스트립하는 것을 특징으로 한다. That is, in the case of forming the pixel electrode of the liquid crystal display device, the photoresist formed on the upper surface of the second transparent conductive layer is lift-striped using the etching rate difference between the first and second transparent conductive layers having the same heterogeneity. In the case of forming the gate wiring or the data wiring, the photoresist on the upper surface of the transparent conductive layer is lift-striped by stacking and patterning metal layers having different etch selectivity and the transparent conductive layer and patterning them collectively. do.

이로써, 단가가 높은 스트리퍼를 사용하지 않아도 되므로 공정 코스트를 줄일 수 있고, 스트립 단계를 수행하지 않아도 되므로 공정이 간소해진다. As a result, the process cost can be reduced because a stripper with a high cost is not required, and the process is simplified because a strip step is not required.

이하, 첨부된 도면을 참조하여 본 발명에 대해 설명하면 다음과 같다. Hereinafter, the present invention will be described with reference to the accompanying drawings.

제 1 First 실시예Example

제 1 실시예는 동종이질의 성질을 가진 제 1 ,제 2 투명도전층의 식각 속도차를 이용하여 포토레지스트를 리프트-스트립하는 것을 특징으로 하다. The first embodiment is characterized in that the photoresist is lift-striped using the difference in etching rates of the first and second transparent conductive layers having homogeneous properties.

도 3a 내지 도 3e는 본 발명의 제 1 실시예에 의한 포토식각 공정단면도이다. 3A to 3E are cross-sectional views of a photoetch process according to a first embodiment of the present invention.                     

먼저, 도 3a에 도시된 바와 같이, 절연 기판(80) 상에 폴리-ITO(Poly-Indium Tin Oxide)를 400∼500Å로 증착하여 제 1 투명도전층(81)을 형성하고, 그 위에 아몰퍼스-ITO(Amorphous-Indium Tin Oxide)를 50∼400Å로 증착하여 제 2 투명도전층(82)을 형성한다. First, as shown in FIG. 3A, a poly-indium tin oxide (Poly-Indium Tin Oxide) is deposited on the insulating substrate 80 at 400 to 500 GPa to form the first transparent conductive layer 81, and the amorphous-ITO thereon. (Amorphous-Indium Tin Oxide) is deposited at 50 to 400 Pa to form the second transparent conductive layer 82.

상기 폴리-ITO는 일정한 파워(power) 및 압력 하에서, 70sccm 유량의 아르곤 가스를 첨가하여 증착하고, 상기 아몰퍼스-ITO는 일정한 파워 및 압력 하에서, 70sccm의 아르곤(Ar)과 0.6sccm의 H2O를 첨가하여 증착한다. The poly-ITO was deposited by adding argon gas at a flow rate of 70 sccm under constant power and pressure, and the amorphous-ITO was deposited with 70 sccm of argon (Ar) and 0.6 sccm H 2 O under constant power and pressure. By deposition.

이 때, 상기 제 2 투명도전층(82)은 상기 제 1 투명도전층(81)에 비해 습식식각률이 보다 빠르다. 폴리-ITO가 결정을 가지는 반면, 아몰퍼스-ITO는 결정이 없어 에천트가 침투하기 쉽고 분자간 결합력도 약하기 때문이다.In this case, the second transparent conductive layer 82 has a faster wet etch rate than the first transparent conductive layer 81. While poly-ITO has crystals, amorphous-ITO has no crystals, making it easy for the etchant to penetrate and weak intermolecular bonding.

구체적으로, 인산과 질산을 혼합한 에천트를 사용하여 상기 제 1 ,제 2 투명도전층(81,82)을 일괄적으로 습식식각하는 경우, 폴리-ITO와 아몰퍼스-ITO의 식각선택비는 1:15로 아몰퍼스-ITO가 15배 빨리 식각된다. 그리고, 옥살산을 사용하여 상기 제 1 ,제 2 투명도전층(81)을 일괄적으로 습식식각하는 경우, 폴리-ITO와 아몰퍼스-ITO의 식각선택비는 1:60으로 아몰퍼스-ITO가 60배 빨리 식각된다. 따라서, 사용할 에천트의 종류에 따라 제 1 ,제 2 투명도전층(81,82)의 두께를 결정한다. Specifically, when wet etching the first and second transparent conductive layers 81 and 82 collectively using an etchant mixed with phosphoric acid and nitric acid, the etching selectivity of poly-ITO and amorphous-ITO is 1: At 15, the amorphous-ITO is etched 15 times faster. In the case where the first and second transparent conductive layers 81 are wet-etched in a batch using oxalic acid, the etching selectivity of poly-ITO and amorphous-ITO is 1:60, and the amorphous-ITO is etched 60 times faster. do. Therefore, the thicknesses of the first and second transparent conductive layers 81 and 82 are determined according to the kind of etchant to be used.

그리고, 상기 제 2 투명도전층(82) 상에 감광특성을 지닌 포토레지스트(83)를 도포하고 노광한뒤 현상함으로써 원하는 패턴으로 패터닝한다. Then, the photoresist 83 having photosensitivity is applied on the second transparent conductive layer 82, exposed, and developed to pattern the pattern in a desired pattern.

다음, 도 3b 및 도 3c에 도시된 바와 같이, 상기 포토 레지스트(83)를 마스 크로 하여 상기 제 1 ,제 2 투명도전층(81,82)을 일괄적으로 습식식각한다. 이 때, 상기 제 1 ,제 2 투명도전층(81,82)은 서로 다른 속도로 습식식각되는데, 식각 속도비가 빠른 제 2 투명도전층(82)이 보다 빨리 식각된다. Next, as illustrated in FIGS. 3B and 3C, the first and second transparent conductive layers 81 and 82 are wet-etched in a batch by masking the photoresist 83. At this time, the first and second transparent conductive layers 81 and 82 are wet etched at different speeds, and the second transparent conductive layer 82 having a fast etching rate ratio is etched faster.

이후, 계속해서 에천트를 사용하여 습식식각하면, 도 3d 및 도 3e에 도시된 바와 같이, 제 2 투명도전층(82)은 오버-식각되어 모두 제거되고, 제 1 투명도전층(81)은 원하는 크기로 패터닝된다. Subsequently, when the wet etching is continued using an etchant, as shown in FIGS. 3D and 3E, the second transparent conductive layer 82 is over-etched to remove all, and the first transparent conductive layer 81 is the desired size. Is patterned by.

이때, 상기 제 2 투명도전층(82)이 모두 제거되면, 제 2 투명도전층(82)에 의해 지지되던 포토레지스트(83)가 리프트-스트립된다. 스트립된 포토레지스트는 필터링되는 과정중에서 아세톤과 같은 저가의 용액으로 제거된다. 따라서, 스트리퍼를 사용하지 않고도 포토레지스트를 스트립할 수 있으므로 공정 코스트가 저감된다. In this case, when all of the second transparent conductive layer 82 is removed, the photoresist 83 supported by the second transparent conductive layer 82 is lift-striped. Stripped photoresist is removed with a low cost solution such as acetone during the filtering process. Therefore, the process cost is reduced because the photoresist can be stripped without using the stripper.

제 2 2nd 실시예Example

제 2 실시예는 식각선택비가 서로 다른 금속층과 투명도전층을 적층하고 일괄적으로 패터닝한 후, 상기 투명도전층만을 다시 제거함으로써 투명도전층 상면의 포토레지스트를 리프트-스트립하는 것을 특징으로 한다. The second embodiment is characterized in that after stacking and patterning a metal layer and a transparent conductive layer having different etching selectivity and collectively, only the transparent conductive layer is removed again to lift-strip the photoresist on the upper surface of the transparent conductive layer.

도 4a 내지 도 4e는 본 발명의 제 2 실시예에 의한 포토식각 공정단면도이다.4A to 4E are cross-sectional views of a photoetch process according to a second embodiment of the present invention.

먼저, 도 4a에 도시된 바와 같이, 절연기판(90) 상에 ITO용 에천트에 의해 영향을 받지 않는 금속인 Cr, Mo 등을 3000∼5000Å의 두께로 증착하여 금속층(91)을 형성하고, 그 위에 아몰퍼스-ITO 또는 폴리-ITO를 1000Å이하의 두께로 증착하 여 투명도전층(92)을 형성한다. 다만, 아몰퍼스-ITO의 식각률이 폴리-ITO보다 빠르므로 아몰퍼스-ITO를 사용하는 것이 바람직하다.First, as shown in FIG. 4A, a metal layer 91 is formed on the insulating substrate 90 by depositing Cr, Mo, or the like, which is not affected by an ITO etchant, to a thickness of 3000 to 5000 GPa. Amorphous-ITO or poly-ITO is deposited thereon to a thickness of 1000 Å or less to form a transparent conductive layer 92. However, since the etching rate of amorphous-ITO is faster than poly-ITO, it is preferable to use amorphous-ITO.

상기 금속층은 단일금속층 또는 이중금속층을 불문하며, 상기 아몰퍼스-ITO는 일정한 파워 및 압력 하에서, 70sccm의 아르곤과 0.6sccm의 H2O를 증착가스로 사용하여 증착한다. The metal layer may be a single metal layer or a double metal layer, and the amorphous-ITO is deposited under a constant power and pressure by using 70 sccm of argon and 0.6 sccm of H 2 O as the deposition gas.

계속해서, 상기 투명도전층(92) 상에 감광특성을 지닌 포토레지스트(93)를 도포하고 노광한뒤 현상함으로써 원하는 패턴으로 패터닝한다. Subsequently, the photoresist 93 having photosensitivity is applied on the transparent conductive layer 92, exposed, and developed to pattern the pattern in a desired pattern.

다음, 도 4b에 도시된 바와 같이, 상기 패터닝된 포토 레지스트(93)를 마스크로 하여 상기 금속층(91) 및 투명도전층(92)을 일괄적으로 습식식각한다. 이 때, 상기 금속층(91) 및 투명도전층(92)을 동시에 식각하기 위해 인산, 초산, 질산 및 첨가제를 혼합한 에천트 등을 사용할 수 있다. Next, as shown in FIG. 4B, the metal layer 91 and the transparent conductive layer 92 are wet-etched in a batch using the patterned photoresist 93 as a mask. In this case, an etchant including phosphoric acid, acetic acid, nitric acid, and an additive may be used to simultaneously etch the metal layer 91 and the transparent conductive layer 92.

그리고, 도 4c에 도시된 바와 같이, ITO만 선택적으로 식각하는 에천트를 사용하여 금속층(91)과 포토레지스트(93) 사이의 투명도전층(92)을 제거한다. 이 때, 사용하는 에천트는 금속층에는 영향을 주지 않고 투명도전층만 식각하는 것으로 옥살산 계열의 에천트를 사용할 수 있다. 4C, the transparent conductive layer 92 between the metal layer 91 and the photoresist 93 is removed using an etchant that selectively etches only ITO. In this case, the etchant to be used can be used as an oxalic acid-based etchant by etching only the transparent conductive layer without affecting the metal layer.

이후, 도 4d에 도시된 바와 같이, 상기 투명도전층(92)이 모두 제거되면, 상기 투명도전층(92)에 의해 지지되던 포토레지스트(93)가 리프트-스트립되므로 스트리퍼를 사용하지 않고도 포토레지스트를 스트립할 수 있게 된다. 스트립된 포토레지스트는 필터링되는 과정중에서 아세톤과 같은 저가의 용액으로 제거한다. Then, as shown in FIG. 4D, when all of the transparent conductive layer 92 are removed, the photoresist 93 supported by the transparent conductive layer 92 is lift-striped, thereby stripping the photoresist without using a stripper. You can do it. Stripped photoresist is removed with a low cost solution such as acetone during the filtering process.                     

상기 포토레지스트(93)가 제거되면, 도 4e에 도시된 바와 같이, 원하는 모양로 금속층(91)을 패터닝하게 된다. When the photoresist 93 is removed, the metal layer 91 is patterned into a desired shape, as shown in FIG. 4E.

제 3 3rd 실시예Example

제 3 실시예는 상기 제 1 ,제 2 실시예에 의한 공정을 액정표시소자의 제조방법에 적용한 것을 특징으로 하는데, 제 1 실시예에 의한 공정은 화소전극 형성시 적용하고, 제 2 실시예에 의한 공정은 게이트 배선 또는 데이터 배선 형성시 적용할 수 있다.The third embodiment is characterized in that the process according to the first and second embodiments is applied to a method for manufacturing a liquid crystal display device. The process according to the first embodiment is applied when forming a pixel electrode, The process can be applied when forming a gate wiring or a data wiring.

도 5a 내지 도 5g는 본 발명의 제 3 실시예에 의한 액정표시소자의 공정단면도이다.5A through 5G are cross-sectional views of a liquid crystal display device according to a third exemplary embodiment of the present invention.

먼저, 도 5a에 도시된 바와 같이, 절연기판(111) 상에 ITO용 에천트에 의해 영향을 받지 않는 금속인 Cr, Mo 등을 3000∼5000Å의 두께로 증착하여 금속층(150)을 형성하고, 그 위에 아몰퍼스-ITO 또는 폴리-ITO를 1000Å 이하의 두께로 증착하여 제 1 투명도전층(151)을 형성한다. 폴리-ITO의 식각률이 보다 늦으므로 아몰퍼스-ITO를 사용하는 것이 바람직하다. First, as shown in FIG. 5A, a metal layer 150 is formed by depositing Cr, Mo, or the like, which is not affected by an ITO etchant, on the insulating substrate 111 to a thickness of 3000 to 5000 GPa. Amorphous-ITO or poly-ITO is deposited thereon to a thickness of 1000 로 or less to form a first transparent conductive layer 151. Since the etching rate of poly-ITO is slower, it is preferable to use amorphous-ITO.

상기 아몰퍼스-ITO는 일정한 파워 및 압력 하에서, 70sccm의 아르곤과 0.6sccm의 H2O를 증착가스로 사용하여 증착한다. The amorphous-ITO is deposited by using 70 sccm of argon and 0.6 sccm of H 2 O as a deposition gas under constant power and pressure.

계속해서, 상기 제 1 투명도전층(151) 상에 UV 경화성 수지(Ultraviolet curable resin)인 제 1 포토 레지스트(Photo resist, 153)를 도포한 후, 상기 제 1 포토 레지스트 상부에 소정의 패턴이 형성된 마스크를 씌워서 UV 또는 x-선 파장에 노출시켜 노광시킨 뒤, 노광된 포토 레지스트를 현상하여 패터닝한다. Subsequently, after applying a first photo resist 153 which is a UV curable resin on the first transparent conductive layer 151, a mask having a predetermined pattern formed on the first photo resist. After exposure by exposure to UV or x-ray wavelength, the exposed photoresist is developed and patterned.                     

다음, 도 5b에 도시된 바와 같이, 상기 패터닝된 제 1 포토레지스트(153)를 마스크로 하여 상기 금속층(150) 및 제 1 투명도전층(151)을 일괄적으로 식각하는 제 1 차 습식식각과정을 수행한다. 이 때, 상기 금속층(150) 및 제 1 투명도전층(151)을 동시에 식각할 수 있는 인산+초산+질산계 에천트 등을 사용한다. Next, as shown in FIG. 5B, a first wet etching process of collectively etching the metal layer 150 and the first transparent conductive layer 151 using the patterned first photoresist 153 as a mask is performed. Perform. In this case, phosphoric acid + acetic acid + nitrate-based etchant which can simultaneously etch the metal layer 150 and the first transparent conductive layer 151 is used.

상기 금속층(150) 및 제 1 투명도전층(151)을 제 1 포토레지스트(153)의 패턴대로 패터닝한 후에는, ITO만 선택적으로 식각하는 옥살산계 에천트 등을 사용하여 금속층(150)과 제 1 포토레지스트(153) 사이에 삽입되어 있는 제 1 투명도전층(151)을 제거하는 제 2 차 습식식각 과정을 수행한다. 이 때, 사용하는 에천트는 금속층(150)에는 영향을 주지 않고 제 1 투명도전층(151)만 식각하는 것으로 사용한다. After patterning the metal layer 150 and the first transparent conductive layer 151 according to the pattern of the first photoresist 153, the metal layer 150 and the first layer may be formed using an oxalic acid etchant that selectively etches only ITO. A second wet etching process for removing the first transparent conductive layer 151 inserted between the photoresist 153 is performed. In this case, the etchant to be used is used by etching only the first transparent conductive layer 151 without affecting the metal layer 150.

이후, 도 5c에 도시된 바와 같이, 상기 제 1 투명도전층(151)이 모두 제거되면, 제 1 투명도전층(151)에 의해 지지되던 제 1 포토레지스트(153)가 리프트-스트립되므로 스트리퍼를 사용하지 않고도 제 1 포토레지스트(153)를 스트립할 수 있게 된다. 스트립된 포토레지스트는 필터링되는 과정중에서 아세톤과 같은 저가의 용액으로 제거한다. Thereafter, as shown in FIG. 5C, when all of the first transparent conductive layer 151 is removed, the first photoresist 153 supported by the first transparent conductive layer 151 is lift-striped, so that a stripper is not used. The first photoresist 153 can be stripped without. Stripped photoresist is removed with a low cost solution such as acetone during the filtering process.

상기 제 1 포토레지스트(153)가 리프트-스트립되면 원하는 모양으로 금속층(150)이 패터닝되어, 게이트 배선(도시하지 않음) 및 게이트 전극(112)이 형성된다. When the first photoresist 153 is lift-striped, the metal layer 150 is patterned into a desired shape to form a gate wiring (not shown) and a gate electrode 112.

계속해서, 도 5d에 도시된 바와 같이, 상기 게이트 전극(112)을 포함한 전면에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기 절연물질을 PECVD 방법으 로 증착하여 게이트 절연막(113)을 형성한다.Subsequently, as shown in FIG. 5D, an inorganic insulating material such as silicon nitride (SiNx) or silicon oxide (SiOx) is deposited on the entire surface including the gate electrode 112 by PECVD to form the gate insulating layer 113. Form.

그리고, 상기 게이트 절연막(113) 상부의 전면에 비정질 실리콘(a-Si)(114) 및 비정질 실리콘에 불순물을 이온 주입한 n+a-Si(도시하지 않음)을 차례로 증착하고 게이트 전극(112) 상부에 남도록 패터닝한다. In addition, amorphous silicon (a-Si) 114 and n + a-Si (not shown) in which impurities are implanted into the amorphous silicon are sequentially deposited on the entire surface of the gate insulating layer 113, and the gate electrode 112 is deposited. Pattern to remain on top.

이어서, 그 위에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속층을 증착하여 포토식각기술을 사용하여 패터닝함으로써 데이터 배선(115) 및 소스/드레인 전극(115a, 115b)을 형성한다. Subsequently, copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum-tungsten (MoW), etc. The low resistance metal layer is deposited and patterned using photolithography to form the data line 115 and the source / drain electrodes 115a and 115b.

이로써, 상기 게이트 배선에 수직교차하는 데이터 배선(115)이 형성되어 화소가 정의되고, 상기 게이트 전극(112), 게이트 절연막(113), 반도체층(114), 소스/드레인 전극(115a, 115b)이 차례로 적층되어 박막트랜지스터가 형성된다. As a result, a data line 115 perpendicular to the gate line is formed to define a pixel, and the gate electrode 112, the gate insulating layer 113, the semiconductor layer 114, and the source / drain electrodes 115a and 115b are formed. The thin film transistors are stacked in this order.

한편, 상기 데이터 배선(115) 및 소스/드레인 전극(115a, 115b)도 상기 게이트 배선과 동일한 방법으로 패턴을 형성할 수 있다. 즉, 식각선택비가 서로 다른 금속층과 투명도전층을 적층하고 일괄적으로 패터닝한 후, 상기 투명도전층만을 다시 제거함으로써 투명도전층 상면의 포토레지스트를 리프트-스트립하는 과정을 통해 스트리퍼를 사용하지 않고 데이터 배선(115) 및 소스/드레인 전극(115a, 115b)을 패터닝할 수 있다.The data line 115 and the source / drain electrodes 115a and 115b may also form a pattern in the same manner as the gate line. That is, after stacking and patterning metal layers and transparent conductive layers having different etch selectivity in a batch, and removing only the transparent conductive layer again, the process of lift-strip the photoresist on the upper surface of the transparent conductive layer is performed without using a stripper. 115 and the source / drain electrodes 115a and 115b may be patterned.

다만, 이경우 사용할 수 있는 금속층은 ITO용 에천트에 영향을 받지 않는 몰리브덴(Mo), 크롬(Cr) 등을 사용한다. However, in this case, the metal layer that can be used uses molybdenum (Mo), chromium (Cr), etc., which are not affected by the etchant for ITO.

계속해서, 상기 데이터 배선(115)을 포함한 전면에 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기절연물질을 도포하여 보호막(116)을 형성하고, 상기 드레인 전극(115b)의 일부가 노출되도록 보호막(116)을 패터닝하여 콘택홀(118)을 형성한다. Subsequently, a protective film 116 is formed by coating an organic insulating material such as benzocyclobutene (BCB) or acrylic resin (acryl resin) on the entire surface including the data line 115, and a part of the drain electrode 115b is exposed. The protective layer 116 is patterned to form a contact hole 118.

이어서, 도 5e에 도시된 바와 같이, 상기 보호막(116)을 포함한 전면에 폴리-ITO를 400∼500Å로 증착하여 제 2 투명도전층(160)을 형성하고, 그 위에 아몰퍼스-ITO를 50∼400Å로 증착하여 제 3 투명도전층(161)을 형성한다. Subsequently, as shown in FIG. 5E, the second transparent conductive layer 160 is formed by depositing poly-ITO at 400 to 500 mW on the entire surface including the passivation layer 116, and the amorphous-ITO is 50 to 400 mW thereon. Deposition is performed to form the third transparent conductive layer 161.

상기 폴리-ITO는 일정한 파워(power) 및 압력 하에서, 70sccm의 아르곤 가스를 첨가하여 증착하고, 상기 아몰퍼스-ITO는 일정한 파워(power) 및 압력 하에서, 70sccm의 아르곤과 0.6sccm의 H2O를 첨가하여 증착한다. The poly-ITO is deposited by adding 70 sccm of argon gas under constant power and pressure, and the amorphous-ITO is added by 70 sccm of argon and 0.6 sccm H 2 O under constant power and pressure. By deposition.

그리고, 상기 제 3 투명도전층(161) 상에 감광특성을 지닌 제 2 포토레지스트(163)를 도포하고 노광한뒤 현상함으로써 원하는 패턴으로 패터닝한다. The second photoresist 163 having photosensitivity is applied on the third transparent conductive layer 161, exposed, and developed to pattern the pattern.

다음, 도 5f에 도시된 바와 같이, 상기 제 2 포토레지스트(163)를 마스크로 하여 상기 제 2 ,제 3 투명도전층(160,161)을 일괄적으로 습식식각한다. 이 때, 상기 제 2 ,제 3 투명도전층(160,161)은 서로 다른 속도로 습식식각되는데, 식각 속도비가 빠른 제 3 투명도전층(161)이 보다 빨리 식각된다. Next, as shown in FIG. 5F, the second and third transparent conductive layers 160 and 161 are wet-etched in a batch using the second photoresist 163 as a mask. In this case, the second and third transparent conductive layers 160 and 161 are wet etched at different speeds, and the third transparent conductive layer 161 having a high etching rate ratio is etched faster.

구체적으로, 인산과 질산을 혼합한 에천트를 사용하여 상기 제 2 ,제 3 투명도전층(160,161)을 일괄적으로 습식식각하는 경우, 폴리-ITO와 아몰퍼스-ITO의 식각선택비는 1:15로 아몰퍼스-ITO가 15배 빨리 식각된다. 그리고, 옥살산을 사용하여 상기 제 2 ,제 3 투명도전층(160,161)을 일괄적으로 습식식각하는 경우, 폴리- ITO와 아몰퍼스-ITO의 식각선택비는 1:60으로 아몰퍼스-ITO가 60배 빨리 식각된다. 따라서, 사용할 에천트의 종류에 따라 제 2 ,제 3 투명도전층(160,161)의 두께를 결정하여 상기 제 2 투명도전층(160)이 원하는 모양으로 패터닝되는 동안 제 3 투명도전층(161)이 완전히 식각되도록 한다. Specifically, when the second and third transparent conductive layers 160 and 161 are wet-etched in a batch by using an etchant mixed with phosphoric acid and nitric acid, the etching selectivity of poly-ITO and amorphous-ITO is 1:15. Amorphous-ITO is etched 15 times faster. In the case of collectively wet etching the second and third transparent conductive layers 160 and 161 using oxalic acid, the etching selectivity of poly-ITO and amorphous-ITO is 1:60, and the amorphous-ITO is etched 60 times faster. do. Accordingly, the thicknesses of the second and third transparent conductive layers 160 and 161 are determined according to the type of etchant to be used so that the third transparent conductive layer 161 is completely etched while the second transparent conductive layer 160 is patterned into a desired shape. do.

이후, 계속해서 에천트를 사용하여 습식식각하면, 제 3 투명도전층(161)은 오버-식각되어 모두 제거되고, 제 2 투명도전층(160)은 원하는 크기로 패터닝된다. Subsequently, when the wet etching is continued using an etchant, the third transparent conductive layer 161 is over-etched to remove all, and the second transparent conductive layer 160 is patterned to a desired size.

이로써, 도 5g에 도시된 바와 같이, 화소전극(117)이 형성된다. As a result, as illustrated in FIG. 5G, the pixel electrode 117 is formed.

이때, 상기 제 3 투명도전층(161)이 모두 제거되면서, 제 3 투명도전층(161)에 의해 지지되던 제 2 포토레지스트(163)가 리프트-스트립되므로 스트리퍼 사용에 의한 공정 코스트 상승 및 공정 횟수 증가를 방지할 수 있다. At this time, as the third transparent conductive layer 161 is removed, the second photoresist 163 supported by the third transparent conductive layer 161 is lift-striped, thereby increasing the process cost and increasing the number of processes by using a stripper. You can prevent it.

이러한 구조의 박막 어레이 기판은, 도시하지는 않았으나, 대향기판에 대향합착되고 두 기판 사이에 액정층이 구비하는데, 대향기판에는 빛의 누설을 방지하는 블랙 매트릭스와, 상기 블랙 매트릭스 사이에 R,G,B의 컬러 레지스트가 일정한 순서대로 형성된 컬러필터층과, 상기 컬러필터층 상부에 형성되어 박막 어레이 기판의 화소전극과 더불어 전계를 형성하는 공통전극이 더 구비된다.Although not shown, the thin film array substrate has a liquid crystal layer bonded to the opposite substrate and disposed between the two substrates. The opposite substrate includes a black matrix for preventing light leakage and an R, G, A color filter layer in which the color resist of B is formed in a predetermined order, and a common electrode formed on the color filter layer to form an electric field together with the pixel electrodes of the thin film array substrate are further provided.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

상기와 같은 본 발명에 의한 액정표시소자의 제조방법은 다음과 같은 효과가 있다. The manufacturing method of the liquid crystal display device according to the present invention as described above has the following effects.

동종이질의 성질을 가진 제 1 ,제 2 투명도전층의 식각 속도차를 이용하거나 또는 금속층과 투명도전층을 식각선택비를 이용하여 포토레지스트를 리프트-스트립함으로써, 스트리퍼를 사용하지 않고도 포토식각공정을 수행할 수 있다. The photoetch process is performed without using a stripper by lift-striping the photoresist using the etching rate difference between the first and second transparent conductive layers having homogeneous properties or the etching selectivity between the metal layer and the transparent conductive layer. can do.

따라서, 고가의 스트리퍼를 사용하지 않으므로 재료비가 저감되고, 스트립 단계를 수행하지 않아도 되므로 공정이 간소해지며, 스트리퍼 사용에 의한 환경처리 비용이 저감된다. Therefore, the material cost is reduced because no expensive stripper is used, and the process is simplified because the strip step is not required, and the environmental treatment cost by using the stripper is reduced.

Claims (19)

기판 상에 제 1 투명도전층을 증착하는 단계;Depositing a first transparent conductive layer on the substrate; 상기 제 1 투명도전층 상에 습식식각률이 보다 빠른 제 2 투명도전층을 보다 얇은 두께로 증착하는 단계;Depositing a thinner second transparent conductive layer having a faster wet etch rate on the first transparent conductive layer; 상기 제 2 투명도전층 상에 포토레지스트를 도포하고 패터닝하는 단계;Applying and patterning photoresist on the second transparent conductive layer; 상기 패터닝된 포토레지스트를 마스크로 하여 상기 제 1 ,제 2 투명도전층을 일괄적으로 습식식각하는 단계;Collectively wet etching the first and second transparent conductive layers using the patterned photoresist as a mask; 상기 제 2 투명도전층을 전부 습식식각하는 것에 의해 상기 포토레지스트를 리프트-스트립하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법. And lift-striping the photoresist by completely wet etching the second transparent conductive layer. 제 1 항에 있어서, The method of claim 1, 상기 제 1 투명도전층은 폴리-ITO으로 형성하고, 상기 제 2 투명도전층을 아몰퍼스-ITO로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법. Wherein the first transparent conductive layer is formed of poly-ITO, and the second transparent conductive layer is formed of amorphous-ITO. 제 2 항에 있어서, The method of claim 2, 상기 폴리-ITO는 일정한 파워 및 압력하에서, 70sccm의 아르곤 가스를 첨가하여 증착하는 것을 특징으로 하는 액정표시소자의 제조방법.Wherein the poly-ITO is deposited by adding 70 sccm of argon gas under a constant power and pressure. 제 2 항에 있어서, The method of claim 2, 상기 아몰퍼스-ITO는 일정한 파워 및 압력하에서, 70sccm의 아르곤과 0.6sccm의 H2O를 첨가하여 증착하는 것을 특징으로 하는 액정표시소자의 제조방법.Wherein the amorphous-ITO is deposited by adding 70 sccm of argon and 0.6 sccm of H 2 O under a constant power and pressure. 제 1 항에 있어서, The method of claim 1, 상기 제 1 투명도전층은 400∼500Å의 두께로 형성하고, 상기 제 2 투명도전층은 50∼400Å의 두께로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법. Wherein the first transparent conductive layer is formed to a thickness of 400 to 500 GPa, and the second transparent conductive layer is formed to a thickness of 50 to 400 GPa. 제 1 항에 있어서, The method of claim 1, 상기 습식식각시, 인산과 질산을 혼합한 에천트를 사용하거나 또는 옥살산을 사용하는 것을 특징으로 하는 액정표시소자의 제조방법.In the wet etching, an etchant in which phosphoric acid and nitric acid are mixed or oxalic acid is used. 기판 상에 금속층을 증착하는 단계;Depositing a metal layer on the substrate; 상기 금속층상에 투명도전층을 증착하는 단계;Depositing a transparent conductive layer on the metal layer; 상기 투명도전층 상에 포토 레지스트를 도포하고 패터닝하는 단계;Applying and patterning photoresist on the transparent conductive layer; 상기 패터닝된 포토레지스트를 마스크로 하여 상기 금속층 및 투명도전층을 일괄적으로 습식식각하는 단계;Collectively wet etching the metal layer and the transparent conductive layer using the patterned photoresist as a mask; 상기 포토레지스트 하부의 투명도전층을 선택적으로 습식식각하는 단계;Selectively wet etching the transparent conductive layer under the photoresist; 상기 투명도전층이 완전히 습식식각되는 것에 의해 상기 포토레지스트를 리 프트-스트립하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.And lifting-striping the photoresist by completely wet etching the transparent conductive layer. 제 7 항에 있어서, The method of claim 7, wherein 상기 투명도전층을 선택적으로 습식식각하는 단계에서, In the step of selectively wet etching the transparent conductive layer, 상기 금속층은 습식식각되지 않는 것을 특징으로 하는 액정표시소자의 제조방법. And the metal layer is not wet etched. 제 7 항에 있어서, The method of claim 7, wherein 상기 금속층은 크롬(Cr) 또는 몰리브덴(Mo)을 사용하여 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The metal layer is a method of manufacturing a liquid crystal display device, characterized in that formed using chromium (Cr) or molybdenum (Mo). 제 7 항에 있어서, The method of claim 7, wherein 상기 투명도전층은 아몰퍼스-ITO 또는 폴리-ITO로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The transparent conductive layer is formed of amorphous-ITO or poly-ITO manufacturing method of the liquid crystal display device. 제 7 항에 있어서, The method of claim 7, wherein 상기 금속층은 3000∼5000Å의 두께로 형성하고, 상기 투명도전층은 1000Å 이하의 두께로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법. And the metal layer is formed to a thickness of 3000 to 5000 kPa, and the transparent conductive layer is formed to a thickness of 1000 kPa or less. 기판 상에 게이트 배선 및 데이터 배선을 수직 교차하도록 형성하고, 그 교차 지점에 박막트랜지스터를 형성하는 단계;Forming a gate interconnection and a data interconnection vertically on the substrate, and forming a thin film transistor at an intersection thereof; 상기 박막트랜지스터를 포함한 전면에 보호막을 형성하는 단계;Forming a protective film on the entire surface including the thin film transistor; 상기 보호막 상에 제 1 투명도전층을 형성하는 단계;Forming a first transparent conductive layer on the protective film; 상기 제 1 투명도전층 상에 습식식각률이 보다 빠른 제 2 투명도전층을 보다 얇은 두께로 형성하는 단계;Forming a second transparent conductive layer having a faster wet etch rate on the first transparent conductive layer to a thinner thickness; 상기 제 2 투명도전층 상에 포토레지스트를 도포하고 패터닝하는 단계;Applying and patterning photoresist on the second transparent conductive layer; 상기 패터닝된 포토레지스트를 마스크로 하여 상기 제 1 ,제 2 투명도전층을 일괄적으로 습식식각하는 단계;Collectively wet etching the first and second transparent conductive layers using the patterned photoresist as a mask; 상기 제 2 투명도전층이 완전히 습식식각되는 것에 의해 상기 포토레지스트를 리프트-스트립하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.And lifting-striping the photoresist by completely wet etching the second transparent conductive layer. 제 12 항에 있어서, The method of claim 12, 상기 제 1 투명도전층은 폴리-ITO으로 형성하고, 상기 제 2 투명도전층을 아몰퍼스-ITO로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법. Wherein the first transparent conductive layer is formed of poly-ITO, and the second transparent conductive layer is formed of amorphous-ITO. 제 13 항에 있어서, The method of claim 13, 상기 폴리-ITO는 70sccm의 아르곤 가스를 첨가하여 증착하고, 상기 아몰퍼스 -ITO는 70sccm의 아르곤과 0.6sccm의 H2O를 첨가하여 증착하는 것을 특징으로 하는 액정표시소자의 제조방법.The poly-ITO is deposited by adding 70 sccm of argon gas, and the amorphous -ITO is deposited by adding 70 sccm of argon and 0.6 sccm of H 2 O. 제 13 항에 있어서, The method of claim 13, 상기 폴리-ITO는 400∼500Å의 두께로 형성하고, 상기 아몰퍼스-ITO는 50∼400Å의 두께로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법. Wherein said poly-ITO is formed to a thickness of 400 to 500 GPa, and said amorphous-ITO is formed to a thickness of 50 to 400 GPa. 제 12 항에 있어서, The method of claim 12, 상기 게이트 배선 또는 데이터 배선을 형성하는 단계는, Forming the gate wiring or data wiring, 기판 상에 금속층 및 투명도전층을 차례로 증착하는 단계와, Sequentially depositing a metal layer and a transparent conductive layer on the substrate, 상기 투명도전층 상에 포토 레지스트를 도포하고 패터닝하는 단계와, Applying and patterning photoresist on the transparent conductive layer; 상기 패터닝된 포토레지스트를 마스크로 하여 상기 금속층 및 투명도전층을 일괄적으로 습식식각하는 단계와,Collectively wet etching the metal layer and the transparent conductive layer using the patterned photoresist as a mask; 상기 포토레지스트 하부의 투명도전층을 선택적으로 습식식각하는 단계와, Selectively wet etching the transparent conductive layer under the photoresist; 상기 투명도전층이 완전히 습식식각되는 것에 의해 상기 포토레지스트를 리프트-스트립하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법. And lift-striping the photoresist by completely wet etching the transparent conductive layer. 제 16 항에 있어서, The method of claim 16, 상기 투명도전층을 선택적으로 습식식각하는 단계에서, In the step of selectively wet etching the transparent conductive layer, 상기 금속층은 습식식각되지 않는 것을 특징으로 하는 액정표시소자의 제조방법. And the metal layer is not wet etched. 제 16 항에 있어서, The method of claim 16, 상기 금속층은 크롬, 몰리브덴을 사용하여 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The metal layer is a method of manufacturing a liquid crystal display device, characterized in that formed using chromium, molybdenum. 제 16 항에 있어서, The method of claim 16, 상기 투명도전층은 아몰퍼스-ITO 또는 폴리-ITO로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The transparent conductive layer is formed of amorphous-ITO or poly-ITO manufacturing method of the liquid crystal display device.
KR1020040060256A 2004-07-30 2004-07-30 Method for fabricating liquid crystal display device KR20060011413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040060256A KR20060011413A (en) 2004-07-30 2004-07-30 Method for fabricating liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040060256A KR20060011413A (en) 2004-07-30 2004-07-30 Method for fabricating liquid crystal display device

Publications (1)

Publication Number Publication Date
KR20060011413A true KR20060011413A (en) 2006-02-03

Family

ID=37121467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040060256A KR20060011413A (en) 2004-07-30 2004-07-30 Method for fabricating liquid crystal display device

Country Status (1)

Country Link
KR (1) KR20060011413A (en)

Similar Documents

Publication Publication Date Title
US6380006B2 (en) Pattern formation method and method of manufacturing display using it
US7198968B2 (en) Method of fabricating thin film transistor array substrate
US7951631B2 (en) Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same
KR100698062B1 (en) Liquid Crystal Display Device And Method For Fabricating The Same
US9502437B2 (en) Method of manufacturing array substrate, array substrate and display device
US6788376B2 (en) Active matrix substrate, method for fabricating the substrate and liquid crystal display device
US7772050B2 (en) Method of manufacturing flat panel display
US20140331898A1 (en) Resist ink and method of forming pattern using the same
US9019462B2 (en) Array substrate and method for manufacturing the same, and display device
JP4954868B2 (en) Method for manufacturing substrate having conductive layer
EP3506368A1 (en) Thin film transistor substrate, liquid crystal display device including same, and method for producing thin film transistor substrate
KR100769162B1 (en) Liquid Crystal Display Device And Method For Fabricating The Same
CN111383998B (en) Array substrate and manufacturing method thereof
KR20060011413A (en) Method for fabricating liquid crystal display device
KR100870659B1 (en) A method of liquid crystal display device
KR101030527B1 (en) Liquid Crystal Display Device Using Lift-Off Technique And Method For Fabricating The Same
KR100619160B1 (en) Method of manufacturing tft-lcd
KR100983593B1 (en) Method For Fabricating Liquid Crystal Display Device
KR100548780B1 (en) Metal pattern fabricating method and electric device fabricating method using thereof
JP2007041374A (en) Manufacturing method of electrode substrate and manufacturing method of liquid crystal display
KR101030524B1 (en) Method For Fabricating The Array Substrate Of Thin Film Transistor
KR101015335B1 (en) Fabrication method of liquid crystal display device using 2 mask
KR100492728B1 (en) A liquid crystal display device having partially removed activation layer in drain region and method of fabricating thereof
KR101236240B1 (en) Method of fabricating the array substrate for liquid crystal display device
KR101030532B1 (en) Method For Fabricating The Array Substrate Of Thin Film Transistor

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination