KR20060001987A - Characterization of soi nano-wire transistor - Google Patents
Characterization of soi nano-wire transistor Download PDFInfo
- Publication number
- KR20060001987A KR20060001987A KR1020050128343A KR20050128343A KR20060001987A KR 20060001987 A KR20060001987 A KR 20060001987A KR 1020050128343 A KR1020050128343 A KR 1020050128343A KR 20050128343 A KR20050128343 A KR 20050128343A KR 20060001987 A KR20060001987 A KR 20060001987A
- Authority
- KR
- South Korea
- Prior art keywords
- nanowire
- magnetic field
- soh
- insulator
- transistor
- Prior art date
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 18
- 238000012512 characterization method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000012212 insulator Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910010297 TiOS Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
- Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region
Abstract
본 발명은 에스오아이 나노선 트랜지스터 및 그의 새로운 측정 방법에 관한 것이다.보다 상세하게는 에스오아이(SOI, silicon-on-insulator) 기판을 이용하여 나노 스케일 크기의 채널 폭을 가지는 나노선을 제조하고, 제작된 에스오아이 나노선 트랜지스터의 자기 전도 특성을 분석함으로써 소자의 채널 폭 길이를 물리적/화학적 피해 없이 측정한다. The present invention relates to an SOH nanowire transistor and a novel measuring method thereof. More specifically, a nanoscale having a channel width of a nanoscale size is manufactured by using a silicon-on-insulator (SOI) substrate. By analyzing the magnetic conduction characteristics of the fabricated SOH nanowire transistors, the channel width length of the device is measured without physical / chemical damage.
에스오아이(SOI), 좁은 채널, 나노선, 트랜지스터, 자기전도 SOI, narrow channel, nanowire, transistor, magnetic conduction
Description
도 1은 종래의 좁은 채널 구조를 가지는 에스오아이 나노선 트랜지스터를 개략적으로 도시하는 사시도이다.1 is a perspective view schematically illustrating a conventional SIO nanowire transistor having a narrow channel structure.
도 2a는 에스오아이 나노선 트랜지스터의 평면도이다.2A is a plan view of an SOH nanowire transistor.
도 2b는 도 2a의 A-A' 단면도이다. FIG. 2B is a cross-sectional view taken along the line AA ′ of FIG. 2A.
(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
10: 다결정 실리콘10: polycrystalline silicon
20: 게이트 절연막 21: 절연막20: gate insulating film 21: insulating film
30: 에스오아이 나노선 30: S.O Nanowire
40: 소스 41: 드레인40: source 41: drain
본 발명은 에스오아이 나노선 트랜지스터 및 그의 측정 방법에 관한 것으로, 더 욱 상세하게는 에스오아이 기판에 제작된 에스오아이 트랜지스터의 좁은 채널 폭을 측정하는 새롭고 간단한 기술에 관한 것이다. The present invention relates to an SOH nanowire transistor and a measuring method thereof, and more particularly, to a new and simple technique for measuring a narrow channel width of an SOH transistor manufactured on an SOH substrate.
현대의 멀티미디어 사회는 항상 더 많은 양의 정보 처리가 가능한 하드웨어를 요구하고 있으며, 이를 위해 집적도는 매우 빠른 추세로 증가하는 추세이다. 소자의 고집적도를 위한 방법으로 소자 크기의 축소화가 진행되고 있고, 나노선 트랜지스터와 같은 저차원 소자가 개발되고 있다. 반도체 소자의 과학과 기술 방향이 원자 크기 대의 극소형의 것을 대상으로 하게 됨에 따라 이들을 관찰하고 그 성질과 양을 이해하기 위해서는 나노 기술이 필요하고 그 중 가장 기본은 소자의 크기 정보를 얻는 것이다. In modern multimedia society, there is always a demand for hardware capable of processing a larger amount of information. For this purpose, the density is increasing very rapidly. As a method for high integration of devices, reduction in device size is being progressed, and low-dimensional devices such as nanowire transistors are being developed. As the science and technology direction of semiconductor devices is targeted to the smallest of the atomic size band, nano-technology is required to observe them and to understand their properties and quantities, and the most basic of them is to obtain device size information.
종래의 마이크론 스케일의 반도체 소자는 광학 현미경으로 그 크기를 측정하였고, 소자의 크기가 나노 스케일로 축소됨에 따라 소자의 크기 측정을 위해 주사전자현미경(SEM, scanning electron microscope) 또는 전자투과현미경(TEM, transmission electron microscope)과 같은 전자 현미경과 원자힘현미경(AFM, atomic force microscope)을 이용한다. Conventional micron-scale semiconductor devices are measured by an optical microscope, and as the size of the device is reduced to nanoscale, a scanning electron microscope (SEM) or an electron transmission microscope (TEM) is used to measure the size of the device. Electron microscopes such as transmission electron microscopes and atomic force microscopes are used.
SEM은 전자 빔을 표본의 표면에 주사하면서 표본과의 상호작용에 의해 발생된 2차 전자를 이용해 표본의 표면을 관찰하는 장비로서, 크기를 측정하고자 하는 소자의 채널이 채널 이외의 물질로 채널이 둘러 싸여 있는 경우, 정확한 측정을 기대하 기 어렵다. 채널이 형성된 후 후속 공정을 진행하지 않고 주사전자현미경을 이용하여 채널의 이미지를 얻을 수 있지만, 이미지를 얻은 후 표본의 표면에 탄소가 쌓여, 그 표본으로 다시 공정을 진행할 수 없다. SEM is a device that scans the surface of a specimen using secondary electrons generated by interaction with the specimen while scanning the electron beam on the surface of the specimen. When surrounded, it is difficult to expect accurate measurements. After the channel is formed, it is possible to obtain an image of the channel by using a scanning electron microscope without performing a subsequent process, but after the image is obtained, carbon is accumulated on the surface of the sample, and the process cannot be performed again with the sample.
TEM은 광학현미경과 기본 구조가 같으며 파장이 긴 빛 대신 파장이 짧은 전자빔을 이용하여 분해능을 높인 장비로서, 표본을 투과한 전자의 정보를 이미지로 바꾼다. 표본의 두께가 얇아야 전자빔이 용이하게 투과할 수 있으므로 표본을 얇게 만들어야 하고, 얇게 잘려진 샘플은 더 이상 후속 공정을 진행하여 이용할 수 없다. TEM has the same basic structure as an optical microscope and improves resolution by using an electron beam with a short wavelength instead of light with a long wavelength. The TEM converts information of electrons transmitted through a sample into an image. Since the sample thickness is thin so that the electron beam can be easily transmitted, the sample must be made thin, and the thinly cut sample can no longer be used in subsequent processes.
AFM은 잘 휘어지는 지렛대(cantilever) 끝에 달려있는 뾰족한 침과 시료 표면에 작용하는 원자의 상호작용으로 지렛대가 휘게 되고 그 휘는 정도를 레이저 광의 굴절을 통해서 표면정보를 얻는다. AFM의 측정을 위한 적절한 표본은 측정하려는 채널의 단차가 작아야하고, 측정 시 지렛대가 표본의 면에 닿는 방식일 때는 표면에 흠이 생길 수 있고, 지렛대가 닿지 않는 방식에서는 지렛대와 표면 간 모세관 효과에 기인해 수분이 생길 수 있다. 이는 소자성능을 저해하는 효과가 있다. AFM bends the lever by the interaction of the pointed needle at the end of the well bent cantilever with the atoms acting on the surface of the sample, and the degree of the bend is obtained by refraction of the laser light. Proper specimens for AFM measurements should be small in the channel to be measured and may have flaws on the surface when the lever touches the face of the sample. This can cause moisture. This has the effect of inhibiting device performance.
이처럼 상기의 도구를 통해 채널 크기를 알기 위해서는 각 측정 도구의 측정 방법을 만족시키기 위한 표본을 준비하여야 하며, 그 표본은 반도체 공정이 완성되지 않은 경우에 해당한다. 측정 후에는 표본의 표면이 물리적/화학적으로 변형이 생기게 된다. 이에 간단히 완성된 소자의 채널 폭을 측정하는 방법이 절실히 요구되고 있다. As such, in order to know the channel size through the above tools, samples to satisfy the measurement method of each measurement tool should be prepared, and the samples correspond to the case where the semiconductor process is not completed. After the measurement, the surface of the specimen is physically and chemically deformed. Therefore, there is an urgent need for a method for measuring a channel width of a simply completed device.
본 발명은 상기와 같은 기술적 문제점을 해결하기 위하여 제안된 것으로서, 반도체 소자의 물리적/화학적 변형 없이 자기 전도 특성을 이용하여 소자의 채널 폭 크기를 간단하게 추출하는 데 그 목적이 있다. The present invention has been proposed to solve the above technical problem, and an object thereof is to simply extract a channel width of a device using magnetic conduction without physical / chemical deformation of a semiconductor device.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 에스오아이 나노선 트랜지스터를 제작한다. 소자는 단결정실리콘(30, 40, 41)/절연체(21)/반도체기판(50)으로 이루어진 에스오아이 기판 위에 형성된다. In order to achieve the above object, the SOH nanowire transistor according to the present invention is manufactured. The element is formed on an SOH eye substrate made of single crystal silicon (30, 40, 41) / insulator (21) / semiconductor substrate (50).
먼저 SOI 기판의 단결정실리콘을 리소그래피를 이용하여 도 1의 절연막(21) 위와 같은 메사구조(30, 40, 41)를 정의한다. 나노선 구조(30) 위에 절연체(20)와 다결정실리콘(10)을 정의하고 이온주입과 열확산을 이용하여 소스(40), 드레인(41), 게이트(10)를 형성하고, 게이트 하부의 나노선 패턴은 소자의 좁은 채널 영역이 된다. 게이트와 소스 및 드레인이 전기적으로 연결되어 전도가 이루어지는 것을 방지하기 위해서는 형성된 게이트 아래 실리콘 산화물 또는 이와 유사한 전기적 절연 물질로 구성되는 절연체(20)를 형성하는 것이 바람직하다. 게이트 절연막을 형성하기 위해 실리콘 산화막을 예로 들면 열산화막, 티이오에스(TEOS, tetraethoxysilane) 증착, 열산화막의 3 단계를 거쳐 형성되는 것이 바람직하다. 산화막의 두께는 2번째 과정인 티이오에스 증착에 의해 주로 이루어지고, 1번째, 3 번째 열산화막은 보다 양질의 전기적 절연을 위해 형성된다. First, the
게이트를 통한 전압의 인가는 소스와 드레인 사이 단결정 실리콘의 계면을 통한 전자 채널을 형성하게 하고 흐르는 전류의 양은 활성영역인 나노선(30)과 소스 및 드레인 전극간 연결되는 경계에서 민감하다. The application of a voltage through the gate causes the formation of an electron channel through the interface of single crystal silicon between the source and the drain, and the amount of current flowing is sensitive at the boundary between the
전자와 같은 전하를 띤 입자는 자기장 하에서 움직일 때 로렌츠의 힘을 받고 수학식 1을 따른다. 자기장이 커질수록 로렌츠의 힘이 커져 전자의 흐름을 방해하는 역할을 한다.Charged particles, such as electrons, receive Lorentz's force when moving under a magnetic field and follow Equation 1. The greater the magnetic field, the greater the Lorentz's force, which interferes with the flow of electrons.
수학식 1Equation 1
여기서, F: 자기장에 의해 받는 힘의 크기와 방향을 나타낸다.Where F is the magnitude and direction of the force exerted by the magnetic field.
Q: 입자의 전하량이다.Q: The amount of charge in the particles.
v: 입자의 속도이다.v: The velocity of the particles.
B: 자기장의 크기와 방향이다.B: The magnitude and direction of the magnetic field.
수학식 2Equation 2
여기서, lB: 자기장 길이이다.Where l B is the magnetic field length.
ħ: 플랑크 상수이다.ħ: Planck's constant.
e: 기본 전하의 전하량이다.e: amount of charge of the base charge.
B: 자기장의 크기이다.B: The magnitude of the magnetic field.
수학식 2에서 자기장 크기에 따라 자기장 길이가 정의된다. 자기장의 크기가 증가함에 따라 자기장 길이는 줄어들고, 소자의 나노선 채널 폭과 일치할 때 전류의 양이 미세하게 증가한다. 이러한 자기장 변화에 따른 전류의 민감한 변화로부터, 수학식 2를 이용하여 나노선 채널 폭을 표본의 물리적/화학적 피해 없이 간단히 얻을 수 있다. In Equation 2, the magnetic field length is defined according to the magnetic field size. As the size of the magnetic field increases, the magnetic field length decreases and the amount of current increases slightly when matching the device's nanowire channel width. From the sensitive change of the current due to the magnetic field change, it is possible to simply obtain the nanowire channel width without using the physical / chemical damage of the sample by using Equation 2.
이상에서 설명한 본 발명에 따르면, 나노 크기의 소자 제작에 있어 채널 영역의 폭을 화학적/물리적 변형 없이 완성된 소자에서 간단히 자기 전도 특성을 이용하여 얻을 수 있다. According to the present invention described above, the width of the channel region in the fabrication of a nano-sized device can be obtained simply by using the magnetic conduction characteristics in the completed device without chemical / physical deformation.
본 발명은 위에서 에스오아이 나노선 트랜지스터와 같은 구체적인 예에서 상세히 설명되었지만, 본 발명의 본질적인 범위 내에서 다양한 구조에서 적용이 가능함은 명백하다. 이러한 변형 및 수정은 첨부된 특허 청구 범위에서 속함은 당연한 것이 고, 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. Although the present invention has been described in detail in specific examples such as SOH nanowire transistors above, it is apparent that the present invention is applicable to various structures within the essential scope of the present invention. Such modifications and variations are obvious to belong to the appended claims and should be considered in descriptive sense only and not for purposes of limitation.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050128343A KR20060001987A (en) | 2005-12-23 | 2005-12-23 | Characterization of soi nano-wire transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050128343A KR20060001987A (en) | 2005-12-23 | 2005-12-23 | Characterization of soi nano-wire transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060001987A true KR20060001987A (en) | 2006-01-06 |
Family
ID=37105029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050128343A KR20060001987A (en) | 2005-12-23 | 2005-12-23 | Characterization of soi nano-wire transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060001987A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102683215A (en) * | 2012-05-04 | 2012-09-19 | 上海华力微电子有限公司 | Method for preparing strained silicon nanowire N-channel metal oxide semiconductor field effect transistor (NMOSFET) |
| US8901538B2 (en) | 2012-07-18 | 2014-12-02 | Samsung Electronics Co., Ltd. | Nano resonator and manufacturing method thereof |
-
2005
- 2005-12-23 KR KR1020050128343A patent/KR20060001987A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102683215A (en) * | 2012-05-04 | 2012-09-19 | 上海华力微电子有限公司 | Method for preparing strained silicon nanowire N-channel metal oxide semiconductor field effect transistor (NMOSFET) |
| CN102683215B (en) * | 2012-05-04 | 2015-08-12 | 上海华力微电子有限公司 | The preparation method of strained silicon nano wire NMOSFET |
| US8901538B2 (en) | 2012-07-18 | 2014-12-02 | Samsung Electronics Co., Ltd. | Nano resonator and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tilke et al. | Coulomb blockade in silicon nanostructures | |
| Moselund et al. | The high-mobility bended n-channel silicon nanowire transistor | |
| Presnov et al. | Local sensor based on nanowire field effect transistor from inhomogeneously doped silicon on insulator | |
| US20100224913A1 (en) | One-dimensional FET-based corrosion sensor and method of making same | |
| Peng et al. | Probing the electronic structure at semiconductor surfaces using charge transport in nanomembranes | |
| Dong et al. | Fabrication and testing of ISFET based pH sensors for microliter target solutions | |
| Li et al. | Advanced fabrication of Si nanowire FET structures by means of a parallel approach | |
| KR102559746B1 (en) | Method and system for detecting structures on or below the surface of a sample using a probe comprising a cantilever and a probe tip | |
| KR20060001987A (en) | Characterization of soi nano-wire transistor | |
| Müller et al. | Wafer‐Scale Nanoimprint Lithography Process Towards Complementary Silicon Nanowire Field‐Effect Transistors for Biosensor Applications | |
| Rollo et al. | Single step fabrication of Silicon resistors on SOI substrate used as Thermistors | |
| Arinero et al. | Toward a better understanding of the nanoscale degradation mechanisms of ultra-thin Si02/Si films: Investigation of the best experimental conditions with a conductive-atomic force microscope | |
| Kim et al. | Electrical properties of high density arrays of silicon nanowire field effect transistors | |
| Hashemi et al. | Fabrication and characterization of suspended uniaxial tensile strained-Si nanowires for gate-all-around nanowire n-MOSFETs | |
| KR100558376B1 (en) | Method of manufacturing AFM cantilever having a metal-oxide-semiconductor field-effect-transistor within thereof | |
| Lee et al. | V-shaped metal–oxide–semiconductor transistor probe with nano tip for surface electric properties | |
| Chen et al. | Gate coupling and carrier distribution in silicon nanowire/nanoribbon transistors operated in electrolyte | |
| Haemmerli et al. | Self-sensing cantilevers with integrated conductive coaxial tips for high-resolution electrical scanning probe metrology | |
| KR100555048B1 (en) | Method of manufacturing AFM cantilever having a field-effect-transistor within thereof | |
| KR100515735B1 (en) | Method of manufacturing AFM field-effect-transistor cantilever of high aspect ratio | |
| Li | Trap mediated piezoresponse of silicon in the space charge limit. | |
| KR100515734B1 (en) | Method for forming channel of AMF cantilever with FET | |
| Dehzangi et al. | Fabrication and simulation of single crystal p-type Si nanowire using SOI technology | |
| CN108550532B (en) | Method for measuring roughness of semiconductor fin portion | |
| US9972548B2 (en) | FinFET electrical characterization with enhanced hall effect and probe |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |