KR20060001234A - Liquid crystal display and method for manufacturing lcd - Google Patents

Liquid crystal display and method for manufacturing lcd Download PDF

Info

Publication number
KR20060001234A
KR20060001234A KR1020040050308A KR20040050308A KR20060001234A KR 20060001234 A KR20060001234 A KR 20060001234A KR 1020040050308 A KR1020040050308 A KR 1020040050308A KR 20040050308 A KR20040050308 A KR 20040050308A KR 20060001234 A KR20060001234 A KR 20060001234A
Authority
KR
South Korea
Prior art keywords
metal film
layer
film
low resistance
metal
Prior art date
Application number
KR1020040050308A
Other languages
Korean (ko)
Other versions
KR101281901B1 (en
Inventor
권오남
이경묵
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040050308A priority Critical patent/KR101281901B1/en
Publication of KR20060001234A publication Critical patent/KR20060001234A/en
Application granted granted Critical
Publication of KR101281901B1 publication Critical patent/KR101281901B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/202—LCD, i.e. liquid crystal displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 액정표시장치에서 저저항 금속으로 형성된 배선들과 투명 금속막과의 콘택 저항을 개선하여 저저항 배선의 활용 범위를 넓힌 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명은 투명한 절연 기판 상에 버퍼 금속막과 저저항 금속막을 순차적으로 증착하고 식각하여 게이트 전극, 게이트 배선 및 게이트 패드를 형성하는 단계; 상기 게이트 배선이 형성된 절연 기판 상에 게이트 절연막을 도포하고, 계속해서 반도체층을 형성하여, 채널층과 오믹 콘택층으로된 액티브 층을 형성하는 단계; 상기 액티브 층이 형성된 절연 기판 상에 버퍼 금속막과 저저항 금속막으로된 소스/드레인 금속막을 증착하고, 식각하여 소스/드레인 전극 및 데이터 패드를 형성하는 단계; 상기 소스/드레인 전극이 형성된 절연 기판 상에 보호막을 도포하고, 포토리소그라피 공정에 따라 감광막을 패터닝 한 다음, 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀을 형성한 다음, 상기 콘택홀을 형성한 감광막 패터닝을 마스크로하여 상기 저저항 금속막을 선택 식각하여 버퍼 금속막을 노출시키는 단계; 및 상기 버퍼 금속막이 노출된 절연 기판 상에 투명 금속막을 증착한 다음, 식각하여 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.The present invention discloses a liquid crystal display device and a method of manufacturing the same, which improves the contact resistance between the wires formed of the low resistance metal and the transparent metal film in the liquid crystal display device, thereby widening the application range of the low resistance wire. The disclosed invention sequentially deposits and etches a buffer metal film and a low resistance metal film on a transparent insulating substrate to form a gate electrode, a gate wiring, and a gate pad; Applying a gate insulating film on the insulating substrate on which the gate wiring is formed, and subsequently forming a semiconductor layer to form an active layer comprising a channel layer and an ohmic contact layer; Depositing and etching a source / drain metal layer including a buffer metal layer and a low resistance metal layer on the insulating substrate on which the active layer is formed, and forming a source / drain electrode and a data pad; Applying a protective film on the insulating substrate on which the source / drain electrodes are formed, patterning the photoresist film according to a photolithography process, and then etching to form contact holes; Forming the contact hole and then selectively etching the low resistance metal layer using a photoresist patterning pattern having the contact hole as a mask to expose a buffer metal layer; And depositing a transparent metal film on the insulating substrate to which the buffer metal film is exposed, and then etching to form a pixel electrode.

액정표시장치, 저저항, contact, ITO, TFTLCD, low resistance, contact, ITO, TFT

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY AND METHOD FOR MANUFACTURING LCD}Liquid crystal display and its manufacturing method {LIQUID CRYSTAL DISPLAY AND METHOD FOR MANUFACTURING LCD}

도 1a 내지 도 1e는 종래 기술에 따른 액정표시장치의 제조공정을 도시한 도면.1A to 1E illustrate a manufacturing process of a liquid crystal display device according to the prior art.

도 2a 내지 도 2e는 본 발명에 따른 액정표시장치의 제조공정을 도시한 도면.2A to 2E are views illustrating a manufacturing process of a liquid crystal display device according to the present invention.

도 3a 내지 도 3d는 본 발명에 따라 배선과 ITO의 콘택 공정을 상세히 도시한 도면.3a to 3d illustrate in detail the contact process of the wiring and ITO in accordance with the present invention;

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100: 하부 기판 101: 게이트 전극100: lower substrate 101: gate electrode

103: 게이트 절연막 105: 채널층103: gate insulating film 105: channel layer

109: 보호막 107: 소스 전극109: protective film 107: source electrode

108: 드레인 전극 111: 게이트 패드108: drain electrode 111: gate pad

121: 데이터 패드 115: 화소 전극121: data pad 115: pixel electrode

120, 130: 콘택 패드120, 130: contact pad

본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 액정표시장치에서 저저항 금속으로 형성된 배선들과 투명 금속막과의 콘택 저항을 개선하여 저저항 배선의 활용 범위를 넓힌 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a wider application range of low resistance wires by improving contact resistance between wires formed of a low resistance metal and a transparent metal film. It is about a method.

일반적으로 현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점을 갖고 있다.In general, as the modern society changes to the information socialization, the importance of the liquid crystal display module, which is one of the information display devices, is gradually increasing. Cathode ray tube (CRT), which is widely used so far, has many advantages in terms of performance and cost, but has many disadvantages in terms of miniaturization or portability.

반면에 액정표시장치는 가격 측면에서 다소 비싸지만 소형화, 경량화, 박형화, 저 전력소비화 등의 장점을 갖고 있어, CRT의 단점을 극복할 수 있는 대체수단으로 주목되고 있다.On the other hand, the LCD is somewhat expensive in terms of price, but has advantages such as miniaturization, light weight, thinness, and low power consumption, and thus has been attracting attention as an alternative means to overcome the disadvantages of the CRT.

상기 액정표시장치는 박막 트랜지스터가 형성된 어레이 기판과, 레드(Red), 그린(Green), 블루(Blue) 컬러 필터층이 형성된 컬러 필터 기판이 액정을 사이에 두고 합착된 구조를 하고 있다.The liquid crystal display device has a structure in which an array substrate on which a thin film transistor is formed and a color filter substrate on which red, green, and blue color filter layers are formed are bonded to each other with a liquid crystal interposed therebetween.

특히, 어레이 기판의 구조는 투명한 유리 기판 상에 구동신호를 인가하는 게이트 배선과 데이터 신호를 인가하는 데이터 배선이 수직으로 교차 배열되어 단위 화소 영역을 한정하고, 각각의 단위 화소 영역 상에는 스위칭 동작을 하는 TFT와 ITO 화소 전극이 배치되어 있다.In particular, the structure of the array substrate has a gate wiring for applying a driving signal and a data wiring for applying a data signal vertically arranged to define a unit pixel area on a transparent glass substrate, and to perform a switching operation on each unit pixel area. TFT and ITO pixel electrode are arrange | positioned.

그리고, 상기 게이트 배선과 데이터 배선의 가장자리 영역 상에는 신호인가를 위하여 패드 영역이 형성되어 있는데, 패드 영역은 PCB 기판에서 발생하는 구동 신호와 데이터 신호들을 입력 받아, 매트릭스(Matrix) 형태로 형성된 화소 영역에 신호를 인가하는 역할을 한다.In addition, a pad region is formed on the edge region of the gate wiring and the data wiring to apply a signal. The pad region receives a driving signal and data signals generated from a PCB substrate and receives a pixel region formed in a matrix form. It serves to apply a signal.

상기와 같이 어레이 기판과 컬러 필터 기판은 일정한 마스크 공정을 따라 금속 막과 절연막을 패터닝 하면서 식각하여 제조한다.As described above, the array substrate and the color filter substrate are manufactured by etching while patterning the metal film and the insulating film according to a predetermined mask process.

상기 어레이 기판은 금속 증착하고 식각하여 패터닝 하거나 반도체 물질을 순차적 도포하고 이를 식각하여 패터닝함으로써, 기판 상에 소자를 형성한다.The array substrate may be patterned by metal deposition and etching, or sequentially applied and etched and patterned a semiconductor material to form a device on the substrate.

최근에는 액정표시장치가 대형화되면서, 보다 빠른 신호처리를 위해서 저저항 금속인 AlNd 계열의 금속을 사용한다.In recent years, as the liquid crystal display has become larger, AlNd-based metal, which is a low resistance metal, is used for faster signal processing.

도 1a 내지 도 1f는 종래 기술에 따른 액정표시장치 제조공정을 도시한 도면이다.1A to 1F illustrate a process of manufacturing a liquid crystal display device according to the prior art.

도 1a에 도시된 바와 같이, 액정표시장치의 TFT 화소 영역, 게이트 패드(Gate PAD) 영역 및 데이터 패드(Data PAD) 영역의 제조 공정을 순차적으로 도시하였다.As shown in FIG. 1A, a manufacturing process of a TFT pixel area, a gate pad area, and a data pad area of a liquid crystal display is sequentially shown.

먼저, 투명성 절연 기판으로된 하부 기판(10) 상에 몰리브덴(Mo) 금속막(1b, 11b)과 AlNd 금속막(1a, 11a)을 순차적으로 증착한 다음, 식각 공정을 차례로 진행하여 상기 하부 기판(10) 상에 게이트 전극(1a, 1b: 1), 게이트 배선, 게이트 패드(11a, 11b: 11)를 동시에 형성한다.First, the molybdenum (Mo) metal films 1b and 11b and the AlNd metal films 1a and 11a are sequentially deposited on the lower substrate 10, which is a transparent insulating substrate, and then the etching process is performed in order. Gate electrodes 1a, 1b: 1, gate wirings, and gate pads 11a, 11b: 11 are simultaneously formed on (10).

상기에서 사용하는 식각 공정은 일반적으로 액정표시장치 제조 공정에서 사용되는 포토리소그라피(Photolithography) 공정에 따라 감광막을 도포하고 노광 및 현상하여 식각 패턴을 형성한 다음, 금속을 식각하는 공정이다. The etching process used above is a process of coating, exposing and developing a photoresist according to a photolithography process used in a liquid crystal display device manufacturing process to form an etching pattern, and then etching a metal.                         

상기 게이트 전극(1)과 게이트 패드(1)는 모두 몰리브덴(Mo) 금속막(1b, 11b)과 AlNd 금속막(1a, 11a)으로된 이중 금속막 구조를 하고 있다.Both the gate electrode 1 and the gate pad 1 have a double metal film structure composed of molybdenum (Mo) metal films 1b and 11b and AlNd metal films 1a and 11a.

상기와 같이 하부 기판(10) 상에 게이트 전극(1)과 게이트 패드(11)가 이중 배선 형태로 형성되면 도 1b에 도시된 바와 같이, 상기 하부 기판(10)의 전 영역 상에 게이트 절연막(3)을 도포한다.As described above, when the gate electrode 1 and the gate pad 11 are formed on the lower substrate 10 in the form of a double wiring, as shown in FIG. 1B, the gate insulating layer may be formed on the entire region of the lower substrate 10. 3) Apply

그런 다음, 도 1c에 도시된 바와 같이, 게이트 절연막(3)이 도포된 하부 기판(10)의 전 영역 상에 비정질 실리콘막(5), 도핑된 비정질 실리콘막(6)을 순차적으로 도포하고, 이를 식각하여 박막 트랜지스터가 형성된 영역에 채널층(5)과 오믹 콘택층(6a)으로된 액티브 층(5, 6a)을 형성한다. Then, as shown in FIG. 1C, an amorphous silicon film 5 and a doped amorphous silicon film 6 are sequentially applied to all regions of the lower substrate 10 to which the gate insulating film 3 is applied. By etching this, the active layers 5 and 6a including the channel layer 5 and the ohmic contact layer 6a are formed in the region where the thin film transistor is formed.

그리고 도 1d에 도시된 바와 같이, 상기 액티브층(5, 6a)이 형성된 하부 기판(10) 상에 몰리브덴 금속막(7b, 8b, 21b)과 AlNd 금속막(7a, 8a, 21a)으로된 소스/드레인 금속막을 증착한 다음, 이를 식각하여 박막 트랜지스터의 소스/드레인 전극(7, 8), 데이터 배선 및 데이터 패드(21a, 21b: 21)를 형성한다.1D, a source of molybdenum metal films 7b, 8b and 21b and AlNd metal films 7a, 8a and 21a on the lower substrate 10 on which the active layers 5 and 6a are formed. The metal layer is deposited and then etched to form source / drain electrodes 7 and 8, data lines and data pads 21a and 21b: 21 of the thin film transistor.

상기 소스/드레인 전극(7, 8)과 데이터 패드(21) 역시 몰리브덴(Mo) 금속막(7b, 8b, 21b)과 AlNd 금속막(7a, 8a, 21a)으로된 이중 배선으로 형성된다.The source / drain electrodes 7 and 8 and the data pad 21 are also formed of a double wiring made of molybdenum (Mo) metal films 7b, 8b and 21b and AlNd metal films 7a, 8a and 21a.

상기에서와 같이 소스/드레인 전극(7, 8)이 형성되면, 도 1e에 도시된 바와 같이, 하부 기판(10) 상에 보호막(9)을 도포한 다음, 콘택홀 형성 공정을 진행한다.When the source / drain electrodes 7 and 8 are formed as described above, as shown in FIG. 1E, the protective layer 9 is coated on the lower substrate 10, and then a contact hole forming process is performed.

상기와 같은 콘택홀 공정에서는 상기 드레인 전극(8) 상부와 게이트 패드(11), 데이터 패드(21) 상부에 형성된 보호막(9)을 제거하여, 상기 드레인 전 극(8) 일부와 상기 게이트 패드(11) 및 데이터 패드(21)를 외부로 노출시킨다.In the contact hole process as described above, the protection layer 9 formed on the drain electrode 8, the gate pad 11, and the data pad 21 is removed to remove a portion of the drain electrode 8 and the gate pad ( 11) and expose the data pad 21 to the outside.

특히, 상기 게이트 패드(11) 상부에는 게이트 절연막(3)과 보호막(9)이 존재하므로 이 영역에서는 보호막(9) 및 게이트 절연막(3)을 연속적으로 식각하여 게이트 패드(11)를 오픈 시킨다.In particular, since the gate insulating layer 3 and the passivation layer 9 are present on the gate pad 11, the gate layer 11 is opened by successively etching the passivation layer 9 and the gate insulating layer 3 in this region.

상기와 같이 콘택홀 공정을 진행한 다음 투명 금속막인 ITO 금속막을 증착하고, 식각하여 상기 드레인 전극(8)과 전기적으로 콘택되는 화소 전극(15)과, 상기 게이트 패드(11) 및 데이터 패드(21)와 전기적으로 콘택되는 콘택 패드(20, 30)를 형성한다.After performing the contact hole process as described above, the ITO metal film, which is a transparent metal film, is deposited and etched, and the pixel electrode 15 electrically contacted with the drain electrode 8, the gate pad 11, and the data pad ( Contact pads 20 and 30 in electrical contact with 21) are formed.

그러나, 상기와 같은 종래 기술에 따른 액정표시장치는 저저항 배선을 위하여 AlNd 금속을 사용하였는데, 상기 AlNd 금속은 투명 금속인 ITO 금속과의 전기적 콘택이 좋지 않아 콘택 저항이 큰 단점이 있다.However, the liquid crystal display device according to the related art uses AlNd metal for low resistance wiring, and the AlNd metal has a disadvantage in that contact resistance is large because electrical contact with ITO metal, which is a transparent metal, is not good.

이와 같이, 저저항 배선과 투명 금속과의 콘택 저항이 커지면 화소 전극으로 데이터 신호 전달이 용이하지 않거나, 외부 PCB로부터 상기 게이트 패드와 데이터 패드에 원활한 신호 공급이 되지 않는 문제가 발생한다.As described above, when the contact resistance between the low resistance wiring and the transparent metal becomes large, data signal transmission to the pixel electrode may not be easy, or a smooth signal may not be supplied to the gate pad and the data pad from an external PCB.

즉, 저저항 배선을 액정표시장치에 사용한 이점을 살릴 수 없어, 저저항 배선의 사용에 한계가 있다.That is, the advantage of using the low resistance wiring in the liquid crystal display device cannot be utilized, and there is a limit to the use of the low resistance wiring.

본 발명은, 액정표시장치의 AlNd 금속과 몰리브덴(Mo) 금속으로된 이중 배선에서 투명 금속과 콘택되는 부분에 대해서는 AlNd 금속을 식각하여, 몰리브덴 금속과 콘택되도록 함으로써, 저저항 배선의 콘택 저항을 개선한 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.The present invention improves the contact resistance of low-resistance wiring by etching AlNd metal so as to contact the molybdenum metal in a portion of the double wiring of AlNd metal and molybdenum (Mo) metal of the liquid crystal display which contacts the transparent metal. It is an object of the present invention to provide a liquid crystal display and a method of manufacturing the same.

상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치 제조방법은,In order to achieve the above object, the liquid crystal display device manufacturing method according to the present invention,

투명한 절연 기판 상에 버퍼 금속막과 저저항 금속막을 순차적으로 증착하고 식각하여 게이트 전극, 게이트 배선 및 게이트 패드를 형성하는 단계;Sequentially depositing and etching a buffer metal film and a low resistance metal film on a transparent insulating substrate to form a gate electrode, a gate wiring, and a gate pad;

상기 게이트 배선이 형성된 절연 기판 상에 게이트 절연막을 도포하고, 계속해서 반도체층을 형성하여, 채널층과 오믹 콘택층으로된 액티브 층을 형성하는 단계;Applying a gate insulating film on the insulating substrate on which the gate wiring is formed, and subsequently forming a semiconductor layer to form an active layer comprising a channel layer and an ohmic contact layer;

상기 액티브 층이 형성된 절연 기판 상에 버퍼 금속막과 저저항 금속막으로된 소스/드레인 금속막을 증착하고, 식각하여 소스/드레인 전극 및 데이터 패드를 형성하는 단계;Depositing and etching a source / drain metal layer including a buffer metal layer and a low resistance metal layer on the insulating substrate on which the active layer is formed, and forming a source / drain electrode and a data pad;

상기 소스/드레인 전극이 형성된 절연 기판 상에 보호막을 도포하고, 포토리소그라피 공정에 따라 감광막을 패터닝 한 다음, 식각하여 콘택홀을 형성하는 단계;Applying a protective film on the insulating substrate on which the source / drain electrodes are formed, patterning the photoresist film according to a photolithography process, and then etching to form contact holes;

상기 콘택홀을 형성한 다음, 상기 콘택홀을 형성한 감광막 패터닝을 마스크로하여 상기 저저항 금속막을 선택 식각하여 버퍼 금속막을 노출시키는 단계; 및Forming the contact hole and then selectively etching the low resistance metal layer using a photoresist patterning pattern having the contact hole as a mask to expose a buffer metal layer; And

상기 버퍼 금속막이 노출된 절연 기판 상에 투명 금속막을 증착한 다음, 식각하여 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.And depositing a transparent metal film on the insulating substrate to which the buffer metal film is exposed, and then etching to form a pixel electrode.

여기서, 상기 버퍼 금속막은 몰리브덴(Mo)이고, 상기 저저항 금속막은 AlNd 계열의 금속 또는 합금 중 어느 하나이며, 상기 저저항 금속막을 선택 식각하는 에 천트는 암모늄아세테이트 함량이 1~3wt%인 과산화수소: 5~20wt%, TMAH(Trimethyl Ammonium Hydroxide) 2.38%의 조성을 갖는 것을 특징으로 한다.Here, the buffer metal film is molybdenum (Mo), the low resistance metal film is any one of AlNd-based metals or alloys, the etchant for selectively etching the low resistance metal film is hydrogen peroxide having an ammonium acetate content of 1 ~ 3wt%: 5 to 20wt%, TMAH (Trimethyl Ammonium Hydroxide) is characterized by having a composition of 2.38%.

그리고 상기 저저항 금속막을 선택 식각하는 에천트는 암모늄아세테이트 함량이 1~3wt%인 과산화수소: 5~20wt%, F- 이온을 포함한 초산(CH3COOH) 및 질산을 조성으로 갖고, 상기 투명 금속막은 ITO 금속인 것을 특징으로 한다.The etchant for selectively etching the low-resistance metal film is hydrogen peroxide having an ammonium acetate content of 1 to 3 wt%: 5 to 20 wt%, acetic acid (CH 3 COOH) and nitric acid containing F − ions, and the transparent metal film is ITO. It is characterized in that the metal.

본 발명에 따른 액정표시장치는,In the liquid crystal display device according to the present invention,

기판;Board;

상기 기판 상에 버퍼 금속막과 저저항 금속막으로 형성된 배선;A wiring formed of a buffer metal film and a low resistance metal film on the substrate;

상기 배선 상에 형성된 절연막; 및An insulating film formed on the wiring; And

상기 배선의 버퍼 금속막과 전기적으로 콘택되는 투명 금속막;을 포함하는 것을 특징으로 한다.And a transparent metal film electrically contacting the buffer metal film of the wiring.

여기서, 상기 배선의 저저항 금속은 AlNd 또는 AlNd 계열의 합금이고, 상기 배선의 저저항 배선은 하부에 형성된 버퍼 금속막이 외부로 노출되어 상기 투명 금속막과 콘택되도록 오픈된 구조로 되어 있는 것을 특징으로 한다.Here, the low-resistance metal of the wiring is AlNd or AlNd-based alloy, the low-resistance wiring of the wiring is characterized in that the structure is opened so that the buffer metal film formed in the lower portion is exposed to the outside and contact with the transparent metal film. do.

본 발명에 의하면, 액정표시장치의 AlNd 금속과 몰리브덴 금속으로된 이중 배선에서 투명 금속과 콘택되는 부분에 대해서는, AlNd 금속을 식각하여 몰리브덴 금속과 콘택되도록 함으로써, 저저항 배선의 콘택 저항을 개선한다.According to the present invention, the contact resistance of the low resistance wiring is improved by etching the AlNd metal so as to contact the molybdenum metal with respect to the portion of the liquid crystal display device in which the double wiring of the AlNd metal and the molybdenum metal contacts the transparent metal.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.                     

도 2a 내지 도 2e는 본 발명에 따른 액정표시장치의 제조공정을 도시한 도면이다.2A to 2E are views illustrating a manufacturing process of the liquid crystal display device according to the present invention.

도 2a에 도시된 바와 같이, 액정표시장치의 TFT 화소 영역, 게이트 패드(Gate PAD) 영역 및 데이터 패드(Data PAD) 영역의 제조 공정을 순차적으로 도시하였다.As shown in FIG. 2A, a manufacturing process of a TFT pixel area, a gate pad area, and a data pad area of a liquid crystal display is sequentially shown.

먼저, 투명성 절연 기판으로된 하부 기판(100) 상에 몰리브덴(Mo) 금속막(101b, 111b)과 AlNd 금속막(101a, 111a)을 순차적으로 증착한 다음, 식각 공정을 차례로 진행하여 상기 하부 기판(100) 상에 게이트 전극(101a, 101b: 101), 게이트 배선, 게이트 패드(111a, 111b: 111)를 동시에 형성한다.First, the molybdenum (Mo) metal films 101b and 111b and the AlNd metal films 101a and 111a are sequentially deposited on the lower substrate 100, which is a transparent insulating substrate, and then the etching process is performed in order. Gate electrodes 101a, 101b: 101, gate wirings, and gate pads 111a, 111b: 111 are simultaneously formed on (100).

상기 게이트 전극(101)과 게이트 패드(111)는 모두 몰리브덴 금속막(101b, 111b)과 AlNd 금속막(101a, 111a)으로된 이중 금속막 구조를 하고 있다.The gate electrode 101 and the gate pad 111 both have a double metal film structure composed of molybdenum metal films 101b and 111b and AlNd metal films 101a and 111a.

상기와 같이 하부 기판(100) 상에 게이트 전극(101)과 게이트 패드(111)가 이중 배선 형태로 형성되면 도 2b에 도시된 바와 같이, 상기 하부 기판(100)의 전 영역 상에 게이트 절연막(103)을 도포한다.As described above, when the gate electrode 101 and the gate pad 111 are formed in the double wiring form on the lower substrate 100, as shown in FIG. 2B, the gate insulating layer may be formed on the entire region of the lower substrate 100. 103).

그런 다음, 도 2c에 도시된 바와 같이, 게이트 절연막(103)이 도포된 하부 기판(100)의 전 영역 상에 비정질 실리콘막(105), 도핑된 비정질 실리콘막(106)을 순차적으로 도포하고, 이를 식각하여 박막 트랜지스터가 형성된 영역에 채널층(105)과 오믹 콘택층(도 2d의 106a)으로된 액티브 층(105, 106a)을 형성한다. Then, as shown in FIG. 2C, the amorphous silicon film 105 and the doped amorphous silicon film 106 are sequentially coated on the entire region of the lower substrate 100 to which the gate insulating film 103 is applied, Etching is performed to form active layers 105 and 106a including the channel layer 105 and the ohmic contact layer (106a in FIG. 2D) in the region where the thin film transistor is formed.

그리고 도 2d에 도시된 바와 같이, 상기 액티브 층(105, 106a)이 형성된 하 부 기판(100) 상에 몰리브덴 금속막(107b, 108b, 121b)과 AlNd 금속막(107a, 108a, 121a)으로된 소스/드레인 금속막을 증착한 다음, 이를 식각하여 박막 트랜지스터의 소스/드레인 전극(107, 108) 데이터 배선 및 데이터 패드(121a, 121b: 121)를 형성한다.As shown in FIG. 2D, the molybdenum metal films 107b, 108b and 121b and the AlNd metal films 107a, 108a and 121a are formed on the lower substrate 100 on which the active layers 105 and 106a are formed. The source / drain metal layer is deposited and then etched to form source / drain electrodes 107 and 108 data lines and data pads 121a and 121b (121) of the thin film transistor.

상기 소스/드레인 전극(107, 108)과 데이터 패드(121) 역시 몰리브덴 금속막(107b, 108b, 121b)과 AlNd 금속막(107a, 108a, 121a)으로된 이중 배선으로 형성한다.The source / drain electrodes 107 and 108 and the data pad 121 are also formed of a double wiring made of molybdenum metal films 107b, 108b and 121b and AlNd metal films 107a, 108a and 121a.

상기에서와 같이 소스/드레인 전극(107, 108)이 형성되면, 도 2e에 도시된 바와 같이, 하부 기판(100) 상에 보호막(109)을 도포한 다음, 콘택홀 형성 공정을 진행한다.When the source / drain electrodes 107 and 108 are formed as described above, as shown in FIG. 2E, the protective layer 109 is coated on the lower substrate 100, and then a contact hole forming process is performed.

상기 콘택홀 형성 공정에서는 상기 드레인 전극(108) 상부와 게이트 패드(111), 데이터 패드(121) 상부에 형성된 보호막(109)을 제거하여, 상기 드레인 전극(108) 일부와 상기 게이트 패드(111) 및 데이터 패드(121)를 외부로 노출시킨다.In the contact hole forming process, a portion of the drain electrode 108 and the gate pad 111 are removed by removing the passivation layer 109 formed on the drain electrode 108, the gate pad 111, and the data pad 121. And expose the data pad 121 to the outside.

특히, 상기 게이트 패드(111) 상부에는 게이트 절연막(103)과 보호막(109)이 존재하므로 이 영역에서는 보호막(109) 및 게이트 절연막(103)을 연속적으로 식각하여 게이트 패드(111)를 오픈시킨다.In particular, since the gate insulating layer 103 and the protective layer 109 are present on the gate pad 111, the gate layer 111 is opened by continuously etching the protective layer 109 and the gate insulating layer 103 in this region.

그런 다음, 본 발명에서는 상기 보호막(109) 상에 콘택홀을 형성하는 감광막 패턴을 그대로 사용하여, 몰리브덴 금속막(107b, 108b, 121b)과 AlNd 금속막(107a, 108a, 121a) 으로된 이중 배선 중 AlNd 금속막(107a, 108a, 121a) 만을 선택 식각 한다.Then, in the present invention, a double wiring comprising molybdenum metal films 107b, 108b and 121b and AlNd metal films 107a, 108a and 121a using the photoresist pattern for forming a contact hole on the protective film 109 as it is. Only the AlNd metal films 107a, 108a, 121a are selectively etched.

이때, 선택 식각에 사용하는 에천트는 암모늄아세테이트 함량이 1~3wt%인 과산화수소: 5~20wt%, TMAH(Trimethyl Ammonium Hydroxide) 2.38%의 조성을 갖는 에천트를 사용하여 상기 AlNd 금속막(107a, 108a, 121a)을 선택 식각한다.At this time, the etchant used for the selective etching is an AlNd metal film (107a, 108a, using an etchant having a composition of 5 to 20 wt% hydrogen peroxide having an ammonium acetate content of 1 to 3 wt% and 2.38% of trimethyl ammonium hydroxide (TMAH). 121a) is selectively etched.

또한, 에천트 용액에 상기 TMAH 성분 대신 F- 이온을 포함한 초산(CH3COOH) 및 질산 조성을 갖는 에천트를 사용하여 상기 AlNd 금속막(107a, 108a, 121a)을 선택 식각한다.In addition, the AlNd metal layers 107a, 108a, and 121a are selectively etched using an etchant having nitric acid (CH 3 COOH) and nitric acid composition containing F − ions in the etchant solution instead of the TMAH component.

상기와 같이, 이중 배선중 AlNd 금속막(107a, 108a, 121a)만을 선택 식각하는 경우에는 상기 드레인 전극(108), 게이트 패드(111) 및 데이터 패드(121)의 이중 금속막 중에서 AlNd 금속막(107a, 108a, 121a)이 식각되어, 하부의 몰리브덴 금속막(107b, 108b, 121b)이 외부로 노출된다.As described above, in the case where only the AlNd metal films 107a, 108a and 121a are selectively etched in the double wiring, the AlNd metal films (eg, the AlNd metal films) among the double metal films of the drain electrode 108, the gate pad 111 and the data pad 121 are etched. 107a, 108a, 121a are etched to expose the lower molybdenum metal films 107b, 108b, 121b to the outside.

상기와 같이 몰리브덴 금속막(107b, 108b, 121b)이 노출된 하부 기판(100) 상에 투명 금속막이 ITO 금속막을 증착하고, 식각하여 화소 전극(115), 콘택 패드(220, 230)들을 형성한다.As described above, the transparent metal film deposits an ITO metal film on the lower substrate 100 on which the molybdenum metal films 107b, 108b, and 121b are exposed and is etched to form pixel electrodes 115 and contact pads 220 and 230. .

상기 화소 전극(215)은 상기 드레인 전극(108)의 몰리브덴 금속막(107b, 108b, 121b)과 전기적으로 콘택되어 있고, 상기 콘택 패드들은 상기 게이트 패드(111)의 몰리브덴 금속막(107b, 108b, 121b) 및 데이터 패드(121)의 몰리브덴 금속막(107b, 108b, 121b)과 전기적으로 콘택되어 있다.The pixel electrode 215 is in electrical contact with the molybdenum metal layers 107b, 108b and 121b of the drain electrode 108, and the contact pads are formed of the molybdenum metal layers 107b, 108b, of the gate pad 111. 121b) and the molybdenum metal films 107b, 108b, 121b of the data pad 121 are electrically contacted with each other.

따라서, 본 발명에서는 저저항 배선인 AlNd 금속을 사용하면서도 투명 금속 과의 콘택 저항을 개선하여 저저항 배선의 활용 범위를 넓혔다.Therefore, in the present invention, while using AlNd metal, which is a low resistance wire, the contact resistance with the transparent metal is improved to broaden the application range of the low resistance wire.

특히, 대형 액정표시장치에서 빠른 신호 처리를 위해 저저항 배선을 사용할 경우 타임 딜레이(deray)를 줄일 수 있는 이점이 있다. In particular, when a low resistance wire is used for fast signal processing in a large liquid crystal display, there is an advantage of reducing time delay.

도 3a 내지 도 3d는 본 발명에 따라 배선과 ITO의 콘택 공정을 상세히 도시한 도면이다.3A to 3D are diagrams illustrating in detail the contact process between the wiring and the ITO according to the present invention.

도 3a에 도시된 바와 같이, 유리 기판(200) 상에 몰리브덴 금속막(201b)을 증착하고, 계속해서 저저항 금속인 AlNd 금속막(201a)을 증착한다.As shown in FIG. 3A, a molybdenum metal film 201b is deposited on the glass substrate 200, and then an AlNd metal film 201a, which is a low resistance metal, is subsequently deposited.

상기 몰리브덴 금속막(201b)과 AlNd 금속막(201a)이 순차적으로 증착되면, 포토리소그라피(photolithography) 공정에 따라 금속막을 패터닝하여 배선(201a, 201b: 201)을 형성한다.When the molybdenum metal film 201b and the AlNd metal film 201a are sequentially deposited, the metal film is patterned by photolithography to form wirings 201a and 201b: 201.

상기의 배선(201a, 201b: 201)은 액정표시장치의 게이트 배선이거나 데이터 배선일 수 있고, 다른 반도체 분야에서는 신호 배선일 수 있다.The wirings 201a and 201b and 201 may be gate wirings or data wirings of a liquid crystal display, or signal wirings in other semiconductor fields.

상기에서와 같이 이중 금속막으로된 배선(201a, 201b: 201)이 형성되면, 도 3b에 도시된 바와 같이, 상기 유리 기판(200)의 전 영역 상에 절연막(202)을 도포한 다음, 콘택홀 형성 공정을 진행한다.When the wirings 201a and 201b: 201 made of the double metal film are formed as described above, as shown in FIG. 3B, the insulating film 202 is coated on the entire area of the glass substrate 200, and then contacted. The hole forming process is performed.

이때, 액정표시장치의 특성에 따라 상기 절연막(202)은 게이트 절연막, 무기막, 유기막 등 다양한 절연막을 도포할 수 있다.In this case, the insulating film 202 may be coated with various insulating films such as a gate insulating film, an inorganic film, and an organic film according to the characteristics of the liquid crystal display device.

상기 콘택홀 공정에 따라, 상기 배선(201a, 201b: 201) 표면이 외부로 노출되면, 도 3c에 도시된 바와 같이, 암모늄아세테이트 함량이 1~3wt%인 과산화수소: 5~20wt%, TMAH(Trimethyl Ammonium Hydroxide) 2.38%의 조성을 갖는 에천트를 사용 하여 이중 금속막 중에서 상부에 형성된 상기 AlNd 금속막(201a)만을 선택적으로 식각한다.According to the contact hole process, when the surface of the wiring 201a, 201b: 201 is exposed to the outside, as shown in FIG. 3C, hydrogen peroxide having an ammonium acetate content of 1 to 3 wt%: 5 to 20 wt%, TMAH (Trimethyl) Ammonium Hydroxide) is selectively etched only the AlNd metal film 201a formed on top of the double metal film using an etchant having a composition of 2.38%.

여기서, 에천트 용액에 상기 TMAH(Trimethyl Ammonium Hydroxide) 성분 대신 F- 이온을 포함한 초산(CH3COOH) 및 질산 조성을 갖는 에천트를 사용하여 상기 AlNd 금속막(201a)을 선택 식각할 수 있다.Here, the AlNd metal film 201a may be selectively etched using an etchant having an acetic acid (CH 3 COOH) and nitric acid composition including F − ions in the etchant solution instead of the trimethyl ammonium hydroxide (TMAH) component.

상기에서와 같이, AlNd 금속막(201a)을 선택 식각하면, 몰리브덴 금속막(201b)이 외부로 노출된다.As described above, when the AlNd metal film 201a is selectively etched, the molybdenum metal film 201b is exposed to the outside.

그런 다음, 도 3d에 도시된 바와 같이, 감광막 패턴을 스트립(strip)한 후에 투명 금속막(ITO)을 증착한 다음, 식각하여 화소 전극 또는 콘택 패드(215)를 형성한다.Then, as illustrated in FIG. 3D, after the photoresist pattern is stripped, a transparent metal film ITO is deposited and then etched to form a pixel electrode or a contact pad 215.

이와 같이 본 발명에서는 저저항 배선인 AlNd 금속과 투명 금속과의 나쁜 콘택 특성을 개선하기 위해서 하부의 몰리브덴 금속막을 노출시킨 다음, 상기 투명 금속과 몰리브덴을 직접 콘택시켜 콘택 특성을 개선하였다.As described above, in order to improve the bad contact property between the AlNd metal and the transparent metal, which are low resistance wires, the lower molybdenum metal film is exposed, and the transparent metal and molybdenum are directly contacted to improve the contact properties.

이상에서 자세히 설명된 바와 같이, 본 발명은 액정표시장치의 AlNd 금속과 몰리브덴 금속으로된 이중 배선에서 투명 금속과 콘택되는 부분에 대해서는 AlNd 금속을 식각하여 몰리브덴 금속과 콘택되도록 함으로써, 저저항 배선의 콘택 저항을 개선한 효과가 있다.As described in detail above, the present invention contacts the low-resistance wiring by etching the AlNd metal to contact the molybdenum metal with respect to the portion of the liquid crystal display device in contact with the transparent metal in the double wiring of the AlNd metal and the molybdenum metal. It has the effect of improving the resistance.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.The present invention is not limited to the above-described embodiments, and various changes can be made by those skilled in the art without departing from the gist of the present invention as claimed in the following claims.

Claims (9)

투명한 절연 기판 상에 버퍼 금속막과 저저항 금속막을 순차적으로 증착하고 식각하여 게이트 전극, 게이트 배선 및 게이트 패드를 형성하는 단계;Sequentially depositing and etching a buffer metal film and a low resistance metal film on a transparent insulating substrate to form a gate electrode, a gate wiring, and a gate pad; 상기 게이트 배선이 형성된 절연 기판 상에 게이트 절연막을 도포하고, 계속해서 반도체층을 형성하여, 채널층과 오믹 콘택층으로된 액티브 층을 형성하는 단계;Applying a gate insulating film on the insulating substrate on which the gate wiring is formed, and subsequently forming a semiconductor layer to form an active layer comprising a channel layer and an ohmic contact layer; 상기 액티브 층이 형성된 절연 기판 상에 버퍼 금속막과 저저항 금속막으로된 소스/드레인 금속막을 증착하고, 식각하여 소스/드레인 전극 및 데이터 패드를 형성하는 단계;Depositing and etching a source / drain metal layer including a buffer metal layer and a low resistance metal layer on the insulating substrate on which the active layer is formed, and forming a source / drain electrode and a data pad; 상기 소스/드레인 전극이 형성된 절연 기판 상에 보호막을 도포하고, 포토리소그라피 공정에 따라 감광막을 패터닝 한 다음, 식각하여 콘택홀을 형성하는 단계;Applying a protective film on the insulating substrate on which the source / drain electrodes are formed, patterning the photoresist film according to a photolithography process, and then etching to form contact holes; 상기 콘택홀을 형성한 다음, 상기 콘택홀을 형성한 감광막 패터닝을 마스크로하여 상기 저저항 금속막을 선택 식각하여 버퍼 금속막을 노출시키는 단계; 및Forming the contact hole and then selectively etching the low resistance metal layer using a photoresist patterning pattern having the contact hole as a mask to expose a buffer metal layer; And 상기 버퍼 금속막이 노출된 절연 기판 상에 투명 금속막을 증착한 다음, 식각하여 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.And depositing a transparent metal film on the insulating substrate to which the buffer metal film is exposed, and then etching to form a pixel electrode. 제 1 항에 있어서,The method of claim 1, 상기 버퍼 금속막은 몰리브덴(Mo)인 것을 특징으로 하는 액정표시장치 제조방법.And the buffer metal layer is molybdenum (Mo). 제 1 항에 있어서,The method of claim 1, 상기 저저항 금속막은 AlNd 계열의 금속 또는 합금 중 어느 하나인 것을 특징으로 하는 액정표시장치 제조방법.The low resistance metal film is a liquid crystal display device, characterized in that any one of AlNd-based metal or alloy. 제 1 항에 있어서,The method of claim 1, 상기 저저항 금속막을 선택 식각하는 에천트는 암모늄아세테이트 함량이 1~3wt%인 과산화수소: 5~20wt%, TMAH(Trimethyl Ammonium Hydroxide) 2.38%의 조성을 갖는 것을 특징으로 하는 액정표시장치 제조방법.The etchant for selectively etching the low-resistance metal film has a composition of 5 to 20 wt% hydrogen peroxide having an ammonium acetate content of 1 to 3 wt% and 2.38% of TMAH (Trimethyl Ammonium Hydroxide). 제 1 항에 있어서,The method of claim 1, 상기 저저항 금속막을 선택 식각하는 에천트는 암모늄아세테이트 함량이 1~3wt%인 과산화수소: 5~20wt%, F- 이온을 포함한 초산(CH3COOH) 및 질산을 조성으로 갖는 것을 특징으로 하는 액정표시장치 제조방법.The etchant for selectively etching the low-resistance metal film has a composition of hydrogen peroxide having an ammonium acetate content of 1 to 3 wt%: 5 to 20 wt% and acetic acid (CH 3 COOH) and nitric acid containing F − ions as a composition. Manufacturing method. 제 1 항에 있어서,The method of claim 1, 상기 투명 금속막은 ITO 금속인 것을 특징으로 하는 액정표시장치 제조방법.And the transparent metal film is made of ITO metal. 기판;Board; 상기 기판 상에 버퍼 금속막과 저저항 금속막으로 형성된 배선;A wiring formed of a buffer metal film and a low resistance metal film on the substrate; 상기 배선 상에 형성된 절연막; 및An insulating film formed on the wiring; And 상기 배선의 버퍼 금속막과 전기적으로 콘택되는 투명 금속막;을 포함하는 것을 특징으로 하는 액정표시장치.And a transparent metal film in electrical contact with the buffer metal film of the wiring. 제 7 항에 있어서,The method of claim 7, wherein 상기 배선의 저저항 금속은 AlNd 또는 AlNd 계열의 합금인 것을 특징으로 하는 액정표시장치.The low resistance metal of the wiring is a liquid crystal display device, characterized in that the AlNd or AlNd-based alloy. 제 7 항에 있어서,The method of claim 7, wherein 상기 배선의 저저항 배선은 하부에 형성된 버퍼 금속막이 외부로 노출되어 상기 투명 금속막과 콘택되도록 오픈된 구조로 되어 있는 것을 특징으로 하는 액정표시장치.And the low resistance wiring of the wiring has a structure in which a buffer metal film formed under the wiring is exposed to the outside so as to be in contact with the transparent metal film.
KR1020040050308A 2004-06-30 2004-06-30 Liquid crystal display and method for manufacturing lcd KR101281901B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050308A KR101281901B1 (en) 2004-06-30 2004-06-30 Liquid crystal display and method for manufacturing lcd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050308A KR101281901B1 (en) 2004-06-30 2004-06-30 Liquid crystal display and method for manufacturing lcd

Publications (2)

Publication Number Publication Date
KR20060001234A true KR20060001234A (en) 2006-01-06
KR101281901B1 KR101281901B1 (en) 2013-07-03

Family

ID=37104414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050308A KR101281901B1 (en) 2004-06-30 2004-06-30 Liquid crystal display and method for manufacturing lcd

Country Status (1)

Country Link
KR (1) KR101281901B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150069313A (en) * 2013-12-13 2015-06-23 엘지디스플레이 주식회사 Display device, signal line and method of fabricating thereof
US9524990B2 (en) 2014-10-28 2016-12-20 Samsung Display Co., Ltd. Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210121371A (en) 2020-03-27 2021-10-08 삼성디스플레이 주식회사 Display apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005028A (en) * 1999-06-18 2001-01-12 Hitachi Ltd Liquid crystal display device and its production
KR100670059B1 (en) * 2000-03-28 2007-01-16 삼성전자주식회사 A thin film transistor array panel for a liquid crystal display and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150069313A (en) * 2013-12-13 2015-06-23 엘지디스플레이 주식회사 Display device, signal line and method of fabricating thereof
US9524990B2 (en) 2014-10-28 2016-12-20 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR101281901B1 (en) 2013-07-03

Similar Documents

Publication Publication Date Title
US7948570B2 (en) Thin film transistor array substrate and manufacturing method thereof
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
JP5315468B2 (en) Active matrix substrate manufacturing method, display panel, and display device
KR20030056254A (en) Method for Manufacturing of Array Panel for Liquid Crystal Display Device
KR102318054B1 (en) TFT substrate and manufacturing method thereof
JP2004515045A (en) Method for increasing conductivity of transparent conductive layer
US20160181278A1 (en) Array substrate, method for manufacturing the same, and display device
CN114089571B (en) Array substrate, manufacturing method and display panel
KR100905662B1 (en) Method for manufacturing lcd and structure of lcd wiring
KR101281901B1 (en) Liquid crystal display and method for manufacturing lcd
US10529749B2 (en) Manufacturing method for thin film transistor array substrate
US6961101B2 (en) Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same
US7585712B2 (en) Methods of fabricating thin film transistor array substrate and forming metal layer of thin film transistor array substrate
KR20050070325A (en) Lcd and method for manufacturing lcd
KR20070088886A (en) Display substrate and method of manufacturing the same
KR101226444B1 (en) Method of manufacturing display substrate and display substrate
KR20050104802A (en) Method for manufacturing lcd
KR100527086B1 (en) Method for manufacturing liquid crystal display device
KR20020054848A (en) Method of Manufacturing of Liquid Crystal Display
KR100476047B1 (en) method for manufacturing of FFS mode LCD
KR100623820B1 (en) Lcd and method for manufacturing lcd
KR20040013209A (en) Method for manufacturing of thin film transistor liquid crystal display
KR20030048605A (en) Etching Method for Cu line having inner barrier layer
JPH10307303A (en) Liquid crystal display substrate, its production and liquid crystal display device
KR20050068541A (en) Lcd and method for manufacturing lcd

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110923

Effective date: 20130318

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee