KR20060001031A - The in-plane switching mode liquid crystal display device - Google Patents

The in-plane switching mode liquid crystal display device Download PDF

Info

Publication number
KR20060001031A
KR20060001031A KR1020040050042A KR20040050042A KR20060001031A KR 20060001031 A KR20060001031 A KR 20060001031A KR 1020040050042 A KR1020040050042 A KR 1020040050042A KR 20040050042 A KR20040050042 A KR 20040050042A KR 20060001031 A KR20060001031 A KR 20060001031A
Authority
KR
South Korea
Prior art keywords
gate
voltage
electrode
thin film
wiring
Prior art date
Application number
KR1020040050042A
Other languages
Korean (ko)
Inventor
홍상표
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040050042A priority Critical patent/KR20060001031A/en
Publication of KR20060001031A publication Critical patent/KR20060001031A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 데이터 전압에 따라 박막트랜지스터의 구동전압이 일정하게 유지되도록 함으로써 화질을 개선하고자 하는 횡전계방식 액정표시소자에 관한 것으로, 기판 상에 수직교차하여 화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차지점에 형성되는 박막트랜지스터와, 상기 게이트 배선에 평행하는 공통배선 및 상기 공통배선에서 분기되는 공통전극과, 상기 박막트랜지스터의 드레인 전극에 연결되고 상기 공통전극 사이에서 평행하는 화소전극과, 상기 박막트랜지스터 상부에 형성되어 일정한 전압이 걸리는 전압보상패턴을 포함하여 구성되는 것을 특징으로 한다.The present invention relates to a transverse electric field type liquid crystal display device for improving image quality by maintaining a constant driving voltage of a thin film transistor according to a data voltage, comprising: gate wiring and data wiring defining vertically crossing pixels on a substrate; A thin film transistor formed at an intersection point of the gate line and data line, a common line parallel to the gate line, a common electrode branched from the common line, and a drain electrode of the thin film transistor and connected between the common electrode And a voltage compensation pattern formed on the pixel electrode and the thin film transistor to apply a constant voltage.

박막트랜지스터, 전압보상패턴, Vcom 전압, IPS Thin Film Transistor, Voltage Compensation Pattern, Vcom Voltage, IPS

Description

횡전계방식 액정표시소자{THE IN-PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}Transverse electric field liquid crystal display device {THE IN-PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도.1 is a plan view of a transverse electric field type liquid crystal display device according to the prior art.

도 2는 본 발명에 의한 횡전계방식 액정표시소자의 평면도.2 is a plan view of a transverse electric field type liquid crystal display device according to the present invention.

도 3은 도 2의 Ⅰ-Ⅰ'선상에서의 절단면도.3 is a cross-sectional view taken along the line II ′ of FIG. 2.

*도면의 주요 부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings

112 : 게이트 배선 112a : 게이트 전극 112: gate wiring 112a: gate electrode

114 : 반도체층 115 : 데이터 배선 114: semiconductor layer 115: data wiring

115a : 소스 전극 115b : 드레인 전극 115a: source electrode 115b: drain electrode

117 : 화소전극 119 : 커패시터 전극 117: pixel electrode 119: capacitor electrode

124 : 공통전극 125 : 공통배선 124: common electrode 125: common wiring

127 : 전압보상패턴 150,151 : 제 1 ,제 2 콘택홀 127: voltage compensation pattern 150,151: first and second contact holes

본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 데이터 전압에 따라 박막트랜지스터의 구동전압이 일정하게 유지되도록 함으로써 화질을 개선하고자 하는 횡전계방식 액정표시소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device (LCD), and more particularly to a transverse electric field type liquid crystal display device for improving image quality by maintaining a constant driving voltage of a thin film transistor according to a data voltage.

최근, 계속해서 주목받고 있는 평판표시소자 중 하나인 액정표시소자는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 가하여 광학적 이방성을 변화시키는 소자로서, 종래 음극선관(Cathode Ray Tube)에 비해 소비전력이 낮고 부피가 작으며 대형화 및 고정세가 가능하여 널리 사용되고 있다.Recently, a liquid crystal display device, which is one of the flat panel display devices that are attracting attention, is an element that changes the optical anisotropy by applying an electric field to a liquid crystal having the liquidity and the optical properties of the crystal, and has been applied to a conventional cathode ray tube. Compared with the low power consumption, small volume, large size, and high definition, it is widely used.

상기 액정표시소자는 액정의 성질과 패턴의 구조에 따라서 여러 가지 다양한 모드가 있다.The liquid crystal display device has a variety of modes depending on the nature of the liquid crystal and the structure of the pattern.

구체적으로, 액정 방향자가 90°트위스트 되도록 배열한 후 전압을 가하여 액정 방향자를 제어하는 TN 모드(Twisted Nematic Mode)와, 한 화소를 여러 도메인으로 나눠 각각의 도메인의 주시야각 방향을 달리하여 광시야각을 구현하는 멀티도메인 모드(Multi-Domain Mode)와, 보상필름을 기판에 부착하여 빛의 진행방향에 따른 빛의 위상변화를 보상하는 OCB 모드(Optically Compensated Birefringence Mode)와, 한 기판 상에 두개의 전극을 형성하여 액정의 방향자가 배향막의 나란한 평면에서 꼬이게 하는 횡전계방식(In-Plane Switching Mode)과, 네가티브형 액정과 수직배향막을 이용하여 액정 분자의 장축이 배향막 평면에 수직 배열되도록 하는 VA 모드(Vertical Alignment Mode) 등 다양하다.Specifically, the TN mode (Twisted Nematic Mode) for arranging the liquid crystal directors to be twisted by 90 ° and then applying a voltage to the liquid crystal directors, and dividing one pixel into several domains to change the viewing angle of each domain to change the wide viewing angle. Multi-domain mode to implement, OCB mode (Optically Compensated Birefringence Mode) to compensate the phase change of light according to the direction of light by attaching a compensation film to the substrate, and two electrodes on one substrate In-plane switching mode in which the directors of the liquid crystal are twisted in parallel planes of the alignment layer, and VA mode in which the long axes of the liquid crystal molecules are vertically aligned with the alignment layer plane by using a negative liquid crystal and a vertical alignment layer. Vertical Alignment Mode).

이중, 상기 횡전계방식 액정표시소자는 통상, 서로 대향 배치되어 그 사이에 액정층을 구비한 컬러필터 어레이 기판과 박막트랜지스터 어레이 기판으로 구성된다. Among them, the transverse electric field type liquid crystal display device is usually composed of a color filter array substrate and a thin film transistor array substrate disposed opposite to each other and having a liquid crystal layer therebetween.

즉, 상기 컬러필터 어레이 기판에는 빛샘을 방지하기 위한 블랙 매트릭스와, 상기 블랙 매트릭스 상에 색상을 구현하기 위한 R,G,B의 컬러필터층이 형성된다. That is, a black matrix for preventing light leakage and a color filter layer of R, G, and B for implementing color on the black matrix are formed on the color filter array substrate.

그리고, 상기 박막트랜지스터 어레이 기판에는 단위 화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 스위칭소자와, 서로 엇갈리게 교차되어 횡전계를 발생시키는 공통전극 및 화소전극이 형성된다.The thin film transistor array substrate includes gate wirings and data wirings defining unit pixels, switching elements formed at intersections of the gate wirings and data wirings, and a common electrode and a pixel electrode alternately crossing each other to generate a transverse electric field. Is formed.

이하, 도면을 참조하여 종래 기술의 횡전계방식 액정표시소자에 대해 설명하면 다음과 같다. 이하에서는 주로 횡전계방식 액정표시소자의 박막트랜지스터 어레이 기판에 관한여 서술한다.Hereinafter, a transverse electric field type liquid crystal display device according to the related art will be described with reference to the accompanying drawings. Hereinafter, the thin film transistor array substrate of the transverse electric field type liquid crystal display device will be mainly described.

도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도이다. 1 is a plan view of a transverse electric field type liquid crystal display device according to the prior art.

박막트랜지스터 어레이 기판 상에는, 도 1에 도시된 바와 같이, 수직으로 교차 배치되어 단위 화소를 정의하는 게이트 배선(12) 및 데이터 배선(15)과, 상기 게이트 배선(12) 및 데이터 배선(15)의 교차 부위에 배치된 박막트랜지스터(TFT)와, 상기 게이트 배선(12)에 평행하도록 화소 내에 배치된 공통배선(25)과, 상기 공통배선(25)에서 분기되어 각 화소영역에 상기 데이터 배선(15)에 평행하도록 형성되는 다수개의 공통전극(24)과, 상기 박막트랜지스터(TFT)의 드레인 전극(15b)에 연결되어 각 화소영역의 상기 공통전극(24) 사이에서 상기 공통전극과 평행하게 교차 배치된 다수개의 화소 전극(17)이 구비되어 있다. On the thin film transistor array substrate, as shown in FIG. 1, the gate wiring 12 and the data wiring 15 which vertically intersect to define a unit pixel, and the gate wiring 12 and the data wiring 15 A thin film transistor (TFT) disposed at an intersection, a common wiring 25 disposed in a pixel parallel to the gate wiring 12, and a branch of the common wiring 25 and branched from the common wiring 25 to the data wiring 15 in each pixel area. A plurality of common electrodes 24 formed to be parallel to each other and a drain electrode 15b of the thin film transistor TFT are arranged in parallel with the common electrodes between the common electrodes 24 of each pixel region. A plurality of pixel electrodes 17 are provided.

상기 박막트랜지스터(TFT)는 상기 게이트 배선(12)에서 분기되는 게이트 전극(12a)과, 상기 게이트 전극(12a)을 포함한 전면에 형성된 게이트 절연막(도시하지 않음)과, 상기 게이트 전극(12a) 상부의 게이트 절연막 상에 형성된 반도체층(14)과, 상기 데이터 배선(15)에서 분기되어 상기 반도체층(14) 양 끝에 각각 형성되는 소스 전극(15a) 및 드레인 전극(15b)으로 구성된다. The thin film transistor TFT may include a gate electrode 12a branched from the gate line 12, a gate insulating layer (not shown) formed on the entire surface including the gate electrode 12a, and an upper portion of the gate electrode 12a. And a source electrode 15a and a drain electrode 15b branched from the data line 15 and formed at both ends of the semiconductor layer 14 respectively.

그리고, 상기 공통배선(25) 및 공통전극(24)은 일체형으로 형성되며, 상기 게이트 배선(12)과 동시에 형성되는데, 구리(Cu), 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 등의 저저항 금속으로 형성한다.In addition, the common wiring 25 and the common electrode 24 are integrally formed and simultaneously formed with the gate wiring 12. Copper (Cu), aluminum (Al), chromium (Cr), and molybdenum (Mo) And a low resistance metal such as titanium (Ti).

상기 화소전극(17)은 상기 공통전극(24)과 교번하도록 형성하는데, 보호막(도시하지 않음)을 선택적으로 제거하여 형성된 제 1 콘택홀(50)을 통해서 상기 박막트랜지스터의 드레인 전극(15b)과 접속된다. The pixel electrode 17 is alternately formed with the common electrode 24, and the drain electrode 15b of the thin film transistor is formed through the first contact hole 50 formed by selectively removing a passivation layer (not shown). Connected.

이 때, 상기 공통전극(24) 및 화소전극(17)은 일직선 형태로 교차 형성되어도 무방하고 또는, 도 1에 도시된 바와 같이, 지그재그(zigzag) 형태로 형성되어도 무방하다.In this case, the common electrode 24 and the pixel electrode 17 may cross each other in a straight line shape, or may be formed in a zigzag shape as shown in FIG. 1.

한편, 상기 공통배선(25) 상부에 게이트 절연막을 사이에 두고 커패시터 전극(19)이 더 구비되어 스토리지 커패시터를 구성하는데, 상기 커패시터 전극(19)은 상기 데이터 배선(15)과 동시에 형성되어 보호막을 제거하여 형성된 제 2 콘택홀(51)을 통해 상기 화소 전극(17)에 접속되어 전압을 인가받는다.Meanwhile, a capacitor electrode 19 is further provided on the common wiring 25 with a gate insulating layer interposed therebetween to form a storage capacitor. The capacitor electrode 19 is formed simultaneously with the data line 15 to form a protective film. The voltage is applied to the pixel electrode 17 through the second contact hole 51 formed by removal.

이 때, 상기 공통배선(25)과 커패시터 전극(19) 사이에서 발생하는 스토리지 커패시턴스 이외에, 서로 오버랩되는 드레인 전극(15b)과 공통전극(24) 사이에서도 스토리지 커패시턴스가 발생하여 부족한 스토리지 커패시턴스를 보충한다. At this time, in addition to the storage capacitance generated between the common wiring 25 and the capacitor electrode 19, storage capacitance is generated between the overlapping drain electrode 15b and the common electrode 24 to compensate for the insufficient storage capacitance. .

이와같이 구성된 박막트랜지스터 어레이 기판은 액정층을 사이에 두고 대향기판과 합착되는데, 기판에 대해서 수평을 유지한 상태로 액정층의 액정분자를 회 전시키기 위하여 공통전극 및 화소전극 2개를 모두 동일한 기판 상에 형성하고, 상기 2개의 전극 사이에 전압을 걸어 기판에 대해서 수평방향의 전계를 일어나게 한다. The thin film transistor array substrate configured as described above is bonded to the opposing substrate with the liquid crystal layer interposed therebetween. In order to rotate the liquid crystal molecules of the liquid crystal layer while keeping the substrate horizontal, both the common electrode and the pixel electrode are placed on the same substrate. And a voltage is applied between the two electrodes to generate a horizontal electric field with respect to the substrate.

횡전계방식 액정표시소자는 이러한 전기장을 이용하여 액정분자의 배열을 조절한다. 이 때문에, 시각방향에 대한 액정의 복굴절의 변화가 작아 종래의 TN방식 액정표시소자에 비해 시야각 특성이 월등하게 우수해지는 것이다.The transverse electric field type liquid crystal display device uses the electric field to control the arrangement of liquid crystal molecules. For this reason, the change of the birefringence of the liquid crystal with respect to the visual direction is small, and the viewing angle characteristic is much superior to the conventional TN type liquid crystal display device.

그러나, 종래 기술에 의한 횡전계방식 액정표시소자는 다음과 같은 문제점이 있다. However, the transverse electric field type liquid crystal display device according to the prior art has the following problems.

즉, 횡전계방식 액정표시소자의 박막트랜지스터는 스위칭 소자로서의 동작을 위해 게이트 전극과 소스/드레인 전극을 포함하고 있는바, 액정표시소자의 구동시 게이트 전극에는 대략 -5V와 24V의 이산적인 전압(Off전압:-5V, On전압:24V)이 가해지고, 소스/드레인 전극에는 0V에서 13V까지의 연속적인 전압이 가해지는데, 결국, 소스/드레인 전극에 가해지는 데이터 전압에 따라 박막트랜지스터의 구동전압이 5V에서 11V까지 변하게 된다. That is, the thin film transistor of the transverse electric field type liquid crystal display device includes a gate electrode and a source / drain electrode for operation as a switching element. Discrete voltages of approximately -5V and 24V are applied to the gate electrode when the liquid crystal display device is driven. Off voltage: -5V, On voltage: 24V) is applied to the source and drain electrodes from 0V to 13V continuous voltage, the driving voltage of the thin film transistor according to the data voltage applied to the source / drain electrodes This changes from 5V to 11V.

구체적으로, 박막트랜지스터의 구동전압은 데이터 전압과 게이트 전압의 차이에 의하는데, 박막트랜지스터가 Off될 경우 실효전압값은 0-(-5)=5V가 되고, 박막트랜지스터가 On될 경우 실효전압값은 24-13=11V가 된다. Specifically, the driving voltage of the thin film transistor is based on the difference between the data voltage and the gate voltage. When the thin film transistor is turned off, the effective voltage value is 0-(-5) = 5 V. When the thin film transistor is turned on, the effective voltage value is Becomes 24-13 = 11V.

이 때, 이론적으로 박막트랜지스터의 구동전압이 Vsat(Saturation Voltage)보다 높으면 채널층을 흐르는 Ion(On시의 커런트)이 일정하여야 하지만, 실질적으 로는 전압차가 높을 수록 Ion이 증가하였다. At this time, in theory, if the driving voltage of the thin film transistor is higher than Vsat (Saturation Voltage), Ion (current at ON) flowing through the channel layer should be constant, but in practice, the higher the voltage difference, the higher the Ion.

따라서, 박막트랜지스터의 구동전압이 5V에서 11V까지 변화하는 과정에 있어서, 그 구동전압이 작으면 화소전극에 전압을 전달하는 속도가 늦어지게 되고, 구동전압이 높으면 화소전극에 전압을 전달하는 속도가 빨라져 수직 크로스토크가 생기는 등 화질이 크게 떨어지는 문제점이 있었다. Therefore, in the process of changing the driving voltage of the thin film transistor from 5V to 11V, the speed of transferring the voltage to the pixel electrode is slow when the driving voltage is small, and the speed of transferring the voltage to the pixel electrode is high if the driving voltage is high. There was a problem that the image quality is greatly reduced, such as the vertical crosstalk is faster.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 소스/드레인 전극 상부에 일정한 전압이 걸리는 패턴을 더 구비하여 박막트랜지스터의 구동전압의 변폭을 보상함으로써 화질을 개선하고자 하는 횡전계방식 액정표시소자를 제공하는데 그 목적이 있다. Accordingly, the present invention has been made to solve the above problems, and further includes a pattern that takes a constant voltage on the source / drain electrode, the horizontal electric field method to improve the image quality by compensating the variation of the driving voltage of the thin film transistor It is an object to provide a liquid crystal display device.

상기와 같은 목적을 달성하기 위한 본 발명의 횡전계방식 액정표시소자는 기판 상에 수직교차하여 화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차지점에 형성되는 박막트랜지스터와, 상기 게이트 배선에 평행하는 공통배선 및 상기 공통배선에서 분기되는 공통전극과, 상기 박막트랜지스터의 드레인 전극에 연결되고 상기 공통전극 사이에서 평행하는 화소전극과, 상기 박막트랜지스터 상부에 형성되어 일정한 전압이 걸리는 전압보상패턴을 포함하여 구성되는 것을 특징으로 한다.According to an aspect of the present invention, a transverse electric field type liquid crystal display device includes a gate wiring and a data wiring defining a pixel by vertically crossing a substrate, and a thin film transistor formed at an intersection of the gate wiring and the data wiring; A common voltage parallel to the gate wiring and a common electrode branched from the common wiring, a pixel electrode connected to the drain electrode of the thin film transistor and parallel between the common electrodes, and a constant voltage formed on the thin film transistor. It characterized in that it comprises a voltage compensation pattern is applied.

이와 같이, 본발명은 박막트랜지스터 상부에 전압보상패턴을 구비하여 박막트랜지스터의 구동전압의 변화폭을 줄여 화상품질을 향상시키고자 하는 것을 특징으로 한다. As described above, the present invention is characterized by providing a voltage compensation pattern on the thin film transistor to improve the image quality by reducing the change in the driving voltage of the thin film transistor.                     

이 때, 상기 전압보상패턴은 상기 공통배선 또는 공통전극에 콘택되어 일정한 전압값이 걸린다. At this time, the voltage compensation pattern contacts the common wiring or the common electrode and takes a constant voltage value.

이하, 도면을 참조하여 본 발명에 따른 횡전계방식 액정표시소자에 대해 상세히 설명하면 다음과 같다.Hereinafter, a transverse electric field liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 의한 횡전계방식 액정표시소자의 평면도이고, 도 3은 도 2의 Ⅰ-Ⅰ'선상에서의 절단면도이다.FIG. 2 is a plan view of a transverse electric field type liquid crystal display device according to the present invention, and FIG. 3 is a sectional view taken along the line II ′ of FIG. 2.

본 발명에 의한 횡전계방식 액정표시소자의 박막트랜지스터 어레이 기판(111) 상에는, 도 2 및 도 3에 도시된 바와 같이, 일렬로 배치된 게이트 배선(112) 및 상기 게이트 배선(112)에서 분기된 게이트 전극(112a)과, 상기 게이트 배선(112)에 평행하는 공통배선(125) 및 상기 공통배선(125)에서 분기되는 공통전극(124)과, 상기 게이트 배선(112)을 포함한 전면에 형성된 게이트 절연막(113)과, 상기 게이트 전극(112a) 상부의 게이트 절연막(113) 상에 비정질 실리콘(a-Si) 및 비정질 실리콘에 불순물을 이온 주입한 n+a-Si을 차례로 증착하여 형성된 반도체층(114)과, 상기 게이트 배선에 수직 교차하여 화소를 정의하는 데이터 배선(115) 및 상기 데이터 배선(115)에서 분기되어 상기 반도체층(114) 상에 형성되는 소스/드레인 전극(115a,115b)과, 상기 데이터 배선(115)을 포함한 전면에 형성된 보호막(116)과, 상기 보호막(116) 상에서 드레인 전극(115b)에 연결되고 상기 공통전극(124)에 평행하여 횡전계를 발생시키는 화소전극(117)과, 상기 소스/드레인 전극(115b) 상부에 형성되고 상기 공통배선(125) 또는 공통전극(124)에 콘택되어 일정한 전압이 인가되는 전압보상패턴(127)이 구비된다. On the thin film transistor array substrate 111 of the transverse electric field type liquid crystal display device according to the present invention, as shown in FIGS. 2 and 3, branched from the gate wiring 112 arranged in a row and the gate wiring 112. A gate formed on the entire surface including the gate electrode 112a, the common wiring 125 parallel to the gate wiring 112, the common electrode 124 branching from the common wiring 125, and the gate wiring 112. A semiconductor layer formed by sequentially depositing an insulating layer 113 and n + a-Si in which impurities are ion-implanted into amorphous silicon (a-Si) and amorphous silicon on the gate insulating layer 113 on the gate electrode 112a ( 114, a data line 115 defining a pixel perpendicular to the gate line, and source / drain electrodes 115a and 115b branched from the data line 115 and formed on the semiconductor layer 114. On the front surface including the data line 115 A passivation layer 116 formed thereon, a pixel electrode 117 connected to the drain electrode 115b on the passivation layer 116, and generating a transverse electric field parallel to the common electrode 124, and the source / drain electrode 115b. The voltage compensation pattern 127 is formed on the upper side and contacts the common wiring 125 or the common electrode 124 to apply a constant voltage.                     

이 때, 상기 게이트 배선(112) 및 데이터 배선(115)의 교차 지점에 형성되는 게이트 전극(112a), 게이트 절연막(113), 반도체충(114), 소스/드레인 전극(115a,115b)의 적층막이 박막트랜지스터가 되는데, 상기 게이트 전극(112a)에 인가되는 전압에 의해 그 온/오프가 결정된다. At this time, a stack of the gate electrode 112a, the gate insulating film 113, the semiconductor layer 114, and the source / drain electrodes 115a and 115b formed at the intersection of the gate line 112 and the data line 115 is formed. The film becomes a thin film transistor, and its on / off is determined by the voltage applied to the gate electrode 112a.

즉, 상기 게이트 전극(112a)에 인가되는 게이트 전압이 -5V이면 박막트랜지스터가 오프되어 구동이 되지 않고, 24V이면 박막트랜지스터가 온되어 소스전극(115a)의 데이터 전압이 채널층을 거쳐 드레인 전극(115b) 및 화소전극(117)에 전달된다. That is, when the gate voltage applied to the gate electrode 112a is -5V, the thin film transistor is turned off and is not driven.If the 24V is turned on, the thin film transistor is turned on so that the data voltage of the source electrode 115a is passed through the channel layer and drain electrode ( 115b) and the pixel electrode 117.

이 때, 데이터 전압이 0V에서 13V까지 연속적으로 변화하는데, 0V인 경우에는 Ion이 적어지고 13V인 경우에는 Ion이 많아지게 되는데, 전압보상패턴(127)에 인가되는 전압에 의해 그 차이가 보상되어 비교적 일정한 양으로 흐르게 된다. At this time, the data voltage is continuously changed from 0V to 13V. When 0V, Ion decreases, and when 13V, Ion increases, and the difference is compensated by the voltage applied to the voltage compensation pattern 127. It will flow in a relatively constant amount.

구체적으로, 본 발명에서의 TFT구동의 실효전압 최소값은, 게이트 전압이 -5V이고 데이터 전압이 0V이고 전압보상패턴이 6.3V(Vcom Voltage)인 경우(Off의 경우) 6.3-(-5)=11.3V가 되고, 게이트 전압이 24V이고 데이터 전압이 13V이고 전압보상패턴이 6.3V인 경우(On의 경우) 24-6.3=17.7V가 되어, 종래에 박막트랜지스터의 구동전압이 5V에서 11V가 되었던 것과 달리, 본 발명에서는 11.3V에서 17.7V가 되어 그 변폭을 줄일 수 있게 되었다.(하기 표 참고)Specifically, the effective voltage minimum value of the TFT driving in the present invention is a case where the gate voltage is -5V, the data voltage is 0V, and the voltage compensation pattern is 6.3V (Vcom Voltage) (when Off) 6.3-(-5) = 11.3V, the gate voltage is 24V, the data voltage is 13V and the voltage compensation pattern is 6.3V (On), 24-6.3 = 17.7V, the conventional driving voltage of the thin film transistor was 5V to 11V In contrast, in the present invention, it becomes 17.7V at 11.3V to reduce the amplitude thereof (see the following table).

종래기술의 TFT구동중 실효전압의 최소값Minimum value of effective voltage during TFT driving of the prior art 본 발명에서의 TFT구동의 실효전압의 최소값Minimum Value of Effective Voltage of TFT Driving in the Present Invention Off시Off 0-(-5)=5V0-(-5) = 5V 6.3-(-5)=11.3V6.3-(-5) = 11.3 V On시On 24-13=11V24-13 = 11V 24-6.3=17.7V24-6.3 = 17.7 V

따라서, 데이터 전압이 0V에서 13V까지 흐르는 과정에 있어서, 화소전극에 채워지는 Ion 양이 보상되어 화질이 향상된다. Therefore, in the process of flowing the data voltage from 0V to 13V, the amount of Ion filled in the pixel electrode is compensated to improve the image quality.

참고로, 상기 박막트랜지스터의 구동전압은 게이트 전압과 데이터 전압의 차이에 의하는 것이 일반적인데, 게이트 전압과 전압보상패턴에 걸리는 전압차가 크면 그것에 의한다. For reference, the driving voltage of the thin film transistor is generally based on the difference between the gate voltage and the data voltage. If the voltage difference between the gate voltage and the voltage compensation pattern is large, it is due to it.

이 때, 상기 전압보상패턴(127)은 게이트 절연막(113) 및 보호막(116)을 제거하여 형성한 제 2 콘택홀(151)을 통해 상기 공통배선(125) 또는 공통전극(124)에 콘택되므로 일정한 Vcom 전압(6.3V)이 걸리게 된다. 따라서, 전압보상패턴에 제공하기 위한 전압을 별도로 생성하지 않아도 된다. In this case, the voltage compensation pattern 127 is contacted to the common wiring 125 or the common electrode 124 through the second contact hole 151 formed by removing the gate insulating layer 113 and the protective layer 116. There is a constant Vcom voltage (6.3V). Therefore, it is not necessary to separately generate a voltage for providing the voltage compensation pattern.

이하, 본발명에 의한 횡전계방식 액정표시소자의 제조방법을 살펴보면 다음과 같다.Hereinafter, a method of manufacturing a transverse electric field type liquid crystal display device according to the present invention will be described.

먼저, 기판(111) 상에 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 게이트 배선(112), 게이트 전극(112a), 공통배선(125) 및 공통전극(124)을 형성한다.First, metals such as copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), and molybdenum-tungsten (MoW) having low resistivity are deposited on the substrate 111 and then patterned. The plurality of gate wirings 112, the gate electrodes 112a, the common wiring 125, and the common electrode 124 are formed.

다음, 상기 게이트 배선(112)을 포함한 전면에 게이트 절연막(113)을 형성하고, 게이트 절연막을 포함한 전면에 비정질 실리콘(a-Si:H)을 고온에서 증착한 후 패터닝하여 게이트 전극(112a) 상부의 게이트 절연막 상에 반도체층(114)을 형성한다. Next, a gate insulating layer 113 is formed on the entire surface including the gate wiring 112, amorphous silicon (a-Si: H) is deposited on the entire surface including the gate insulating layer at a high temperature, and then patterned to form an upper portion of the gate electrode 112a. The semiconductor layer 114 is formed on the gate insulating film.

그리고, 상기 반도체층(114)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 데이터 배선(115), 소스/드레인 전극(115a/115b)을 형성한다.Then, after depositing a metal such as copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), molybdenum-tungsten (MoW) patterned on the entire surface including the semiconductor layer 114 Thus, a plurality of data lines 115 and source / drain electrodes 115a / 115b are formed.

다음, 상기 데이터 배선(115)을 포함한 전면에 무기절연물질 또는 유기절연물질을 증착하여 보호막(116)을 형성한 후, 상기 보호막의 일부를 제거하여 상기 드레인 전극(115b)이 노출되는 제 1 콘택홀(150)을 형성하고 이와 동시에, 상기 공통배선(125) 또는 공통전극(124)이 노출되는 제 2 콘택홀(151)을 형성한다. Next, after forming the passivation layer 116 by depositing an inorganic insulating material or an organic insulating material on the entire surface including the data line 115, a portion of the passivation layer is removed to expose the drain electrode 115b. The hole 150 is formed and at the same time, the second contact hole 151 through which the common wiring 125 or the common electrode 124 is exposed is formed.

이후, 상기 보호막(116)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 패터닝하여 상기 제 1 콘택홀(150)을 통해 드레인 전극(115b)에 콘택하고 상기 공통전극(124)에 평행하는 화소전극(117)을 형성하고 이와 동시에, 상기 제 2 콘택홀(151)을 통해 상기 공통배선(125) 또는 공통전극(124)에 콘택하는 전압보상패턴(127)을 형성한다. 이 때, 상기 전압보상패턴(127)은 화소의 개구부에 형성되지 않도록 상기 데이터 배선(115)에 오버랩되도록 연장형성하여 상기 공통전극에 콘택시킨다. Thereafter, a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is deposited and patterned on the entire surface including the passivation layer 116 to the drain electrode 115b through the first contact hole 150. Forming a pixel electrode 117 that is in contact with and is parallel to the common electrode 124, and at the same time, a voltage compensation pattern contacting the common wiring 125 or the common electrode 124 through the second contact hole 151. And form 127. In this case, the voltage compensation pattern 127 is extended to overlap the data line 115 so as not to be formed in the opening of the pixel to contact the common electrode.

이로써, 횡전계방식 액정표시소자의 박막어레이 기판이 완성된다. Thus, the thin film array substrate of the transverse electric field type liquid crystal display device is completed.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

상기와 같은 본 발명의 횡전계방식 액정표시소자는 다음과 같은 효과가 있 다.The transverse electric field type liquid crystal display device of the present invention as described above has the following effects.

즉, 박막트랜지스터 상부에 일정한 전압이 걸리는 전압보상패턴을 더 구비하여 박막트랜지스터의 구동전압의 최저치와 최고치의 변폭을 보상함으로써, 데이터 전압이 0V에서 13V까지 흐르는 과정에 있어서, 화소전극에 채워지는 Ion 양이 보상되어 화질이 향상된다. In other words, by further comprising a voltage compensation pattern that takes a constant voltage on the thin film transistor to compensate for the minimum and maximum width of the driving voltage of the thin film transistor, Ion is filled in the pixel electrode in the process of flowing the data voltage from 0V to 13V. The amount is compensated and the image quality is improved.

그리고, 상기 전압보상패턴을 공통배선 또는 공통전극에 콘택시켜 일정한 전압을 제공하므로, 전압보상패턴에 제공하기 위한 전압을 별도로 생성하지 않아도 된다. In addition, since the voltage compensation pattern is contacted to the common wiring or the common electrode to provide a constant voltage, a voltage for providing the voltage compensation pattern does not need to be generated separately.

Claims (8)

기판 상에 수직교차하여 화소를 정의하는 게이트 배선 및 데이터 배선; Gate wirings and data wirings defining pixels by crossing vertically on a substrate; 상기 게이트 배선 및 데이터 배선의 교차지점에 형성되는 박막트랜지스터;A thin film transistor formed at an intersection point of the gate line and the data line; 상기 게이트 배선에 평행하는 공통배선 및 상기 공통배선에서 분기되는 공통전극;A common wiring parallel to the gate wiring and a common electrode branched from the common wiring; 상기 박막트랜지스터의 드레인 전극에 연결되고 상기 공통전극 사이에서 평행하는 화소전극;A pixel electrode connected to the drain electrode of the thin film transistor and parallel between the common electrode; 상기 박막트랜지스터 상부에 형성되어 일정한 전압이 걸리는 전압보상패턴을 포함하여 구성되는 것을 특징으로 하는 횡전계방식 액정표시소자.And a voltage compensation pattern formed on the thin film transistor and applying a constant voltage. 제 1 항에 있어서, The method of claim 1, 상기 전압보상패턴을 상기 화소전극과 동일층에 구비되는 것을 특징으로 하는 횡전계방식 액정표시소자.And the voltage compensation pattern is provided on the same layer as the pixel electrode. 제 1 항에 있어서, The method of claim 1, 상기 게이트 배선, 공통배선 및 공통전극은 동일층에 구비되는 것을 특징으로 하는 횡전계방식 액정표시소자.And the gate wiring, common wiring and common electrode are provided on the same layer. 제 1 항에 있어서, The method of claim 1, 상기 박막트랜지스터는, The thin film transistor, 상기 게이트 배선에서 분기되는 게이트 전극과, A gate electrode branched from the gate wiring; 상기 게이트 전극을 포함한 전면에 형성된 게이트 절연막과, A gate insulating film formed on the entire surface including the gate electrode; 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층과, A semiconductor layer formed on the gate insulating film on the gate electrode; 상기 데이터 배선에서 분기되는 소스/드레인 전극으로 이루어지는 것을 특징으로 하는 횡전계방식 액정표시소자.And a source / drain electrode branched from the data line. 제 1 항에 있어서, The method of claim 1, 상기 전압보상패턴은 상기 공통배선 또는 공통전극에 콘택되는 것을 특징으로 하는 횡전계방식 액정표시소자.And the voltage compensation pattern is in contact with the common wiring or the common electrode. 제 5 항에 있어서, The method of claim 5, 상기 전압보상패턴은 상기 데이터 배선에 오버랩되도록 연장형성하여 상기 공통배선 또는 공통전극에 콘택시키는 것을 특징으로 하는 횡전계방식 액정표시소자.And the voltage compensation pattern extends to overlap the data line to contact the common line or the common electrode. 제 1 항에 있어서, The method of claim 1, 상기 게이트 배선과 데이터 배선 사이에 게이트 절연막이 더 구비되고, 상기 데이터 배선을 포함한 전면에 보호막이 더 구비되는 것을 특징으로 하는 횡전계방식 액정표시소자.A gate insulating film is further provided between the gate wiring and the data wiring, and a protective film is further provided on the entire surface including the data wiring. 제 7 항에 있어서, The method of claim 7, wherein 상기 전압보상패턴은 상기 게이트 절연막 및 보호막을 관통하여 상기 공통배선 또는 공통전극에 콘택되는 것을 특징으로 하는 횡전계방식 액정표시소자.And the voltage compensation pattern contacts the common wiring or the common electrode through the gate insulating film and the protective film.
KR1020040050042A 2004-06-30 2004-06-30 The in-plane switching mode liquid crystal display device KR20060001031A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050042A KR20060001031A (en) 2004-06-30 2004-06-30 The in-plane switching mode liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050042A KR20060001031A (en) 2004-06-30 2004-06-30 The in-plane switching mode liquid crystal display device

Publications (1)

Publication Number Publication Date
KR20060001031A true KR20060001031A (en) 2006-01-06

Family

ID=37104235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050042A KR20060001031A (en) 2004-06-30 2004-06-30 The in-plane switching mode liquid crystal display device

Country Status (1)

Country Link
KR (1) KR20060001031A (en)

Similar Documents

Publication Publication Date Title
US7502086B2 (en) In-plane switching mode liquid crystal display device and method for manufacturing the same
KR101074396B1 (en) In-plane switching mode liquid crystal display device
KR101244547B1 (en) In-Plane-Switching mode Liquid Crystal Display device, fabrication method thereof and driving method of a Liquid Crystal Display panel
KR101137840B1 (en) In-plane switching mode liquid crystal display device
US6762815B2 (en) In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance
KR101137866B1 (en) In-plane switching mode liquid crystal display device
KR100685927B1 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
JP2007178979A (en) Liquid crystal display device and method for manufacturing the same
US7157303B2 (en) Thin film transistor array substrate and fabricating method thereof
US20040252268A1 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
KR20090054194A (en) In-plane-switching mode liquid crystal display device and fabrication method thereof
KR101256660B1 (en) In-Plane-Switching mode Liquid Crystal Display Device and the fabrication method thereof
KR102098161B1 (en) Array substrate for liquid crystal display
KR20070002224A (en) In-plane switching mode liquid crystal display device
KR101137858B1 (en) In-plane switching mode liquid crystal display device
KR101255299B1 (en) The in-plane switching mode liquid crystal display device
KR20050039981A (en) In-plane switching mode liquid crystal display device
KR20070002677A (en) Liquid crystal display device
KR100268008B1 (en) Liquid crystal display device
KR20060001031A (en) The in-plane switching mode liquid crystal display device
KR101192754B1 (en) In-plane switching mode liquid crystal display device
KR20070092896A (en) Liquid crystal display device
KR20070002199A (en) In-plane-switching mode liquid crystal display device and the fabrication method thereof
KR20050069422A (en) The wide viewing-angle mode liquid crystal display device and method for fabricating the same
KR20050066979A (en) In-plane switching mode liquid crystal display device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination